KR101494090B1

KR101494090B1 - 동박적층판, 인쇄회로기판 및 그 제조 방법

Info

Publication number: KR101494090B1
Application number: KR20130083732A
Authority: KR
Inventors: 고태호; 이창재; 강준호; 안석준
Original assignee: 삼성전기주식회사
Priority date: 2013-07-16
Filing date: 2013-07-16
Publication date: 2015-02-16
Also published as: JP2015173302A; JP2015023288A; KR20150009351A; US20150021084A1; US9578740B2

Abstract

본 발명은 동박적층판, 인쇄회로기판 및 그 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 동박적층판은 일면 및 타면을 포함하는 절연층 및 매끈한 면인 일면 및 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제1 동박층 및 제2 동박층을 포함하며, 절연층의 일면은 제1 동박층의 거친 면과 접촉하며, 절연층의 타면은 제2 동박층의 매끈한 면과 접촉한다.

Description

동박적층판, 인쇄회로기판 및 그 제조 방법{COPPER CLAD LAMINATE, PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING OF THE SAME}

본 발명은 동박적층판, 인쇄회로기판 및 그 제조 방법에 관한 것이다.

최근 전자제품은 다기능화 및 고속화의 추세가 빠른 속도로 진행되고 있다. 이런 추세에 대응하기 위해서 반도체 칩 및 반도체 칩이 실장되는 인쇄회로기판도 매우 빠른 속도로 발전하고 있다. 이와 같은 인쇄회로기판은 경박단소화, 미세 회로화, 우수한 전기적 특성, 고신뢰성, 고속 신호전달 등이 요구된다.

한편, 종래에는 내부에 코어층을 삽입하여 인쇄회로기판의 휨 현상(Warpage)을 방지하는 코어기판이 주로 사용되어 왔다. 그러나 코어기판의 경우, 두께가 두껍고 신호처리시간이 긴 문제점이 있었다. 이에 따라, 인쇄회로기판의 발전에 따른 박판화에 대응하기 위하여, 코어층을 제거하여 전체적인 두께를 줄이고, 신호처리시간을 단축할 수 있는 코어리스 기판이 주목받고 있다.(미국 등록특허공보 제2010-0096177호)

본 발명의 일 측면은 비아홀 바닥면의 잔사를 감소시킬 수 있는 동박적층판, 인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.

본 발명의 다른 측면은 비아의 밀착력을 향상시킬 수 있는 동박적층판, 인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.

본 발명의 실시 예에 따르면, 일면 및 타면을 포함하는 절연층 및 매끈한 면인 일면 및 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제1 동박층 및 제2 동박층을 포함하며, 절연층의 일면은 제1 동박층의 거친 면과 접촉하며, 절연층의 타면은 제2 동박층의 매끈한 면과 접촉하는 동박적층판이 제공된다.

제1 동박층 및 제2 동박층의 거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다.

제1 동박층 및 제2 동박층의 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다.

본 발명의 다른 실시 예에 따르면, 일면 및 타면을 포함하는 절연층, 매끈한 면인 일면 및 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제1 회로층 및 제2 회로층 및 절연층을 관통하여 제1 회로층과 제2 회로층을 연결하는 제1 비아를 포함하며, 절연층의 일면은 제1 회로층의 거친 면과 접촉하며, 절연층의 타면은 제2 회로층의 매끈한 면과 접촉하는 인쇄회로기판이 제공된다.

제1 회로층 및 제2 회로층의 거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다.

제1 회로층 및 제2 회로층의 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다.

본 발명의 또 다른 실시 예에 따르면, 일면 및 타면을 갖는 절연층, 절연층의 일면에 형성된 제1 회로층, 절연층의 타면에 형성된 제2 회로층, 절연층 및 제1 회로층에 형성되며, 제1 빌드업 절연층 및 제1 빌드업 회로층을 포함하는 제1 빌드업층, 절연층 및 제2 회로층에 형성되며, 제2 빌드업 절연층 및 제2 빌드업 회로층을 포함하는 제2 빌드업층 및 절연층, 제1 빌드업층 및 제2 빌드업층 중 적어도 한 층에 형성된 비아를 포함하되, 제1 회로층, 제2 회로층, 제1 빌드업 회로층 및 제2 빌드업 회로층은 매끈한 면인 일면 및 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 가지며, 제1 회로층, 제2 회로층 및 제1 빌드업 회로층의 거친 면과 제2 빌드업 회로층의 거친 면이 대향하도록 형성된 인쇄회로기판에 제공된다.

거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다.

매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다.

절연층에 비아가 형성되면, 비아의 일면은 제1 회로층의 거친 면과 연결되며, 타면은 제2 회로층의 매끈한 면과 연결될 수 있다.

제1 빌드업 절연층에 비아가 형성되면, 비아의 일면은 제1 빌드업 회로층의 거친 면과 연결되며, 타면은 제1 회로층의 매끈한 면과 연결될 수 있다.

제2 빌드업 절연층에 비아가 형성되면, 비아의 일면은 제2 회로층의 거친 면과 연결되며, 타면은 제2 빌드업 회로층의 거친 면과 연결될 수 있다.

본 발명의 또 다른 실시 예에 따르면, 일면 및 타면을 포함하는 절연층과 매끈한 면인 일면 및 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제1 동박층 및 제2 동박층을 포함하며, 절연층의 일면은 제1 동박층의 거친 면과 접촉하며, 절연층의 타면은 제2 동박층의 매끈한 면과 접촉하는 동박적층판을 준비하는 단계, 캐리어 기판의 양면에 동박적층판의 거친 면이 서로 대향하도록 적층하는 단계, 동박적층판에 제1 비아홀을 형성하는 단계, 제1 비아홀 및 제1 동박층에 도금을 수행하여 제1 비아 및 제1 도금층을 형성하는 단계, 캐리어 기판을 제거하는 단계, 제1 도금층 및 제1 동박층을 패터닝하여 제1 회로층을 형성하는 단계 및 제2 동박층을 패터닝하여 제2 회로층을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.

거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다.

매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다.

제1 비아홀을 형성하는 단계에서, 제1 비아홀은 레이저 드릴(Laser Drill)로 가공될 수 있다.

제1 비아홀을 형성하는 단계에서, 레이저 드릴 가공 이후에, 디스미어(Desmear)를 수행하는 단계를 더 포함할 수 있다.

제1 회로층을 형성하는 단계와 제2 회로층을 형성하는 단계는 동시에 수행될 수 있다.

제1 회로층을 형성하는 단계 이후에, 절연층 및 제1 회로층에 제1 빌드업층을 형성하는 단계를 더 포함할 수 있다.

제1 빌드업층을 형성하는 단계는, 일면 및 타면을 갖는 제1 빌드업 절연층과 매끈한 면인 일면 및 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제3 동박층을 포함하며, 제1 빌드업 절연층의 일면과 제3 동박층의 거친 면이 접촉하도록 형성된 제1 빌드업 기판을 준비하는 단계, 절연층 및 제1 회로층과 제1 빌드업 절연층의 타면이 접촉하도록 제1 빌드업 기판을 적층하는 단계, 제1 빌드업 기판에 제2 비아홀을 형성하는 단계, 제2 비아홀 및 제3 동박층에 도금을 수행하여 제1 비아 및 제2 도금층을 형성하는 단계 및 제2 도금층 및 제3 동박층을 패터닝하여 제1 빌드업 회로층을 형성하는 단계를 포함할 수 있다.

제2 비아홀을 형성하는 단계에서, 제2 비아홀은 레이저 드릴로 가공될 수 있다.

제2 비아홀을 형성하는 단계에서, 레이저 드릴 가공 이후에, 디스미어를 수행하는 단계를 더 포함할 수 있다.

거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다.

매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다.

제2 회로층을 형성하는 단계 이후에, 절연층 및 제2 회로층에 제2 빌드업층을 형성하는 단계를 더 포함할 수 있다.

제2 빌드업층을 형성하는 단계는, 일면 및 타면을 갖는 제2 빌드업 절연층과 매끈한 면인 일면 및 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제4 동박층을 포함하며, 제2 빌드업 절연층의 타면과 제4 동박층의 매끈한 면이 접촉하도록 형성된 제1 빌드업 기판을 준비하는 단계, 절연층 및 제2 회로층과 제2 빌드업 절연층의 일면이 접촉하도록 제2 빌드업 기판을 적층하는 단계, 제2 빌드업 기판에 제3 비아홀을 형성하는 단계, 제3 비아홀 및 제4 동박층에 도금을 수행하여 제3 비아 및 제3 도금층을 형성하는 단계 및 제3 도금층 및 제4 동박층을 패터닝하여 제2 빌드업 회로층을 형성하는 단계를 포함할 수 있다.

제3 비아홀을 형성하는 단계에서, 제3 비아홀은 레이저 드릴로 가공될 수 있다.

제3 비아홀을 형성하는 단계에서, 레이저 드릴 가공 이후에, 디스미어를 수행하는 단계를 더 포함할 수 있다.

거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다.

매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명의 동박적층판, 인쇄회로기판 및 그 제조 방법에 따르면, 비아홀 바닥면의 잔사를 용이하게 제거할 수 있다.

본 발명의 동박적층판, 인쇄회로기판 및 그 제조 방법에 따르면, 비아의 밀착력을 향상시킬 수 있다.

도 1은 본 발명의 실시 예에 따른 동박적층판을 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 3은 본 발명의 다른 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 4 내지 도 15는 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도 16은 본 발명의 실시 예에 따른 비아홀의 바닥면과 종래 기술에 의한 비아홀의 바닥면을 비교한 예시도이다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.

동박적층판

도 1은 본 발명의 실시 예에 따른 동박적층판을 나타낸 예시도이다.

본 발명의 실시 예에 따른 동박적층판(110)은 절연층(111), 제1 동박층(112) 및 제2 동박층(113)을 포함한다.

절연층(111)은 통상적으로 층간 절연 소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 절연층(111)은 프리프레그 또는 ABF(Ajinomoto Build up Film)일 수 있다. 또한, 절연층(111)은 FR-4, BT(Bismaleimide Triazine)와 같은 에폭시계 수지일 수 있다. 절연층(111)의 재질은 이에 한정되는 것은 아니며, 통상적으로 사용될 수 있는 층간 절연 소재 중에서 선택될 수 있다. 절연층(111)의 일면에는 제1 동박층(112)이 형성될 수 있다. 또한, 절연층(111)의 타면에는 제2 동박층(113)이 형성될 수 있다.

제1 동박층(112)은 절연층(111)의 일면에 형성될 수 있다. 제1 동박층(112)의 일면은 매끈한 면이다. 또한, 제1 동박층(112)의 타면은 거친 면이다. 여기서, 거친 면은 매끈한 면과 비교하였을 때 큰 조도를 갖는다. 본 발명의 실시 예에 따르면, 제1 동박층(112)의 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다. 또한, 제1 동박층(112)의 거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다. 제1 동박층(112)은 거친 면이 절연층(111)의 일면과 접촉되도록 형성될 수 있다.

제2 동박층(113)은 절연층(111)의 타면에 형성될 수 있다. 제2 동박층(113)의 일면은 매끈한 면이다. 또한, 제2 동박층(113)의 타면은 거친 면이다. 본 발명의 실시 예에 따르면, 제2 동박층(113)의 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다. 또한, 제2 동박층(113)의 거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다. 제2 동박층(113)은 매끈한 면이 절연층(111)의 타면과 접촉되도록 형성될 수 있다.

이와 같이 형성된 동박적층판(110)은 조도가 제1 동박층(112)과 제2 동박층(113)의 큰 거친 면이 동일한 방향을 향하도록 형성될 수 있다. 추후, 본 발명의 실시 예에 따른 동박적층판(110)에 비아홀(미도시)을 형성할 때, 제2 동박층(113)의 매끈한 면이 비아홀(미도시)의 바닥면이 될 수 있다. 이후 디스미어 공정을 수행하면, 제2 동박층(113)의 매끈한 면의 낮은 조도로 절연층(111)의 잔사가 쉽게 제거될 수 있다.

인쇄회로기판

도 2는 본 발명의 실시 예에 따른 인쇄회로기판(100)을 나타낸 예시도이다.

도 2를 참조하면, 인쇄회로기판(100)은 절연층(111), 제1 회로층(117), 제2 회로층(118) 및 제1 비아(116)를 포함할 수 있다.

본 발명의 실시 예에 따르면 인쇄회로기판(100)은 도 1의 동박적층판(도 1의 110)에 회로 패턴을 형성한 것일 수 있다.

절연층(111)은 통상적으로 층간 절연 소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 절연층(111)은 프리프레그 또는 ABF(Ajinomoto Build up Film)일 수 있다. 또한, 절연층(111)은 FR-4, BT(Bismaleimide Triazine)와 같은 에폭시계 수지일 수 있다. 절연층(111)의 재질은 이에 한정되는 것은 아니며, 통상적으로 사용될 수 있는 층간 절연 소재 중에서 선택될 수 있다.

제1 회로층(117)은 절연층(111)의 일면에 형성될 수 있다. 제1 회로층(117)은 제1 동박층(112)과 제1 도금층(115)으로 형성될 수 있다. 제1 동박층(112)의 일면은 매끈한 면이며, 타면은 매끈한 면보다 큰 조도를 갖는 거친 면이다. 제1 동박층(112)의 거친 면은 절연층(111)의 일면과 접촉될 수 있다. 제1 동박층(112)의 매끈한 면에는 제1 도금층(115)이 형성될 수 있다. 즉, 제1 회로층(117)은 큰 조도를 갖는 거친 면이 절연층(111)과 접촉하도록 형성될 수 있다.

제2 회로층(118)은 절연층(111)의 타면에 형성될 수 있다. 본 발명의 실시 예에서, 제2 회로층(118)은 도 1의 제1 동박층(도 1의 112)이 패터닝되어 형성될 수 있다. 제2 회로층(118)의 일면은 매끈한 면이며, 타면은 매끈한 면보다 큰 조도를 갖는 거친 면이다. 제2 회로층(118)의 매끈한 면은 절연층(111)의 타면과 접촉될 수 있다.

본 발명의 실시 예에 따르면, 제1 회로층(117) 및 제2 회로층(118)의 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다. 또한, 제1 회로층(117) 및 제2 회로층(118)의 거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다.

제1 비아(116)는 절연층(111) 내부에 형성될 수 있다. 제1 비아(116)는 절연층(111)을 관통하여 제1 회로층(117)과 제2 회로층(118)을 연결할 수 있다. 본 발명의 실시 예에 따르면, 제1 비아(116)는 제2 회로층(118)의 매끈한 면에 형성될 수 있다. 이때, 제1 비아홀(114)의 바닥면은 낮은 조도의 매끈한 면이므로, 종래와 같이 거친 면에 비아홀이 형성될 때보다 절연층의 잔사가 적게 남는다. 또한, 본 발명은 제1 비아홀(114) 형성 후 디스미어 공정을 수행하면, 제1 비아홀(114)의 바닥면에 조도가 낮기 때문에 절연층의 잔사가 쉽게 제거될 수 있다.

도 3은 본 발명의 다른 실시 예에 따른 인쇄회로기판(200)을 나타낸 예시도이다.

도 3을 참고하면, 인쇄회로기판(200)은 절연층(111), 제1 회로층(117), 제2 회로층(118), 제1 비아(116), 제1 빌드업층(128) 및 제2 빌드업층(138)을 포함할 수 있다.

제1 비아(116)는 절연층(111) 내부에 형성될 수 있다. 제1 비아(116)는 절연층(111)을 관통하여 제1 회로층(117)과 제2 회로층(118)을 연결할 수 있다. 본 발명의 실시 예에 따르면, 제1 비아(116)는 제2 회로층(118)의 매끈한 면에 형성될 수 있다. 이때, 제1 비아홀(114)의 바닥면은 낮은 조도의 매끈한 면이므로, 종래와 같이 거친 면에 비아홀이 형성될 때보다 절연층의 잔사가 적게 남는다. 또한, 본 발명은 제1 비아홀(114) 형성 후 디스미어 공정을 수행하면, 제1 비아홀(114)의 바닥면에 조도가 낮기 때문에 절연층의 잔사가 쉽게 제거될 수 있다. 제1 비아홀(114)의 절연층의 잔사가 감소되면, 제1 비아(116)와 제2 회로층(118) 간의 밀착력이 향상된다.

제1 빌드업층(128)은 절연층(111) 및 제1 회로층(117)에 형성될 수 있다. 즉, 제1 빌드업층(128)은 절연층(111)의 일면에 형성될 수 있다. 제1 빌드업층(128)은 제1 빌드업 절연층(121) 및 제1 빌드업 회로층(127)을 포함할 수 있다.

제1 빌드업 절연층(121)은 절연층(111)의 일면인 매끈한 면에 형성될 수 있다. 제1 빌드업 절연층(121)은 통상적으로 층간 절연 소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 제1 빌드업 절연층(121)은 프리프레그 또는 ABF(Ajinomoto Build up Film)일 수 있다. 또한, 제1 빌드업 절연층(121)은 FR-4, BT(Bismaleimide Triazine)와 같은 에폭시계 수지일 수 있다.

제1 빌드업 회로층(127)은 제1 빌드업 절연층(121)의 일면에 형성될 수 있다. 제1 빌드업 회로층(127)은 제3 동박층(122)과 제2 도금층(125)으로 형성될 수 있다. 제3 동박층(122)의 일면은 매끈한 면이며, 타면은 매끈한 면보다 큰 조도를 갖는 거친 면이다. 제3 동박층(122)의 거친 면은 제1 빌드업 절연층(121)의 일면과 접촉될 수 있다. 제3 동박층(122)의 매끈한 면에는 제2 도금층(125)이 형성될 수 있다. 즉, 제1 빌드업 회로층(127)은 큰 조도를 갖는 거친 면이 제1 빌드업 절연층(121)과 접촉하도록 형성될 수 있다.

제1 빌드업층(128)은 제2 비아(126)를 더 포함할 수 있다. 제2 비아(126)는 제1 빌드업 절연층(121) 내부에 형성될 수 있다. 제2 비아(126)는 제1 빌드업 절연층(121)을 관통하여, 제1 빌드업 회로층(127)과 제1 회로층(117)을 연결할 수 있다. 본 발명의 실시 예에 따른 제2 비아(126)는 제1 회로층(117)의 매끈한 면에 형성될 수 있다. 따라서, 제2 비아(126)는 제1 비아(116)와 마찬가지로 제1 회로층(117)과 높은 밀착력을 가질 수 있다.

제2 빌드업층(138)은 절연층(111) 및 제2 회로층(118)에 형성될 수 있다. 즉, 제2 빌드업층(138)은 절연층(111)의 타면에 형성될 수 있다. 제2 빌드업층(138)은 제2 빌드업 절연층(131) 및 제2 빌드업 회로층(137)을 포함할 수 있다.

제2 빌드업 절연층(131)은 절연층(111)의 타면인 거친 면에 형성될 수 있다. 제2 빌드업 절연층(131)은 통상적으로 층간 절연 소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 제2 빌드업 절연층(131)은 프리프레그 또는 ABF(Ajinomoto Build up Film)일 수 있다. 또한, 제2 빌드업 절연층(131)은 FR-4, BT(Bismaleimide Triazine)와 같은 에폭시계 수지일 수 있다.

제2 빌드업 회로층(137)은 제2 빌드업 절연층(131)의 타면에 형성될 수 있다. 제2 빌드업 회로층(137)은 제4 동박층(132)과 제3 도금층(135)으로 형성될 수 있다. 제4 동박층(132)의 일면은 매끈한 면이며, 타면은 매끈한 면보다 큰 조도를 갖는 거친 면이다. 제3 동박층(122)의 거친 면은 제2 빌드업 절연층(131)의 타면과 접촉될 수 있다. 제3 동박층(122)의 매끈한 면에는 제3 도금층(135)이 형성될 수 있다. 즉, 제2 빌드업 회로층(137)은 큰 조도를 갖는 거친 면이 제2 빌드업 절연층(131)과 접촉하도록 형성될 수 있다.

제2 빌드업층(138)은 제3 비아(136)를 더 포함할 수 있다. 제3 비아(136)는 제2 빌드업 절연층(131) 내부에 형성될 수 있다. 제3 비아(136)는 제2 빌드업 절연층(131)을 관통하여, 제2 빌드업 회로층(137)과 제1 회로층(117)을 연결할 수 있다.

본 발명의 실시 예에 따르면, 제1 회로층(117), 제2 회로층(118), 제1 빌드업 회로층(127) 및 제2 빌드업 회로층(137)의 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다. 또한, 제1 회로층(117), 제2 회로층(118), 제1 빌드업 회로층(127) 및 제2 빌드업 회로층(137)의 거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다.

본 발명의 실시 예에 따른 인쇄회로기판은 비아홀의 바닥면의 조도(Rz)는 2.0~2.5㎛로 유지됨에 따라 비아와 동박층 또는 회로층 간의 밀착력이 0.5kg/cm 이상이 되도록 할 수 있다. 비아홀의 바닥면의 조도(Rz)가 2.0㎛ 미만이면, 박리 강도(Peel Strength)가 낮아 내부 또는 외부 충격에 의해서 들뜸 불량 등이 발생할 수 있다. 또한, 비아홀의 바닥면의 조도(Rz)가 2.5㎛ 초과면, 조도 사이에 잔존하는 절연층 잔사가 쉽게 제거되지 않아 비아와 동박층 또는 회로층 간에 충분한 밀착력을 유지할 수 없다.

인쇄회로기판 제조 방법

도 4 내지 도 15는 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.

도 4를 참조하면, 동박적층판(110)을 준비한다. 본 발명의 실시 예에 따른 동박적층판(110)은 절연층(111), 제1 동박층(112) 및 제2 동박층(113)을 포함한다.

제1 동박층(112)은 절연층(111)의 일면에 형성될 수 있다. 제1 동박층(112)의 일면은 매끈한 면이다. 또한, 제1 동박층(112)의 타면은 거친 면이다. 여기서, 거친 면은 매끈한 면과 비교하였을 때 큰 조도를 갖는다. 제1 동박층(112)은 거친 면이 절연층(111)의 일면과 접촉되도록 형성될 수 있다.

제2 동박층(113)은 절연층(111)의 타면에 형성될 수 있다. 제2 동박층(113)의 일면은 매끈한 면이다. 또한, 제2 동박층(113)의 타면은 거친 면이다. 제2 동박층(113)은 매끈한 면이 절연층(111)의 타면과 접촉되도록 형성될 수 있다.

본 발명의 실시 예에 따르면, 제1 동박층(112) 및 제2 동박층(113)의 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하일 수 있다. 또한, 제1 동박층(112) 및 제2 동박층(113)의 거친 면의 조도(Rz)는 3.5㎛ 이상일 수 있다.

도 5를 참조하면, 캐리어 기판(210)의 양면에 동박적층판(110)을 적층 할 수 있다. 캐리어 기판(210)은 절연층 및 절연층 양면에 적층된 금속박을 포함하는 것일 수 있다. 그러나 캐리어 기판(210)의 재질 및 구조는 이에 한정되는 것은 아니다. 즉, 캐리어 기판(210)은 통상의 코어리스 기판을 제작할 때 사용되는 캐리어가 될 수 있다. 동박적층판(110)은 거친 면이 캐리어 기판(210)과 접촉되도록 적층될 수 있다. 따라서, 캐리어 기판(210)의 양면에 동박적층판(110)을 적층하면, 동박적층판(110)의 거친 면이 서로 마주보는 형태가 될 수 있다.

도 6을 참조하면, 동박적층판(도 5의 110)에 제1 비아홀(114)을 형성할 수 있다. 제1 비아홀(114)은 제1 동박층(112) 및 절연층(111)을 관통하도록 형성될 수 있다. 제1 비아홀(114)은 레이저 드릴(Laser Drill)로 형성될 수 있다. 이때, 제1 비아홀(114)의 바닥면은 제2 동박층(113)의 매끈한 면이 된다. 레이저 드릴 가공을 수행하면, 제1 비아홀(114)의 바닥면에는 절연층(111)의 잔사가 남는다. 절연층(111)의 잔사는 제2 동박층(113)의 조도 사이에 존재할 수 있다. 이와 같이 제1 비아홀(114)의 바닥면에 존재하는 잔사를 제거하기 위해 디스미어 공정이 수행될 수 있다. 이때, 제1 비아홀(114)의 바닥면이 제2 동박층(113)의 매끈한 면은 조도가 낮으므로, 잔사 제거가 용이하다.

도 7을 참조하면, 제1 도금층(115)을 형성할 수 있다. 제1 도금층(115)은 제1 동박층(112)의 일면 및 제1 비아홀(114) 내부에 형성될 수 있다. 제1 도금층(115)은 무전해 도금 방법 및 전해 도금 방법을 통해서 형성될 수 있다. 그러나 제1 도금층(115)의 형성 방법은 이에 한정되는 것은 아니며, 인쇄회로기판 분야에서 통상적으로 사용되는 도금 방법으로 형성될 수 있다. 제1 비아홀(114) 내부가 제1 도금층(115)으로 충진되어 제1 비아(116)가 형성될 수 있다. 이때, 제1 비아홀(114)의 바닥면이 제2 동박층(113)의 매끈한 면으로 이루어져 용이하게 잔사를 제거하였기 때문에 제1 비아(116)는 제2 동박층(113)과 충분한 밀착력을 가질 수 있다.

도 8을 참조하면, 캐리어 기판(210)이 제거될 수 있다. 캐리어 기판(210)은 라우팅(Routing) 공정을 통해서 제거될 수 있다. 여기서, 캐리어 기판(210)을 제거하는 방법은 이에 한정되는 것은 아니며, 통상의 캐리어 기판을 제거하는 방법이 적용될 수 있다.

캐리어 기판(210)을 제거하면, 캐리어 기판(210)의 일면 및 타면에 형성된 인쇄회로기판(100)이 분리될 수 있다. 여기서, 인쇄회로기판(100)은 도 2에 도시된 구조의 인쇄회로기판(도 2의 100)이 될 수 있다. 분리된 인쇄회로기판(100)은 이후 동일한 순서의 공정이 수행되므로, 하나의 인쇄회로기판(100)을 도시 및 설명하도록 한다.

도 9를 참조하면, 제1 에칭 레지스트(220) 및 제2 에칭 레지스트(230)가 형성될 수 있다. 제1 에칭 레지스트(220)는 제1 도금층(115)의 일면에 형성될 수 있다. 제1 에칭 레지스트(220)는 제1 회로층(미도시)이 형성될 영역에 위치하도록 패터닝 된 것일 수 있다. 제2 에칭 레지스트(230)는 제2 동박층(113) 타면에 형성될 수 있다. 제2 에칭 레지스트(230)는 제2 회로층(미도시)이 형성될 영역에 위치하도록 패터닝 된 것일 수 있다. 즉, 제1 에칭 레지스트(220) 및 제2 에칭 레지스트(230)는 제1 회로층(미도시) 및 제2 회로층(미도시)이 형성될 영역이 에칭 공정으로부터 보호되도록 형성될 수 있다.

도 10을 참조하면, 제1 회로층(117) 및 제2 회로층(118)이 형성될 수 있다. 제1 에칭 레지스트(220) 및 제2 에칭 레지스트(230)가 형성된 제1 도금층(115) 및 제2 동박층(113)에 에칭을 수행할 수 있다. 이때, 제1 도금층(115)의 타면에 형성된 제1 동박층(112)도 동시에 에칭될 수 있다. 또는 제1 동박층(112)은 제1 도금층(115)을 에칭한 이후에 에칭이 수행될 수 있다. 제1 도금층(115), 제1 동박층(112) 및 제2 동박층(113)에 에칭이 수행된 후, 제1 에칭 레지스트(220) 및 제2 에칭 레지스트(230)는 제거될 수 있다. 여기서, 제1 회로층(117)은 패터닝 된 제1 도금층(115) 및 제1 동박층(112)을 포함하여 형성될 수 있다. 또한, 제2 회로층(118)은 패터닝 된 제2 동박층(113)이 될 수 있다.

본 발명의 실시 예에 따르면, 제1 비아(116)는 제1 회로층(117)과 제2 회로층(118)을 전기적으로 연결할 수 있다.

도 11을 참조하면, 제1 빌드업 기판(120) 및 제2 빌드업 기판(130)이 적층될 수 있다. 본 발명의 실시 예에 따르면, 제1 빌드업 기판(120)은 절연층(111)의 일면 및 제1 회로층(117)에 형성된다. 제1 빌드업 기판(120)은 제1 빌드업 절연층(121) 및 제3 동박층(122)을 포함할 수 있다.

제1 빌드업 절연층(121)은 통상적으로 층간 절연 소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 제1 빌드업 절연층(121)은 프리프레그 또는 ABF(Ajinomoto Build up Film)일 수 있다. 또한, 제1 빌드업 절연층(121)은 FR-4, BT(Bismaleimide Triazine)와 같은 에폭시계 수지일 수 있다.

제3 동박층(122)은 제1 빌드업 절연층(121)의 일면에 형성될 수 있다. 제3 동박층(122)의 일면은 매끈한 면이다. 또한, 제3 동박층(122)의 타면은 거친 면이다. 여기서, 거친 면은 매끈한 면과 비교하였을 때 큰 조도를 갖는다. 제3 동박층(122)은 거친 면이 제1 빌드업 절연층(121)의 일면과 접촉되도록 형성될 수 있다.

본 발명의 실시 예에 따르면, 제2 빌드업 기판(130)은 절연층(111)의 타면 및 제2 회로층(118)에 형성된다. 제2 빌드업 기판(130)은 제2 빌드업 절연층(131) 및 제4 동박층(132)을 포함할 수 있다.

제2 빌드업 절연층(131)은 통상적으로 층간 절연 소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 제2 빌드업 절연층(131)은 프리프레그 또는 ABF(Ajinomoto Build up Film)일 수 있다. 또한, 제2 빌드업 절연층(131)은 FR-4, BT(Bismaleimide Triazine)와 같은 에폭시계 수지일 수 있다. 제1 빌드업 절연층(121) 및 제2 빌드업 절연층(131)의 재질은 이에 한정되는 것은 아니며, 통상적으로 사용될 수 있는 층간 절연 소재 중에서 선택될 수 있다.

제4 동박층(132)은 제2 빌드업 절연층(131)의 타면에 형성될 수 있다. 제3 동박층(122)의 일면은 거친 면이다. 또한, 제4 동박층(132)의 타면은 매끈한 면이다. 여기서, 거친 면은 매끈한 면과 비교하였을 때 큰 조도를 갖는다. 제4 동박층(132)은 거친 면이 제2 빌드업 절연층(131)의 일면과 접촉되도록 형성될 수 있다.

도 12를 참조하면, 제2 비아홀(123) 및 제3 비아홀(133)을 형성할 수 있다.

제2 비아홀(123)은 제1 빌드업 기판(120)을 관통하도록 형성될 수 있다. 제2 비아홀(123)은 레이저 드릴로 형성될 수 있다. 이때, 제2 비아홀(123)의 바닥면은 제1 회로층(117)의 매끈한 면이 된다. 레이저 드릴 가공을 수행하면, 제2 비아홀(123)의 바닥면에는 제1 빌드업 절연층(121)의 잔사가 남는다. 제1 빌드업 절연층(121)의 잔사는 제2 회로층(118)의 매끈한 면의 조도 사이에 존재할 수 있다. 잔사를 제거하기 위해 디스미어 공정이 수행될 수 있다. 이때, 제2 비아홀(123)의 바닥면은 조도가 낮으므로, 잔사 제거가 용이하다.

제3 비아홀(133)은 제2 빌드업 기판(130)을 관통하도록 형성될 수 있다. 제3 비아홀(133)은 레이저 드릴로 형성될 수 있다. 이때, 제3 비아홀(133)의 바닥면은 제2 회로층(118)의 거친 면이 된다. 레이저 드릴 가공을 수행한 후, 디스미어 공정을 추가로 수행하여 제3 비아홀(133)의 바닥면에 남아있는 잔사를 제거할 수 있다.

도 13을 참조하면, 제2 도금층(125) 및 제3 도금층(135)을 형성할 수 있다. 제2 도금층(125)은 제3 동박층(122)의 일면 및 제2 비아홀(123) 내부에 형성될 수 있다. 제2 비아홀(123)의 내부가 제2 도금층(125)으로 충진되어 제2 비아(126)가 형성될 수 있다. 이때, 제2 비아홀(123)의 바닥면의 잔사가 충분히 제거되었기 때문에, 제2 비아(126)는 제1 회로층(117)과 충분한 밀착력을 가질 수 있다.

제3 도금층(135)은 제4 동박층(132)의 일면 및 제3 비아홀(133) 내부에 형성될 수 있다. 제3 비아홀(133)의 내부가 제3 도금층(135)으로 충진되어 제3 비아(136)가 형성될 수 있다.

제2 도금층(125) 및 제3 도금층(135)은 무전해 도금 방법 및 전해 도금 방법을 통해서 형성될 수 있다. 그러나 제2 도금층(125) 및 제3 도금층(135)의 형성 방법은 이에 한정되는 것은 아니며, 인쇄회로기판 분야에서 통상적으로 사용되는 도금 방법으로 형성될 수 있다.

도 14를 참조하면, 제3 에칭 레지스트(240) 및 제4 에칭 레지스트(250)가 형성될 수 있다. 제3 에칭 레지스트(240)는 제2 도금층(125)의 일면에 형성될 수 있다. 제3 에칭 레지스트(240)는 제1 빌드업 회로층(미도시)이 형성될 영역에 위치하도록 패터닝 된 것일 수 있다. 제4 에칭 레지스트(250)는 제3 도금층(135) 타면에 형성될 수 있다. 제4 에칭 레지스트(250)는 제2 빌드업 회로층(미도시)이 형성될 영역에 위치하도록 패터닝 된 것일 수 있다. 즉, 제1 에칭 레지스트(220) 및 제4 에칭 레지스트(250)는 제1 빌드업 회로층(미도시) 및 제2 빌드업 회로층(미도시)이 형성될 영역이 에칭 공정으로부터 보호되도록 형성될 수 있다.

도 15를 참조하면, 제1 빌드업 회로층(127) 및 제2 빌드업 회로층(137)이 형성될 수 있다. 제3 에칭 레지스트(240) 및 제4 에칭 레지스트(250)가 형성된 제2 도금층(125) 및 제3 도금층(135)에 에칭을 수행할 수 있다. 이때, 제2 도금층(125)이 에칭될 때, 타면에 형성된 제3 동박층(122)도 동시에 에칭될 수 있다. 또는 제3 동박층(122)의 에칭은 제2 도금층(125)을 에칭한 이후에 수행될 수 있다. 제3 도금층(135)이 에칭될 때, 일면에 형성된 제4 동박층(132)도 동시에 에칭될 수 있다. 또는 제4 동박층(132)의 에칭은 제3 도금층(135)을 에칭한 이후에 수행될 수 있다. 이와 같이 에칭이 수행된 후 제3 에칭 레지스트(240) 및 제4 에칭 레지스트(250)는 제거될 수 있다. 여기서, 제1 빌드업 회로층(127)은 에칭에 의해서 패터닝된 제2 도금층(125) 및 제3 동박층(122)이 될 수 있다. 또한, 제2 빌드업 회로층(137)은 에칭에 의해서 패터닝된 제3 도금층(135) 및 제4 동박층(132)이 될 수 있다.

본 발명의 실시 예에 따르면, 제2 비아(126)는 제1 회로층(117)과 제1 빌드업 회로층(127)을 전기적으로 연결할 수 있다. 또한, 제3 비아(136)는 제2 회로층(118)과 제2 빌드업 회로층(137)을 전기적으로 연결할 수 있다.

이와 같은 과정을 통해서 도 3에 도시된 제1 빌드업층(128) 및 제2 빌드업층(138)이 형성된 인쇄회로기판(200)이 형성될 수 있다.

도 16은 본 발명의 실시 예에 따른 비아홀의 바닥면과 종래 기술에 의한 비아홀의 바닥면을 비교한 예시도이다.

도 16을 참조하면, 종래 비아홀(311, 312, 313)의 바닥면과 본 발명의 비아홀의 바닥면(321, 322)의 조도를 확인할 수 있다.

A는 종래의 동박적층판과 본 발명의 실시 에에 따른 동박적층판에 각각 형성된 비아홀 바닥면의 조도를 비교한 것이다. A에서, 종래의 동박적층판에 형성된 비아홀의 바닥면(311)의 조도(Rz)는 7.0㎛이다. 본 발명의 실시 예에 따른 동박적층판에 형성된 비아홀의 바닥면(321)의 조도(Rz)는 2.0㎛이다.

B는 종래와 본 발명의 실시 예에 따른 비아홀에 각각 디스미어 공정을 수행하였을 때 조도를 비교한 것이다. B에서, 디스미어 공정을 수행한 후, 종래의 동박적층판에 형성된 비아홀의 바닥면(312)의 조도(Rz)는 6.5㎛이다. 디스미어 공정을 수행하였을 때, 본 발명의 실시 예에 따른 동박적층판에 형성된 비아홀의 바닥면(322)의 조도(Rz)는 1.2㎛이다.

C는 종래의 동박적층판에 형성된 비아홀에 디스미어 공정 및 하프 에칭(Half etching)을 수행한 후 바닥면(313)의 조도를 나타낸 것이다. 이때 비아홀의 바닥면(313)의 조도(Rz)는 5.2㎛이다.

이와 같이 A, B, C를 살펴본 결과, 본 발명의 동박적층판을 사용하였을 때가 종래보다 비아홀이 더 낮은 조도를 갖는 바닥면을 가질 수 있다. 특히, 본 발명의 실시 예에 따른 비아홀은 디스미어 공정만 수행하였을 때 종래의 디스미어 공정과 하프 에칭을 수행하였을 때보다 더 낮은 조도를 갖는다. 즉, 본 발명의 종래에 비해 비아홀의 바닥면이 더 낮은 조도를 가짐에 따라 조도 사이에 존재하는 절연층 잔사를 더 용이하게 제거할 수 있다. 이는 본 발명이 종래에 비해 절연층 잔사를 더 많이 효과적으로 제거할 수 있으며, 이는 추후 형성되는 비아와의 접속 신뢰성을 향상 시킬 수 있다.

또한, 종래에는 절연층의 잔사를 제거하기 위해서 디스미어 공정과 하프 에칭을 모두 수행하여야 하지만, 본 발명은 디스미어 공정만으로도 충분히 절연층 잔사를 제거할 수 있다. 즉, 본 발명의 실시 예에 따르면, 종래에 수행된 하프 에칭 공정을 삭제할 수 있다. 이는 공정 시간 및 비용을 감소시킬 수 있다.

본 발명의 실시 예에 따른 인쇄회로기판 제조 방법은 비아홀의 바닥면의 조도(Rz)는 2.0~2.5㎛로 유지됨에 따라 비아와 동박층 또는 회로층 간의 밀착력이 0.5kg/cm 이상이 되도록 할 수 있다. 비아홀의 바닥면의 조도(Rz)가 2.0㎛ 미만이면, 박리 강도(Peel Strength)가 낮아 내부 또는 외부 충격에 의해서 들뜸 불량 등이 발생할 수 있다. 또한, 비아홀의 바닥면의 조도(Rz)가 2.5㎛ 초과면, 조도 사이에 잔존하는 절연층 잔사가 쉽게 제거되지 않아 비아와 동박층 또는 회로층 간에 충분한 밀착력을 유지할 수 없다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

100: 인쇄회로기판
110: 동박적층판
111: 절연층
112: 제1 동박층
113: 제2 동박층
114: 제1 비아홀
115: 제1 도금층
116: 제1 비아
117: 제1 회로층
118; 제2 회로층
120: 제1 빌드업 기판
121: 제1 빌드업 절연층
122: 제3 동박층
123: 제2 비아홀
125: 제2 도금층
126: 제2 비아
127: 제1 빌드업 회로층
128: 제1 빌드업층
130: 제2 빌드업 기판
131: 제2 빌드업 절연층
132: 제4 동박층
133: 제3 비아홀
135: 제3 도금층
136: 제3 비아
137: 제2 빌드업 회로층
138: 제2 빌드업층
210: 캐리어 기판
220: 제1 에칭 레지스트
230: 제2 에칭 레지스트
240: 제3 에칭 레지스트
250: 제4 에칭 레지스트
311, 312, 313: 종래 비아홀의 바닥면
321, 322: 본 발명의 실시 예에 따른 비아홀의 바닥면

Claims

일면 및 타면을 포함하는 절연층; 및
매끈한 면인 일면 및 상기 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제1 동박층 및 제2 동박층;
을 포함하며,
상기 절연층의 일면은 상기 제1 동박층의 거친 면과 접촉하며, 상기 절연층의 타면은 상기 제2 동박층의 매끈한 면과 접촉하는 동박적층판.
청구항 1에 있어서,
상기 제1 동박층 및 상기 제2 동박층의 거친 면의 조도(Rz)는 3.5㎛ 이상인 동박적층판.
청구항 1에 있어서,
상기 제1 동박층 및 상기 제2 동박층의 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하인 동박적층판.
일면 및 타면을 포함하는 절연층;
매끈한 면인 일면 및 상기 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제1 회로층 및 제2 회로층; 및
상기 절연층을 관통하여 상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 비아를 포함하며,
상기 절연층의 일면은 상기 제1 회로층의 거친 면과 접촉하며, 상기 절연층의 타면은 상기 제2 회로층의 매끈한 면과 접촉하는 인쇄회로기판.
청구항 4에 있어서,
상기 제1 회로층 및 상기 제2 회로층의 거친 면의 조도(Rz)는 3.5㎛ 이상인 인쇄회로기판.
청구항 4에 있어서,
상기 제1 회로층 및 상기 제2 회로층의 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하인 인쇄회로기판.
일면 및 타면을 갖는 절연층;
상기 절연층의 일면에 형성된 제1 회로층;
상기 절연층의 타면에 형성된 제2 회로층;
상기 절연층 및 상기 제1 회로층에 형성되며, 제1 빌드업 절연층 및 제1 빌드업 회로층을 포함하는 제1 빌드업층;
상기 절연층 및 상기 제2 회로층에 형성되며, 제2 빌드업 절연층 및 제2 빌드업 회로층을 포함하는 제2 빌드업층; 및
상기 절연층, 상기 제1 빌드업층 및 상기 제2 빌드업층 중 적어도 한 층에 형성된 비아; 를 포함하되,
상기 제1 회로층은 상기 절연층에 접하지 않은 일면이 매끈한 면이고, 상기 절연층에 접하는 타면이 매끈한 면에 비해 큰 조도를 갖는 거친 면이며,
상기 제2 회로층은 상기 절연층에 접하는 일면이 매끈한 면이고, 상기 절연층에 접하지 않는 타면이 매끈한 면에 비해 큰 조도를 갖는 거친면이고,
상기 제1 빌드업 회로층은 상기 제1 회로층의 일면과 대향하지 않은 일면이 매끈한 면이고, 상기 제1 회로층의 일면과 대향하는 타면이 매끈한 면에 비해 큰 조도를 갖는 거친면이며,
상기 제2 빌드업 회로층은 상기 제2 회로층의 타면과 대향하지 않은 일면이 매끈한 면이고, 상기 제1 회로층의 일면과 대향하는 타면이 상기 매끈한 면에 비해 큰 조도를 갖는 거친면이고,
상기 제1 회로층, 상기 제2 회로층 및 상기 제1 빌드업 회로층의 거친 면과 상기 제2 빌드업 회로층의 거친 면이 대향하도록 형성되는 인쇄회로기판.
청구항 7에 있어서,
상기 거친 면의 조도(Rz)는 3.5㎛ 이상인 인쇄회로기판.
청구항 7에 있어서,
상기 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하인 인쇄회로기판.
청구항 7에 있어서,
상기 절연층에 상기 비아가 형성되면, 상기 비아의 일면은 상기 제1 회로층의 거친 면과 연결되며, 타면은 상기 제2 회로층의 매끈한 면과 연결되는 인쇄회로기판.
청구항 7에 있어서,
상기 제1 빌드업 절연층에 상기 비아가 형성되면, 상기 비아의 일면은 상기 제1 빌드업 회로층의 거친 면과 연결되며, 타면은 상기 제1 회로층의 매끈한 면과 연결되는 인쇄회로기판.
청구항 7에 있어서,
상기 제2 빌드업 절연층에 상기 비아가 형성되면, 상기 비아의 일면은 상기 제2 회로층의 거친 면과 연결되며, 타면은 상기 제2 빌드업 회로층의 거친 면과 연결되는 인쇄회로기판.
일면 및 타면을 포함하는 절연층과 매끈한 면인 일면 및 상기 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제1 동박층 및 제2 동박층을 포함하며, 상기 절연층의 일면은 상기 제1 동박층의 거친 면과 접촉하며, 상기 절연층의 타면은 상기 제2 동박층의 매끈한 면과 접촉하는 동박적층판을 준비하는 단계;
캐리어 기판의 양면에 상기 동박적층판의 거친 면이 서로 대향하도록 적층하는 단계;
상기 동박적층판에 제1 비아홀을 형성하는 단계;
상기 제1 비아홀 및 상기 제1 동박층에 도금을 수행하여 제1 비아 및 제1 도금층을 형성하는 단계;
상기 캐리어 기판을 제거하는 단계;
상기 제1 도금층 및 상기 제1 동박층을 패터닝하여 제1 회로층을 형성하는 단계; 및
상기 제2 동박층을 패터닝하여 제2 회로층을 형성하는 단계;
를 포함하는 인쇄회로기판 제조 방법.
청구항 13에 있어서,
상기 거친 면의 조도(Rz)는 3.5㎛ 이상인 인쇄회로기판 제조 방법.
청구항 13에 있어서,
상기 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하인 인쇄회로기판 제조 방법.
청구항 13에 있어서,
상기 제1 비아홀을 형성하는 단계에서,
상기 제1 비아홀은 레이저 드릴(Laser Drill)로 가공되는 인쇄회로기판 제조 방법.
청구항 16에 있어서,
상기 제1 비아홀을 형성하는 단계에서,
상기 레이저 드릴 가공 이후에, 디스미어를 수행하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
청구항 13에 있어서,
상기 제1 회로층을 형성하는 단계와 상기 제2 회로층을 형성하는 단계는 동시에 수행되는 인쇄회로기판 제조 방법.
청구항 13에 있어서,
제1 회로층을 형성하는 단계 이후에,
상기 절연층 및 상기 제1 회로층에 제1 빌드업층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
청구항 19에 있어서,
상기 제1 빌드업층을 형성하는 단계는,
일면 및 타면을 갖는 제1 빌드업 절연층과 매끈한 면인 일면 및 상기 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제3 동박층을 포함하며, 상기 제1 빌드업 절연층의 일면과 상기 제3 동박층의 거친 면이 접촉하도록 형성된 제1 빌드업 기판을 준비하는 단계;
상기 절연층 및 상기 제1 회로층과 상기 제1 빌드업 절연층의 타면이 접촉하도록 상기 제1 빌드업 기판을 적층하는 단계;
상기 제1 빌드업 기판에 제2 비아홀을 형성하는 단계;
상기 제2 비아홀 및 상기 제3 동박층에 도금을 수행하여 제1 비아 및 제2 도금층을 형성하는 단계; 및
상기 제2 도금층 및 상기 제3 동박층을 패터닝하여 제1 빌드업 회로층을 형성하는 단계;
를 포함하는 인쇄회로기판 제조 방법.
청구항 20에 있어서,
상기 제2 비아홀을 형성하는 단계에서,
상기 제2 비아홀은 레이저 드릴로 가공되는 인쇄회로기판 제조 방법.
청구항 21에 있어서,
상기 제2 비아홀을 형성하는 단계에서,
상기 레이저 드릴 가공 이후에, 디스미어를 수행하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
청구항 17에 있어서,
상기 거친 면의 조도(Rz)는 3.5㎛ 이상인 인쇄회로기판 제조 방법.
청구항 18에 있어서,
상기 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하인 인쇄회로기판 제조 방법.
청구항 13에 있어서,
상기 제2 회로층을 형성하는 단계 이후에,
상기 절연층 및 상기 제2 회로층에 제2 빌드업층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
청구항 25에 있어서,
상기 제2 빌드업층을 형성하는 단계는,
일면 및 타면을 갖는 제2 빌드업 절연층과 매끈한 면인 일면 및 상기 매끈한 면에 비해 큰 조도를 갖는 거친 면인 타면을 포함하는 제4 동박층을 포함하며, 상기 제2 빌드업 절연층의 타면과 상기 제4 동박층의 매끈한 면이 접촉하도록 형성된 제1 빌드업 기판을 준비하는 단계;
상기 절연층 및 상기 제2 회로층과 상기 제2 빌드업 절연층의 일면이 접촉하도록 상기 제2 빌드업 기판을 적층하는 단계;
상기 제2 빌드업 기판에 제3 비아홀을 형성하는 단계;
상기 제3 비아홀 및 상기 제4 동박층에 도금을 수행하여 제3 비아 및 제3 도금층을 형성하는 단계; 및
상기 제3 도금층 및 상기 제4 동박층을 패터닝하여 제2 빌드업 회로층을 형성하는 단계;
를 포함하는 인쇄회로기판 제조 방법.
청구항 26에 있어서,
상기 제3 비아홀을 형성하는 단계에서,
상기 제3 비아홀은 레이저 드릴로 가공되는 인쇄회로기판 제조 방법.
청구항 27에 있어서,
상기 제3 비아홀을 형성하는 단계에서,
상기 레이저 드릴 가공 이후에, 디스미어를 수행하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
청구항 26에 있어서,
상기 거친 면의 조도(Rz)는 3.5㎛ 이상인 인쇄회로기판 제조 방법.
청구항 26에 있어서,
상기 매끈한 면의 조도(Rz)는 2.0~2.5㎛ 이하인 인쇄회로기판 제조 방법.