JP2005183952A - 導電孔を有したプリント回路ボードの製造方法及びボード - Google Patents

導電孔を有したプリント回路ボードの製造方法及びボード Download PDF

Info

Publication number
JP2005183952A
JP2005183952A JP2004355230A JP2004355230A JP2005183952A JP 2005183952 A JP2005183952 A JP 2005183952A JP 2004355230 A JP2004355230 A JP 2004355230A JP 2004355230 A JP2004355230 A JP 2004355230A JP 2005183952 A JP2005183952 A JP 2005183952A
Authority
JP
Japan
Prior art keywords
conductive layer
conductive
holes
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004355230A
Other languages
English (en)
Inventor
James M Larnerd
エム.ラーナード ジェームス
John M Lauffer
エム.ロウファー ジョン
Voya R Markovich
アール.マルコビッチ ボーヤ
Kostas I Papathomas
アイ.パパトーマス コスタス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of JP2005183952A publication Critical patent/JP2005183952A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】従来の技術とは異なるプリント回路ボードへの新規で独特な導電貫通孔形成技術を形成すること。
【解決手段】プリント回路ボードの製造方法であって、導電貫通孔はボード構造の二つの誘電層内に形成されており、指定された導電層を接続するようになっている。一つの孔は二つの隣接する層を、他方の孔は二つの隣接する層を接続し、他方の孔に接続された導電層の一方を含んでいる。一つあるいはそれ以上の数の孔を用いて3つ全ての導電層を接続することもできる。結果としての孔は、金属メッキや導電・非導電ペーストで充填されることができる。後者の場合、ボードの外表面上のペーストに例えばパッド等のトップカバー導電層を提供することもできる。
【選択図】図6

Description

本発明はプリント回路ボードに関し、特に複数の導電貫通孔を有した多層プリント回路ボードに関する。
プリント回路ボード(プリント配線ボード)の製造では硬質またはフレキシブルな絶縁基板の両側にプリント回路を形成することが一般的となっている。性能向上の要求に応えるため、多層プリント回路の重要性は年々高まっている。これらの多層ボードは典型的には平行で平坦な絶縁基板材料と導電金属との交互層で成る。積層構造体の両面には両面ボードと同様に回路パターンが形成され、実質的にソリッド体である内側パワー供給面の場合を除いて金属内層は典型的には回路パターンを有している。必要に応じてクリアランス開口部またはその他の開口部も含むことができる。
両面及び多層プリント回路ボードではボードの様々な導電層または導電面の間に導電性相互接続部を形成することが必要である。これは通常、電気的相互接続を必要とする面及び層と通じる金属製導電貫通孔を形成することで達成される。適用形態によっては、電気接続が全部またはほとんどの導電層間で提供されることが望まれる。そのような場合、一般的にボードを貫通する貫通孔も形成される。このような場合、ボードの1面の回路と内部の回路層との電気的接続が望まれることが多い。このような場合、ボード内を途中まで延びる“ブラインドバイアス”が形成される。別の場合では、多層ボードはボード内部に完全埋設される内部誘電または導電“バイアス”を必要とする。そのような内部バイアスは最終製品ボードのサブ部分構造体内に形成されるのが一般的であり、その後にボード最終積層工程で他の層と組み合わされる。本発明の説明のために明細書で言及する“導電貫通孔”とはボードを完全貫通する貫通孔(メッキ貫通孔あるいはPTHとも呼称)と、1外面から内部特定層にまで延びるブラインドバイアスと、完全埋設される内部バイアスとを含む概念である。
ボード上に望む回路パターンを形成するため、多彩な製造技術が開発されてきた。それらの多くは“減量”技術または“増量”技術に属する。減量法に共通なことは金属をエッチングして回路が不要な箇所の基板面を露出させることである。一方、増量法では露出された基板面(または追加電気メッキ用薄金属層)から工程が開始され、望む箇所での金属化処理が実施される。望む箇所とはメッキレジスト材料(例えば、プリント回路ボード業界ではフォトレジストと呼称)のパターンでマスク処理されていないところである。
典型的には、貫通孔は望むボード箇所にドリル加工(機械加工またはレーザ加工)あるいはパンチ加工で形成される。ドリル加工またはパンチ加工は、バイアス壁面及びバイアス周辺面を含んで新規に露出された表面を形成する。続いて、上面、底面及び露出したバイアス孔面を含み、一部または全体的に絶縁材料で成る誘電基板が、一般的に無電解金属メッキ技術によって金属化加工される。他の加工方法も利用される。
回路化されたプリント回路ボードの製造では誘電シート材が基板のベース部材として使用される。このベース部材は典型的にはファイバグラス補強エポキシ樹脂(“FR4”とも呼称)、ポリテトラフルオロエチレン(例えばデュポン社のテフロン)、ドリクラド(エンディコット社)等の有機材料である。誘電基板は非導電性であるため、基板をメッキするには基板は一般的にメッキ前に“シード(種)処理”される。このような前処理は知られている。貫通孔を設けるための誘電孔メッキ用の知られた金属には銅、ニッケル、金が含まれる。
貫通孔の形成を含むボードの製造方法の例は以下の特許文献1〜特許文献13で解説されている。また、多層プリント回路ボードの別例は、次の特許文献14〜16で解説されている。
米国特許第6015520号、プリント配線ボードの孔充填法 米国特許第6073344号、複合コンダクタ製造のためのメッキ貫通孔側壁のレーザ加工法 米国特許第6188027号、化学浸食からのメッキ貫通孔保護法 米国特許第6349871号、回路ボード加工法 米国特許第6493861号、連結メッキ貫通孔バイアス及び製法 米国特許第6626196号、湿潤化学処理に先立つ小型高アスペクト比ドリル加工孔脱気法 米国特許第6628531号、多層・ユーザ加工用微小プリント回路ボード 米国特許第6630630号、多層プリント配線ボード及び製造方法 米国特許第6630743号、銅メッキPTH孔及び製造法 米国特許第6631558号、ブラインドバイアスレーザドリルシステム 米国特許第6631838号、プリント回路ボード製造方法 米国特許第6638690号、多層回路製造法 米国特許第6638858号、孔金属充填法 米国特許出願第2002/0100613号、多層積層体の導電サブ構造 米国特許出願第2002/0108780号、多層積層体 米国特許出願第2002/0148637号、プリント回路ボード用高性能高密度配線
本発明は従来の技術とは異なるプリント回路ボードへの新規で独特な導電貫通孔形成技術を形成する。
本発明の1主要目的はプリント回路ボードの新規で独特な製造方法を提供することで当該分野の技術向上を図ることである。
本発明の別目的はプリント回路ボードの様々な導電層を相互接続する複数の導電貫通孔を提供する新規で高能率な方法の提供並びにそのような製法で得られるプリント回路ボードを提供することである。
本発明のさらに別目的は従来のプリント回路ボード技術を駆使し、従来のと比して劣らない製造コストで上述の目的を達成させることである。
本発明の1特徴によれば、多層プリント回路ボードの製造方法が提供される。この方法は第1面と第2面とを有した第1誘電層を形成するステップと、第1誘電層の第1面に上面を有した第1導電層を形成するステップと、第1誘電層の第2面に第2導電層を形成するステップ(第2導電層は少なくとも1つの開口部を含み、上面を有している)と、第1誘電層の第2面の第2導電層に第1面と第2面を有した第2誘電層を形成するステップ(第2誘電層の第1面は上記の少なくとも1つの開口部上を含んで第2導電層の少なくとも一部と接触)と、第2誘電層に、一方は第2導電層にまで延び、他方はその第2導電層の少なくとも1つの開口部を通過して第1導電層にまで延びる少なくとも2つの孔を設けるステップとを含んでいる。この方法はさらに、第3導電層を第2誘電層の第2面に形成するステップと、上述の少なくとも2つの孔の表面上に導電コーティングを形成し、第1導電層と第2導電層を孔の一方の導電コーティングと電気的にカップリングさせ、第2導電層と第3導電層を他方の孔の導電コーティングと電気的にカップリングさせるステップを含んでいる。
本発明の別な特徴によれば多層プリント回路ボードが提供される。この回路ボードは第1面と第2面を有した第1誘電層と、第1誘電層の第1面に形成され、上面を有した第1導電層と、第1誘電層の第2面に形成され、少なくとも1つの開口部を有した第2導電層とを含んでいる。ボードはさらに、第1誘電層の第2面の第2導電層に形成された第1面と第2面とを有した第2誘電層を含んでいる。第2誘電層の第1面は上記の少なくとの1つの開口部上を含んで第2導電層の少なくとも一部と接触しており、第2誘電層は少なくとも2つのレーザ形成された孔を含んでいる。レーザ加工された孔の1つは第2導電層まで延びており、他方のレーザ加工孔は第2導電層の上記の少なくとも1つの孔を通過して第1導電層にまで延びている。ボードはさらに、第2誘電層の第2面に形成された第3導電層と、上記の2つのレーザ加工孔の表面に形成された導電コーティングを有しており、第1導電層と第2導電層をレーザ加工孔の1つと電気的にカップリングさせ、第2導電層と第3導電層をそれらレーザ加工孔の他方の導電コーティングとカップリングさせている。
本発明の別な特徴によれば多層プリント回路ボードの製造法が提供される。この方法は、第1面と第2面を有した第1誘電層と、第1面と第2面に第1導電層と第2導電層をそれぞれ有した回路化基板を形成するステップを含んでいる。第2導電層は少なくとも1つの開口部を有している。この方法はさらに、回路化基板に第2誘電層を積層して第2導電層を実質的に被覆するステップと、第2誘電層内に少なくとも2つの孔を形成するステップとを含んでいる。一方の孔は第2導電層まで延びており、他方の孔は上記の第2導電層の少なくとも1つの開口部を通過して第1導電層にまで延びている。この方法はさらに、第3導電層を第2誘電層の第2面に形成し、導電コーティングをそれら少なくとも2つの孔の表面に形成し、第1導電層と第2導電層をそれら孔の一方の導電コーティングと電気的にカップリングさせ、第2導電層と第3導電層を他方の孔の導電コーティングと電気的にカップリングさせるステップを含んでいる。
本発明の1特徴によれば、多層プリント回路ボードの製造方法を提供することができる。この方法は、第1面と第2面とを有した第1誘電層を形成するステップと、第1誘電層の第1面に上面を有した第1導電層を形成するステップと、第1誘電層の第2面に第2導電層を形成するステップ(第2導電層は少なくとも1つの開口部を含み、上面を有している)と、第1誘電層の第2面の第2導電層に第1面と第2面を有した第2誘電層を形成するステップ(第2誘電層の第1面は上記の少なくとも1つの開口部上を含んで第2導電層の少なくとも一部と接触)と、第2誘電層に、一方は第2導電層にまで延び、他方はその第2導電層の少なくとも1つの開口部を通過して第1導電層にまで延びる少なくとも2つの孔を設けるステップとを含んでいる。この方法はさらに、第3導電層を第2誘電層の第2面に形成するステップと、上述の少なくとも2つの孔の表面上に導電コーティングを形成し、第1導電層と第2導電層を孔の一方の導電コーティングと電気的にカップリングさせ、第2導電層と第3導電層を他方の孔の導電コーティングと電気的にカップリングさせるステップを含んでいる。
本発明の別な特徴によれば多層プリント回路ボードを提供することができる。この回路ボードは第1面と第2面を有した第1誘電層と、第1誘電層の第1面に形成され、上面を有した第1導電層と、第1誘電層の第2面に形成され、少なくとも1つの開口部を有した第2導電層とを含んでいる。ボードはさらに、第1誘電層の第2面の第2導電層に形成された第1面と第2面とを有した第2誘電層を含んでいる。第2誘電層の第1面は上記の少なくとの1つの開口部上を含んで第2導電層の少なくとも一部と接触しており、第2誘電層は少なくとも2つのレーザ形成された孔を含んでいる。レーザ加工された孔の1つは第2導電層まで延びており、他方のレーザ加工孔は第2導電層の上記の少なくとも1つの孔を通過して第1導電層にまで延びている。ボードはさらに、第2誘電層の第2面に形成された第3導電層と、上記の2つのレーザ加工孔の表面に形成された導電コーティングを有しており、第1導電層と第2導電層をレーザ加工孔の1つと電気的にカップリングさせ、第2導電層と第3導電層をそれらレーザ加工孔の他方の導電コーティングとカップリングさせている。
本発明の別な特徴によれば多層プリント回路ボードの製造法を提供することができる。この方法は、第1面と第2面を有した第1誘電層と、第1面と第2面に第1導電層と第2導電層をそれぞれ有した回路化基板を形成するステップを含んでいる。第2導電層は少なくとも1つの開口部を有している。この方法はさらに、回路化基板に第2誘電層を積層して第2導電層を実質的に被覆するステップと、第2誘電層内に少なくとも2つの孔を形成するステップとを含んでいる。一方の孔は第2導電層まで延びており、他方の孔は上記の第2導電層の少なくとも1つの開口部を通過して第1導電層にまで延びている。この方法はさらに、第3導電層を第2誘電層の第2面に形成し、導電コーティングをそれら少なくとも2つの孔の表面に形成し、第1導電層と第2導電層をそれら孔の一方の導電コーティングと電気的にカップリングさせ、第2導電層と第3導電層を他方の孔の導電コーティングと電気的にカップリングさせるステップを含んでいる。
本発明の理解を助けるため、前述の図面を利用して以下で本発明を詳細に説明する。
図1では本発明の1好適実施例による多層プリント回路ボードの主要素を示す構造体が図示されている。図1の構造体は回路化基板であるが、グラスファイバ補強ポリマー樹脂(FR4)、ポリテトラフルオロエチレン(テフロン)(デュポン社商標)、ドリクラド(エンディコット商標)等の従来の誘電材料で形成された第1誘電層11を含んでいる。1実施例では誘電層11は約0.001から0.005インチの厚みを有する。誘電層11の下面は第1導電層13である。1実施例においては、第1導電層13は銅であり、好適には導電フォイルを誘電層11に積層し、その後に従来のフォトリトグラフ処理で回路化する。同様に、第2導電層15は誘電層11の反対側の上面に形成される。フォトリトグラフ処理で両方の導電層13と15を同時的に形成することも可能である。上述したように、図1の構造体は少なくとも1つの導電層を誘電基板上に有するため、回路化基板と呼称することができる。
図2では開口部17と19が導電層15内に形成される。これら開口部は好適には適当なマスク(図示せず)を使用してエッチング処理することで形成され、好適には略円形に形成される。さらに、導電層15周囲の銅部分も略円筒状に形成することができ、多くのプリント回路ボードで普通に見られるランド等が形成される。導電層15は少なくとも2つの電気的に絶縁されたランド部分21と21’を含んでいる。本例では第1ランド部分21は略円形で、第2ランド部分21’は開口部19を囲む部分を含む。導電層の残り部分は形成されたランド部分に結続した信号線等でよい。
2つの開口部が図2で示されているが、1つの開口部であっても本発明の目的を達成させることができる。
図3では第2誘電層23が導電層15と第1誘電層11の露出面の上に形成される。図示のごとく、第2誘電層23は実質的に導電層15全体を覆い、特に開口部17と19を覆う。第2誘電層23の好適な形成方法は通常積層処理で図2の構造体にそれを直接的に積層することである。開口部17と19内には第2誘電層23からの誘電材料は図示されていないが、これは本発明の説明のみを目的としているためであり、実際には誘電材料は開口部内に進入するであろうが、その後の処理において悪影響を及ぼさない。1つの第2誘電層23が図3で図示されているが、樹脂コート銅(REC)層をさらに追加することは可能である。そこではまず誘電材料を導電層(好適には銅)にコーティング処理し、この複合体を図3で示すように誘電面側にて形成する。銅は最終構造体において別の導電(例えば信号)層として作用する。
図4では3つの孔25、27、29が誘電層23内に形成される。これら孔は従来のレーザ浸食法で形成され、1好適実施例においては紫外線Nd:YAGレーザが使用された。さらに、炭酸ガスレーザーまたはエクシマーレーザをそのような孔の形成に利用することもできる。それぞれの孔25、27、29は最低でも導電層15の上面にまで延びる。図4の右側の孔29参照。本例では3孔が形成されているが、2孔でも構わない。図4及び他の図面で3孔が図示されているが、本発明の説明のみを目的とする。
図4で示すように孔25と27は誘電層15の開口部17と19に整合されてそれぞれ形成されている。このことは重要である。なぜなら、孔形成時にレーザ浸食処理によって追加孔31と33が第1誘電層11に形成されるからである。よって、これら下方孔31、33は上方孔25、27の単なる延長部である。開口部17と19は金属材料(本例では銅)内に形成され、誘電層11内で形成された孔延長部31と33が形成される。よって、開口部17と19が円形であれば、対応する孔31と33も円形となる。レーザ加工を制限する金属体層のために図4の右側の孔29の下側には孔は設けられない。
図1から図4で示すステップは本発明の1実施例によるプリント回路ボードの製造法である。本発明はそれらステップに限定されず、追加的ステップや、ステップの省略も可能である。このことは図5から図8に関する説明でさらに理解されよう。
図5で示す別の導電層41は第2誘電層23上に形成される。1実施例ではこの導電層41は一連の金属材料ランドを形成する。それらは図示のごとく誘電層で形成された孔内(及び誘電層23のみのもの)に導電コーティングを充填する際に形成される。好適には、図5において番号43で示される導電コーティングは従来の無電解メッキまたは電解銅メッキで形成される。そのようなメッキ処理の前に銅接着を促進させるために誘電面に“シード”層を形成することが必要となるかも知れない。1実施例においては、約0.0003から0.0015インチの厚みを有する導電コーティング43が適用された。第1導電層と第2導電層の対応する厚みはそれぞれ約0.0005から0.003インチの範囲である。同様に、誘電層23の上面に形成される導電層41は好適にはそれぞれ約0.0003から0.0015インチの厚みを有する。
第3導電層41が形成され、導電コーティング43が図5で示すように処理中に施されるが、これら2要素は同時的に形成でき、本発明の望む結果を提供する。本発明の重要な特徴は、誘電層11と誘電層23の連続的同時コーティングを実行させる図4の実施例で形成される孔は単レーザ加工で同時的に形成されることである。よって、1つの層(すなわち誘電層23)の当初のレーザ加工と、続く層(すなわち誘電層11)のレーザ加工の2段階の提供は不要である。図4のそのような第2孔形成加工は誘電層11の反対面からは必要となるであろうが、それは本発明の教示によるプリント回路ボードの形成において限定的である(例えば、望まれた導電層13の存在による)。
図5で形成された導電貫通孔は得られる構造体で異なる接続を提供する。例えば、図5の左側の貫通孔は誘電層23の上導電層を中間導電層15と、下導電層13とに接続する。このことは図5の中央の導電貫通孔においても同様である。一方、図5の右側の導電貫通孔は上導電層を中間導電層15に接続するだけである。図5で示すように、これら貫通孔は3つの導電層または2つのみの導電層を、必要に応じて接続できる。図5でさらに示すように、中央貫通孔は導電面13、15、41及び平面15を2箇所で接続する(図5の右側の両方の貫通孔)。よって、所望の性能を提供するように複数の方法で図示の導電面を接続することができる。これらの接続を提供する元来の孔は2つの異なる誘電層において同時的に形成されるので、この複数の接続能力と相俟って、これら方法と、その方法で得られる構造体は従来のよりも迅速並びに安価に提供される。
図6において示すように、追加メッキステップが図5で形成された導電貫通孔の実質的完全充填をする。この追加メッキ加工も無電解または電解メッキ加工でよい。好適なメッキ材料は銅である。従来のメッキ加工法が利用できる。このメッキ加工時に上面部50をそれぞれの導電貫通孔に形成することができる。これは図9で示すようなハンダボール等をチップキャリアの一部として受領させ、及び/又は図6で示す構造体に他の追加層への接続部を形成するためである。1実施例においては、それぞれの平坦な上面部50(図6で示すようにランド41とほぼ同一面)はハンダボールを出願人のハイパーBGAチップキャリア等の積層チップキャリアから受領する。ハイパーBGAはエンディコット社の登録商標である。
図7では導電貫通孔の別充填方法が示されている。図7ではそれぞれのメッキ加工孔にはペースト61である充填材料が提供される。ペースト61は必要に応じて導電性あるいは非導電性である。適当な導電ペーストの1例はCB100であり、デュポン社が販売する。非導電ペーストの1例は粒体充填ドリカドであり、エンディコット社が販売する。ペースト61は従来のペースト供給装置を使用して提供される。ペースト61の充填後にペーストはその後に形成される導電層63の支持を提供する。導電層63は好適には銅であり、電気分解または無電解メッキでメッキ処理される。1例では約0.0001から0.001インチの厚みである。導電貫通孔にそれぞれ形成された導電層63もチップキャリアからハンダボール等を受領でき、あるいは大型回路ボード構造体の他の要素への電気接続部を形成する。
図8では誘電層11と23に形成された孔を完全充填し、本発明の作用を提供する導電孔を形成する別実施例が示されている。図8では導電材料は誘電層11の孔延長部と共にそれぞれの孔を完全に充填する。この好適材料は銅である。充填方法は従来式で構わない。得られたプラグ構造体も図7のメッキによる導電層63と図6の上面部50と同様な平坦上面を含む。この銅材料は番号71で示されている。銅は好適な材料であるが、他の材料でもよい。他の好適材料はNi、Au、Pb、Sn及びCB100等の導電ペーストである。本発明は銅に限定されない。他の導電材料を他の導電層に使用でき、上述の導電コーティングにもNi、Au、Sn、Pb等が利用できる。
図9では本発明の1実施例によるプリント回路ボードが図示されている。ここでは追加構造が形成され、及び/又はカップリングが前述のチップキャリアのごとき外部電子部品に対して提供される。図9では左側の導電貫通孔がハンダボール81に電気的にカップリングされた状態で図示されている。これは積層チップキャリア83の一部(部分図示)であり、ハンダボール81はチップキャリアの一部を構成する導電パッド85に接続されている。好適実施形態ではそのようなキャリアはいくつかのハンダボール81を含むであろう。よって、本発明の回路ボードはこれらハンダボールの選択されたものに電気的にカップリングでき、チップキャリアに接続されて回路ボード電子部品構造体を形成する。そのような状況では、下側の導電層13は他の導電層に電気的にカップリングでき、この回路ボードまたは回路ボードを搭載した他の構造体(サーバ等)の導電部分に追加される。追加誘電層と導電面の1例は図9で番号91と93により破線で示されている。導電層93は導電貫通孔95を利用して導電層13とカップリングされている。同様に、追加誘電層97(破線)も図9で示すように形成でき、ボードの右側のメッキ貫通孔に、本発明により形成された貫通孔99(破線)または従来の貫通孔101(破線)を使用してカップリングされている。いずれの場合でもこれら導電貫通孔は表面導電層103にランド部または連続的信号線の形態で電気的にカップリングできる。
図9の実施例は導電貫通孔のペースト充填材61の使用を示すが、このことは本発明の限定を意味しない。導電貫通孔は図6から図8で示すものを含んでどのような断面形状のものでもよい。ハンダボールを図5で示すランド部に直接的にカップリングことも可能である。これらランド部はそれらに跨るメッキ等の導電層を含んでいない。
以上、新規でユニークなプリント回路ボードとその製造方法が示されている。複数の孔が構造体の複数の誘電層を通して同時的に形成され、最終製品の意図された必要性に応じて様々な層が複数の方法でカップリングされる。よって本発明は当該技術分野において大きな改善を提供する。
本発明の好適実施例を解説した。本発明の範囲内でのそれらの改良や変更は可能である。例えば、本発明は得られた構造体が、大型構造を構築するための後の誘電及び/又は導電層のベースとして利用できるものとして説明されている。このことは本発明の利用を制限するものではない。既存の回路化基板(PCB)を当初に利用して本発明の構造体を構築することも可能である。例えば、図1の導電層13を形成されている基板の上導電層とし、本発明構造体の残り部分をその上に形成し、本発明の利点を備えた当初基板を形成することができる。
本発明の1実施例によるプリント回路ボード製造の当初ステップを示す断面側面図である。 図1の実施例の第2導電層内に少なくとも2つの孔を形成するステップを示す断面側面図である。 図2の実施例に第2誘電層を追加するステップを示す断面側面図である。 図3の実施例に適用された第2誘電層内に少なくとも2つの孔(図4は3孔を図示)を形成するステップを示す断面側面図である。 図4の実施例に導電層を追加し、この段階でのこの実施例の一部を形成する様々な導電層間に選択的相互接続部を形成するステップを示す断面側面図である。 本発明の1実施例に従って図5で形成された孔を充填する1例を示す断面側面図である。 図5の実施例で形成された孔を充填し、その後に導電層または被覆層を形成する別実施例を示す断面側面図である。 図4の実施例で形成された孔を充填する別実施例を示す断面側面図である。 様々な別追加層と、導電接続部すなわちバイアス並びに可能な追加電気要素、すなわち、さらに大型で、さらに利用性が高いボードを提供するために本発明のプリント回路ボードに追加あるいはカップリングできるチップキャリアを示す断面側面図である。
符号の説明
11 第1誘電層
13 第2導電層
15 第2導電層
17・19 開口部
21・21′ ランド部分
23 第2誘電層
25・27・29 孔
31・33 追加孔
41 導電層
43 導電コーティング
50 上面部
61 ペースト
63 導電層
71 銅材料
81 ハンダボール
83 積層チップキャリア
85 導電パッド
91・97 追加誘電層
93 導電面
95 導電貫通孔
99・101 貫通孔
103 平面導電層

Claims (20)

  1. 多層プリント回路ボードの製造方法であって、
    第1面及び反対側の第2面を有する第1誘電層を形成するステップと、
    該第1誘電層の該第1面上に第1導電層を形成するステップと、
    該第1誘電層の前記第2面上に少なくとも一つの開口部を含んだ第2導電層を形成するステップと、
    該第1誘電層の該第2面上の該第2導電層上に第1面と第2面とを有した第2誘電層であって、該第2誘電層の該第1面は少なくとも一つの開口部を含んだ前記第2導電層の少なくとも一部と接触している第2誘電層を形成するステップと、
    一方は前記第2導電層にだけ延び下り、他方は前記第2導電層内の少なくとも1つの前記開口部を通過して前記第1導電層へと延び下る少なくとも二つの孔を前記第2誘電層内に形成するステップと、
    該第2誘電層の前記第2面上に第3導電層を形成するステップと、
    前記第1導電層と前記第2導電層を前記孔の前記一方上の前記導電コーティングと電気的にカップリングさせ、前記第2導電層と前記第3導電層を前記孔の前記他方上の導電コーティングと電気的にカップリングさせるために、前記少なくとも二つの孔の表面上に導電コーティングを形成するステップと、
    を含んでいることを特徴とする多層プリント回路ボードの製造方法。
  2. 第2導電層も電気的に第3導電層とカップリングさせるように、該第2導電層は少なくとも二つの孔上の導電コーティングのそれぞれと電気的にカップリングされていることを特徴とする請求項1記載の方法。
  3. 導電コーティングを有する少なくとも二つの孔のそれぞれを導電材料で充填するステップをさらに含んでいることを特徴とする請求項1記載の方法。
  4. 充填ステップははメッキ加工ステップを含んでいることを特徴とする請求項3記載の方法。
  5. 充填ステップは少なくとも二つの孔をペーストで充填するステップを含んでいることを特徴とする請求項3記載の方法。
  6. ペーストは電気導電性であることを特徴とする請求項5記載の方法 。
  7. 該ペーストは非電気導電性であることを特徴とする請求項5記載の方法。
  8. 少なくとも二つの孔のそれぞれ内でペースト上に導電層をメッキするステップをさらに含んでいることを特徴とする請求項5記載の方法。
  9. 第1導電層、第2導電層及び第3導電層はフォトリトグラフステップで形成されることを特徴とする請求項1記載の方法。
  10. 少なくとも二つの孔はレーザーを使用して形成されることを特徴とする請求項1記載の方法。
  11. 導電層は少なくとも二つの孔のそれぞれの上にメッキ加工ステップで形成されることを特徴とする請求項1記載の方法。
  12. 第2誘電層は第2導電層の上に積層加工ステップで形成されることを特徴とする請求項1記載の方法。
  13. 多層プリント回路ボードであって、
    第1面及び反対側の第2面を有する第1誘電層と、
    該第1誘電層の該第1面上に形成された第1導電層と、
    該第1誘電層の前記第2面上に形成され、少なくとも一つの開口部を含んだ第2導電層と、
    該第1誘電層の前記第2面上の該第2導電層上に形成された第1面と第2面を有する第2誘電層と、
    を含んでおり、該第2誘電層の該第1面は、前記少なくとも一つの開口部上を含んで該第2導電層の少なくとも一部と接触しており、前記第2誘電層は、少なくとも二つのレーザー加工孔を含んでおり、該レーザー加工孔の一方は前記第2導電層にだけ延び下っており、前記他方のレーザー加工孔は該第2導電層の前記少なくとも一つの開口部を通過して前記第1導電層にまで延び下っており、
    本回路ボードはさらに、
    前記第2誘電層の前記第2面上に形成された第3導電層と、
    前記第1導電層と前記第2導電層を前記レーザー加工孔の前記一方上の前記導電コーティングと電気的にカップリングさせ、前記第2導電層と前記第3導電層を前記レーザー加工孔の前記他方上の導電コーティングと電気的にカップリングさせるように、該少なくとも二つのレーザー加工孔の表面上に形成された導電コーティングと、
    を含んでいることを特徴とする多層プリント回路ボード。
  14. 第2導電層も第3導電層と電気的にカップリングさせるように、該第2導電層は少なくとも二つのレーザー加工孔上の導電コーティングのそれぞれと電気的にカップリングされていることを特徴とする請求項13記載の多層プリント回路ボード。
  15. 導電コーティングを有した少なくとも二つのレーザー加工孔のそれぞれは、該レーザー充填された孔を実質的に充填する充填材を含んでいることを特徴とする請求項13記載の多層プリント回路ボード。
  16. 充填材はペーストであることを特徴とする請求項15記載の多層プリント回路ボード。
  17. ペーストは導電性であることを特徴とする請求項16記載の多層プリント回路ボード。
  18. ペーストは非導電性であることを特徴とする請求項16記載の多層プリント回路ボード。
  19. 充填材はメッキ加工された導電性材料であることを特徴とする請求項15記載の多層プリント回路ボード。
  20. 多層プリント回路ボードの製造方法であって、
    第1面と反対側の第2面とを有しており、該第1面と該第2面にそれぞれ第1導電層と、少なくとも一つの開口部を有した第2導電層とを有した回路基板を形成するステップと、
    前記第2導電層を実質的に覆うように該回路基板に該第2誘電層を積層するステップと、
    一方は前記第2導電層にのみ延び下り、他方は該第2導電層内の前記少なくとも一つの開口部を通過して前記第1導電層に延び下る少なくとも二つの孔を前記第2誘電層内に形成するステップと、
    第3導電層を該第2誘電層の前記第2面に形成するステップと、
    前記第1導電層と前記第2導電層を前記孔の前記一方上の前記導電コーティングと電気的にカップリングさせ、前記第2導電層と前記第3導電層を前記孔の前記他方上の前記導電コーティングと電気的にカップリングさせるように、該少なくとも二つの孔の表面上に導電コーティングを形成するステップと、
    を含んでいることを特徴とする多層プリント回路ボードの製造方法。
JP2004355230A 2003-12-18 2004-12-08 導電孔を有したプリント回路ボードの製造方法及びボード Pending JP2005183952A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/737,974 US7211289B2 (en) 2003-12-18 2003-12-18 Method of making multilayered printed circuit board with filled conductive holes

Publications (1)

Publication Number Publication Date
JP2005183952A true JP2005183952A (ja) 2005-07-07

Family

ID=34523159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004355230A Pending JP2005183952A (ja) 2003-12-18 2004-12-08 導電孔を有したプリント回路ボードの製造方法及びボード

Country Status (4)

Country Link
US (3) US7211289B2 (ja)
EP (1) EP1545175A3 (ja)
JP (1) JP2005183952A (ja)
TW (1) TWI355871B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104774A (ja) * 2010-11-15 2012-05-31 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2016001715A (ja) * 2014-05-22 2016-01-07 新光電気工業株式会社 インダクタ、コイル基板及びコイル基板の製造方法
JP2017528001A (ja) * 2014-09-11 2017-09-21 モダ−イノチップス シーオー エルティディー パワーインダクター及びその製造方法
CN108352244A (zh) * 2015-12-18 2018-07-31 英特尔公司 用于封装上电压调节器的磁性小占用面积电感器阵列模块
JP2018182281A (ja) * 2017-04-12 2018-11-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクタ及びその製造方法
US10541076B2 (en) 2014-08-07 2020-01-21 Moda-Innochips Co., Ltd. Power inductor

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
EP1677886A1 (en) * 2003-09-30 2006-07-12 Chromba, Inc. Multicapillary column for chromatography and sample preparation
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
US20050189656A1 (en) * 2004-02-26 2005-09-01 Chun Yee Tan Micro-vias for electronic packaging
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7375288B1 (en) * 2004-07-30 2008-05-20 Intel Corp. Apparatuses and methods for improving ball-grid-array solder joint reliability
US7632747B2 (en) 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
KR20070006458A (ko) * 2005-07-08 2007-01-11 삼성전자주식회사 발광 다이오드 모듈, 이를 구비한 백라이트 어셈블리, 및이를 구비한 표시 장치
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
TW200746940A (en) 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
CN1993018A (zh) * 2005-12-26 2007-07-04 宏达国际电子股份有限公司 印刷电路板及其制造方法
US7381587B2 (en) * 2006-01-04 2008-06-03 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
US7375290B1 (en) * 2006-10-11 2008-05-20 Young Hoon Kwark Printed circuit board via with radio frequency absorber
TWI370708B (en) * 2006-10-20 2012-08-11 Ind Tech Res Inst Architecture of complement of a mirrored design of a embedded planar resistor
US20080099232A1 (en) * 2006-10-25 2008-05-01 Silicon Test Systems, Inc. Three-dimensional printed circuit board for use with electronic circuitry
US7750650B2 (en) * 2006-10-26 2010-07-06 Verigy (Singapore) Pte. Ltd. Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry
US7427562B2 (en) * 2006-11-08 2008-09-23 Motorla, Inc. Method for fabricating closed vias in a printed circuit board
US7557304B2 (en) * 2006-11-08 2009-07-07 Motorola, Inc. Printed circuit board having closed vias
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
CN101286454B (zh) * 2007-04-10 2011-03-30 上海美维科技有限公司 印制电路板的制作方法
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
KR101489798B1 (ko) * 2007-10-12 2015-02-04 신꼬오덴기 고교 가부시키가이샤 배선 기판
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20090159326A1 (en) * 2007-12-19 2009-06-25 Richard Mellitz S-turn via and method for reducing signal loss in double-sided printed wiring boards
US20090178273A1 (en) * 2008-01-15 2009-07-16 Endicott Interconnect Technologies, Inc. Method of making circuitized assembly including a plurality of circuitized substrates
US8031477B2 (en) * 2008-02-15 2011-10-04 Optoelectronics Co., Ltd. System and method for coupling a lens to a printed circuit
JP5284146B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板、及びその製造方法
US20110092686A1 (en) * 2008-03-28 2011-04-21 Pelican Group Holdings, Inc. Multicapillary sample preparation devices and methods for processing analytes
KR101319902B1 (ko) * 2009-08-24 2013-10-18 가부시키가이샤 무라타 세이사쿠쇼 수지 다층 기판 및 그 수지 다층 기판의 제조방법
KR101089959B1 (ko) 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
CN102026471B (zh) * 2009-09-18 2013-05-08 欣兴电子股份有限公司 线路板及其制造方法
JP5761198B2 (ja) * 2010-10-21 2015-08-12 富士通株式会社 プリント配線基板及びコネクタ、プリント配線基板の製造方法
US8835217B2 (en) * 2010-12-22 2014-09-16 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
JP5846953B2 (ja) * 2012-02-15 2016-01-20 アルプス電気株式会社 入力装置及びその製造方法
KR101397303B1 (ko) * 2012-12-31 2014-05-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN104105337A (zh) * 2013-04-11 2014-10-15 宏启胜精密电子(秦皇岛)有限公司 高密度线路的电路板及其制作方法
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
CN104394646A (zh) * 2014-11-28 2015-03-04 京东方科技集团股份有限公司 印刷电路板、球栅阵列封装体及印刷电路板的布线方法
WO2016119807A1 (de) * 2015-01-28 2016-08-04 Sew-Eurodrive Gmbh & Co. Kg Elektrogerät
JP2017123376A (ja) * 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板
FR3057103B1 (fr) * 2016-09-30 2022-11-11 Safran Electronics & Defense Dispositif electronique comprenant un module raccorde a un pcb et unite electronique comportant un tel dispositif
US10637105B2 (en) * 2017-09-07 2020-04-28 International Business Machines Corporation Battery embedded architecture for supplying appropriate voltage
KR101994758B1 (ko) * 2017-10-16 2019-07-01 삼성전기주식회사 박막형 인덕터
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
DE102018127630A1 (de) * 2018-11-06 2020-05-07 Bundesdruckerei Gmbh Durchkontaktierung einer beidseitig bedruckten Trägerfolie mit Fülldruck
DE102018127631A1 (de) * 2018-11-06 2020-05-07 Bundesdruckerei Gmbh Durchkontaktierung in einer beidseitig bedruckten Trägerfolie mit mehrstufiger Bohrung
KR102671972B1 (ko) * 2018-12-04 2024-06-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI696868B (zh) * 2019-05-21 2020-06-21 友達光電股份有限公司 顯示面板及顯示面板製作方法
US10939561B1 (en) * 2019-08-27 2021-03-02 Advanced Semiconductor Engineering, Inc. Wiring structure and method of manufacturing the same
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
US10917968B1 (en) 2019-12-18 2021-02-09 Google Llc Package to printed circuit board transition
US11658411B2 (en) * 2020-07-09 2023-05-23 Dr. Alan Evans Business and Scientific Consulting, LLC Electrically-controlled RF, microwave, and millimeter wave devices using tunable material-filled vias
US20220071014A1 (en) * 2020-08-31 2022-03-03 Liquid Wire Inc. Flexible and stretchable structures
KR20230101135A (ko) * 2021-12-29 2023-07-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430495A (ja) * 1990-05-25 1992-02-03 Sony Corp 配線基板及びその製造方法
JPH07283538A (ja) * 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH09130049A (ja) * 1995-11-01 1997-05-16 Cmk Corp 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板
JPH09172261A (ja) * 1995-12-20 1997-06-30 Nippon Avionics Co Ltd 多層プリント配線板の製造方法
JPH09199861A (ja) * 1996-01-22 1997-07-31 Hitachi Aic Inc 多層印刷配線板およびその製造方法
JPH10322024A (ja) * 1997-05-16 1998-12-04 Hitachi Ltd 非貫通ビアホールを有するビルドアップ多層プリント配線板及びその製造方法
JPH11126975A (ja) * 1997-10-24 1999-05-11 Victor Co Of Japan Ltd 多層プリント基板とこの製造方法
JP2000277911A (ja) * 1999-03-23 2000-10-06 Matsushita Electric Works Ltd 配線板の製造方法
JP2000332421A (ja) * 1999-05-18 2000-11-30 Samsung Electro Mech Co Ltd 印刷回路基板およびその製造方法
JP2002111213A (ja) * 2000-09-26 2002-04-12 Nippon Mektron Ltd 任意層間接続用バイア・ホールを有する多層プリント基板およびその製造方法
JP2003179358A (ja) * 2002-10-28 2003-06-27 Ibiden Co Ltd フィルビア構造を有する多層プリント配線板

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US100613A (en) * 1870-03-08 Improvement in pole-ascen ding apparatus
US148637A (en) * 1874-03-17 Improvement in apparatus for transmitting chronometric motion
US108780A (en) * 1870-11-01 Improvement in milk-wagons
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
US5543586A (en) * 1994-03-11 1996-08-06 The Panda Project Apparatus having inner layers supporting surface-mount components
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
WO1997046349A1 (en) * 1996-06-05 1997-12-11 Burgess Larry W Blind via laser drilling system
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US5827386A (en) * 1996-06-14 1998-10-27 International Business Machines Corporation Method for forming a multi-layered circuitized substrate member
JPH10190235A (ja) * 1996-12-26 1998-07-21 Nippon Carbide Ind Co Inc 多層配線板の製造方法
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6015520A (en) * 1997-05-15 2000-01-18 International Business Machines Corporation Method for filling holes in printed wiring boards
JPH11121930A (ja) * 1997-10-15 1999-04-30 Sharp Corp 多層印刷配線板の製造方法
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
TW368741B (en) * 1998-02-26 1999-09-01 United Microelectronics Corp Manufacturing method for dual damascene
US6638690B1 (en) * 1998-09-18 2003-10-28 Vantico, Inc. Method for producing multi-layer circuits
US6214716B1 (en) * 1998-09-30 2001-04-10 Micron Technology, Inc. Semiconductor substrate-based BGA interconnection and methods of farication same
US6073344A (en) * 1999-01-28 2000-06-13 International Business Machines Corporation Laser segmentation of plated through-hole sidewalls to form multiple conductors
US6188027B1 (en) * 1999-06-30 2001-02-13 International Business Machines Corporation Protection of a plated through hole from chemical attack
US6216938B1 (en) * 1999-09-30 2001-04-17 International Business Machines Corporation Machine and process for reworking circuit boards
US6103619A (en) * 1999-10-08 2000-08-15 United Microelectronics Corp. Method of forming a dual damascene structure on a semiconductor wafer
CN1189068C (zh) * 1999-12-14 2005-02-09 松下电器产业株式会社 多层印刷电路板及其制造方法
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
US6636858B1 (en) * 2000-02-03 2003-10-21 Michael T. Coffey Method for formatting, associating organizing, and retrieving data of and from a database stored in a computer system
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
US6518516B2 (en) 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US6407341B1 (en) 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
JP2001358464A (ja) * 2000-06-15 2001-12-26 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
US6628531B2 (en) * 2000-12-11 2003-09-30 Pulse Engineering, Inc. Multi-layer and user-configurable micro-printed circuit board
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US6495772B2 (en) 2001-04-12 2002-12-17 International Business Machines Corporation High performance dense wire for printed circuit board
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
US6626196B2 (en) * 2001-06-15 2003-09-30 International Busines Machines Corporation Arrangement and method for degassing small-high aspect ratio drilled holes prior to wet chemical processing
KR20030011433A (ko) * 2001-08-02 2003-02-11 주식회사 디에이피 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
US6638858B2 (en) * 2001-10-30 2003-10-28 Unimicron Taiwan Corp. Hole metal-filling method
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
US6905589B2 (en) * 2003-02-24 2005-06-14 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430495A (ja) * 1990-05-25 1992-02-03 Sony Corp 配線基板及びその製造方法
JPH07283538A (ja) * 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH09130049A (ja) * 1995-11-01 1997-05-16 Cmk Corp 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板
JPH09172261A (ja) * 1995-12-20 1997-06-30 Nippon Avionics Co Ltd 多層プリント配線板の製造方法
JPH09199861A (ja) * 1996-01-22 1997-07-31 Hitachi Aic Inc 多層印刷配線板およびその製造方法
JPH10322024A (ja) * 1997-05-16 1998-12-04 Hitachi Ltd 非貫通ビアホールを有するビルドアップ多層プリント配線板及びその製造方法
JPH11126975A (ja) * 1997-10-24 1999-05-11 Victor Co Of Japan Ltd 多層プリント基板とこの製造方法
JP2000277911A (ja) * 1999-03-23 2000-10-06 Matsushita Electric Works Ltd 配線板の製造方法
JP2000332421A (ja) * 1999-05-18 2000-11-30 Samsung Electro Mech Co Ltd 印刷回路基板およびその製造方法
JP2002111213A (ja) * 2000-09-26 2002-04-12 Nippon Mektron Ltd 任意層間接続用バイア・ホールを有する多層プリント基板およびその製造方法
JP2003179358A (ja) * 2002-10-28 2003-06-27 Ibiden Co Ltd フィルビア構造を有する多層プリント配線板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104774A (ja) * 2010-11-15 2012-05-31 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2016001715A (ja) * 2014-05-22 2016-01-07 新光電気工業株式会社 インダクタ、コイル基板及びコイル基板の製造方法
US10541076B2 (en) 2014-08-07 2020-01-21 Moda-Innochips Co., Ltd. Power inductor
US10541075B2 (en) 2014-08-07 2020-01-21 Moda-Innochips Co., Ltd. Power inductor
JP2017528001A (ja) * 2014-09-11 2017-09-21 モダ−イノチップス シーオー エルティディー パワーインダクター及びその製造方法
US10308786B2 (en) 2014-09-11 2019-06-04 Moda-Innochips Co., Ltd. Power inductor and method for manufacturing the same
US10508189B2 (en) 2014-09-11 2019-12-17 Moda-Innochips Co., Ltd. Power inductor
CN108352244A (zh) * 2015-12-18 2018-07-31 英特尔公司 用于封装上电压调节器的磁性小占用面积电感器阵列模块
CN108352244B (zh) * 2015-12-18 2023-09-05 英特尔公司 用于封装上电压调节器的磁性小占用面积电感器阵列模块
JP2018182281A (ja) * 2017-04-12 2018-11-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクタ及びその製造方法
US10629364B2 (en) 2017-04-12 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Inductor and method for manufacturing the same

Also Published As

Publication number Publication date
US7211289B2 (en) 2007-05-01
US20050136646A1 (en) 2005-06-23
US20060121722A1 (en) 2006-06-08
US20060183316A1 (en) 2006-08-17
EP1545175A3 (en) 2007-05-30
TWI355871B (en) 2012-01-01
US7348677B2 (en) 2008-03-25
EP1545175A2 (en) 2005-06-22
TW200524502A (en) 2005-07-16

Similar Documents

Publication Publication Date Title
JP2005183952A (ja) 導電孔を有したプリント回路ボードの製造方法及びボード
US8586875B2 (en) Wiring board and method for manufacturing the same
CN1798485B (zh) 多层印刷电路板及其制造方法
CN101272661B (zh) 多层印刷布线板及其制造方法
US7381587B2 (en) Method of making circuitized substrate
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
US10772220B2 (en) Dummy core restrict resin process and structure
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
US20120243155A1 (en) Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same
US20070132087A1 (en) Via hole having fine hole land and method for forming the same
CN110366310B (zh) 软硬复合板及其制法
US6586687B2 (en) Printed wiring board with high density inner layer structure
KR100726238B1 (ko) 다층 인쇄회로기판 제조방법
JP2000323841A (ja) 多層回路基板とその製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JPH1079568A (ja) プリント配線板の製造方法
JP2003229662A (ja) 配線基板の製造方法
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR20030071391A (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JP2007242740A (ja) メタルコアプリント配線板及びその製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100715