JP4157010B2 - 駆動回路及び半導体装置 - Google Patents

Description

本発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのスイッチングデバイスの駆動回路、及びその駆動回路を備える半導体装置に関する。

ＩＧＢＴなどのスイッチングデバイスの従来の駆動回路では、外部からの入力信号のエッジに基づいて、スイッチングデバイスのオン用及びオフ用のパルス信号を生成し、これらのパルス信号をレベルシフト回路でレベルシフトした信号に基づいて、スイッチングデバイスを制御するオン信号及びオフ信号を生成している。そして、スイッチングデバイスにオン信号を与えることによってスイッチングデバイスを導通状態にし、オフ信号を与えることによって非導通状態にして、スイッチングデバイスをスイッチング動作させている。なお、スイッチングデバイスの他の駆動回路については、特許文献１〜３に開示されている。

特開平６−１５３５３３号公報 特開２００３−１０１３９１号公報 特開平１１−１０３５７０号公報

上述の従来の駆動回路を用いて、高電位と低電位の間でトーテムポール接続された２つのスイッチングデバイスのうち、高電位側のスイッチングデバイスを駆動してオフからオンに遷移させる場合、遷移させるタイミングによっては、オン信号が生成されないことがあった。つまり、高電位側のスイッチングデバイスをオンしたいにも関わらず、オンすることができないことがあった。以下に、この問題点について具体的に説明する。

上述のようにトーテムポール接続された２つのスイッチングデバイスにおいて、高電位側のスイッチングデバイスをオンからオフに遷移させると、この２つのスイッチングデバイスの接続点での電位はＨｉｇｈレベルから下降して負電位となる。このとき、接続点の電位がある負電位未満となることで、ある期間、レベルシフト回路の出力レベルが例えばＬｏｗレベルに固定されることがあった。

そのため、接続点の電位がある負電位未満となっている間に、外部からの入力信号に基づいてオン用のパルス信号が生成されたとしても、このオン用のパルス信号は受け付けられず、オン信号を出力することができなかった。その結果、入力信号のエッジに基づいて高電位側のスイッチングデバイスを確実にオンすることができなかった。

そこで、本発明は上述の問題に鑑みて成されたものであり、ある期間中、スイッチングデバイスのオン信号を出力できない場合であっても、入力信号のエッジに基づいて確実にスイッチングデバイスをオンすることができる技術を提供することを目的とする。

この発明の駆動回路は、スイッチングデバイスの駆動回路であって、前記駆動回路への入力信号の一方エッジに基づいてオン伝達パルス信号を出力し、前記入力信号の他方エッジに基づいてオフ伝達パルス信号を出力するパルス発生部と、前記オン伝達パルス信号に基づいて、前記スイッチングデバイスを導通状態にするオン信号を出力し、前記オフ伝達パルス信号に基づいて、前記スイッチングデバイスを非導通状態にするオフ信号を出力する制御部とを備え、前記オン伝達パルス信号は第１，２のオンパルス信号を含み、前記パルス発生部は、前記一方エッジに基づいて前記第１のオンパルス信号を出力し、前記第１のオンパルス信号の出力が基づいている前記一方エッジに基づいて、前記第１のオンパルス信号の出力から第１の所定時間経過後に前記第２のオンパルス信号を出力し、前記制御部は、前記スイッチングデバイスの出力電位を基準電位として受け、前記第１の所定時間は、前記スイッチングデバイスのスイッチング時に、前記基準電位が前記制御部の正常動作を妨げるレベルにまで低下する期間の長さよりも長い時間に設定される。

この発明の駆動回路によれば、パルス発生部は、第１のオンパルス信号の出力から所定時間経過後に第２のオンパルス信号を出力している。そのため、かかる所定時間内のある時間の間、制御部がオン信号を出力しない場合であっても、入力信号の一方エッジに基づいてオン信号を確実に出力することができる。その結果、スイッチングデバイスを確実に導通にすることができる。

実施の形態１．
図１は本発明の実施の形態に係る半導体装置６０の構成を示すブロック図である。図１に示すように、本実施の形態に係る半導体装置６０は、例えばそれぞれＩＧＢＴであるスイッチングデバイス４０，４２と、フリーホイールダイオード４１，４３と、スイッチングデバイス４０の駆動回路１と、スイッチングデバイス４２の駆動回路５０と、電源３４とを備えている。

スイッチングデバイス４０のコレクタは、高電位の電源電位３１と、フリーホイールダイオード４１のカソードとに接続されており、そのエミッタはフリーホイールダイオード４１のアノードに接続されている。また、スイッチングデバイス４２のエミッタは、低電位の電源電位３２と、フリーホイールダイオード４３のアノードとに接続されており、そのコレクタは、フリーホイールダイオード４３のカソードに接続されている。そして、スイッチングデバイス４０のエミッタと、スイッチングデバイス４２のコレクタとは、接続点ＣＯＮ１で互いに接続されている。なお、接続点ＣＯＮ１には図示しないモータなどの負荷が接続される。このように、スイッチングデバイス４０，４２は互いにトーテムポール接続されて、電源電位３１，３２の間に介挿されている。

各電源電位３１，３２は半導体装置６０の外部から与えられる。電源電位３２は例えば接地電位であって、電源電位３２を基準とした際の電源電位３１の値は、例えば６００Ｖを示す。なお以後、電源電位３２を「接地電位３２」と呼ぶ。低電位側のスイッチングデバイス４２の駆動回路５０は、スイッチングデバイス４２のゲートと接続されており、かかるゲートに所定の信号を与えることにより、スイッチングデバイス４２をオン／オフしている。なお、駆動回路５０は本願発明と関係が薄いためその説明を省略する。

高電位側のスイッチングデバイス４０の駆動回路１は、Ｉ／Ｆ部２と、パルス発生部３と、制御部４とを備えている。Ｉ／Ｆ部２は、半導体装置６０の外部から入力される信号ＨＩＮを反転して、信号ＨＩＮＳとしてパルス発生部３に出力する。パルス発生部３は、信号ＨＩＮＳに基づいてオン伝達パルス信号ＯＮＳ，オフ伝達パルス信号ＯＦＦＳを制御部４に出力する。

制御部４は、インバータ５〜９と、インターロック回路１０と、ＲＳフリップフロップ回路１１と、ｐＭＯＳトランジスタ１２と、ｎＭＯＳトランジスタ１３と、レベルシフト回路１４とを備えている。インバータ５，６は、それぞれオン伝達パルス信号ＯＮＳ，オフ伝達パルス信号ＯＦＦＳを反転して出力する。そして、レベルシフト回路１４は、インバータ５，６の出力をレベルシフトして、それぞれ信号ＯＮＲ、ＯＦＦＲとして出力する。

インターロック回路１０は、信号ＯＮＲ，ＯＦＦＲに基づいて信号Ｓ，Ｒを出力する。ＲＳフリップフロップ回路１１のセット入力には信号Ｓが入力され、リセット入力には信号Ｒが入力される。そして、ＲＳフリップフロップ回路１１の出力は、信号Ｑとしてインバータ９に入力される。

インバータ９は信号Ｑを反転して、ｐＭＯＳトランジスタ１２及びｎＭＯＳトランジスタ１３のそれぞれのゲートに出力する。ｐＭＯＳトランジスタ１２のドレインはｎＭＯＳトランジスタ１３のドレインと接続されている。そして、ｐＭＯＳトランジスタ１２のドレインの電位、言い換えればｎＭＯＳトランジスタ１３のドレインの電位は、信号ＨＯとして、スイッチングデバイス４０のゲートに与えられる。

電源３４の正電位出力は、ｐＭＯＳトランジスタ１２のソースと、レベルシフト回路１４とに接続されており、負電位出力は、ｎＭＯＳトランジスタ１３のソースと、接続点ＣＯＮ１と、レベルシフト回路１４とに接続されている。そして、電源３４の負電位出力の値を基準にした際のその正電位出力の値は、言い換えれば、接続点ＣＯＮ１の電位ＶＳを基準電位とした際の電源３４の正電位出力の値は、例えば＋１５Ｖである。

次に、レベルシフト回路１４の構成を詳細に説明する。図１に示すように、レベルシフト回路１４は、ｐＭＯＳトランジスタ１４ａ，１４ｉと、ｎＭＯＳトランジスタ１４ｂ，１４ｊと、高耐圧ｎＭＯＳトランジスタ１４ｃ，１４ｋと、抵抗１４ｆ，１４ｈ，１４ｎ，１４ｐと、ダイオード１４ｇ，１４ｏと、ＮＰＮバイポーラトランジスタ１４ｄ，１４ｅ，１４ｌ，１４ｍとを備えている。

ｐＭＯＳトランジスタ１４ａのソースは、電源電位３３と接続されており、ドレインは抵抗１４ｈの一端と接続されている。そして、抵抗１４ｈの他端は、ｎＭＯＳトランジスタ１４ｂのドレインと、高耐圧ｎＭＯＳトランジスタ１４ｃのゲートと、バイポーラトランジスタ１４ｄのコレクタと接続されている。また、ｐＭＯＳトランジスタ１４ａのゲートは、インバータ５の出力と、ｎＭＯＳトランジスタ１４ｂのゲートと接続されている。

ｎＭＯＳトランジスタ１４ｂのソースと、各バイポーラトランジスタ１４ｄ，１４ｅのエミッタとは、互いに接続されており、それぞれ接地電位３２に接続されている。また、各バイポーラトランジスタ１４ｄ，１４ｅのベースと、バイポーラトランジスタ１４ｅのコレクタと、高耐圧ｎＭＯＳトランジスタ１４ｃのソースとは互いに接続されており、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインは、抵抗１４ｆの一端と、ダイオード１４ｇのカソードとに接続されている。そして、高耐圧ｎＭＯＳトランジスタ１４ｃのドレイン電位は、信号ＯＮＲとしてインバータ７に入力される。

ｐＭＯＳトランジスタ１４ｉのソースは、電源電位３３と接続されており、ドレインは抵抗１４ｐの一端と接続されている。そして、抵抗１４ｐの他端は、ｎＭＯＳトランジスタ１４ｊのドレインと、高耐圧ｎＭＯＳトランジスタ１４ｋのゲートと、バイポーラトランジスタ１４ｌのコレクタと接続されている。また、ｐＭＯＳトランジスタ１４ｉのゲートは、インバータ６の出力と、ｎＭＯＳトランジスタ１４ｊのゲートと接続されている。

ｎＭＯＳトランジスタ１４ｊのソースと、各バイポーラトランジスタ１４ｌ，１４ｍのエミッタとは互いに接続されており、それぞれ接地電位３２に接続されている。また、各バイポーラトランジスタ１４ｌ，１４ｍのベースと、バイポーラトランジスタ１４ｍのコレクタと、高耐圧ｎＭＯＳトランジスタ１４ｋのソースとは互いに接続されており、高耐圧ｎＭＯＳトランジスタ１４ｋのドレインは、抵抗１４ｎの一端と、ダイオード１４ｏのカソードとに接続されている。そして、高耐圧ｎＭＯＳトランジスタ１４ｋのドレイン電位は、信号ＯＦＦＲとしてインバータ８に入力される。なお、インバータ７〜９、インターロック回路１０及びＲＳフリップフロップ回路１１は、電源３４が出力する正電位と電位ＶＳとを電源として動作している。

ダイオード１４ｇ，１４ｏのアノードは互いに接続されており、それぞれ電源３４の負電位出力に接続されている。また、抵抗１４ｆ，１４ｎの他端は互いに接続されており、それぞれ電源３４の正電位出力に接続されている。電源電位３３は半導体装置６０の外部から与えられ、接地電位３２を基準とした際の電源電位３３の値は例えば＋１５Ｖである。また、上述のＩ／Ｆ部２及びパルス発生部３にも、接地電位３２及び電源電位３３が与えられており、これらを電源として動作している。なお、上述の各信号ＨＩＮ，ＨＩＮＳ，オン伝達パルス信号ＯＮＳ，オフ伝達パルス信号ＯＦＦＳは、接地電位３２を基準とした信号であって、各信号ＯＮＲ，ＯＦＦＲ，ＯＮＩＮ，ＯＦＦＩＮ，Ｓ，Ｒ，Ｑ，ＨＯは、電位ＶＳを基準電位とした信号である。

次に、パルス発生部３の内部構成について詳細に説明する。図２はパルス発生部３の構成を示すブロック図である。図２に示すように、パルス発生部３は、ワンショットパルス発生回路３ａ〜３ｄと、インバータ３ｅ〜３ｇと、遅延回路３ｈ，３ｉと、ＮＯＲ回路３ｊ，３ｋとを備えている。

Ｉ／Ｆ部２から入力された信号ＨＩＮＳは、２つの信号ＨＩＮＳに分岐される。一方の信号ＨＩＮＳはインバータ３ｆに入力される。インバータ３ｆは、信号ＨＩＮＳを反転して出力する。ワンショットパルス発生回路３ｃはインバータ３ｆの出力に基づいて信号Ｐ３ｃを出力し、遅延回路３ｉはインバータ３ｆの出力を所定時間だけ遅延して出力する。ワンショットパルス発生回路３ｄは遅延回路３ｉの出力に基づいて信号Ｐ３ｄを出力し、ＮＯＲ回路３ｋは信号Ｐ３ｃと信号Ｐ３ｄとの否定論理和を演算して出力する。そして、インバータ３ｇはＮＯＲ回路３ｋの出力を反転してオフ伝達パルス信号ＯＦＦＳとして出力する。

また、他方の信号ＨＩＮＳは、ワンショットパルス発生回路３ａ及び遅延回路３ｈに入力される。ワンショットパルス発生回路３ａは信号ＨＩＮＳに基づいて信号Ｐ３ａを出力し、遅延回路３ｈは信号ＨＩＮＳを所定時間だけ遅延して出力する。ワンショットパルス発生回路３ｂは遅延回路３ｈの出力に基づいて信号Ｐ３ｂを出力し、ＮＯＲ回路３ｊは信号Ｐ３ａと信号Ｐ３ｂとの否定論理和を演算して出力する。そして、インバータ３ｅはＮＯＲ回路３ｊの出力を反転してオン伝達パルス信号ＯＮＳとして出力する。

図３は、ワンショットパルス発生回路３ａ〜３ｄの各動作を示す図である。図３に示すように、ワンショットパルス発生回路は、入力信号がＨｉｇｈレベルからＬｏｗレベルに遷移すると、所定のパルス幅ｐｗを有するパルス信号を出力する。このような動作は、ワンショットパルス発生回路が、例えば図４に示すような回路を備えることによって実現できる。

具体的には、図４に示すように、ワンショットパルス発生回路を、インバータ３０ａ〜３０ｆと、ＮＡＮＤ回路３０ｇと、コンデンサ３０ｈとで構成する。ワンショットパルス発生回路への入力信号は、インバータ３０ａ，３０ｂにそれぞれ入力される。各インバータ３０ａ，３０ｂは、入力信号を反転して出力する。コンデンサ３０ｈの一端は、インバータ３０ｂの出力とインバータ３０ｃの入力とに接続されており、その他端は接地電位３２に接続されている。インバータ３０ｃは入力を反転して出力し、インバータ３０ｄはインバータ３０ｃの出力を反転して出力する。インバータ３０ｅはインバータ３０ｄの出力を反転して出力し、ＮＡＮＤ回路３０ｇは、インバータ３０ａの出力とインバータ３０ｅの出力との否定論理積を演算して出力する。そして、インバータ３０ｆはＮＡＮＤ回路３０ｇの出力を反転して、ワンショットパルス発生回路の外部に出力する。なお、ワンショットパルス発生回路から出力されるパルス信号のパルス幅ｐｗは、概ねコンデンサ３０ｈの容量で決定される。

次に、パルス発生部３が有する遅延回路３ｈの内部構成について詳細に説明する。遅延回路３ｉの構成及び動作は遅延回路３ｈと同一であるため説明は省略する。図５は遅延回路３ｈの構成を示す回路図である。図５に示すように、遅延回路３ｈは、定電流回路３ｈａと、ｎＭＯＳトランジスタ３ｈｂと、コンデンサ３ｈｃと、インバータ３ｈｄとを備えている。ｎＭＯＳトランジスタ３ｈｂのドレインは、電源電位３３に接続されている定電流回路３ｈａに接続されており、そのソースは、接地電位３２とコンデンサ３ｈｃの一端に接続されている。コンデンサ３ｈｃの他端は、ｎＭＯＳトランジスタ３ｈｂのドレインとインバータ３ｈｄの入力とに接続されている。遅延回路３ｈに入力された信号は、ｎＭＯＳトランジスタ３ｈｂのゲートに与えられ、インバータ３ｈｄの出力が遅延回路３ｈの外部に出力される。

ｎＭＯＳトランジスタ３ｈｂがオフしている場合、つまり入力信号がＬｏｗレベルのとき、コンデンサ３ｈｃには電荷が蓄積されているため、インバータ３ｈｄはＬｏｗレベルを出力する。そして、入力信号がＬｏｗレベルからＨｉｇｈレベルに遷移し、ｎＭＯＳトランジスタ３ｈｂがオフからオンに遷移すると、コンデンサ３ｈｃが放電を開始する。コンデンサ３ｈｃが放電し始めるとインバータ３ｈｄの入力電圧が低下し、しきい値未満になるとインバータ３ｈｄの出力がＬｏｗレベルからＨｉｇｈレベルに遷移する。

その後、入力信号がＨｉｇｈレベルからＬｏｗレベルに遷移し、ｎＭＯＳトランジスタ３ｈｂがオンからオフに遷移すると、定電流回路３ｈａの働きによって一定電流がコンデンサ３ｈｃに流れ込み、コンデンサ３ｈｃへの充電が開始する。コンデンサ３ｈｃに電荷が蓄積され始めるとインバータ３ｈｄの入力電圧が上昇し、しきい値以上になるとインバータ３ｈｄの出力がＨｉｇｈレベルからＬｏｗレベルに遷移する。このように、コンデンサ３ｈｃの容量及びそこに流れる一定電流の大きさによって、遅延回路３ｈでの遅延時間が決定される。

上述のような回路構成を成すパルス発生部３は、具体的には図６に示すような動作を行う。図６に示すように、信号ＨＩＮＳがＬｏｗレベルからＨｉｇｈレベルに遷移すると、パルス発生部３は、オフ伝達パルス信号ＯＦＦＳとしてオフパルス信号ｐｏｆｆ１を出力する。

更に、オフパルス信号ｐｏｆｆ１の出力から時間ｐｔｄ１経過後に、オフパルス信号ｐｏｆｆ１と同じ信号ＨＩＮＳの立ち上がりエッジに基づいて、言い換えれば、オフパルス信号ｐｏｆｆ１の出力が基づいている信号ＨＩＮＳの立ち上がりエッジに基づいて、オフパルス信号ｐｏｆｆ２を出力する。

そして、信号ＨＩＮＳがＨｉｇｈレベルからＬｏｗレベルに遷移すると、パルス発生部３は、オン伝達パルス信号ＯＮＳとしてオンパルス信号ｐｏｎ１を出力する。更に、オンパルス信号ｐｏｎ１の出力から時間ｐｔｄ２経過後に、オンパルス信号ｐｏｎ１と同じ信号ＨＩＮＳの立ち下がりエッジに基づいて、言い換えれば、オンパルス信号ｐｏｎ１の出力が基づいている信号ＨＩＮＳの立ち下がりエッジに基づいて、オンパルス信号ｐｏｎ２を出力する。

このように、パルス発生部３は、信号ＨＩＮＳの立ち上がりエッジに基づいてオフパルス信号ｐｏｆｆ１，ｐｏｆｆ２を出力し、立ち下がりエッジに基づいてオンパルス信号ｐｏｎ１，ｐｏｎ２を出力している。そして、信号ＨＩＮＳが信号ＨＩＮの反転信号であるということを考えると、パルス発生部３は、半導体装置６０の外部からの信号ＨＩＮの立ち下りエッジに基づいてオフパルス信号ｐｏｆｆ１，ｐｏｆｆ２を出力し、立ち上がりエッジに基づいてオンパルス信号ｐｏｎ１，ｐｏｎ２を出力していると言える。なお時間ｐｔｄ１，ｐｔｄ２は、遅延回路での遅延時間でほぼ決定される。

次に、制御部４のインターロック回路１０の内部構成について詳細に説明する。図７はインターロック回路１０の構成を示す回路図である。図７に示すように、インターロック回路１０は、ＮＡＮＤ回路１０ａ，１０ｂと、ＮＯＲ回路１０ｃ，１０ｄと、インバータ１０ｅ〜１０ｈと、ＮＡＮＤ回路１０ｉａ及びインバータ１０ｉｂを有する保護回路１０ｉとを備えている。

インバータ７からの信号ＯＮＩＮは、ＮＡＮＤ回路１０ａの両方の入力と、ＮＡＮＤ回路１０ｉａの一方の入力に入力される。インバータ８からの信号ＯＦＦＩＮは、ＮＡＮＤ回路１０ｂの両方の入力と、ＮＡＮＤ回路１０ｉａの他方の入力に入力される。各ＮＡＮＤ回路１０ａ，１０ｂは、２入力の否定論理積を演算して出力する。

インバータ１０ｅはＮＡＮＤ回路１０ａの出力を反転して出力し、インバータ１０ｆはインバータ１０ｅの出力を反転して出力する。インバータ１０ｇはＮＡＮＤ回路１０ｂの出力を反転して出力し、インバータ１０ｈはインバータ１０ｇの出力を反転して出力する。

保護回路１０ｉのＮＡＮＤ回路１０ｉａは、信号ＯＮＩＮと信号ＯＦＦＩＮの否定論理積を演算して出力し、インバータ１０ｉｂはＮＡＮＤ回路１０ｉａの出力を反転して検知信号ＤＥＴとして出力する。ＮＯＲ回路１０ｃは、インバータ１０ｆの出力と検知信号ＤＥＴとの否定論理和を演算して、信号ＳとしてＲＳフリップフロップ回路１１に出力する。ＮＯＲ回路１０ｄは、インバータ１０ｈの出力と検知信号ＤＥＴとの否定論理和を演算して、信号ＲとしてＲＳフリップフロップ回路１１に出力する。

上述の構成を成すインターロック回路１０に、共にＬｏｗレベルの信号ＯＮＩＮ，ＯＦＦＩＮが入力される場合、Ｌｏｗレベルの信号ＯＮＩＮとＨｉｇｈレベルの信号ＯＦＦＩＮとが入力される場合、あるいはＨｉｇｈレベルの信号ＯＮＩＮとＬｏｗレベルの信号ＯＦＦＩＮとが入力される場合には、保護回路１０ｉの出力である検知信号ＤＥＴはＬｏｗレベルとなり、信号Ｓとして信号ＯＮＩＮの論理レベルが、信号Ｒとして信号ＯＦＦＩＮの論理レベルがそのまま出力される。一方、インターロック回路１０に、共にＨｉｇｈレベルの信号ＯＮＩＮ，ＯＦＦＩＮが入力されると、検知信号ＤＥＴはＨｉｇｈレベルとなり、信号Ｓ，Ｒとして共にＬｏｗレベルが出力される。

このように、保護回路１０ｉの働きによって、信号ＯＮＩＮ，ＯＦＦＩＮの論理レベルの組合わせがどのようになったとしても、信号Ｓ，Ｒとして、共にＨｉｇｈレベルを出力することは無い。通常、ＲＳフリップフロップ回路１１のセット入力及びリセット入力に同時にＨｉｇｈレベルの信号が入力されると、その出力の論理レベルが不定となるため、ＲＳフリップフロップ回路１１の各入力には同時にＨｉｇｈレベルが入力されることは禁止されている。上述のような保護回路１０ｉをインターロック回路１０に設けることによって、ＲＳフリップフロップ回路１１の出力が不定とならないようにしている。

次に、図８を参照して本実施の形態に係る半導体装置６０の動作について説明する。なお、図８は半導体装置６０の動作の一例を示すフローチャートである。

まず、オン状態にあるスイッチングデバイス４０をオフ状態に遷移させ、その後オフ状態からオン状態に遷移させる場合の動作について説明する。スイッチングデバイス４０をオン状態からオフ状態に遷移させる場合、図８に示すように、半導体装置６０の外部からの信号ＨＩＮがＨｉｇｈレベルからＬｏｗレベルに遷移する。信号ＨＩＮがＨｉｇｈレベルからＬｏｗレベルに遷移すると、パルス発生部３からはオフ伝達パルス信号ＯＦＦＳとしてオフパルス信号ｐｏｆｆ１が出力される。なお、オン伝達パルス信号ＯＮＳはＬｏｗレベルのままである。

パルス発生部３からオフ伝達パルス信号ＯＦＦＳとしてオフパルス信号ｐｏｆｆ１が出力されると、レベルシフト回路１４のｐＭＯＳトランジスタ１４ｉがオフからオンに遷移し、ｎＭＯＳトランジスタ１４ｊはオンからオフに遷移する。続いて高耐圧ｎＭＯＳトランジスタ１４ｋがオフからオンに遷移して、各バイポーラトランジスタ１４ｌ，１４ｍがオフからオンに遷移する。これによって、抵抗１４ｎに電流が流れ、そこで電圧降下を生じる。その結果、信号ＯＦＦＲがＨｉｇｈレベルからＬｏｗレベルに遷移し、信号ＯＦＦＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移する。なお、抵抗１４ｎで電圧降下が発生した際に、信号ＯＦＦＲのＬｏｗレベルの電位が接続点ＣＯＮ１の電位ＶＳ以下にならないように、ダイオード１４ｏによって、その電位をクランプしている。

一方、パルス発生部３からのオン伝達パルス信号ＯＮＳはＬｏｗレベルであるため、レベルシフト回路１４のｐＭＯＳトランジスタ１４ａがオンせず、ｎＭＯＳトランジスタ１４ｂはオンのままである。従って、抵抗１４ｆでは電圧降下が発生せずに、信号ＯＮＩＮはＬｏｗレベルのままである。

インターロック回路１０に、Ｌｏｗレベルの信号ＯＮＩＮとＨｉｇｈレベルの信号ＯＦＦＩＮが入力されると、信号ＲはＬｏｗレベルからＨｉｇｈレベルに遷移する。なお、信号ＳはＬｏｗレベルのままである。そして、Ｈｉｇｈレベルの信号ＲとＬｏｗレベルの信号ＳとがＲＳフリップフロップ回路１１に入力されると、信号ＱはＨｉｇｈレベルからＬｏｗレベルに遷移する。これにより、制御部４の出力段にあるｐＭＯＳトランジスタ１２がオンからオフに遷移し、ｎＭＯＳトランジスタ１３がオフからオンに遷移して、信号ＨＯがＨｉｇｈレベルからＬｏｗレベルに遷移する。その結果、パルス発生部３のオフパルス信号ｐｏｆｆ１に基づいて、高電位側のスイッチングデバイス４０にオフ信号、つまり本実施の形態ではＬｏｗレベルの信号が出力され、スイッチングデバイス４０が非道通となる。

スイッチングデバイス４０が非導通となると、図８に示すように、接続点ＣＯＮ１での電位ＶＳがＨｉｇｈレベルから下降して負電位となり、徐々に上昇してＬｏｗレベルになる。この時、電位ＶＳと電源３４との電位の合計がインバータ７のしきい値電圧Ｖｔｈ未満となる期間が存在する（図８中に示した点線ＶＳ０は、電位ＶＳと電源３４との電位の合計が、インバータ７のしきい値電圧Ｖｔｈ未満となる電位ＶＳを表す）。

レベルシフト回路１４の高耐圧ｎＭＯＳトランジスタ１４ｃがオフであるとき、すなわち信号ＯＮＲの信号レベルをＨｉｇｈレベルとするとき、信号ＯＮＲの信号レベルは電位ＶＳと電源３４との電位の合計によって与えられる。従って、この期間では信号ＯＮＲをＨｉｇｈレベルとしたいにもかかわらず、信号ＯＮＲはＬｏｗレベルの信号としてインバータ７に入力される。

そのため、インバータ７の出力である信号ＯＮＩＮはＬｏｗレベルからＨｉｇｈレベルに変化する。電位ＶＳが上昇して、信号ＯＮＲの信号レベルがインバータ７のしきい値電圧Ｖｔｈ以上になるまで、信号ＯＮＲはＬｏｗレベルに固定される。また、信号ＯＦＦＲの信号レベルも同様にインバータ８のしきい値電圧Ｖｔｈ未満となり、信号ＯＦＦＲの信号レベルもＬｏｗレベルに固定される。

言い換えれば、制御部４は、信号ＯＮＲ，ＯＦＦＲの信号レベルの基準となる基準電位として、スイッチングデバイス４０の出力電位（電位ＶＳ）を受けている。そしてオン状態からオフ状態へのスイッチング時に、基準電位がある負電位未満に低下することで、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定され、ある期間、制御部４の正常動作が妨げられる。

以後、電位ＶＳが負電位になることによって信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間を、「期間ｔｗｄ１」と呼ぶ。以上から、図８に示すように、信号ＯＮＲがＨｉｇｈレベルからＬｏｗレベルに遷移し、信号ＯＮＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移する。

インターロック回路１０に、ともにＨｉｇｈレベルの信号ＯＮＩＮ，ＯＦＦＩＮが入力されると、図８に示すように、検知信号ＤＥＴはＬｏｗレベルからＨｉｇｈレベルとなる。そして、インターロック回路１０はＬｏｗレベルの信号Ｓ、ＲをＲＳフリップフロップ回路１１に出力する。従って、ＲＳフリップフロップ回路１１の出力は保持され、信号ＱはＬｏｗレベル状態を維持し、スイッチングデバイス４０は非導通状態を維持する。

その後、図８に示すように、オフ伝達パルス信号ＯＦＦＳがＬｏｗレベルになっても、レベルシフト回路１４から出力される信号ＯＮＲ，ＯＦＦＲはともにＬｏｗレベルに固定されているため、各信号ＯＮＩＮ，ＯＦＦＩＮは変化しない。

ここで、入力信号ＨＩＮＳがＬｏｗレベルからＨｉｇｈレベルに遷移したとき、インバータ３ｆを介して、遅延回路３ｉにＨｉｇｈレベルからＬｏｗレベルに遷移する信号が入力される（図２参照）。Ｈｉｇｈレベルの信号が入力されている間は、遅延回路３ｉはＨｉｇｈレベルの信号を出力し続けている。そして、Ｌｏｗレベルの信号が入力されると、遅延回路３ｉのコンデンサ３ｈｃ（図５参照）が徐々に充電される。時刻ｐｔｄ１経過後にコンデンサ３ｈｃの電位がインバータ３ｈｄのしきい値電圧以上になると、遅延回路３ｉの出力はＨｉｇｈレベルからＬｏｗレベルに遷移する。そしてこの立下りエッジに基づいて、ワンショットパルス発生回路３ｄはワンショットパルスを発生する。

しかし、図８に示す例では、時間ｐｔｄ１経過前に入力信号ＨＩＮＳが再びＬｏｗレベルへ遷移しているので、遅延回路３ｉを構成するコンデンサ３ｈｃ（図５参照）の電位がインバータ３ｈｄのしきい値電圧まで充電されず、遅延回路３ｉの出力はＨｉｇｈレベルに維持されることになる。従ってワンショットパルス発生回路３ｄからワンショットパルスは出力されないので、パルス発生部３はオフパルス信号ｐｏｆｆ２を出力しない。

次に図８に示すように、期間ｔｗｄ１の間に、信号ＨＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移すると、パルス発生部３はオンパルス信号ｐｏｎ１を出力する。しかしながら、期間ｔｗｄ１の間は、各信号ＯＮＲ，ＯＦＦＲはＬｏｗレベルに固定されているため、信号ＳはＬｏｗレベルのままであって、Ｈｉｇｈレベルに変化しない。つまり、パルス信号発生部３から出力されたオンパルス信号ｐｏｎ１は無視される。そのため、信号Ｑ，ＨＯはともにＬｏｗレベル状態を維持し、スイッチングデバイス４０の非導通状態は維持される。このように、期間ｔｗｄ１の間は、制御部４はオン信号をスイッチングデバイス４０に与えることができない。

しかし、本実施の形態のパルス発生部３は、図８に示すように、オンパルス信号ｐｏｎ１を出力してから時間ｐｔｄ２経過後に、オン伝達パルス信号ＯＮＳとしてオンパルス信号ｐｏｎ２を出力する。ここで時間ｐｔｄ２は、期間ｔｗｄ１以上、つまり信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間以上に設定されている。これによって、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されなくなった後に、オンパルス信号ｐｏｎ２を出力することができる。

信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されなくなった後に、パルス発生部３からオンパルス信号ｐｏｎ２が出力されると、図８に示すように、信号ＯＮＲはＬｏｗレベル、信号ＯＮＩＮ，ＳはＨｉｇｈレベルに遷移する。これにより、ＲＳフリップフロップ回路１１の出力信号Ｑは、ＬｏｗレベルからＨｉｇｈレベルに遷移し、信号ＨＯもＬｏｗレベルからＨｉｇｈレベルに遷移する。その結果、スイッチングデバイス４０にオン信号が与えられて、導通状態になる。なおこのとき、低電位側のスイッチングデバイス４２の駆動回路５０はＬｏｗレベルを出力しているため、スイッチングデバイス４０，４２が同時に導通することはない。

以上から、信号ＨＩＮの立ち上がりエッジが期間ｔｗｄ１の間にあって、オンパルス信号ｐｏｎ１が無視されたときでも、信号ＨＩＮの立ち上がりエッジに基づいて、制御部４からオン信号を確実に出力することができる。その結果、信号ＨＩＮの立ち上がりエッジに基づいて、スイッチングデバイス４０を確実に導通することができる。

なお、後述するように、信号ＨＯがＨｉｇｈレベルとなってスイッチングデバイス４０が導通すると、電位ＶＳはＬｏｗレベルからＨｉｇｈレベルへある傾きを持って上昇し、ある期間、信号ＯＮＲ，ＯＦＦＲはＬｏｗレベルに固定される。しかし、以上説明してきた動作には影響が無いので、説明を省略した。

次に、図９を参照して、オフ状態にあるスイッチングデバイス４０をオン状態に遷移させ、その後オン状態からオフ状態に遷移させる場合の動作について説明する。まず、スイッチングデバイス４０をオフ状態からオン状態に遷移させる場合、図９に示すように、半導体装置６０の外部からの信号ＨＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移する。信号ＨＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移すると、パルス発生部３からはオン伝達パルス信号ＯＮＳとしてオンパルス信号ｐｏｎ１が出力される。なお、オフ伝達パルス信号ＯＦＦＳはＬｏｗレベルのままである。

パルス発生部３からオン伝達パルス信号ＯＮＳとしてオンパルス信号ｐｏｎ１が出力されると、レベルシフト回路１４のｐＭＯＳトランジスタ１４ａがオフからオンに遷移し、ｎＭＯＳトランジスタ１４ｂはオンからオフに遷移する。続いて高耐圧ｎＭＯＳトランジスタ１４ｃがオフからオンに遷移して、各バイポーラトランジスタ１４ｄ，１４ｅがオフからオンに遷移する。これによって、抵抗１４ｆに電流が流れ、そこで電圧降下を生じる。その結果、信号ＯＮＲがＨｉｇｈレベルからＬｏｗレベルに遷移し、信号ＯＮＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移する。なお、抵抗１４ｆで電圧降下が発生した際に、信号ＯＮＲのＬｏｗレベルの電位が接続点ＣＯＮ１の電位ＶＳ以下にならないように、ダイオード１４ｇによって、その電位をクランプしている。

一方、パルス発生部３からのオフ伝達パルス信号ＯＦＦＳはＬｏｗレベルであるため、レベルシフト回路１４のｐＭＯＳトランジスタ１４ｉがオンせず、ｎＭＯＳトランジスタ１４ｊはオンのままである。従って、抵抗１４ｎでは電圧降下が発生せずに、信号ＯＦＦＩＮはＬｏｗレベルのままである。

インターロック回路１０に、Ｈｉｇｈレベルの信号ＯＮＩＮとＬｏｗレベルの信号ＯＦＦＩＮが入力されると、信号ＳはＬｏｗレベルからＨｉｇｈレベルに遷移する。なお、信号ＲはＬｏｗレベルのままである。そして、Ｈｉｇｈレベルの信号ＳとＬｏｗレベルの信号ＲとがＲＳフリップフロップ回路１１に入力されると、信号ＱはＬｏｗレベルからＨｉｇｈレベルに遷移する。これにより、制御部４の出力段にあるｐＭＯＳトランジスタ１２がオフからオンに遷移し、ｎＭＯＳトランジスタ１３がオンからオフに遷移して、信号ＨＯがＬｏｗレベルからＨｉｇｈレベルに遷移する。その結果、パルス発生部３のオンパルス信号ｐｏｎ１に基づいて、高電位側のスイッチングデバイス４０にオン信号、つまり本実施の形態ではＨｉｇｈレベルの信号が出力され、スイッチングデバイス４０が導通し、負荷に電力が供給される。なおこのとき、低電位側のスイッチングデバイス４２の駆動回路５０はＬｏｗレベルを出力しているため、スイッチングデバイス４０，４２が同時に導通することはない。

スイッチングデバイス４０が導通すると、図９に示すように、接続点ＣＯＮ１での電位ＶＳが上昇し、ＬｏｗレベルからＨｉｇｈレベルに変化する。ここで、上昇している間の電位ＶＳを「ｄＶ／ｄｔ過渡信号」と呼ぶ。つまり、スイッチングデバイス４０が導通すると、接続点ＣＯＮ１にｄＶ／ｄｔ過渡信号が発生する。

接続点ＣＯＮ１にｄＶ／ｄｔ過渡信号が印加されると、レベルシフト回路１４の出力段の高耐圧ｎＭＯＳトランジスタ１４ｃ，１４ｋの各ドレインと、それらが形成されている半導体基板との間の寄生容量Ｃｄｓにより、高耐圧ｎＭＯＳトランジスタ１４ｃ，１４ｋのそれぞれに変位電流Ｉが流れる。この変位電流Ｉは、寄生容量Ｃｄｓと、ｄＶ／ｄｔ過渡信号が有する電位変化率ｄＶ／ｄｔとで、Ｉ＝Ｃｄｓ・ｄＶ／ｄｔで表現される。

変位電流Ｉが高耐圧ｎＭＯＳトランジスタ１４ｋに流れると、抵抗１４ｎで電圧降下が生じる。変位電流Ｉによって信号ＯＦＦＲの信号レベルはインバータ８のしきい値電圧Ｖｔｈ未満となり、信号ＯＦＦＲはＬｏｗレベルになる。そのため、インバータ８の出力である信号ＯＦＦＩＮはＬｏｗレベルからＨｉｇｈレベルに変化する。そして、ある期間、信号ＯＦＦＲの信号レベルはインバータ８のしきい値電圧Ｖｔｈ未満に保持される。つまり、ある期間、信号ＯＦＦＲはＬｏｗレベルに固定される。また、高耐圧ｎＭＯＳトランジスタ１４ｃにも変位電流Ｉが流れるため、ｄＶ／ｄｔ過渡信号が印加されている間のある期間、信号ＯＮＲもＬｏｗレベルに固定される。つまり、その期間では、オン伝達パルス信号ＯＮＳの論理レベルが変化したとしても、信号ＯＮＲはＬｏｗレベル状態のままである。以後、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間を、「期間ｔｗｄ２」と呼ぶ。

図９に示すように、信号ＯＦＦＲがＨｉｇｈレベルからＬｏｗレベルに遷移し、信号ＯＦＦＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移する。そして、期間ｔｗｄ２の間、信号ＯＦＦＲはＬｏｗレベルに固定される。

インターロック回路１０に、ともにＨｉｇｈレベルの信号ＯＮＩＮ，ＯＦＦＩＮが入力されると、図９に示すように、検知信号ＤＥＴはＬｏｗレベルからＨｉｇｈレベルとなり、信号ＳがＨｉｇｈレベルからＬｏｗレベルに遷移する。なおこのとき、信号ＲはＬｏｗレベルのままである。従って、ＲＳフリップフロップ回路１１の出力は保持され、信号ＱはＨｉｇｈレベル状態を維持し、スイッチングデバイス４０は導通状態を維持する。

その後、図９に示すように、パルス発生部３がオンパルス信号ｐｏｎ１を出力しなくなり、オン伝達パルス信号ＯＮＳがＬｏｗレベルになっても、レベルシフト回路１４から出力される信号ＯＮＲ，ＯＦＦＲはともにＬｏｗレベルに固定されているため、各信号ＯＮＩＮ，ＯＦＦＩＮは変化しない。

ここで、入力信号ＨＩＮＳがＨｉｇｈレベルからＬｏｗレベルに遷移したとき、遅延回路３ｈにＨｉｇｈレベルからＬｏｗレベルに遷移する信号が入力される（図２参照）。Ｈｉｇｈレベルの信号が入力されている間は、遅延回路３ｈはＨｉｇｈレベルの信号を出力し続けている。そして、Ｌｏｗレベルの信号が入力されると、遅延回路３ｈのコンデンサ３ｈｃ（図５参照）が徐々に充電され、時刻ｐｔｄ２経過後にコンデンサ３ｈｃの電位がインバータ３ｈｄのしきい値電圧以上になると、遅延回路３ｈの出力はＨｉｇｈレベルからＬｏｗレベルに遷移する。そしてこの立下りエッジに基づいて、ワンショットパルス発生回路３ｂはワンショットパルスを発生する。

しかし、図９に示す例では、時間ｐｔｄ２経過前に入力信号ＨＩＮＳがＨｉｇｈレベルへ遷移しているので、遅延回路３ｈを構成するコンデンサ３ｈｃ（図５参照）の電位がインバータ３ｈｄのしきい値電圧まで充電されず、遅延回路３ｈの出力はＨｉｇｈレベルに維持されることになる。従って、ワンショットパルス発生回路３ｂからワンショットパルスは出力されないので、パルス発生部３はオンパルス信号ｐｏｎ２を出力しない。

次に、図９に示すように、期間ｔｗｄ２の間に、信号ＨＩＮがＨｉｇｈレベルからＬｏｗレベルに遷移すると、パルス発生部３はオフパルス信号ｐｏｆｆ１を出力する。しかしながら、期間ｔｗｄ２の間は、各信号ＯＮＲ，ＯＦＦＲはＬｏｗレベルに固定されているため、信号ＲはＬｏｗレベルのままであって、Ｈｉｇｈレベルに変化しない。つまり、パルス信号発生部３から出力されたオフパルス信号ｐｏｆｆ１は無視される。そのため、信号Ｑ，ＨＯはともにＨｉｇｈレベル状態を維持し、スイッチングデバイス４０の導通状態は維持される。このように、期間ｔｗｄ２の間は、制御部４はオフ信号をスイッチングデバイス４０に与えることができない。

しかし、本実施の形態に係るパルス発生部３は、図９に示すように、オフパルス信号ｐｏｆｆ１を出力してから時間ｐｔｄ１経過後に、オフ伝達パルス信号ＯＦＦＳとしてオフパルス信号ｐｏｆｆ２を出力する。ここで時間ｐｔｄ１は、期間ｔｗｄ２以上、つまり信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間以上に設定されている。これによって、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されなくなった後に、オフパルス信号ｐｏｆｆ２を出力することができる。

信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されなくなった後に、パルス発生部３からオフパルス信号ｐｏｆｆ２が出力されると、図９に示すように、信号ＯＦＦＲはＬｏｗレベル、信号ＯＦＦＩＮ，ＲはＨｉｇｈレベルに遷移する。これにより、ＲＳフリップフロップ回路１１の出力信号Ｑは、ＨｉｇｈレベルからＬｏｗレベルに遷移し、信号ＨＯもＨｉｇｈレベルからＬｏｗレベルに遷移する。その結果、スイッチングデバイス４０にオフ信号が与えられて、非導通状態になる。

以上から、信号ＨＩＮの立ち下がりエッジが期間ｔｗｄ２の間にあって、オフパルス信号ｐｏｆｆ１が無視されたときでも、信号ＨＩＮの立ち下がりエッジに基づいて、制御部４からオフ信号を確実に出力することができる。その結果、信号ＨＩＮの立ち下がりエッジに基づいて、スイッチングデバイス４０を確実に非導通にすることができる。
なお、前述したように、信号ＨＯがＬｏｗレベルとなってスイッチングデバイス４０が非道通となると、電位ＶＳはある負電位未満となり、ある期間、信号ＯＮＲ、ＯＦＦＲはＬｏｗレベルに固定されることになる。しかし、以上説明してきた動作には影響が無いので、説明を省略した。

本実施の形態に係る半導体装置６０では、パルス発生部３が、オンパルス信号ｐｏｎ１の出力から時間ｐｔｄ２経過後にオンパルス信号ｐｏｎ２を出力しており、かかる時間ｐｔｄ２は、電位ＶＳがある負電位未満になることによって信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間ｔｗｄ１以上に設定されている。従って、本実施の形態のように、期間ｔｗｄ１の間、制御部４がオン信号を出力しない場合であっても、信号ＨＩＮの立ち上がりエッジに基づいて、制御部４からオン信号を確実に出力することができる。その結果、信号ＨＩＮの立ち上がりエッジに基づいて、スイッチングデバイス４０を確実に導通することができる。

また、オフパルス信号ｐｏｆｆ１の出力から時間ｐｔｄ１経過後にオフパルス信号ｐｏｆｆ２を出力しており、かかる時間ｐｔｄ１は、変位電流Ｉによって信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間ｔｗｄ２以上に設定されている。従って、期間ｔｗｄ２の間、制御部４がオフ信号を出力しない場合であっても、信号ＨＩＮの立ち下りエッジに基づいて、制御部４からオフ信号を確実に出力することができる。その結果、信号ＨＩＮの立ち下りエッジに基づいて、スイッチングデバイス４０を確実に非導通にすることができる。

なお、オンパルス信号ｐｏｎ１，ｐｏｎ２及びオフパルス信号ｐｏｆｆ１，ｐｏｆｆ２のパルス幅ｐｗは同一である必要はない。

実施の形態２．
図１０は本発明の実施の形態２に係る半導体装置６０を構成するパルス発生部３（図１参照）を示すブロック図である。その他の構成は実施の形態１と同一であり、同一の構成には同一の符号を付し、重複する説明は省略する。

図１０に示すように、パルス発生部３は、ワンショットパルス発生回路４ａ〜４ｃと、インバータ４ｄ，４ｅと、遅延回路４ｆと、ＮＯＲ回路４ｇとを備えている。ここでワンショットパルス発生回路４ａは、図１１に示すように、入力信号の立下りエッジに基づいて、前記時間ｔｗｄ１よりも長いパルス幅ｐｗ２を有するワンショットパルスを出力するように調節されている。これは、ワンショットパルス発生回路４ａのコンデンサ３０ｈ（図４参照）の容量を適当に調節することにより設定される。

Ｉ／Ｆ部２から入力された信号ＨＩＮＳは、ワンショットパルス発生回路４ａとインバータ４ｄに入力される。ワンショットパルス発生回路４ａは信号ＨＩＮＳに基づいてオン伝達パルス信号ＯＮＳを出力し、インバータ４ｄは、信号ＨＩＮＳを反転して出力する。ワンショットパルス発生回路４ｂはインバータ４ｄの出力に基づいて信号Ｐ４ｂを出力し、遅延回路４ｆはインバータ４ｄの出力を所定時間だけ遅延して出力する。ワンショットパルス発生回路４ｃは遅延回路４ｆの出力に基づいて信号Ｐ４ｃを出力し、ＮＯＲ回路４ｇは信号Ｐ４ｂと信号Ｐ４ｃとの否定論理和を演算して出力する。そして、インバータ４ｅはＮＯＲ回路４ｇの出力を反転してオフ伝達パルス信号ＯＦＦＳとして出力する。

次に、図１２を参照して本実施の形態に係る半導体装置６０の動作について説明する。なお、図１２は半導体装置６０の動作の一例を示すフローチャートである。

まず、スイッチングデバイス４０をオンからオフに遷移させる場合、図１２に示すように、半導体装置６０の外部からの信号ＨＩＮがＨｉｇｈレベルからＬｏｗレベルに遷移する。信号ＨＩＮがＨｉｇｈレベルからＬｏｗレベルに遷移すると、駆動回路１が動作し、信号ＨＯがＨｉｇｈレベルからＬｏｗレベルに遷移し、スイッチングデバイス４０にオフ信号が与えられる。これにより、スイッチングデバイス４０が非導通状態となる。スイッチングデバイス４０がオフすると、接続点ＣＯＮ１の電位ＶＳが負電位となり、ある負電位未満になると、信号ＯＮＲ，ＯＦＦＲはそれぞれＬｏｗレベルに固定される。

そして、図１２に示すように、期間ｔｗｄ１の間に、信号ＨＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移すると、パルス発生部３はオンパルス信号ｐｏｎ１を出力する。しかしながら、期間ｔｗｄ１の間は、各信号ＯＮＲ，ＯＦＦＲはＬｏｗレベルに固定されているため、信号ＳはＬｏｗレベルのままであって、Ｈｉｇｈレベルに変化しない。つまり、パルス信号発生部３から出力されたオンパルス信号ｐｏｎ１は無視される。そのため、信号Ｑ，ＨＯはともにＬｏｗレベル状態を維持し、スイッチングデバイス４０の非導通状態は維持される。このように、期間ｔｗｄ１の間は、制御部４はオン信号をスイッチングデバイス４０に与えることができない。

言い換えれば、制御部４は、信号ＯＮＲ，ＯＦＦＲの信号レベルの基準となる基準電位として、スイッチングデバイス４０の出力電位（電位ＶＳ）を受けている。そしてオン状態からオフ状態へのスイッチング時に、基準電位がある負電位未満に低下することで、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定され、期間ｔｗｄ１の間、制御部４の正常動作が妨げられる。

ここでパルス幅ｐｗ２は、期間ｔｗｄ１以上、つまり信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間以上に設定されている。これによって、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されなくなった後、信号ＯＮＲはＬｏｗレベルに維持され、信号ＯＦＦＲはＬｏｗレベルからＨｉｇｈレベルに遷移する。

そして、信号ＯＮＩＮ，ＳはＨｉｇｈレベル、信号ＯＦＦＩＮはＬｏｗレベルに遷移する。ＲＳフリップフロップ回路１１の出力信号Ｑは、ＬｏｗレベルからＨｉｇｈレベルに遷移し、信号ＨＯもＬｏｗレベルからＨｉｇｈレベルに遷移する。その結果、スイッチングデバイス４０にオン信号が与えられて、導通状態になる。なおこのとき、低電位側のスイッチングデバイス４２の駆動回路５０はＬｏｗレベルを出力しているため、スイッチングデバイス４０，４２が同時に導通することはない。

以上から、本実施の形態に係る半導体装置６０では、パルス発生部３が、パルス幅ｐｗ２を有するオンパルス信号ｐｏｎ１を出力しており、かかるパルス幅ｐｗ２は、電位ＶＳがある負電位未満になることによって、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間ｔｗｄ１以上に設定されている。従って、期間ｔｗｄ１の間、制御部４がオン信号を出力しない場合であっても、信号ＨＩＮの立ち上がりエッジに基づいて、制御部４からオン信号を確実に出力することができる。その結果、信号ＨＩＮの立ち上がりエッジに基づいて、スイッチングデバイス４０を確実に導通することができる。

なお、本実施の形態においても、スイッチングデバイス４０をオン状態からオフ状態に遷移する際、パルス発生部３はオフパルス信号ｐｏｆｆ１の出力から時間ｐｔｄ１経過後にオフパルス信号ｐｏｆｆ２を出力するように構成されている。そして、かかる時間ｐｔｄ１は、変位電流Ｉによって信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間ｔｗｄ２以上に設定されている。従って期間ｔｗｄ２の間、制御部４がオフ信号を出力しない場合であっても、信号ＨＩＮの立ち下りエッジに基づいて、制御部４からオフ信号を確実に出力することができる。その結果、信号ＨＩＮの立ち下りエッジに基づいて、スイッチングデバイス４０を確実に非導通にすることができる。

実施の形態３．
図１３は本発明の実施の形態３に係るパルス発生回路３（図１参照）の構成を示すブロック図である。その他の構成は実施の形態１と同一であり、同一の構成には同一の符号を付し、重複する説明は省略する。図１３に示すように、パルス発生部３は、ワンショットパルス発生回路５ａ〜５ｅと、インバータ５ｆ〜５ｈと、遅延回路５ｉ〜５ｋと、ＮＯＲ回路５ｌ，５ｍとを備えている。また、ワンショットパルス発生回路及び遅延回路の構成及び動作は実施の形態１と同一なので、説明は省略する。

Ｉ／Ｆ部２から入力された信号ＨＩＮＳは、２つの信号に分岐される。一方の信号ＨＩＮＳはインバータ５ｆに入力される。インバータ５ｆは、信号ＨＩＮＳを反転して出力する。ワンショットパルス発生回路５ｄはインバータ５ｆの出力に基づいて信号Ｐ５ｄを出力し、遅延回路５ｋはインバータ５ｆの出力を所定時間だけ遅延して出力する。ワンショットパルス発生回路５ｅは遅延回路５ｋの出力に基づいて信号Ｐ５ｅを出力し、ＮＯＲ回路５ｍは信号Ｐ５ｄと信号Ｐ５ｅとの否定論理和を演算して出力する。そして、インバータ５ｈはＮＯＲ回路５ｍの出力を反転してオフ伝達パルス信号ＯＦＦＳとして出力する。

また他方の信号ＨＩＮＳは、ワンショットパルス発生回路５ａ、遅延回路５ｉ及び遅延回路５ｊに入力される。ワンショットパルス発生回路５ａは信号ＨＩＮＳに基づいて信号Ｐ５ａを出力し、遅延回路５ｉは信号ＨＩＮＳを所定の時間だけ遅延して出力する。ワンショットパルス発生回路５ｂは遅延回路５ｉの出力に基づいて信号Ｐ５ｂを出力する。

また、遅延回路５ｊは信号ＨＩＮＳを所定の時間遅延して出力する。ここで、遅延回路５ｊの遅延時間は遅延回路５ｉよりも長く設定されている。ワンショットパルス発生回路５ｃは遅延回路５ｊの出力に基づいて信号Ｐ５ｃを出力する。

ＮＯＲ回路５ｌは信号Ｐ５ａ，信号Ｐ５ｂ及び信号Ｐ５ｃの否定論理和を演算して出力する。そして、インバータ５ｇはＮＯＲ回路５ｌの出力を反転してオン伝達パルス信号ＯＮＳとして出力する。

次に、図１４を参照して本実施の形態に係る半導体装置６０の動作について説明する。なお、図１４は半導体装置６０の動作の一例を示すフローチャートである。

まず、スイッチングデバイス４０をオンからオフに遷移させる場合、図１４に示すように、半導体装置６０の外部からの信号ＨＩＮがＨｉｇｈレベルからＬｏｗレベルに遷移する。信号ＨＩＮがＨｉｇｈレベルからＬｏｗレベルに遷移すると、駆動回路１が動作し、信号ＨＯがＨｉｇｈレベルからＬｏｗレベルに遷移し、スイッチングデバイス４０にオフ信号が与えられる。これにより、スイッチングデバイス４０が非導通状態となる。

スイッチングデバイス４０がオフすると、接続点ＣＯＮ１の電位ＶＳが負電位となり、ある負電位未満となる間、信号ＯＮＲ，ＯＦＦＲはそれぞれＬｏｗレベルに固定される。そして、図１４に示すように、期間ｔｗｄ１の間に、信号ＨＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移すると、パルス発生部３はオンパルス信号ｐｏｎ１を出力する。その後パルス発生部３は、図１４に示すように、オンパルス信号ｐｏｎ１を出力してから時間ｐｔｄ２経過後に、オン伝達パルス信号ＯＮＳとしてオンパルス信号ｐｏｎ２を出力する。

しかしながら、期間ｔｗｄ１の間は、各信号ＯＮＲ，ＯＦＦＲはＬｏｗレベルに固定されているため、信号ＳはＬｏｗレベルのままであって、Ｈｉｇｈレベルに変化しない。つまり、パルス信号発生部３から出力されたオンパルス信号ｐｏｎ１及びｐｏｎ２は無視される。そのため、信号Ｑ，ＨＯはともにＬｏｗレベル状態を維持し、スイッチングデバイス４０の非導通状態は維持される。

その後パルス発生部３は、図１４に示すように、オンパルス信号ｐｏｎ１を出力してから時間ｐｔｄ３経過後に、オン伝達パルス信号ＯＮＳとしてオンパルス信号ｐｏｎ３を出力する。ここで時間ｐｔｄ３は、期間ｔｗｄ１以上、つまり信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間以上に設定されている。従って、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されなくなった後に、オンパルス信号ｐｏｎ３を出力することができる。

これによって、図１４に示すように、信号ＯＮＲはＬｏｗレベル、信号ＯＮＩＮ，ＳはＨｉｇｈレベルに遷移する。これにより、ＲＳフリップフロップ回路１１の出力信号Ｑは、ＬｏｗレベルからＨｉｇｈレベルに遷移し、信号ＨＯもＬｏｗレベルからＨｉｇｈレベルに遷移する。その結果、スイッチングデバイス４０にオン信号が与えられて、導通状態になる。

以上から、本実施の形態に係る半導体装置６０では、パルス発生部３が、オンパルス信号ｐｏｎ１，ｐｏｎ２及びｐｏｎ３を出力している。従って、例えば期間ｔｗｄ１が想定した期間より長くなったときには、オンパルス信号ｐｏｎ１，ｐｏｎ２が期間ｔｗｄ１に出力されることで制御部４からオン信号が出力されない可能性があるが、本実施の形態においては、オンパルス信号ｐｏｎ３によって信号ＨＩＮの立ち上がりエッジに基づいて、制御部４からオン信号を確実に出力することができる。その結果、信号ＨＩＮの立ち上がりエッジに基づいて、スイッチングデバイス４０を確実に導通することができ、さらに信頼性の高い制御をすることができる。

なお本実施の形態においても、スイッチングデバイス４０がオン状態からオフ状態に遷移する際、オフパルス信号ｐｏｆｆ１の出力から時間ｐｔｄ１経過後にオフパルス信号ｐｏｆｆ２を出力するように構成されている。そして、かかる時間ｐｔｄ１は、変位電流Ｉによって信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間ｔｗｄ２以上に設定されている。従って、期間ｔｗｄ２の間、制御部４がオフ信号を出力しない場合であっても、信号ＨＩＮの立ち下りエッジに基づいて、制御部４からオフ信号を確実に出力することができる。その結果、信号ＨＩＮの立ち下りエッジに基づいて、スイッチングデバイス４０を確実に非導通にすることができる。

実施の形態４．
図１５は本発明の実施の形態４に係る半導体装置のパルス発生回路３（図１参照）の構成を示すブロック図である。その他の構成は実施の形態１と同一であり、同一の構成には同一の符号を付し、重複する説明は省略する。図１５に示すように、パルス発生部３は、ワンショットパルス発生回路６ａ〜６ｅと、インバータ６ｆ〜６ｈと、遅延回路６ｉ〜６ｋと、ＮＯＲ回路６ｌ，６ｍとを備えている。ワンショットパルス発生回路及び遅延回路の構成は実施の形態１と同一であるので説明は省略する。

Ｉ／Ｆ部２から入力された信号ＨＩＮＳは、２つの信号に分岐される。一方の信号ＨＩＮＳはインバータ６ｆに入力される。インバータ６ｆは、信号ＨＩＮＳを反転して出力する。ワンショットパルス発生回路６ｃはインバータ６ｆの出力に基づいて信号Ｐ６ｃを出力し、遅延回路６ｋはインバータ６ｆの出力を所定時間だけ遅延して出力する。ワンショットパルス発生回路６ｄは遅延回路６ｋの出力に基づいて信号Ｐ６ｄを出力する。

遅延回路６ｊはインバータ６ｆの出力を所定時間だけ遅延して出力する。ここで遅延回路６ｊの遅延時間は、遅延回路６ｋの遅延時間よりも長く設定されている。ワンショットパルス発生回路６ｅは遅延回路６ｊの出力に基づいて信号Ｐ６ｅを出力する。３入力のＮＯＲ回路６ｍは信号Ｐ６ｃ，Ｐ６ｄ及びＰ６ｅの否定論理和を演算して出力する。そして、インバータ６ｈはＮＯＲ回路６ｍの出力を反転してオフ伝達パルス信号ＯＦＦＳとして出力する。

また他方の信号ＨＩＮＳは、ワンショットパルス発生回路６ａ、遅延回路６ｉに入力される。ワンショットパルス発生回路６ａは信号ＨＩＮＳに基づいて信号Ｐ６ａを出力し、遅延回路６ｉは信号ＨＩＮＳを所定時間だけ遅延して出力する。そして、ワンショットパルス発生回路６ｂは遅延回路６ｉの出力に基づいて信号Ｐ６ｂを出力する。ＮＯＲ回路６ｌは信号Ｐ６ａと信号Ｐ６ｂとの否定論理和を演算して出力する。そして、インバータ６ｇはＮＯＲ回路６ｌの出力を反転してオン伝達パルス信号ＯＮＳとして出力する。

次に、図１６を参照して本実施の形態に係る半導体装置６０の動作について説明する。なお、図１６は半導体装置６０の動作の一例を示すフローチャートである。

まず、スイッチングデバイス４０をオフからオンに遷移させる場合、図１６に示すように、半導体装置６０の外部からの信号ＨＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移する。信号ＨＩＮがＬｏｗからＨｉｇｈに遷移すると、駆動回路１が動作し、信号ＨＯがＬｏｗレベルからＨｉｇｈレベルに遷移し、スイッチングデバイス４０にオン信号が与えられる。これにより、スイッチングデバイス４０が導通状態となる。

スイッチングデバイス４０がオンすると、接続点ＣＯＮ１にｄＶ／ｄｔ過渡信号が印加され、変位電流Ｉが発生し、信号ＯＮＲ，ＯＦＦＲはそれぞれＬｏｗレベルに固定される。そして、図１６に示すように、期間ｔｗｄ２の間に、信号ＨＩＮがＨｉｇｈレベルからＬｏｗレベルに遷移すると、パルス発生部３はオフパルス信号ｐｏｆｆ１を出力する。

その後パルス発生部３は、図１６に示すように、オフパルス信号ｐｏｆｆ１を出力してから時間ｐｔｄ１経過後に、オフ伝達パルス信号ＯＦＦＳとしてオフパルス信号ｐｏｆｆ２を出力する。しかしながら、期間ｔｗｄ２の間は、各信号ＯＮＲ，ＯＦＦＲはＬｏｗレベルに固定されているため、信号ＲはＬｏｗレベルのままであって、Ｈｉｇｈレベルに変化しない。つまり、パルス信号発生部３から出力されたオフパルス信号ｐｏｆｆ１，ｐｏｆｆ２は無視される。そのため、信号Ｑ，ＨＯはともにＨｉｇｈレベル状態を維持し、スイッチングデバイス４０の導通状態は維持される。

その後パルス発生部３は、図１６に示すように、オフパルス信号ｐｏｆｆ１を出力してから時間ｐｔｄ４経過後に、オフ伝達パルス信号ＯＦＦＳとしてオフパルス信号ｐｏｆｆ３を出力する。ここで時間ｐｔｄ４は、期間ｔｗｄ２以上、つまり信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間以上に設定されている。従って、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されなくなった後に、オフパルス信号ｐｏｆｆ３を出力することができる。

これによって、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されなくなった後に、図１６に示すように、信号ＯＦＦＲはＬｏｗレベル、信号ＯＦＦＩＮ，ＲはＨｉｇｈレベルに遷移する。これにより、ＲＳフリップフロップ回路１１の出力信号Ｑは、ＨｉｇｈレベルからＬｏｗレベルに遷移し、信号ＨＯもＨｉｇｈレベルからＬｏｗレベルに遷移する。その結果、スイッチングデバイス４０にオフ信号が与えられて、非導通状態になる。

以上から、本実施の形態に係る半導体装置６０では、パルス発生部３が、オフパルス信号ｐｏｆｆ１からｐｏｆｆ３を出力している。従って、例えば期間ｔｗｄ２が想定した期間より長くなったときには、オフパルス信号ｐｏｆｆ１及びｐｏｆｆ２が期間ｔｗｄ２に出力されることで制御部４からオフ信号が出力されない可能性があるが、本実施の形態においては、オフパルス信号ｐｏｆｆ３によって信号ＨＩＮの立ち下がりエッジに基づいて、制御部４からオフ信号を確実に出力することができる。その結果、信号ＨＩＮの立ち下がりエッジに基づいて、スイッチングデバイス４０を確実に非導通にすることができ、さらに信頼性の高い制御をすることができる。

なお、本実施の形態においても、スイッチングデバイス４０がオフ状態からオン状態に遷移する際、パルス発生部３が、オンパルス信号ｐｏｎ１の出力から時間ｐｔｄ２経過後にオンパルス信号ｐｏｎ２を出力するように構成している。そして、かかる時間ｐｔｄ２は、電位ＶＳがある負電位未満になることによって信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間ｔｗｄ１以上に設定されている。従って、期間ｔｗｄ１の間、制御部４がオン信号を出力しない場合であっても、信号ＨＩＮの立ち上がりエッジに基づいて、制御部４からオン信号を確実に出力することができる。その結果、信号ＨＩＮの立ち上がりエッジに基づいて、スイッチングデバイス４０を確実に導通することができる。

また、パルス発生部３のオン伝達パルス信号を出力する部分を、実施の形態２あるいは実施の形態３に示した構成にしてもよい。

実施の形態５．
高電位側のスイッチングデバイス４０と低電位側のスイッチングデバイス４２が同時に導通状態となるアーム短絡を生じないように、同時に非導通とする時間（デッドタイム）が通常設けられている。従って予め設定されたデッドタイム内にスイッチングデバイス４０を非導通にできなかったときは、スイッチングデバイス４０とスイッチングデバイス４２が共に導通するアーム短絡を生じる。

そこで、本実施の形態に係る発明では、実施の形態４に記載の半導体装置６０において、オフパルス信号ｐｏｆｆ１からｐｏｆｆ３が出力される間隔をデッドタイムより短く設定する。

このように設定することで、例えばオフパルス信号ｐｏｆｆ１及びｐｏｆｆ２により、スイッチングデバイス４０を非導通に出来なかったときでも、オフパルス信号ｐｏｆｆ３により、確実にスイッチングデバイス４０をデッドタイム内に非導通にすることができる。従って、スイッチングデバイス４０とスイッチングデバイス４２が同時に導通するアーム短絡を生じないようにすることができる。

なお、オフパルス信号ｐｏｆｆ１からｐｏｆｆ２の間隔、オフパルス信号ｐｏｆｆ２からｐｏｆｆ３の間隔はデッドタイム内であればよく特に制限はない。

本発明の実施の形態１に係る半導体装置６０の構成を示すブロック図である。 本発明の実施の形態１に係るパルス発生部３の構成を示すブロック図である。 本発明の実施の形態１に係るワンショットパルス発生回路３ａの動作を示す図である。 本発明の実施の形態１に係るワンショットパルス発生回路３ａの構成を示す回路図である。 本発明の実施の形態１に係る遅延回路３ｈの構成を示す回路図である。 本発明の実施の形態１に係るパルス発生部３の動作を示す図である。 本発明の実施の形態１に係るインターロック回路１０の構成を示す回路図である。 本発明の実施の形態１に係る半導体装置６０の動作を示すタイミングチャートである。 本発明の実施の形態１に係る半導体装置６０の動作を示すタイミングチャートである。 本発明の実施の形態２に係るパルス発生部３の構成を示すブロック図である。 本発明の実施の形態２に係るワンショットパルス発生回路４ａの動作を示す図である。 本発明の実施の形態２に係る半導体装置６０の動作を示すタイミングチャートである。 本発明の実施の形態３に係るパルス発生部３の構成を示すブロック図である。 本発明の実施の形態３に係る半導体装置６０の動作を示すタイミングチャートである。 本発明の実施の形態４に係るパルス発生部３の構成を示すブロック図である。 本発明の実施の形態４に係る半導体装置６０の動作を示すタイミングチャートである。

符号の説明

１ 駆動回路、３ パルス発生部、４ 制御部、４０ スイッチングデバイス、６０ 半導体装置、ｐｏｎ１，ｐｏｎ２，ｐｏｎ３ オンパルス信号、ｐｏｆｆ１，ｐｏｆｆ２，ｐｏｆｆ３ オフパルス信号。

Claims (8)

1. スイッチングデバイスの駆動回路であって、
   前記駆動回路への入力信号の一方エッジに基づいてオン伝達パルス信号を出力し、前記入力信号の他方エッジに基づいてオフ伝達パルス信号を出力するパルス発生部と、
   前記オン伝達パルス信号に基づいて、前記スイッチングデバイスを導通状態にするオン信号を出力し、前記オフ伝達パルス信号に基づいて、前記スイッチングデバイスを非導通状態にするオフ信号を出力する制御部とを備え、
   前記オン伝達パルス信号は第１，２のオンパルス信号を含み、
   前記パルス発生部は、
   前記一方エッジに基づいて前記第１のオンパルス信号を出力し、
   前記第１のオンパルス信号の出力が基づいている前記一方エッジに基づいて、
   前記第１のオンパルス信号の出力から第１の所定時間経過後に前記第２のオンパルス信号を出力し、
   前記制御部は、前記スイッチングデバイスの出力電位を基準電位として受け、
   前記第１の所定時間は、
   前記スイッチングデバイスのスイッチング時に、前記基準電位が前記制御部の正常動作を妨げるレベルにまで低下する期間の長さよりも長い時間に設定される、駆動回路。
2. 前記オン伝達パルス信号は第３のオンパルス信号をさらに含み、
   前記パルス発生部は、
   前記第１のオンパルス信号の出力が基づいている前記一方エッジに基づいて、前記第２のオンパルス信号の出力から前記第１の所定時間経過後に前記第３のオンパルス信号を出力する、請求項１に記載の駆動回路。
3. スイッチングデバイスの駆動回路であって、
   前記駆動回路への入力信号の一方エッジに基づいてオン伝達パルス信号を出力し、前記入力信号の他方エッジに基づいてオフ伝達パルス信号を出力するパルス発生部と、
   前記オン伝達パルス信号に基づいて、前記スイッチングデバイスを導通状態にするオン信号を出力し、前記オフ伝達パルス信号に基づいて、前記スイッチングデバイスを非導通状態にするオフ信号を出力する制御部とを備え、
   前記オン伝達パルス信号は所定のパルス幅のオンパルス信号を含み、
   前記制御部は、前記スイッチングデバイスの出力電位を基準電位として受け、前記スイッチングデバイスのスイッチング時に、前記基準電位が前記制御部の正常動作を妨げるレベルにまで低下する期間の長さよりも、前記所定のパルス幅は長く設定された、駆動回路。
4. 前記オフ伝達パルス信号は第１，２のオフパルス信号を含み、
   前記パルス発生部は、
   前記他方エッジに基づいて前記第１のオフパルス信号を出力し、
   前記第１のオフパルス信号の出力が基づいている前記他方エッジに基づいて、前記第１のオフパルス信号の出力から所定時間経過後に前記第２のオフパルス信号を出力し、
   前記所定時間は、
   前記スイッチングデバイスのスイッチング時に、前記基準電位が前記制御部の正常動作を妨げるレベルにまで上昇する期間の長さよりも長い時間に設定される、請求項１から３の何れかに記載の駆動回路。
5. 前記オフ伝達パルス信号は第３のオフパルス信号をさらに含み、
   前記パルス発生部は、
   前記第１のオフパルス信号の出力が基づいている前記他方エッジに基づいて、前記第２のオフパルス信号の出力から前記所定時間経過後に前記第３のオフパルス信号を出力する、請求項４に記載の駆動回路。
6. スイッチングデバイスの駆動回路であって、
   前記駆動回路への入力信号の一方エッジに基づいてオン伝達パルス信号を出力し、前記入力信号の他方エッジに基づいてオフ伝達パルス信号を出力するパルス発生部と、
   前記オン伝達パルス信号に基づいて、前記スイッチングデバイスを導通状態にするオン信号を出力し、前記オフ伝達パルス信号に基づいて、前記スイッチングデバイスを非導通状態にするオフ信号を出力する制御部とを備え、
   前記オフ伝達パルス信号は第１から第３のオフパルス信号を含み、
   前記パルス発生部は、
   前記他方エッジに基づいて前記第１のオフパルス信号を出力し、
   前記第１のオフパルス信号の出力が基づいている前記他方エッジに基づいて、前記第１のオフパルス信号の出力から所定時間経過後に前記第２のオフパルス信号を出力し、
   前記第１のオフパルス信号の出力が基づいている前記他方エッジに基づいて、前記第２のオフパルス信号の出力から前記所定時間経過後に前記第３のオフパルス信号を出力し、
   前記制御部は、前記スイッチングデバイスの出力電位を基準電位として受け、
   前記所定時間は、
   前記スイッチングデバイスのスイッチング時に、前記基準電位が前記制御部の正常動作を妨げるレベルにまで上昇する期間の長さよりも長い時間に設定される、駆動回路。
7. 前記オフ伝達パルス信号が所定のデッドタイム内に出力されることを特徴とする請求項５又は請求項６の何れかに記載の駆動回路。
8. 請求項１から７の何れかに記載の駆動回路と、
   前記スイッチングデバイスと
   を備える、半導体装置。
   

Images