JP3863337B2 - ゲートドライバ及び電力変換装置 - Google Patents
ゲートドライバ及び電力変換装置 Download PDFInfo
- Publication number
- JP3863337B2 JP3863337B2 JP2000078882A JP2000078882A JP3863337B2 JP 3863337 B2 JP3863337 B2 JP 3863337B2 JP 2000078882 A JP2000078882 A JP 2000078882A JP 2000078882 A JP2000078882 A JP 2000078882A JP 3863337 B2 JP3863337 B2 JP 3863337B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control input
- output
- protection operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
【発明の属する技術分野】
この発明は、制御入力信号に応答して出力素子をオン/オフ制御するゲートドライバ、及びこのゲートドライバと出力素子とを単一のチップ中に集積化した電力変換装置に関する。
【0002】
【従来の技術】
図10は、従来のゲートドライバ及び電力変換装置を示すブロック図である。この回路は、エッジ検出回路1、オン信号発生回路2、オフ信号発生回路3、状態保持回路4、及び出力素子5等で構成されており、破線で囲んだ部分がゲートドライバ10に相当し、このゲートドライバ10と出力素子5とで電力変換装置が構成されている。
【0003】
上記エッジ検出回路1には、制御入力信号と保護動作信号が入力され、制御入力信号の立ち上がりと立ち下がりのエッジを検出する。上記オン信号発生回路2は、上記エッジ検出回路1で検出した制御入力信号の立ち上がりエッジに応答してオン信号を生成し、上記オフ信号発生回路3は、上記エッジ検出回路1で検出した入力信号の立ち下がりエッジに応答してオフ信号を生成する。上記状態保持回路4には、上記オン信号発生回路2から出力されるオン信号、及び上記オフ信号発生回路3から出力されるオフ信号が入力され、これらオン信号とオフ信号とに基づいて上記出力素子5のゲート状態を保持する。すなわち、上記状態保持回路4は、オン信号が入力されたときに上記出力素子5のゲートを駆動してオンさせ、オフ信号が入力されるまでオン状態を保持させる。
【0004】
上記のような構成において、図11に示すように、エッジ検出回路1によって制御入力信号の立ち上がりエッジが検出されると(時刻T1)、オン信号発生回路2からパルス状のオン信号が出力され、出力素子5のゲートが駆動されてオンする。このオン状態は、上記状態保持回路4により保持される。また、エッジ検出回路1によって制御入力信号の立ち下がりエッジが検出されると(時刻T2)、オフ信号発生回路3からパルス状のオフ信号が出力され、出力素子5のゲート駆動が停止されてオフする。このオフ状態が上記状態保持回路4により保持される。
【0005】
一方、エッジ検出回路1によって制御入力信号の立ち上がりエッジが検出され(時刻T3)、出力素子5のゲートが駆動されてオンしている状態で、保護動作信号が立ち上がると、エッジ検出回路1内部で制御入力信号が立ち下がり、この立ち下がりを検出して、オフ信号発生回路3からパルス信号(オフ信号)が出力され(時刻T4)、出力素子5の駆動が停止されてオフする。
【0006】
しかしながら、制御入力信号がオフ(“L”レベル)状態の時に、何らかの要因(ノイズ、出力部電圧変位等)により出力素子5がオンとなる誤動作が発生(時刻T5)し、この誤動作に起因して保護動作信号が立ち上がっても、制御入力信号は元々“L”レベルであるため、制御入力信号の立ち下がりエッジは存在せず、オフ信号は発生しない(時刻T6)。すなわち、保護動作信号に同期してエッジ検出回路1の内部で制御入力信号を“L”レベルに固定する構成であるので、時刻T6には制御入力信号が“L”レベルであり、制御入力信号の立ち下がりエッジが発生しない。よって、オフ信号を発生することができない。この結果、本来オフであるべき出力素子5がオンとなる異常動作を解消できず、出力素子5がオン状態を維持してしまい、破壊至ることもあった。
【0007】
【発明が解決しようとする課題】
上記のように、制御入力信号の立ち上がりと立ち下がりエッジを検出し、検出したエッジからオン信号とオフ信号を生成し、そのオン信号とオフ信号によって出力素子のゲートの駆動状態を変化させる方式のゲートドライバにおいて、制御入力信号をオン状態からオフ状態に変化させ、その立ち下がりエッジを検出することによって出力素子をオフさせる保護動作においては、制御入力信号がオフの時に、何らかの要因で出力素子がオンとなると、制御入力信号の立ち下がりエッジが存在しないためオフ信号が発生せず、異常動作を解消できずに出力素子が破壊するという問題があった。
【0008】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、出力素子が誤ってオン状態を保持している場合にも、異常動作を解消でき、出力素子の破壊を防止できるゲートドライバ及び電力変換装置を提供することにある。
【0009】
【課題を解決するための手段】
この発明の一態様に係るゲートドライバは、制御入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジに応答して、パルス状のオン信号を生成するオン信号発生回路と、上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第1のオフ信号を生成する第1のオフ信号発生回路と、上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記オフ信号発生回路から第1のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、保護動作信号に応答してパルス状の第2のオフ信号を生成し、前記状態保持回路に供給することにより、上記出力素子の駆動を停止させる第2のオフ信号発生回路とを具備し、前記第2のオフ信号発生回路は、前記制御入力信号がオフレベルのときのみ、前記第2のオフ信号を発生させる。
【0010】
また、上記ゲートドライバにおいて、異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生し、前記第2のオフ信号発生回路に供給する保護動作信号発生回路とを更に具備する。
【0012】
更に、この発明の一態様に係るゲートドライバは、制御入力信号と保護動作信号が供給され、制御入力信号の立ち上がりエッジと立ち下がりエッジを検出し、上記保護動作信号により保護動作が指示されたときに動作が停止されるエッジ検出回路と、このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジに応答して、パルス状のオン信号を生成するオン信号発生回路と、上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第1のオフ信号を生成する第1のオフ信号発生回路と、上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記第1のオフ信号発生回路から第1のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、上記制御入力信号と上記保護動作信号に応答してパルス状の第2のオフ信号を生成し、上記状態保持回路に供給することにより上記出力素子の駆動を停止させ、上記制御入力信号で上記出力素子のオフが指示され、且つ上記保護動作信号で保護動作が指示されたときに上記第2のオフ信号を出力する第2のオフ信号発生回路とを具備する。
更にまた、この発明の一態様に係るゲートドライバは、異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生する保護動作信号発生回路と、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ローサイドの制御入力信号と保護動作信号の状態からハイサイドの制御入力信号の伝達の可否を判断する第1の判定回路と、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ハイサイドの制御入力信号と保護動作信号の状態からローサイドの制御入力信号の伝達の可否を判断し、ローサイド出力素子を駆動する第2の判定回路と、上記保護動作信号が入力され、保護動作信号の発生に同期してハイサイドオフ信号を生成するためのトリガ信号を生成するトリガ信号発生回路と、このトリガ信号発生回路から出力されるトリガ信号及び上記第1の判定回路の出力信号が供給され、ハイサイド制御入力信号の状態から上記トリガ信号の伝達可否を判断する第3の判定回路と、上記第1の判定回路及び上記第3の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち下がり及び上記トリガ信号の立ち下がりを検出し、パルス状のオフ信号を発生するオフ信号発生回路と、上記第1の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち上がりを検出し、パルス状のオン信号を発生するオン信号発生回路と、上記オン信号発生回路から出力されるオン信号に応答してハイサイド出力素子を駆動し、上記オフ信号発生回路からオフ信号が出力されるまで上記ハイサイド出力素子の駆動状態を保持する状態保持回路とを具備する。
【0013】
この発明の一態様に係る電力変換装置は、ゲートドライバと、このゲートドライバによって駆動される出力素子とを単一のチップ中に集積化してなり、上記ゲートドライバは、制御入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジにより、パルス状のオン信号を生成するオン信号発生回路と、上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第1のオフ信号を生成する第1のオフ信号発生回路と、上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記第1のオフ信号発生回路から第1のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、保護動作信号に応答してパルス状の第2のオフ信号を生成し、前記状態保持回路に供給することにより、上記出力素子の駆動を停止させる第2のオフ信号発生回路とを具備し、前記第2のオフ信号発生回路は、前記制御入力信号がオフレベルのときのみ、前記第2のオフ信号を発生させる。
【0014】
上記電力変換装置において、前記ゲートドライバは、異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生し、前記第2のオフ信号発生回路に供給する保護動作信号発生回路とを更に具備する。
【0016】
また、この発明の一態様に係る電力変換装置は、ゲートドライバと、このゲートドライバによって駆動されるハイサイド出力素子及びローサイド出力素子とを単一のチップ中に集積化してなり、異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生する保護動作信号発生回路と、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ローサイドの制御入力信号と保護動作信号の状態からハイサイドの制御入力信号の伝達の可否を判断する第1の判定回路と、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ハイサイドの制御入力信号と保護動作信号の状態からローサイドの制御入力信号の伝達の可否を判断し、ローサイド出力素子を駆動する第2の判定回路と、上記保護動作信号が入力され、保護動作信号の発生に同期してパルス状のハイサイドオフ信号を生成するためのトリガ信号を生成するトリガ信号発生回路と、このトリガ信号発生回路から出力されるトリガ信号及び上記第1の判定回路の出力信号が供給され、ハイサイド制御入力信号の状態から上記トリガ信号の伝達可否を判断する第3の判定回路と、上記第1の判定回路及び上記第2の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち下がり及び上記トリガ信号の立ち下がりを検出し、パルス状のオフ信号を発生するオフ信号発生回路と、上記第1の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち上がりを検出し、パルス状のオン信号を発生するオン信号発生回路と、上記オン信号発生回路から出力されるオン信号に応答してハイサイド出力素子を駆動し、上記オフ信号発生回路からオフ信号が出力されるまで上記ハイサイド出力素子の駆動状態を保持する状態保持回路とを具備する。
【0017】
上記のような構成によれば、制御入力信号の入力が停止されている時に、何らかの原因で出力素子がオンした場合にも、保護動作信号の入力に応答して保護動作時オフ信号発生回路からオフ信号を出力して出力素子をオフすることができる。よって、出力素子が誤ってオン状態を保持している場合にも、異常動作を解消でき、出力素子の破壊を防止できる。
【0018】
また、上記のような構成によれば、ゲートドライバ内に異常検出回路と保護動作信号発生回路を設けたので、外付けの回路で異常検出回路や保護動作信号発生回路を構成する必要がなく、省スペース化、低コスト化が図れる。
【0019】
更に、上記のような構成によれば、制御入力信号がオフレベルのときのみ、保護動作時オフ信号発生回路からオフ信号が出力されるので、保護動作時オフ信号発生回路がノイズ等で誤動作しても、出力素子のオン状態を保つことができ、その都度出力素子をオフにすることがなく、本来オンとなるべき出力素子がオフとなる誤動作を起こすのを防止できる。これによって、イミュニティの向上が図れる。
【0020】
また、上記の構成では、ハイサイド出力素子とローサイド出力素子を用いる場合に、異常検出回路によって異常が検出されたときに、異常動作を起こしている可能性があるハイサイド出力素子側を確実にオフすることができ、異常動作を解消して出力素子の破壊を効果的に防止できる。
【0021】
更に、上述したような構成によれば、ゲートドライバと出力素子を単一のチップ中に形成するので、電力変換装置の省スペース化、並びに低コスト化が図れる。
【0022】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
[第1の実施の形態]
図1は、この発明の第1の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図である。この回路は、エッジ検出回路1’、オン信号発生回路2、オフ信号発生回路3、状態保持回路4、出力素子5及び保護動作時オフ信号発生回路6等で構成されている。破線で囲んだ部分がゲートドライバ11に相当し、このゲートドライバ11と出力素子5とで電力変換装置が構成される。
【0023】
上記エッジ検出回路1’は、制御入力信号の立ち上がりと立ち下がりのエッジを検出するものである。上記オン信号発生回路2はエッジ検出回路1’で検出した制御入力信号の立ち上がり(または立ち下がり)エッジに応答してオン信号を生成し、上記オフ信号発生回路3はエッジ検出回路1’で検出した立ち下がり(または立ち上がり)エッジに応答してオフ信号を生成する。上記保護動作時オフ信号発生回路6には、保護動作信号が入力され、この保護動作信号に応答して保護動作時に出力素子5を強制的にオフするためのオフ信号を生成する。上記状態保持回路4には、上記オン信号発生回路2から出力されるオン信号、上記オフ信号発生回路3から出力されるオフ信号、及び上記保護動作時オフ信号発生回路6から出力されるオフ信号がそれぞれ供給され、これらオン信号とオフ信号とに基づいて上記出力素子5のゲート状態を保持するようになっている。すなわち、上記状態保持回路4は、オン信号が入力されたときに上記出力素子5のゲートを駆動してオンさせ、オフ信号が入力されるまでオン状態を保持させる。
【0024】
次に、上記図1に示したゲートドライバ11の動作を図2のタイミングチャートを参照しつつ説明する。まず、エッジ検出回路1’で、制御入力信号(図2ではH:オン命令、L:オフ命令を表す)の立ち上がりエッジと立ち下がりエッジを検出する。立ち上がりエッジを検出した際は、オン信号発生回路2によってオン信号を生成する。同様に、立ち下がりエッジを検出した時は、オフ信号発生回路3によってオフ信号を生成する。状態保持回路4は、上記オン信号とオフ信号が当該回路に入力されない限り、出力素子5のゲートの現在の状態(図2においては、H:ゲートオン、L:ゲートオフを表す)を保持する。よって、図2に示すように、時刻T1に制御入力信号が立ち上がるとオン信号が発生して出力素子5がオンし、時刻T2に制御入力信号が立ち下がるとオフ信号が発生して出力素子5がオフとなる。以上は、通常の動作である。
【0025】
次に、保護動作について説明する。時刻T3に制御入力信号が立ち上がると、オン信号発生回路2からオン信号が出力され、状態保持回路4により出力素子5が駆動されてオンとなる。その後、保護動作信号(図2においては、H:保護動作時、L:通常動作時を表す)が時刻T4に入力されると、保護動作時オフ信号発生回路6でオフ信号が生成されて状態保持回路4に供給される。これによって、状態保持回路4の状態がゲートオフとなり出力素子5がオフする。
【0026】
次に、制御入力信号が“L”レベルにある時刻T5において、ノイズその他の要因で状態保持回路4の状態がゲートオフからゲートオンに反転した場合の動作について述べる。時刻T5で出力素子5のゲート駆動状態が反転し、これを検知して時刻T6に保護動作信号が発生すると、この保護動作信号に同期して保護動作時オフ信号発生回路6からオフ信号が出力されて状態保持回路4の状態がゲートオンからゲートオフに強制的に反転される。
【0027】
以上のように、本実施の形態によれば、出力素子5が誤ってオン状態を維持している場合にも、保護動作信号の入力によって確実に出力素子5のゲートをオフにできるので、異常動作を解消でき、出力素子5の破壊も防止できる。
【0028】
[第2の実施の形態]
図3は、この発明の第2の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図である。この回路は、上述した第1の実施の形態のゲートドライバに、異常検出回路7と保護動作信号発生回路8を付加したものである。すなわち、破線で囲んだ部分がゲートドライバ12に相当し、このゲートドライバ12と出力素子5とで電力変換装置が構成される。
【0029】
上記異常検出回路7は、電源電圧の変動、出力素子5の加熱などの温度の異常、及び過電流などの出力素子5に流れる電流の異常を検知するものである。異常検出回路7によって異常が検出されると、保護動作信号発生回路8から保護動作信号が出力される。そして、この保護動作信号に応答して、保護動作時オフ信号発生回路6からオフ信号が出力される。
【0030】
上述した構成において、出力素子5の基本的な駆動動作、及び保護動作は上記第1の実施の形態と同様である。上記異常検出回路7と保護動作信号発生回路8をゲートドライバ12内に設けたことにより、別部品で異常検出回路と保護動作信号発生回路を構成する必要がなくなり、ゲートドライバ12並びに電力変換装置の省スペース化や低コスト化が図れる。
【0031】
[第3の実施の形態]
図4は、この発明の第3の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図である。このゲートドライバ13は、基本的には第1の実施の形態と同様に、エッジ検出回路1、オン信号発生回路2、オフ信号発生回路3、状態保持回路4、出力素子5及び保護動作時オフ信号発生回路6’等で構成されている。そして、上記エッジ検出回路1には、制御入力信号だけでなく保護動作信号が入力され、上記保護動作時オフ信号発生回路6’には保護動作信号だけでなく制御入力信号が入力されるようになっている。
【0032】
上述した構成において、通常時の動作は上記第1の実施の形態と同様である。そして、制御入力信号が“H”レベルの時に、保護動作信号が“H”レベルとなると、図10に示した従来のゲートドライバと同様に、オフ信号発生回路3によってオフ信号を生成し、出力素子5をオフさせる。これに対し、保護動作時オフ信号発生回路6’は、制御入力信号が“L”レベルの時に保護動作信号が“H”レベルになったときのみオフ信号を生成する。
【0033】
上記第1,第2の実施の形態では、保護動作時オフ信号発生回路6がノイズ等で誤動作した場合に、その都度出力素子5をオフにしてしまい、本来オンとなるべき出力がオフとなる誤動作を起こす可能性がある。しかし、本実施の形態によれば、保護動作時オフ信号発生回路6’がノイズ等で誤動作しても、制御入力信号が“H”レベルの時は、出力素子5のオン状態を保つことができるので、イミュニティの向上が図れる。
【0034】
[第4の実施の形態]
図5は、この発明の第4の実施の形態に係る電力変換装置を示すブロック図である。ゲートドライバ11は、上述した第1の実施の形態と同様に回路構成されており、このゲートドライバ11と出力素子5とで構成される電力変換装置20が、単一のチップ中に集積化して形成されている。
【0035】
上記ゲートドライバ11及び電力変換装置20の基本的な動作は、上述した第1の実施の形態と同じである。
【0036】
このような構成の電力変換装置20によれば、ゲートドライバ11と出力素子5とを単一のチップ中に集積形成するので、省スペース化と低コスト化が図れる。
【0037】
なお、上記第2,第3の実施の形態と同様な回路構成のゲートドライバ12,13と出力素子5を単一のチップ中に集積化して電力変換装置を構成しても良いのは勿論である。
【0038】
[第5の実施の形態]
図6は、この発明の第5の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図である。この回路は、ハイサイド制御入力信号伝達可否判定回路21、立ち下がりエッジ検出オフ信号発生回路22、立ち上がりエッジ検出オン信号発生回路23、状態保持回路24、ハイサイド出力素子25、ローサイド制御入力信号伝達可否判定回路26、ローサイド出力素子27、異常検出回路28、保護動作信号発生回路29、保護動作時ハイサイドオフ信号生成トリガ信号発生回路32及び保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路33等で構成されている。破線で囲んだ部分がゲートドライバ30に相当し、このゲートドライバ30とハイサイド出力素子25及びローサイド出力素子27とで電力変換装置31が構成される。この電力変換装置31は、単一のチップ中に集積化して形成されている。
【0039】
出力素子がハイサイドとローサイドに分かれている電力変換装置31では、ハイサイド出力素子25に対してのみ、立ち下がりエッジ検出オフ信号発生回路22、立ち上がりエッジ検出オン信号発生回路23及び状態保持回路24を要する。なぜなら、ローサイド出力素子27は接地されているので、制御入力信号がリアルタイムで反映されているからである。
【0040】
上記ハイサイド制御入力信号伝達可否判定回路21には、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号発生回路29から出力される保護動作信号がそれぞれ入力され、ローサイドの制御入力信号と保護動作信号の状態からハイサイドの制御入力信号の伝達の可否を判断する。また、上記ローサイド制御入力信号伝達可否判定回路26には、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ハイサイドの制御入力信号と保護動作信号の状態からローサイドの制御入力信号の伝達の可否を判断し、ローサイド出力素子27を駆動する。
【0041】
上記保護動作時ハイサイドオフ信号生成トリガ信号発生回路32には、上記保護動作信号発生回路29から出力される保護動作信号が入力され、保護動作信号の発生に同期してハイサイドオフ信号を生成するためのトリガ信号を生成する。このトリガ信号及び上記ハイサイド制御入力信号伝達可否判定回路21の出力信号は、上記保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路33に供給され、ハイサイド制御入力信号の状態から上記トリガ信号の伝達可否を判断し、上記立ち下がりエッジ検出オフ信号発生回路22に供給する。
【0042】
また、上記立ち下がりエッジ検出オフ信号発生回路22には、上記ハイサイド制御入力信号伝達可否判定回路21の出力信号が供給され、ハイサイド制御入力信号の立ち下がりエッジを検出し、オフ信号を発生して状態保持回路24に供給する。この状態保持回路24は、立ち上がりエッジ検出オン信号発生回路23オン信号が供給されたときに、ハイサイド出力素子25のゲートを駆動してオンさせ、上記立ち下がりエッジ検出オフ信号発生回路22からオフ信号が供給されるまで上記ゲート駆動状態を保持する。
【0043】
そして、異常検出回路28によって、電源電圧の変動、ハイサイド出力素子25及び/またはローサイド出力素子27の加熱などの温度の異常、及び過電流などのハイサイド出力素子25及び/またはローサイド出力素子27に流れる電流の異常が検知されると、保護動作信号発生回路29から保護動作信号が出力される。ハイサイド制御入力信号伝達可否判定回路21によって、ローサイドの制御入力信号と上記保護動作信号の状態からハイサイドの制御入力信号の伝達を停止させ、ハイサイド出力素子25のゲート駆動を停止してオフさせる。また、ローサイド制御入力信号伝達可否判定回路26によって、ハイサイドの制御入力信号と上記保護動作信号の状態からローサイドの制御入力信号の伝達を停止させ、ローサイド出力素子27をオフさせる。
【0044】
このような構成によれば、制御入力信号がオフ状態(“L”レベル)の時に、何らかの原因でハイサイド出力素子25がオンしたときに、たとえハイサイド制御入力信号が“L”レベルで立ち下がりエッジが存在しなくとも、保護動作信号の入力に応答して保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路33からトリガ信号を出力して立ち下がりエッジ検出オフ信号発生回路22を制御することによりハイサイド出力素子25をオフすることができる。よって、出力素子がハイサイドとローサイドに分かれている場合に、ハイサイド出力素子25が誤ってオン状態を保持している場合にも異常動作を解消でき、ハイサイド出力素子25の破壊を防止できる。
【0045】
また、ゲートドライバ30内に異常検出回路28と保護動作信号発生回路29を設けたので、外付けの回路で異常検出回路や保護動作信号発生回路を構成する必要がなく、省スペース化、低コスト化が図れる。
【0046】
更に、ゲートドライバ30とハイサイド出力素子25及びローサイド出力素子27を単一のチップ中に形成するので、電力変換装置31の省スペース化、並びに低コスト化も図れる。
【0047】
[第6の実施の形態]
図7乃至図9はそれぞれ、この発明の第6の実施の形態に係るゲートドライバ及び電力変換装置について説明するための図である。図7は概略構成を示すブロック図、図8は図7に示した回路における保護動作信号発生回路と保護動作時ハイサイドオフ信号生成トリガ信号発生回路の具体的な構成例を示す回路図、図9は図7に示した回路におけるハイサイド制御入力信号伝達可否判定回路、保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路、立ち下がりエッジ検出オフ信号発生回路、立ち上がりエッジ検出オン信号発生回路、及びローサイド制御入力信号伝達可否判定回路の具体的な構成例を示す回路図である。
【0048】
この第6の実施の形態は、3相駆動の例を示しており、各相の出力素子がローサイドとハイサイドに分かれている。図7に示すように、保護動作信号発生回路40には、ハイサイド制御入力信号HU,HV,HWとローサイド制御入力信号LX,LY,LZ、チップ温度検知回路41の出力信号、電源電圧検知回路42の出力信号及び過電流検知回路43の出力信号等が供給される。上記チップ温度検知回路41は、チップの温度を検知して過熱状態を判定するものである。上記電源電圧検知回路42は、電源電圧の低下を検知するものである。また、上記過電流検知回路43は、出力素子に流れる過電流を検知するものである。これらの検知回路41,42,43は、異常検出回路として働く。
【0049】
上記各検知回路41,42,43によってチップ温度の上昇や電源電圧の低下、あるいは出力素子に流れる過電流等の異常状態が検知されると、上記保護動作信号発生回路40から保護動作信号が出力される。この保護動作信号は、保護動作時ハイサイドオフ信号生成トリガ信号発生回路44、ハイサイド制御入力信号伝達可否判定回路45,46,47、及びローサイド制御入力信号伝達可否判定回路48,49,50にそれぞれ供給される。
【0050】
上記ハイサイド制御入力信号伝達可否判定回路45には、上記保護動作信号に加えてハイサイド制御入力信号HUとローサイド制御入力信号LXが入力される。上記ハイサイド制御入力信号伝達可否判定回路46には、上記保護動作信号に加えてハイサイド制御入力信号HVとローサイド制御入力信号LYが入力される。上記ハイサイド制御入力信号伝達可否判定回路47には、上記保護動作信号に加えてハイサイド制御入力信号HWとローサイド制御入力信号LZが入力される。一方、上記ローサイド制御入力信号伝達可否判定回路48には、上記保護動作信号に加えてローサイド制御入力信号LXとハイサイド制御入力信号HUが入力される。上記ローサイド制御入力信号伝達可否判定回路49には、上記保護動作信号に加えてローサイド制御入力信号LYとハイサイド制御入力信号HVが入力される。上記ローサイド制御入力信号伝達可否判定回路50には、上記保護動作信号に加えてローサイド制御入力信号LZとハイサイド制御入力信号HWが入力される。
【0051】
上記各ハイサイド制御入力信号伝達可否判定回路45,46,47の出力信号はそれぞれ、保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路51,52,53に供給される。これら保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路51,52,53にはそれぞれ、上記保護動作時ハイサイドオフ信号生成トリガ信号生成回路44の出力信号が供給されている。上記回路51の出力信号は立ち下がりエッジ検出オフ信号発生回路54と立ち上がりエッジ検出オン信号発生回路57に供給され、上記回路52の出力信号は立ち下がりエッジ検出オフ信号発生回路55と立ち上がりエッジ検出オン信号発生回路58に供給され、上記回路53の出力信号は立ち下がりエッジ検出オフ信号発生回路56と立ち上がりエッジ検出オン信号発生回路59に供給される。上記立ち下がりエッジ検出オフ信号発生回路54の出力信号UHOFFと立ち上がりエッジ検出オン信号発生回路57の出力信号UHONは、状態保持回路60に供給される。上記立ち下がりエッジ検出オフ信号発生回路55の出力信号VHOFFと立ち上がりエッジ検出オン信号発生回路58の出力信号VHONは、状態保持回路61に供給される。更に、上記立ち下がりエッジ検出オフ信号発生回路56の出力信号WHOFFと立ち上がりエッジ検出オン信号発生回路59の出力信号WHONは、状態保持回路62に供給される。そして、これら状態保持回路60,61,62の出力信号で、各ハイサイド出力素子63,64,65が駆動されるようになっている。
【0052】
一方、上記各ローサイド制御入力信号伝達可否判定回路48,49,50の出力信号で各ローサイド出力素子66,67,68が駆動される。これらローサイド出力素子66,67,68には、過電流を検出するためのセンス用素子が設けられており、このセンス用素子の出力が上記過電流検知回路43に供給されて過電流が流れているか否かが検知される。
【0053】
上記保護動作信号発生回路40は、図8に示すように、ノアゲート70〜73、ナンドゲート74〜78、インバータ79〜85、キャパシタ86,87及び抵抗88,89等から構成されている。上記ノアゲート70の入力端には、ハイサイド制御入力信号HU,HV,HWが供給され、上記ノアゲート71の入力端には、ローサイド制御入力信号LX,LY,LWが供給される。上記各ノアゲート70,71の出力信号は、ナンドゲート74の両入力端に供給され、このナンドゲート74の出力信号がナンドゲート75の一方の入力端に供給される。このナンドゲート75の他方の入力端には、図示しない内部電源回路からパワーオンリセット信号が供給される。上記ナンドゲート75の出力信号は、インバータ79を介してナンドゲート76の一方の入力端に供給される。このナンドゲート76の出力信号は、ナンドゲート77の一方の入力端に供給される。上記ナンドゲート77の他方の入力端には過電流検知回路43の出力信号がインバータ80を介して供給される。上記ナンドゲート77の出力端には、抵抗88の一端が接続されている。この抵抗88の他端には、インバータ82の入力端が接続される。また、この抵抗88の他端と接地点間には、キャパシタ86が接続されている。上記インバータ82の出力信号は、インバータ83を介して上記ナンドゲート76の他方の入力端に供給されるとともに、インバータ84を介してノアゲート73の一方の入力端に供給される。ナンドゲート78の一方の入力端には上記パワーオンリセット信号が供給され、他方の入力端には電源電圧検知回路42の出力信号がインバータ81を介して供給される。このナンドゲート78の出力信号は、ノアゲート72の一方の入力端に供給される。このノアゲート72の他方の入力端には、チップ温度検知回路41の出力信号が供給される。上記ノアゲート72の出力端には、抵抗89の一端が接続されている。この抵抗89の他端には、インバータ85の入力端が接続される。また、この抵抗89の他端と接地点間には、キャパシタ87が接続されている。上記インバータ85の出力信号は、上記ノアゲート73の他方の入力端に供給される。そして、このノアゲート73の出力端から保護動作信号が出力される。
【0054】
また、保護動作時ハイサイドオフ信号生成トリガ信号発生回路44は、Pチャネル型MOSトランジスタ90、Nチャネル型MOSトランジスタ91、抵抗92、キャパシタ93及びノアゲート94等から構成されている。上記ノアゲート73から出力される保護動作信号は、上記MOSトランジスタ90,91のゲートとノアゲート94の一方の入力端に供給される。上記MOSトランジスタ90のソースとバックゲートは、電源Vd1に接続され、ドレインは抵抗92の一端に接続される。上記MOSトランジスタ91のドレインは、抵抗92の他端とノアゲート94の他方の入力端に接続され、ソースとバックゲートは接地されている。上記キャパシタ93は、上記MOSトランジスタ91のソース、ドレイン間に接続されている。そして、上記ノアゲート94の出力信号が、当該保護動作時ハイサイドオフ信号生成トリガ信号発生回路44の出力信号(トリガ信号)として、各保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路51,52,53に供給される。
【0055】
図9に示す如く、ハイサイド制御入力信号伝達可否判定回路45は、インバータ100〜102とノアゲート103で構成されている。上記インバータ100の入力端には、ハイサイド制御入力信号HUが供給され、このインバータ100の出力信号は、ノアゲート103の第1の入力端に供給される。上記インバータ101の入力端には、保護動作信号(ノアゲート73の出力信号)が供給され、このインバータ101の出力信号は、上記ノアゲート103の第2の入力端に供給される。このノアゲート103の第3の入力端には、ローサイド制御入力信号LXが供給され、その出力がインバータ102の入力端に供給される。
【0056】
同様に、ハイサイド制御入力信号伝達可否判定回路46は、インバータ104〜106とノアゲート107で構成されている。上記インバータ104の入力端には、ハイサイド制御入力信号HVが供給され、このインバータ104の出力信号は、ノアゲート107の第1の入力端に供給される。上記インバータ105の入力端には、保護動作信号が供給され、このインバータ105の出力信号は、上記ノアゲート107の第2の入力端に供給される。このノアゲート107の第3の入力端には、ローサイド制御入力信号LYが供給され、その出力がインバータ106の入力端に供給される。
【0057】
また、ハイサイド制御入力信号伝達可否判定回路47は、インバータ108〜110とノアゲート111で構成されている。上記インバータ108の入力端には、ハイサイドの制御入力信号HWが供給され、このインバータ108の出力信号は、ノアゲート111の第1の入力端に供給される。上記インバータ109の入力端には、保護動作信号が供給され、このインバータ109の出力信号は、上記ノアゲート111の第2の入力端に供給される。このノアゲート111の第3の入力端には、ローサイド制御入力信号LZが供給され、その出力がインバータ110の入力端に供給される。
【0058】
上記保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路51は、ナンドゲート120,121で構成されている。ナンドゲート120の一方の入力端にはインバータ100の出力信号が供給され、他方の入力端には上記保護動作時ハイサイドオフ信号生成トリガ信号発生回路44から出力されるトリガ信号(ノアゲート94の出力信号)が供給される。このナンドゲート120の出力信号は、ナンドゲート121の一方の入力端に供給される。このナンドゲート121の他方の入力端には、上記インバータ102の出力信号が供給される。
【0059】
同様に、上記保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路52は、ナンドゲート122,123で構成されている。ナンドゲート122の一方の入力端にはインバータ104の出力信号が供給され、他方の入力端には上記トリガ信号が供給される。このナンドゲート122の出力信号は、ナンドゲート123の一方の入力端に供給される。このナンドゲート123の他方の入力端には、上記インバータ106の出力信号が供給される。
【0060】
更に、上記保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路53は、ナンドゲート124,125で構成されている。ナンドゲート124の一方の入力端にはインバータ108の出力信号が供給され、他方の入力端には上記トリガ信号が供給される。このナンドゲート124の出力信号は、ナンドゲート125の一方の入力端に供給される。このナンドゲート125の他方の入力端には、上記インバータ110の出力信号が供給される。
【0061】
上記立ち下がりエッジ検出オフ信号発生回路54は、Pチャネル型MOSトランジスタ130、Nチャネル型MOSトランジスタ131、抵抗132、キャパシタ133及びノアゲート134で構成されている。上記MOSトランジスタ130のソースは電源Vd1に接続され、ドレインは抵抗132の一端に接続され、ゲートは上記ナンドゲート121の出力端に接続される。上記MOSトランジスタ131のドレインは上記抵抗132の他端に接続され、ソースは接地され、ゲートは上記ナンドゲート121の出力端に接続される。上記キャパシタ133は、上記MOSトランジスタ131のドレイン、ソース間に接続される。上記ノアゲート134の一方の入力端は上記ナンドゲート121の出力端に接続され、他方の入力端は上記抵抗132の他端に接続される。そして、このノアゲート134の出力信号UHOFFが状態保持回路60に供給される。
【0062】
同様に、上記立ち下がりエッジ検出オフ信号発生回路55は、Pチャネル型MOSトランジスタ135、Nチャネル型MOSトランジスタ136、抵抗137、キャパシタ138及びノアゲート139で構成されている。上記MOSトランジスタ135のソースは電源Vd1に接続され、ドレインは抵抗137の一端に接続され、ゲートは上記ナンドゲート123の出力端に接続される。上記MOSトランジスタ136のドレインは上記抵抗137の他端に接続され、ソースは接地され、ゲートは上記ナンドゲート123の出力端に接続される。上記キャパシタ138は、上記MOSトランジスタ136のドレイン、ソース間に接続される。上記ノアゲート139の一方の入力端は上記ナンドゲート123の出力端に接続され、他方の入力端は上記抵抗137の他端に接続される。そして、このノアゲート139の出力信号VHOFFが状態保持回路61に供給される。
【0063】
また、上記立ち下がりエッジ検出オフ信号発生回路56は、Pチャネル型MOSトランジスタ140、Nチャネル型MOSトランジスタ141、抵抗142、キャパシタ143及びノアゲート144で構成されている。上記MOSトランジスタ140のソースは電源Vd1に接続され、ドレインは抵抗142の一端に接続され、ゲートは上記ナンドゲート125の出力端に接続される。上記MOSトランジスタ141のドレインは上記抵抗142の他端に接続され、ソースは接地され、ゲートは上記ナンドゲート125の出力端に接続される。上記キャパシタ143は、上記MOSトランジスタ141のドレイン、ソース間に接続される。上記ノアゲート144の一方の入力端は上記ナンドゲート125の出力端に接続され、他方の入力端は上記抵抗142の他端に接続される。そして、このノアゲート144の出力信号WHOFFが状態保持回路62に供給される。
【0064】
上記立ち上がりエッジ検出オン信号発生回路57は、Pチャネル型MOSトランジスタ145、Nチャネル型MOSトランジスタ146、抵抗147、キャパシタ148及びノアゲート149で構成されている。上記MOSトランジスタ145のソースは電源Vd1に接続され、ドレインは抵抗147の一端に接続され、ゲートは上記インバータ102の出力端に接続される。上記MOSトランジスタ146のドレインは上記抵抗147の他端に接続され、ソースは接地され、ゲートは上記インバータ102の出力端に接続される。上記キャパシタ148は、上記MOSトランジスタ146のドレイン、ソース間に接続される。上記ノアゲート149の一方の入力端は上記インバータ102の出力端に接続され、他方の入力端は上記抵抗147の他端に接続される。そして、このノアゲート149の出力信号UHONが状態保持回路60に供給される。
【0065】
同様に、上記立ち上がりエッジ検出オン信号発生回路58は、Pチャネル型MOSトランジスタ150、Nチャネル型MOSトランジスタ151、抵抗152、キャパシタ153及びノアゲート154で構成されている。上記MOSトランジスタ150のソースは電源Vd1に接続され、ドレインは抵抗152の一端に接続され、ゲートは上記インバータ106の出力端に接続される。上記MOSトランジスタ151のドレインは上記抵抗152の他端に接続され、ソースは接地され、ゲートは上記インバータ106の出力端に接続される。上記キャパシタ153は、上記MOSトランジスタ151のドレイン、ソース間に接続される。上記ノアゲート154の一方の入力端は上記インバータ106の出力端に接続され、他方の入力端は上記抵抗152の他端に接続される。そして、このノアゲート154の出力信号VHONが状態保持回路61に供給される。
【0066】
更に、上記立ち上がりエッジ検出オン信号発生回路59は、Pチャネル型MOSトランジスタ155、Nチャネル型MOSトランジスタ156、抵抗157、キャパシタ158及びノアゲート159で構成されている。上記MOSトランジスタ155のソースは電源Vd1に接続され、ドレインは抵抗157の一端に接続され、ゲートは上記インバータ110の出力端に接続される。上記MOSトランジスタ156のドレインは上記抵抗157の他端に接続され、ソースは接地され、ゲートは上記インバータ110の出力端に接続される。上記キャパシタ158は、上記MOSトランジスタ156のドレイン、ソース間に接続される。上記ノアゲート159の一方の入力端は上記インバータ110の出力端に接続され、他方の入力端は上記抵抗157の他端に接続される。そして、このノアゲート159の出力信号WHONが状態保持回路62に供給される。
【0067】
上記ローサイド制御入力信号伝達可否判定回路48は、インバータ160、ノアゲート161、抵抗162、キャパシタ163及びナンドゲート164で構成されている。上記ノアゲート161の一方の入力端にはハイサイド制御入力信号HUが供給され、他方の入力端にはローサイド制御入力信号LXが上記インバータ160を介して供給される。上記ノアゲート161の出力端には抵抗162の一端が接続され。この抵抗162の他端はナンドゲート164の一方の入力端に接続される。また、上記抵抗162の他端と接地点間には、キャパシタ163が接続されている。上記ナンドゲート164の他方の入力端には、保護動作信号が供給され、このナンドゲート164の出力端からローサイド出力素子66を駆動する信号ULDRVが出力される。
【0068】
同様に、上記ローサイド制御入力信号伝達可否判定回路49は、インバータ165、ノアゲート166、抵抗167、キャパシタ168及びナンドゲート169で構成されている。上記ノアゲート166の一方の入力端にはハイサイド制御入力信号HVが供給され、他方の入力端にはローサイド制御入力信号LYが上記インバータ165を介して供給される。上記ノアゲート166の出力端には抵抗167の一端が接続され。この抵抗167の他端はナンドゲート169の一方の入力端に接続される。また、上記抵抗167の他端と接地点間には、キャパシタ168が接続されている。上記ナンドゲート169の他方の入力端には、保護動作信号が供給され、このナンドゲート169の出力端からローサイド出力素子67を駆動する信号VLDRVが出力される。
【0069】
また、上記ローサイド制御入力信号伝達可否判定回路50は、インバータ170、ノアゲート171、抵抗172、キャパシタ173及びナンドゲート174で構成されている。上記ノアゲート171の一方の入力端にはハイサイド制御入力信号HWが供給され、他方の入力端にはローサイド制御入力信号LZが上記インバータ170を介して供給される。上記ノアゲート171の出力端には抵抗172の一端が接続され。この抵抗172の他端はナンドゲート174の一方の入力端が接続される。また、上記抵抗172の他端と接地点間には、キャパシタ173が接続されている。上記ナンドゲート174の他方の入力端には、保護動作信号が供給され、このナンドゲート174の出力端からローサイド出力素子68を駆動する信号WLDRVが出力される。
【0070】
本実施の形態のゲートドライバ及び電力変換装置は、上記図6に示した第5の実施の形態の回路を3相駆動に拡張したものであり、基本的な動作は第5の実施の形態と実質的に同様である。
【0071】
上記のような構成によれば、3相駆動で且つ出力素子がハイサイドとローサイドに分かれている場合にも、ハイサイド制御入力信号がオフの時に何らかの原因で出力素子がオンしたときに、保護動作信号の入力に応答して保護動作時オフ信号発生回路からオフ信号を出力して出力素子をオフすることができる。よって、ハイサイド出力素子63,64,65が誤ってオン状態を保持している場合に、異常動作を解消でき、ハイサイド出力素子63,64,65の破壊を防止できる。
【0072】
また、ゲートドライバ内にチップ温度検知回路41、電源電圧検知回路42、過電流検知回路43、保護動作信号発生回路40を設けたので、外付けの回路を付加する必要がなく、省スペース化、低コスト化が図れる。
【0073】
更に、ゲートドライバとハイサイド出力素子63,64,65及びローサイド出力素子66,67,68を単一のチップ中に形成すれば、電力変換装置の省スペース化、並びに低コスト化も図れる。
【0074】
【発明の効果】
以上説明したように、この発明によれば、出力素子が誤ってオン状態を保持している場合にも、異常動作を解消でき、出力素子の破壊を防止できるゲートドライバ及び電力変換装置が得られる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図2】図1に示したゲートドライバ及び電力変換装置の動作を説明するためのタイミングチャート。
【図3】この発明の第2の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図4】この発明の第3の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図5】この発明の第4の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図6】この発明の第5の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図7】この発明の第6の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図8】図7に示した回路における保護動作信号発生回路と保護動作時ハイサイドオフ信号生成トリガ信号発生回路の具体的な構成例を示す回路図。
【図9】図7に示した回路におけるハイサイド制御入力信号伝達可否判定回路、保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路、立ち下がりエッジ検出オフ信号発生回路、立ち上がりエッジ検出オン信号発生回路、及びローサイド制御入力信号伝達可否判定回路の具体的な構成例を示す回路図。
【図10】従来のゲートドライバ及び電力変換装置を示すブロック図。
【図11】図10に示したゲートドライバ及び電力変換装置の動作を説明するためのタイミングチャート。
【符号の説明】
1,1’…エッジ検出回路
2…オン信号発生回路
3…オフ信号発生回路
4,24,60,61,62…状態保持回路
5…出力素子
6,6’…保護動作時オフ信号発生回路
7,28…異常検出回路
8,29…保護動作信号発生回路
11,12,13,30…ゲートドライバ
20,31…電力変換装置
21,45,46,47…ハイサイド制御入力信号伝達可否判定回路
22,54,55,56…立ち下がりエッジ検出オフ信号発生回路
23,57,58,59…立ち上がりエッジ検出オン信号発生回路
25,63,64,65…ハイサイド出力素子
26,48,49,50…ローサイド制御入力信号伝達可否判定回路
27,66,67,68…ローサイド出力素子
28…異常検出回路
29,40…保護動作信号発生回路
32,44…保護動作時ハイサイドオフ信号生成トリガ信号発生回路
33,51,52,53…保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路
41…チップ温度検知回路
42…電源電圧検知回路
43…過電流検知回路
Claims (7)
- 制御入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、
このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジに応答して、パルス状のオン信号を生成するオン信号発生回路と、
上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第1のオフ信号を生成する第1のオフ信号発生回路と、
上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記オフ信号発生回路から第1のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、
保護動作信号に応答してパルス状の第2のオフ信号を生成し、前記状態保持回路に供給することにより、上記出力素子の駆動を停止させる第2のオフ信号発生回路とを具備し、
前記第2のオフ信号発生回路は、前記制御入力信号がオフレベルのときのみ、前記第2のオフ信号を発生させる
ことを特徴とするゲートドライバ。 - 異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生し、前記第2のオフ信号発生回路に供給する保護動作信号発生回路とを更に具備することを特徴とする請求項1に記載のゲートドライバ。
- 制御入力信号と保護動作信号が供給され、制御入力信号の立ち上がりエッジと立ち下がりエッジを検出し、上記保護動作信号により保護動作が指示されたときに動作が停止されるエッジ検出回路と、
このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジに応答して、パルス状のオン信号を生成するオン信号発生回路と、
上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第1のオフ信号を生成する第1のオフ信号発生回路と、
上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記第1のオフ信号発生回路から第1のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、
上記制御入力信号と上記保護動作信号に応答してパルス状の第2のオフ信号を生成し、上記状態保持回路に供給することにより上記出力素子の駆動を停止させ、上記制御入力信号で上記出力素子のオフが指示され、且つ上記保護動作信号で保護動作が指示されたときに上記第2のオフ信号を出力する第2のオフ信号発生回路と
を具備することを特徴とするゲートドライバ。 - 異常状態を検出する異常検出回路と、
この異常検出回路により異常が検出されたときに保護動作信号を発生する保護動作信号発生回路と、
ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ローサイドの制御入力信号と保護動作信号の状態からハイサイドの制御入力信号の伝達の可否を判断する第1の判定回路と、
ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ハイサイドの制御入力信号と保護動作信号の状態からローサイドの制御入力信号の伝達の可否を判断し、ローサイド出力素子を駆動する第2の判定回路と、
上記保護動作信号が入力され、保護動作信号の発生に同期してハイサイドオフ信号を生成するためのトリガ信号を生成するトリガ信号発生回路と、
このトリガ信号発生回路から出力されるトリガ信号及び上記第1の判定回路の出力信号が供給され、ハイサイド制御入力信号の状態から上記トリガ信号の伝達可否を判断する第3の判定回路と、
上記第1の判定回路及び上記第3の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち下がり及び上記トリガ信号の立ち下がりを検出し、パルス状のオフ信号を発生するオフ信号発生回路と、
上記第1の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち上がりを検出し、パルス状のオン信号を発生するオン信号発生回路と、
上記オン信号発生回路から出力されるオン信号に応答してハイサイド出力素子を駆動し、上記オフ信号発生回路からオフ信号が出力されるまで上記ハイサイド出力素子の駆動状態を保持する状態保持回路と
を具備することを特徴とするゲートドライバ。 - ゲートドライバと、このゲートドライバによって駆動される出力素子とを単一のチップ中に集積化してなり、
上記ゲートドライバは、
制御入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、
このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジにより、パルス状のオン信号を生成するオン信号発生回路と、
上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第1のオフ信号を生成する第1のオフ信号発生回路と、
上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記第1のオフ信号発生回路から第1のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、
保護動作信号に応答してパルス状の第2のオフ信号を生成し、前記状態保持回路に供給することにより、上記出力素子の駆動を停止させる第2のオフ信号発生回路とを具備し、
前記第2のオフ信号発生回路は、前記制御入力信号がオフレベルのときのみ、前記第2のオフ信号を発生させる
ことを特徴とする電力変換装置。 - 前記ゲートドライバは、異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生し、前記第2のオフ信号発生回路に供給する保護動作信号発生回路とを更に具備することを特徴とする請求項5に記載の電力変換装置。
- ゲートドライバと、このゲートドライバによって駆動されるハイサイド出力素子及びローサイド出力素子とを単一のチップ中に集積化してなり、
異常状態を検出する異常検出回路と、
この異常検出回路により異常が検出されたときに保護動作信号を発生する保護動作信号発生回路と、
ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ローサイドの制御入力信号と保護動作信号の状態からハイサイドの制御入力信号の伝達の可否を判断する第1の判定回路と、
ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ハイサイドの制御入力信号と保護動作信号の状態からローサイドの制御入力信号の伝達の可否を判断し、ローサイド出力素子を駆動する第2の判定回路と、
上記保護動作信号が入力され、保護動作信号の発生に同期してパルス状のハイサイドオフ信号を生成するためのトリガ信号を生成するトリガ信号発生回路と、
このトリガ信号発生回路から出力されるトリガ信号及び上記第1の判定回路の出力信号が供給され、ハイサイド制御入力信号の状態から上記トリガ信号の伝達可否を判断する第3の判定回路と、
上記第1の判定回路及び上記第2の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち下がり及び上記トリガ信号の立ち下がりを検出し、パルス状のオフ信号を発生するオフ信号発生回路と、
上記第1の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち上がりを検出し、パルス状のオン信号を発生するオン信号発生回路と、
上記オン信号発生回路から出力されるオン信号に応答してハイサイド出力素子を駆動し、上記オフ信号発生回路からオフ信号が出力されるまで上記ハイサイド出力素子の駆動状態を保持する状態保持回路と
を具備することを特徴とする電力変換装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000078882A JP3863337B2 (ja) | 2000-03-21 | 2000-03-21 | ゲートドライバ及び電力変換装置 |
US09/811,448 US6518791B2 (en) | 2000-03-21 | 2001-03-20 | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
EP01106417A EP1137183B1 (en) | 2000-03-21 | 2001-03-21 | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
DE60139654T DE60139654D1 (de) | 2000-03-21 | 2001-03-21 | Gatetreiber zur Steuerung eines Schaltelements und Leistungskonverter in welchem der Gatetreiber und ein Ausgangselement in einem Chip integriert sind |
EP08161063A EP2001131A3 (en) | 2000-03-21 | 2001-03-21 | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000078882A JP3863337B2 (ja) | 2000-03-21 | 2000-03-21 | ゲートドライバ及び電力変換装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001268889A JP2001268889A (ja) | 2001-09-28 |
JP2001268889A5 JP2001268889A5 (ja) | 2005-07-21 |
JP3863337B2 true JP3863337B2 (ja) | 2006-12-27 |
Family
ID=18596225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000078882A Expired - Fee Related JP3863337B2 (ja) | 2000-03-21 | 2000-03-21 | ゲートドライバ及び電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3863337B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4157010B2 (ja) | 2003-10-27 | 2008-09-24 | 三菱電機株式会社 | 駆動回路及び半導体装置 |
JP2008289257A (ja) * | 2007-05-16 | 2008-11-27 | Fuji Electric Device Technology Co Ltd | 絶縁トランスを用いた信号伝送回路および電力変換装置 |
WO2016072180A1 (ja) * | 2014-11-06 | 2016-05-12 | 富士電機株式会社 | 半導体素子の駆動装置 |
-
2000
- 2000-03-21 JP JP2000078882A patent/JP3863337B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001268889A (ja) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3678208B2 (ja) | 負荷駆動用半導体装置 | |
JP5533799B2 (ja) | 車載用電子制御装置 | |
JP6762419B2 (ja) | 負荷駆動装置 | |
JP2008022152A (ja) | 電力供給制御装置 | |
JP7095388B2 (ja) | トーテムポール回路用駆動装置 | |
US5138516A (en) | Fault sensing and driving system for output driver device | |
JP4882710B2 (ja) | 負荷駆動装置の故障検出装置および負荷駆動用ic | |
KR100469311B1 (ko) | 전력변환장치 | |
JP2006295326A (ja) | 保護機能付きスイッチング回路および保護回路 | |
JP3863337B2 (ja) | ゲートドライバ及び電力変換装置 | |
JP2001168286A (ja) | 過熱保護機能付き半導体装置の制御回路 | |
EP1137183B1 (en) | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip | |
KR970005570B1 (ko) | 데이타 출력버퍼 | |
JP6852778B2 (ja) | 負荷駆動回路 | |
JP2000114039A (ja) | リニアソレノイド故障検出装置 | |
JP3362027B2 (ja) | Usb装置 | |
JP4302454B2 (ja) | 自励発振式負荷駆動装置および負荷制御回路 | |
JP3911268B2 (ja) | レベルシフト回路 | |
JP3721059B2 (ja) | ゲートドライバ | |
JPH08322288A (ja) | モータ駆動回路 | |
US6232807B1 (en) | Pulse generating circuit | |
JP7225601B2 (ja) | トーテムポール回路用駆動装置 | |
US20230073943A1 (en) | Motor drive device | |
JPH1127845A (ja) | 過電流防止回路 | |
JP4099703B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |