JP7119681B2 - 信号伝達装置及び駆動装置 - Google Patents

Description

本発明は、信号伝達装置、及び、その信号伝達装置を用いた半導体スイッチング素子の駆動装置に関する。

例えば、特許文献１には、直列に接続されたハイサイド及びローサイドのパワーデバイスをそれぞれ駆動するハイサイド駆動回路及びローサイド駆動回路を備えたパワー用半導体装置が記載されている。

ハイサイド駆動回路は、外部のマイクロコンピュータなどからのハイサイド入力信号（ＰＷＭ信号）に応じて、パルス状のオン信号とオフ信号を発生させるパルス発生回路を有している。このパルス発生回路からの２つの出力信号（オン信号とオフ信号）が、レベルシフトトランジスタのゲートにそれぞれ入力される。レベルシフトトランジスタのドレイン端子は、それぞれ、高電圧が印加されるとともに、インバータを介してフリップフロップ回路のセット入力端子と、リセット入力端子とに接続される。フリップフロップ回路の出力端はハイサイド駆動素子であるＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの各ゲート端子に接続される。そして、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタのドレイン端子は、ハイサイドのパワーデバイスのゲート端子に接続される。

特開２００７－６０４８号公報

ここで、大電流の通電を可能とすることや、スイッチング損失を低減することなどを目的として、パワーデバイスとしての半導体スイッチング素子を並列接続することが考えられている。並列接続された複数の半導体スイッチング素子は、例えば、通電する電流の大きさに応じて、同時にオンされたり、いずれかの半導体スイッチング素子のみがオンされたりすることがある。

そこで、複数の半導体スイッチング素子を任意に駆動可能とするため、それぞれの半導体スイッチング素子に対して、特許文献１に記載されるような駆動回路を個別に設けたとすると、回路構成部品が増加して、コストアップを招くという問題がある。特に、この問題は、異なる電源電圧で動作する回路ブロック間において、セットパルス及びリセットパルス（特許文献１のパルス発生回路から出力されるオン信号とオフ信号）を用いて信号伝達を行う回路構成において顕著となる。

本願発明は、上述した点に鑑みてなされたものであり、ＨｉレベルとＬｏレベルとに変化する第１信号を、セットパルスとリセットパルスを用いて伝達する回路構成において、回路構成部品の増加を抑制しつつ、他の種類の信号も伝達することを可能とする信号伝達装置を提供することを第１の目的とする。さらに、その信号伝達装置を用いた半導体スイッチング素子の駆動装置を提供することを第２の目的とする。

上記第１の目的を達成するために、本発明による信号伝達装置は、
ＨｉレベルとＬｏレベルとの間で変化する第１信号に応じて、第１信号がＬｏレベルからＨｉレベルに変化すると、セットパルス信号を生成して第１出力端子から出力し、第１信号がＨｉレベルからＬｏレベルに変化すると、リセットパルス信号を生成して第２出力端子から出力するパルス生成出力回路（１０）と、
セットパルス信号が第１入力端子に入力されると、出力端子から第１信号のＨｉレベルに対応するレベルの出力信号を出力する状態に設定され、リセットパルス信号が第２入力端子に入力されると、出力端子から第１信号のＬｏレベルに対応するレベルの出力信号を出力する状態に設定される出力回路（１６）と、を備え、
パルス生成出力回路は、第１信号のレベルの切り替わり時にセットパルス信号又はリセットパルス信号を出力した後、所定の時間を隔てて、少なくとも１個の後続パルス信号を生成して出力するものであり、
パルス生成出力回路は、複数の状態に変化する第２信号に応じて、セットパルス信号又はリセットパルス信号の出力開始から後続パルス信号を出力するまでの所定の時間を変化させ、
さらに、
出力回路の第１入力端子にセットパルス信号が入力されてから後続パルス信号が入力されるまでの時間、もしくは、出力回路の第２入力端子にリセットパルス信号が入力されてから後続パルス信号が入力されるまでの時間に基づき、第２信号の状態を判定する判定回路（１８）を備えることを特徴とする。

このように、本発明による信号伝達装置では、出力回路（１６）は、セットパルス信号が第１入力端子に入力されると、第１信号のＨｉレベルに対応するレベルの出力信号を出力する状態に設定され、リセットパルス信号が第２入力端子に入力されると、第１信号のＬｏレベルに対応するレベルの出力信号を出力する状態に設定される。すなわち、第１信号は、第１信号のレベル変化に応じてセットパルス信号又はリセットパルス信号を出力するパルス生成出力回路（１０）を介して出力回路（１６）に伝達され、出力回路（１６）は、第１信号のレベルに応じた出力信号を出力する。

さらに、本発明による信号伝達装置では、パルス生成出力回路（１０）は、第１信号のレベルの切り替わり時にセットパルス信号又はリセットパルス信号を出力するだけでなく、その後、所定の時間を隔てて、少なくとも１個の後続パルス信号を生成して出力するように構成される。そして、パルス生成出力回路（１０）は、複数の状態に変化する第２信号に応じて、セットパルス信号又はリセットパルス信号の出力開始から後続パルス信号を出力するまでの所定の時間を変化させる。従って、判定回路（１８）において、出力回路（１６）の第１入力端子にセットパルス信号が入力されてから後続パルス信号が入力されるまでの時間、もしくは、出力回路の第２入力端子にリセットパルス信号が入力されてから後続パルス信号が入力されるまでの時間に基づき、第２信号の状態を判定することが可能となる。これにより、第２信号も、パルス生成出力回路（１０）を介して判定回路（１８）に伝達することができる。

従って、本発明による信号伝達装置によれば、回路構成部品の増加を抑制しつつ、パルス生成回路（１０）を介して、第１信号と第２信号との複数の信号を伝達することが可能となる。

また、上記第２の目的を達成するために、本発明による駆動装置は、並列に接続された複数の半導体スイッチング素子（２４ａ、２４ｂ）を駆動するためのものであって、
ＨｉレベルとＬｏレベルとの間で変化するＰＷＭ信号に応じて、ＰＷＭ信号がＬｏレベルからＨｉレベルに変化すると、セットパルス信号を生成して第１出力端子から出力し、ＰＷＭ信号がＨｉレベルからＬｏレベルに変化すると、リセットパルス信号を生成して第２出力端子から出力するパルス生成出力回路（１０）と、
セットパルス信号が第１入力端子に入力されると、出力端子からＰＷＭ信号のＨｉレベルに対応するレベルの出力信号を出力する状態に設定され、リセットパルス信号が第２入力端子に入力されると、出力端子からＰＷＭ信号のＬｏレベルに対応するレベルの出力信号を出力する状態に設定される出力回路（１６）と、を備え、
複数の半導体スイッチングの各々に対応して設けられ、出力回路から出力される出力信号に従って、対応する半導体スイッチング素子を駆動する駆動信号を出力する複数の駆動回路（２２ａ、２２ｂ）と、
複数の駆動回路の中で、出力回路から出力される出力信号を供給する駆動回路を切り替える切替回路（２０）と、を備え、
パルス生成出力回路は、ＰＷＭ信号のレベルの切り替わり時にセットパルス信号又はリセットパルス信号を出力した後、所定の時間を隔てて、少なくとも１個の後続パルス信号を生成して出力するものであり、
パルス生成出力回路は、複数の半導体スイッチング素子の中で駆動すべき半導体スイッチング素子に対応して複数の状態に変化するセレクタ信号に応じて、セットパルス信号又はリセットパルス信号の出力開始から後続パルス信号を出力するまでの所定の時間を変化させ、
さらに、
出力回路の第１入力端子にセットパルス信号が入力されてから後続パルス信号が入力されるまでの時間、もしくは、出力回路の第２入力端子にリセットパルス信号が入力されてから後続パルス信号が入力されるまでの時間に基づき、セレクタ信号の状態を判定し、その判定結果に応じて、駆動すべき半導体スイッチング素子の駆動回路に出力信号が供給されるように、切替回路を切り替える判定回路（１８）を備えることを特徴とする。

本発明の駆動装置は、上述した信号伝達装置を利用するものであり、ＰＷＭ信号を出力回路（１６）に伝達するとともに、セレクタ信号を判定回路（１８）に伝達することができる。そして、判定回路（１８）は、セレクタ信号の状態に応じて、駆動すべき半導体スイッチング素子（２４ａ、２４ｂ）の駆動回路（２２ａ、２２ｂ）に出力信号が供給されるように、切替回路（２０）を切り替える。従って、任意の半導体スイッチング素子（２４ａ、２４ｂ）の駆動回路（２２ａ、２２ｂ）に出力信号を供給可能としつつ、複数のスイッチング素子（２４ａ、２４ｂ）の駆動回路（２２ａ、２２ｂ）へ出力信号を出力するための回路構成を共通化することができ、回路構成部品の増加を抑制することが可能となる。

上記括弧内の参照番号は、本開示の理解を容易にすべく、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、なんら発明の範囲を制限することを意図したものではない。

また、上述した特徴以外の、特許請求の範囲の各請求項に記載した技術的特徴に関しては、後述する実施形態の説明及び添付図面から明らかになる。

実施形態による、信号伝達装置を含む駆動装置の構成を示す構成図である。 駆動装置の各部の信号波形を示すタイミングチャートである。 パルス生成出力回路及び位相指示回路の具体的な回路構成の一例を示す構成図である。 （ａ）は立上りエッジ検出回路及び立下りエッジ検出回路の動作を説明するための波形図であり、（ｂ）は第１及び第２連続パルス発生器の動作を説明するための波形図である。 変形例による駆動装置の構成を示す構成図である。 図５の駆動装置の各部の信号波形を示すタイミングチャートである。

以下、本発明の好ましい実施形態について、図面を参照しつつ説明する。図１は、並列に接続された２個の半導体スイッチング素子２４ａ、２４ｂのいずれか一方を選択的に駆動する駆動装置１の構成を示している。また、図２のタイミングチャートは、図１のように構成された駆動装置１の各部の信号波形を示している。

２個の半導体スイッチング素子２４ａ、２４ｂは、例えば、モータなどの誘導性負荷を駆動するためのハイサイドパワーデバイスとして用いられる。２個の半導体スイッチング素子２４ａ、２４ｂとしては、高耐圧のＩＧＢＴやＳｉＣＭＯＳＦＥＴなどを用いることが好ましい。具体的には、例えば、２個の半導体スイッチング素子２４ａ、２４ｂとして、同じ特性もしくは異なる特性を持つＩＧＢＴもしくはＳｉＣＭＯＳＦＥＴを用いたり、一方の素子をＩＧＢＴとし、他方の素子をＳｉＣＭＯＳＦＥＴとしたりしてもよい。

駆動装置１は、図１に示すように、パルス生成出力回路１０、位相指示回路１２、レベルシフト回路１４ａ、１４ｂ、ＲＳフリップフロップ回路１６、位相判定回路１８、切替回路２０、及び駆動回路２２ａ、２２ｂを備えている。そして、駆動装置１において、図示しない外部のマイクロコンピュータなどから、２個の半導体スイッチング素子２４ａ、２４ｂのどちらを駆動対象とするかを示すセレクタ信号（第２信号に相当）が位相指示回路１２に入力される。また、駆動対象とする半導体スイッチング素子２４ａ、２４ｂをＰＷＭ駆動するためのＰＷＭ信号（第１信号に相当）がパルス生成出力回路に入力される。なお、位相指示回路１２は、パルス生成出力回路１０に内蔵されてもよい。この場合、セレクタ信号及びＰＷＭ信号とも、パルス生成出力回路１０に入力されることになる。

図１に示す例では、ＰＷＭ信号は、パルス生成出力回路１０に入力される。パルス生成出力回路１０は、図２に示すように、入力されたＰＷＭ信号がＬｏレベルからＨｉレベルに変化する立上り時に、セットパルス信号を生成して、第１出力端子からレベルシフト回路１４ａに出力する。また、パルス生成出力回路１０は、図２に示すように、ＰＷＭ信号がＨｉレベルからＬｏレベルに変化する立下り時に、リセットパルス信号を生成して、第２出力端子からレベルシフト回路１４ｂへ出力する。

さらに、パルス生成出力回路１０は、図２に示すように、ＰＷＭ信号のレベルの切り替わり時に、セットパルス信号又はリセットパルス信号を出力した後、所定の時間を隔てて、セットパルス信号の後続パルス信号又はリセットパルス信号の後続パルス信号を生成して出力するように構成されている。セットパルス信号の後続パルス信号及びリセットパルス信号の後続信号とも、図２に示すように、ＰＷＭ信号のレベルが反転するまで、周期Ｔで繰り返し出力される。

なお、パルス生成出力回路１０は、図２に示すように、セットパルス信号及びリセットパルス信号として、最初の後続パルス信号が出力されるまでの時間内に、複数回（例えば、７回）出力するように構成されている。このようにセットパルス信号及びリセットパルス信号を複数回出力する理由は、セットパルス信号及びリセットパルス信号によって、ＲＳフリップフロップ回路１６の状態を確実に変化させるためである。

セレクタ信号は、外部マイクロコンピュータが駆動すべき半導体スイッチング素子２４ａ、２４ｂを駆動装置１へ指示するものである。セレクタ信号は、例えば、駆動すべき半導体スイッチング素子２４ａ、２４ｂとして、半導体スイッチング素子２４ａを指示する場合、Ｌｏレベルとなり、半導体スイッチング素子２４ｂを指示する場合、Ｈｉレベルとなる。図１に示す例では、セレクタ信号は、位相指示回路１２に入力される。位相指示回路１２は、セレクタ信号の状態（レベル）に応じて、パルス生成出力回路１０に対して、セットパルス信号又はリセットパルス信号の出力開始から最初の後続パルス信号を出力するまでの位相（時間間隔）を指示する位相指示信号を出力する。

例えば、図２に示す例では、セレクタ信号がＬｏレベルのとき、位相指示回路１２は、パルス生成出力回路１０に対して、セットパルス信号の出力開始から最初の後続パルス信号を出力するまでの位相及びリセットパルス信号の出力開始から最初の後続パルス信号を出力するまでの位相を、後続パルス信号の周期Ｔの半周期に相当する位相とするように指示する位相指示信号を出力する。一方、セレクタ信号がＨｉレベルのとき、位相指示回路１２は、パルス生成出力回路１０に対して、セットパルス信号の出力開始から最初の後続パルス信号を出力するまでの位相及びリセットパルス信号の出力開始から最初の後続パルス信号を出力するまでの位相を、後続パルス信号の周期Ｔに相当する位相とするように指示する位相指示信号を出力する。

パルス生成出力回路１０は、位相指示回路１２からの位相指示信号に応じて、セットパルス信号の出力開始から最初の後続パルス信号を出力するまでの位相（時間間隔）及びリセットパルス信号の出力開始から最初の後続パルス信号を出力するまでの位相を変化させるように構成されている。この結果、パルス生成出力回路１０が出力するセットパルス信号と最初の後続パルス信号との時間間隔及びリセットパルス信号と最初の後続パルス信号との時間間隔は、セレクタ信号のレベルに応じて変化することになる。

パルス生成出力回路１０及び位相指示回路１２の具体的な回路構成の一例を図３に示す。以下に、図３を用いて、パルス生成出力回路１０及び位相指示回路１２の回路構成及び動作について説明する。

図３に示すように、パルス生成出力回路１０は、それぞれ、ＰＷＭ信号が入力される立上りエッジ検出回路３０及び立下りエッジ検出回路３１を有する。立上りエッジ検出回路３０は、図４（ａ）に示すように、ＰＷＭ信号の立上りエッジを検出して、セットパルス信号を出力する。立下りエッジ検出回路３１は、図４（ａ）に示すように、ＰＷＭ信号の立下りエッジを検出して、リセットパルス信号を出力する。セットパルス信号は、ＯＲ回路３２を介してレベルシフト回路１４ａに出力され、リセットパルス信号は、ＯＲ回路３３を介してレベルシフト回路１４ｂに出力される。ＯＲ回路３２がパルス生成出力回路１０の第１出力端子としての役割を有し、ＯＲ回路３３が第２出力端子としての役割を有する。

立上りエッジ検出回路３０から出力されるセットパルス信号及び立下りエッジ検出回路３１から出力されるリセットパルス信号は、ＯＲ回路３４にも入力される。このため、ＯＲ回路３４は、セットパルス信号が入力されるか、もしくはリセットパルス信号が入力されると、パルス信号を出力する。ＯＲ回路３４から出力されるパルス信号は、位相指示回路１２のＡＮＤ回路３５の一方の入力端子及びＡＮＤ回路３６の一方の入力端子に入力される。ＡＮＤ回路３５の他方の入力端子には、セレクタ信号が入力される。ＡＮＤ回路３６の他方の入力端子は反転入力端子３６ａとなっており、その反転入力端子３６ａにもセレクタ信号が入力される。従って、セレクタ信号がＨｉレベルのとき、ＡＮＤ回路３５が、ＯＲ回路３４が出力したパルス信号を通過させることが可能な状態となる。一方、セレクタ信号がＬｏレベルのときには、ＡＮＤ回路３６が、ＯＲ回路３４が出力したパルス信号を通過させることが可能な状態となる。

ＡＮＤ回路３５がＯＲ回路３４から出力されたパルス信号を通過させた場合、そのパルス信号は、Ｔディレイ回路３７に入力される。Ｔディレイ回路３７は、パルス信号が入力されてから、周期Ｔに相当する時間が経過したときに、遅延パルス信号を出力する。一方、ＡＮＤ回路３６がパルス信号を通過させた場合、そのパルス信号は、Ｔ／２ディレイ回路３８に入力される。Ｔ／２ディレイ回路３８は、パルス信号が入力されてから、周期Ｔの１／２に相当する時間（すなわち、半周期Ｔ／２に相当する時間）が経過したときに、遅延パルス信号を出力する。Ｔディレイ回路３７が出力する遅延パルス信号と、Ｔ／２ディレイ回路３８が出力する遅延パルス信号とが、位相指示信号に相当する。

Ｔディレイ回路３７から出力される遅延パルス信号及びＴ／２ディレイ回路３８から出力される遅延パルス信号は、ＯＲ回路３９に入力される。従って、ＯＲ回路３９は、Ｔディレイ回路３７とＴ／２ディレイ回路３８とのいずれかが遅延パルス信号を出力したとき、その遅延パルス信号を出力する。ＯＲ回路３９から出力される遅延パルス信号は、ＡＮＤ回路４０の一方の入力端子及びＡＮＤ回路４１の一方の入力端子に入力される。ＡＮＤ回路４０の他方の入力端子には、ＰＷＭ信号が入力される。ＡＮＤ回路４１の他方の入力端子は反転入力端子４１ａとなっており、その反転入力端子４１ａにもＰＷＭ信号が入力される。従って、ＰＷＭ信号がＨｉレベルのとき、ＡＮＤ回路４０が、ＯＲ回路３９が出力した遅延パルス信号を通過させることが可能な状態となる。一方、ＰＷＭセレクタ信号がＬｏレベルのときには、ＡＮＤ回路４１が、ＯＲ回路３９が出力した遅延パルス信号を通過させることが可能な状態となる。

ＡＮＤ回路４０が出力する遅延パルス信号は、第１フリップフロップ回路４２のセット入力端子Ｓに入力される。一方、ＡＮＤ回路４１が出力する遅延パルス信号は、第２フリップフロップ回路４３のセット入力端子Ｓに入力される。第１フリップフロップ回路４２及び第２フリップフロップ回路４３は、セット入力端子Ｓに遅延パルス信号が入力されると、出力端子ＱからＨｉレベルの出力信号を出力する。また、第１フリップフロップ回路４２及び第２フリップフロップ回路４３は、リセット入力端子Ｒにパルス信号が入力されると、出力端子ＱからＬｏレベルの出力信号を出力する。第１フリップフロップ回路４２のリセット入力端子Ｒには、立下りエッジ検出回路３１の出力が入力され、第２フリップフロップ回路４３のリセット入力端子Ｒには、立上りエッジ検出回路３０の出力が入力される。

第１フリップフロップ回路４２の出力端子Ｑには第１連続パルス発生器４４が接続され、第２フリップフロップ回路４３の出力端子Ｑには第２連続パルス発生器４５が接続される。第１及び第２連続パルス発生器４４、４５は、図４（ｂ）に示すように、前段の第１及び第２フリップフロップ回路４２、４３の出力端子ＱからＨｉレベルの出力信号が入力されている間、周期Ｔの間隔でパルス信号を連続して発生させる。そして、第１及び第２連続パルス発生器４４、４５は、第１及び第２フリップフロップ回路４２、４３の出力端子Ｑからの出力信号がＬｏレベルになると、パルス信号の発生を停止する。第１連続パルス発生器４４の出力は、ＯＲ回路３２に入力され、ＯＲ回路３２からセットパルス信号の後続パルスとして出力される。第２連続パルス発生器４５の出力は、ＯＲ回路３３に入力され、ＯＲ回路３３からリセットパルス信号の後続パルス信号として出力される。

パルス生成出力回路１０及び位相指示回路１２が、以上のように構成されることにより、立上りエッジ検出回路３０が、ＰＷＭ信号の立上りエッジを検出して、セットパルス信号を出力した場合、その後、ＰＷＭ信号がＨｉレベルとなっている間、第１連続パルス発生器４４から周期Ｔで連続的にパルス信号が発生される。この連続的なパルス信号は、セットパルス信号の後続パルス信号として、ＯＲ回路３２からレベルシフト回路１４ａに出力される。セットパルス信号が出力されてから最初の後続パルス信号が出力されるまでの位相は、位相指示回路１２からの遅延パルス信号（位相指示信号）に応じて変化し、周期Ｔと半周期Ｔ／２とのいずれかになる。そして、ＰＷＭ信号に立下りエッジが発生して、立下りエッジ検出回路３１がリセットパルス信号を出力すると、第１フリップフロップ回路４２がリセットされる。このため、第１フリップフロップ回路４２から第１連続パルス発生器４４にＬｏレベルの信号が入力され、第１連続パルス発生器４４からのパルス信号は停止する。

また、ＰＷＭ信号に立下りエッジが発生して、立下りエッジ検出回路３１がリセットパルス信号を出力した場合には、その後、ＰＷＭ信号がＬｏレベルとなっている間、第２連続パルス発生器４５から周期Ｔで連続的にパルス信号が発生される。この連続的なパルス信号は、リセットパルス信号の後続パルス信号として、ＯＲ回路３３からレベルシフト回路１４ｂに出力される。リセットパルス信号が出力されてから最初の後続パルス信号が出力されるまでの位相は、位相指示回路１２からの遅延パルス信号に応じて変化する。そして、ＰＷＭ信号に立上りエッジが発生して、立上りエッジ検出回路３０がセットパルス信号を出力すると、第２フリップフロップ回路４３がリセットされる。このため、第２フリップフロップ回路４３から第２連続パルス発生器４５にＬｏレベルの信号が入力され、第２連続パルス発生器４５からのパルス信号は停止する。

このようにして、位相指示回路１２は、セレクタ信号のレベルに応じた位相指示信号としての遅延パルス信号を出力することができる。パルス生成出力回路１０は、位相指示回路１２からの遅延パルス信号を利用して、セットパルス信号の出力開始から最初の後続パルス信号を出力するまでの位相及びリセットパルス信号の出力開始から最初の後続パルス信号を出力するまでの位相を、周期Ｔと半周期Ｔ／２との間で変化させることができる。つまり、セレクタ信号がＨｉレベルであるときには、パルス生成出力回路１０は、セットパルス信号と最初の後続パルス信号との位相及びリセットパルス信号と最初の後続パルス信号との位相を、周期Ｔに相当する位相とし、セレクタ信号がＬｏレベルであるときには、パルス生成出力回路１０は、セットパルス信号と最初の後続パルス信号との位相及びリセットパルス信号と最初の後続パルス信号との位相を、半周期Ｔ／２に相当する位相とすることができる。

再び、図１及び図２を参照して、駆動装置１の他の回路について説明する。

レベルシフト回路１４ａ、１４ｂは、異なる電源電圧で動作する回路ブロック間において、セットパルス信号、リセットパルス信号、及びそれらの後続パルス信号を伝達するためのものである。すなわち、パルス生成出力回路１０及び位相指示回路１２は、相対的に低い電源電圧で動作する回路ブロックに属し、ＲＳフリップフロップ回路１６、位相判定回路１８、切替回路２０、及び駆動回路２２ａ、２２ｂは、相対的に高い電源電圧で動作する回路ブロックに属する。

レベルシフト回路１４ａ、１４ｂは、それぞれ、レベルシフトトランジスタやインバータなどを備えている。パルス生成出力回路１０からのセットパルス信号、リセットパルス信号、及びそれらの後続パルス信号は、各レベルシフト回路１４ａ、１４ｂのレベルシフトトランジスタのゲート端子に入力される。各レベルシフト回路１４ａ、１４ｂのレベルシフトトランジスタのドレイン端子は、それぞれ、高電圧が印加されるとともに、インバータを介して、出力回路としてのＲＳフリップフロップ回路１６のセット入力端子Ｓ（第１入力端子）と、リセット入力端子Ｒ（第２入力端子）とに接続されている。

従って、セットパルス信号によってレベルシフト回路１４ａのレベルシフトトランジスタが導通したとき、ＲＳフリップフロップ回路１６のセット入力端子Ｓにパルス状のセット信号が入力される。それにより、ＲＳフリップフロップ回路１６は、図２に示すように、出力端子ＱからＰＷＭ信号のＨｉレベルに対応したレベル（図２ではＨｉレベル）の出力信号を出力する状態に設定される。なお、パルス生成出力回路１０は、セットパルス信号を出力した後、後続パルス信号を出力するので、ＲＳフリップフロップ回路１６のセット入力端子Ｓには、後続パルス信号によるパルス状のセット信号も入力される。しかし、ＲＳフリップフロップ回路１６は、すでに、セットパルス信号によるセット信号によってＨｉレベルの出力信号を出力する状態に設定されているので、後続パルス信号によるセット信号は、ＲＳフリップフロップ回路１６の状態に影響を及ぼすことはない。ただし、なんらかの誤作動により、ＲＳフリップフロップ回路１６が、セットパルス信号によるセット信号によってＨｉレベルの出力信号を出力する状態に設定されなかった場合には、後続パルスによるセット信号によって、Ｈｉレベルの出力信号を出力する状態に設定されることもありえる。

一方、リセットパルス信号によってレベルシフト回路１４ｂのレベルシフトトランジスタが導通したとき、ＲＳフリップフロップ回路１６のリセット入力端子Ｒにパルス状のリセット信号が入力される。それにより、ＲＳフリップフロップ回路１６は、図２に示すように、出力端子ＱからＰＷＭ信号のＬｏレベルに対応したレベル（図２ではＬｏレベル）の出力信号を出力する状態に設定される。なお、セットパルス信号の後続パルス信号の場合と同様に、リセットパルス信号の後続パルス信号によるリセット信号も、ＲＳフリップフロップ回路１６のリセット入力端子Ｒに入力される。しかし、ＲＳフリップフロップ回路１６は、すでに、リセットパルス信号によるリセット信号によってＬｏレベルの出力信号を出力する状態に設定されているので、後続パルス信号によるリセット信号は、ＲＳフリップフロップ回路１６の状態に影響を及ぼすことはない。ただし、ＲＳフリップフロップ回路１６が、リセットパルス信号によるリセット信号によってＬｏレベルの出力信号を出力する状態に設定されなかった場合には、後続パルスによるセット信号によって、Ｌｏレベルの出力信号を出力する状態に設定されることもありえる。

このようにして、ＲＳフリップフロップ回路１６は、駆動装置１に入力されるＰＷＭ信号の変化にほぼ同期して変化する出力信号を出力する。なお、駆動装置１に入力されるＰＷＭ信号のレベルと、ＲＳフリップフロップ回路１６が出力する出力信号のレベルとは、上述したように一致していてもよいし、反転していてもよい。

位相判定回路１８は、図１に示すように、レベルシフト回路１４ａからＲＳフリップフロップ回路１６のセット入力端子Ｓに入力される信号と、レベルシフト回路１４ｂからＲＳフリップフロップ回路１６のリセット入力端子Ｒに入力される信号とを入力する。位相判定回路１８は、セットパルス信号及びその後続パルス信号が入力されると、セットパルス信号の出力開始から最初の後続パルス信号が出力されるまでの位相が、後続パルス信号の周期Ｔに相当するか、それとも半周期Ｔ／２に相当するかを判定する。また、位相判定回路１８は、リセットパルス信号及びその後続パルス信号が入力されると、リセットパルス信号の出力開始から最初の後続パルス信号が出力されるまでの位相が、後続パルス信号の周期Ｔに相当するか、それとも半周期Ｔ／２に相当するかを判定する。そして、位相判定回路１８は、その判定結果に応じて、駆動すべき半導体スイッチング素子２４ａ、２４ｂの駆動回路２２ａ、２２ｂに、ＲＳフリップフロップ回路１６の出力信号が供給されるように、切替回路２０を切り替えるための切替信号を出力する。なお、位相判定回路１８は、判定結果を保持するラッチ回路を内蔵している。そして、セットパルス信号が入力されたとき、及びリセットパルス信号が入力されたとき、ラッチ回路に保持されている判定結果に応じた切替信号を切替回路２０に出力する。

例えば、図１及び図２に示す例では、位相判定回路１８は、セットパルス信号の出力開始から最初の後続パルス信号が出力されるまでの位相又はリセットパルス信号の出力開始から最初の後続パルス信号が出力されるまでの位相が、後続パルス信号の周期Ｔに相当すると判定した場合、次に、リセットパルス信号又はセットパルス信号が入力されたタイミングで、ＲＳフリップフロップ回路１６の出力信号が駆動回路２２ｂに供給されるように、切替回路２０を切り替える切替信号を出力する。これにより、半導体スイッチング素子２４ｂが、ＲＳフリップフロップ回路１６の出力信号に応じて、ＰＷＭ駆動される。逆に、位相判定回路１８は、セットパルス信号の出力開始から最初の後続パルス信号が出力されるまでの位相又はリセットパルス信号の出力開始から最初の後続パルス信号が出力されるまでの位相が、後続パルス信号の周期Ｔの半周期Ｔ／２に相当すると判定した場合、ＲＳフリップフロップ回路１６の出力信号が駆動回路２２ａに供給されるように、切替回路２０を切り替える切替信号を出力する。これにより、半導体スイッチング素子２４ａが、ＲＳフリップフロップ回路１６の出力信号に応じて、ＰＷＭ駆動される。

切替回路２０は、位相判定回路１８からの切替信号に応じて、ＲＳフリップフロップ回路１６の出力信号の供給先を、駆動回路２２ａと駆動回路２２ｂとのいずれかに切り替えるものである。

駆動回路２２ａは、例えば、駆動素子として、電源の高電位側と半導体スイッチング素子２４ａのゲート端子との間に配置されたＰＭＯＳトランジスタと、半導体スイッチング素子２４ａのゲート端子と電源の低電位側との間に配置されたＮＭＯＳトランジスタとを備える。ＲＳフリップフロップ回路１６から切替回路２０を介して駆動回路２２ａにＨｉレベルの出力信号が出力されると、ＰＭＯＳトランジスタがオンし、ＮＭＯＳトランジスタがオフする。すると、半導体スイッチング素子２４ａのゲート端子に高電位が印加され、半導体スイッチング素子２４ａはオンする。一方、ＲＳフリップフロップ回路１６がＬｏレベルの出力信号を出力すると、ＰＭＯＳトランジスタがオフし、ＮＭＯＳトランジスタがオンする。すると、半導体スイッチング素子２４ａのゲート端子は低電位に接続され、半導体スイッチング素子２４ａはオフする。このようにして、半導体スイッチング素子２４ａは、ＲＳフリップフロップ回路１６が出力する出力信号によりＰＷＭ駆動される。

駆動回路２２ｂも、駆動回路２２ａと同様に構成される。そのため、位相判定回路１８が、ＲＳフリップフロップ回路１６の出力信号の供給先を駆動回路２２ｂに切り換えた場合には、半導体スイッチング素子２４ｂが、その出力信号によりＰＷＭ駆動される。

本実施形態による駆動装置１の技術的特徴について以下に説明する。

まず、本実施形態による駆動装置１では、ＲＳフリップフロップ回路１６は、セットパルス信号がセット入力端子Ｓに入力されると、ＰＷＭ信号のＨｉレベルに対応するレベルの出力信号を出力する状態に設定され、リセットパルス信号がリセット入力端子Ｒに入力されると、ＰＷＭ信号のＬｏレベルに対応するレベルの出力信号を出力する状態に設定される。すなわち、駆動装置１に入力されるＰＷＭ信号は、パルス生成出力回路１０及びレベルシフト回路１４ａ、１４ｂを介してＲＳフリップフロップ回路１６に伝達され、ＲＳフリップフロップ回路１６は、ＰＷＭ信号のレベル変化にほぼ同期して変化する、ＰＷＭ信号のレベルに対応するレベルを有する出力信号を出力する。

さらに、本実施形態による駆動装置１では、パルス生成出力回路１０は、ＰＷＭ信号のレベルの切り替わり時にセットパルス信号又はリセットパルス信号を出力するだけでなく、その後、所定の時間を隔てて、後続パルス信号を生成して出力するように構成される。その際、パルス生成出力回路１０は、ＨｉレベルとＬｏレベルの複数の状態に変化するセレクト信号に応じて、セットパルス信号又はリセットパルス信号の出力開始から後続パルス信号を出力するまでの所定の時間を変化させる。

具体的には、上述した実施形態では、セレクタ信号がＨｉレベルのとき、パルス生成出力回路１０は、セットパルス信号の出力開始及びリセットパルス信号の出力開始から、後続パルス信号の周期Ｔに相当する時間が経過したときに、最初の後続パルス信号を出力する。また、セレクタ信号がＬｏレベルのとき、パルス生成出力回路１０は、セットパルス信号の出力開始及びリセットパルス信号の出力開始から、後続パルス信号の周期Ｔの半周期Ｔ／２に相当する時間が経過したときに、最初の後続パルス信号を出力する。従って、位相判定回路１８において、ＲＳフリップフロップ回路１６のセット入力端子Ｓにセットパルス信号が入力されてから最初の後続パルス信号が入力されるまでの時間、もしくは、ＲＳフリップフロップ回路１６のリセット入力端子Ｒにリセットパルス信号が入力されてから最初の後続パルス信号が入力されるまでの時間に基づき、セレクタ信号の状態（Ｈｉレベル又はＬｏレベル）を判定することが可能となる。これにより、セレクタ信号も、パルス生成出力回路１０及びレベルシフト回路１４ａ、１４ｂを介して位相判定回路１８に伝達される。

なお、図２に示されるように、駆動装置１に入力されるセレクタ信号が変化しても、位相判定回路１８にセットパルス信号と最初の後続パルス信号が入力されるか、もしくは、リセットパルス信号と最初の後続パルス信号が入力されるまで、位相判定回路１８は、セレクタ信号の変化を判定することができない。換言すれば、セレクタ信号が位相判定回路１８に伝達されるまでには、ＰＷＭ信号が変化するタイミングに依存するディレイ時間が存在する。ただし、本実施形態では、セレクタ信号は、駆動する半導体スイッチング素子２４ａ、２４ｂを切り替えるためのものであり、多少の伝達ディレイは許容される。

このように、本実施形態の駆動装置１によれば、ＰＷＭ信号を伝達するためのセットパルス信号及び／又はリセットパルス信号と、最初の後続パルス信号との時間間隔を用いて、セレクタ信号を伝達可能としている。このため、各半導体スイッチング素子２４ａ、２４ｂの駆動回路２２ａ、２２ｂへ出力信号を出力するための回路構成を共通化することができる。換言すれば、各半導体スイッチング素子２４ａ、２４ｂの駆動回路２２ａ、２２ｂへ出力信号を出力するための回路構成を個別に設ける必要がないので、駆動装置１の回路構成部品の増加を抑制することが可能となる。

以上、本発明の好ましい実施形態について説明したが、本発明は、上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲で、種々変形して実施することが可能である。

例えば、上述した実施形態では、駆動装置１が２個の半導体スイッチング素子２４ａ、２４ｂのどちらか一方を選択的に駆動する例について説明した。しかしながら、複数の半導体スイッチング素子の駆動の態様は、このような例に制限されない。例えば、図５及び図６に示すように、一方の半導体スイッチング素子２４ａは、常時、ＰＷＭ信号に応じてオン、オフ駆動され、他方の半導体スイッチング素子２４ｂは、セレクタ信号に応じて、ＰＷＭ信号に応じた駆動の実行、停止が切り替えられてもよい。

つまり、図５に示す例では、半導体スイッチング素子２４ａを駆動する駆動回路２２ａは、切替回路２０を介することなく、ＲＳフリップフロップ回路１６の出力端子Ｑに接続されている。このため、半導体スイッチング素子２４ａは、常時、ＰＷＭ信号のレベル変化にほぼ同期して変化するＲＳフリップフロップ回路１６の出力信号によってオン、オフ駆動される。一方、半導体スイッチング素子２４ｂを駆動する駆動回路２２ｂは、切替回路２０を介して、ＲＳフリップフロップ回路１６の出力端子Ｑに接続されている。位相判定回路１８によって切り替えられる切替回路２０は、例えば、セレクタ信号がＨｉレベルのときにオン状態に切り替えられて、ＲＳフリップフロップ回路１６と駆動回路２２ｂとを導通させる。しかし、切替回路２０は、セレクタ信号がＬｏレベルのときには、オフ状態に切り替えられるので、半導体スイッチング素子２４ｂの駆動は停止される。

また、例えば、駆動装置１は、２個の半導体スイッチング素子２４ａ、２４ｂのどちらか一方を選択的に駆動することに加えて、２個の半導体スイッチング素子２４ａ、２４ｂを同時に駆動するように構成してもよい。この場合、セレクタ信号は３つの状態を取り、セットパルス信号又はリセットパルス信号の出力開始から最初の後続パルスを出力するまでの位相（時間間隔）として、３種類の位相（例えば、１／３Ｔ、２／３Ｔ、Ｔ）を設定する。切替回路２０は、ＲＳフリップフロップ回路１６の出力信号を、半導体スイッチング素子２４ａの駆動回路２２ａに伝達する第１切替位置、半導体スイッチング素子２４ｂの駆動回路２２ｂに伝達する第２切替位置、及び半導体スイッチング素子２４ａ、２４ｂの両方の駆動回路２２ａ、２２ｂに伝達する第３切替位置に切替可能に構成する。そして、位相判定回路１８は、セットパルス信号又はリセットパルス信号の出力開始から最初の後続パルスの出力までの位相が、３種類の位相のいずれであるかを判定し、その判定結果に応じて、切替回路２０を第１切替位置～第３切替位置のいずれかに切り替える。

さらに、複数の半導体スイッチング素子として、３個以上の半導体スイッチング素子を並列接続し、駆動装置１が、任意の半導体スイッチング素子を単独で駆動したり、任意の組み合わせの複数の半導体スイッチング素子を駆動したりするように構成することもできる。

また、上述した実施形態では、パルス生成出力回路１０は、位相指示回路１２からの位相指示信号に応じて、セットパルス信号及びリセットパルス信号の出力開始から、最初の後続パルス信号を出力するまでの位相を変化させるが、後続パルス信号の周期Ｔは、セレクタ信号の状態に係らず一定である例について説明した。しかしながら、セットパルス信号及びリセットパルス信号の出力開始から、最初の後続パルス信号を出力するまでの時間間隔を変化させることができる限り、どのような後続パルス信号を出力するようにしてもよい。例えば、パルス生成出力回路１０は、セレクタ信号の各状態に対応する異なる周波数を持つ複数個のパルス信号を発生させることにより、セレクタ信号の状態に応じて、セットパルス信号又はリセットパルス信号の出力開始から、複数個のパルス信号の最初のパルス信号を出力するまでの時間を変化させてもよい。また、パルス生成出力回路１０は、後続パルス信号として、１個のパルス信号を出力してもよい。

また、上述した実施形態では、駆動装置１に信号伝達装置を組み入れて、信号伝達装置は、異なる電源電圧で動作する回路ブロック間において、ＰＷＭ信号とセレクタ信号とを伝達する例について説明した。しかしながら、信号伝達装置は、異なる電源電圧で動作する回路ブロック間において、他の種類の信号の伝達に適用されてもよい。すなわち、異なる電源電圧で動作するブロック間で、ＨｉレベルとＬｏレベルとの間で変化する第１信号を、ＲＳフリップフロップ回路１６を利用して伝達する場合、セットパルス信号及びリセットパルス信号の出力開始から、最初の後続パルスの出力までの時間間隔により、複数の状態に変化する第２信号も伝達することが可能となる。

１：駆動装置、１０：パルス生成出力回路、１２：位相指示回路、１４ａ、１４ｂ：レベルシフト回路、１６：ＲＳフリップフロップ回路、１８：位相判定回路、２０：切替回路、２２ａ、２２ｂ：駆動回路、２４ａ、２４ｂ：半導体スイッチング素子

Claims (11)

1. ＨｉレベルとＬｏレベルとの間で変化する第１信号に応じて、前記第１信号がＬｏレベルからＨｉレベルに変化すると、セットパルス信号を生成して第１出力端子から出力し、前記第１信号がＨｉレベルからＬｏレベルに変化すると、リセットパルス信号を生成して第２出力端子から出力するパルス生成出力回路（１０）と、
   前記セットパルス信号が第１入力端子に入力されると、出力端子から前記第１信号のＨｉレベルに対応するレベルの出力信号を出力する状態に設定され、前記リセットパルス信号が第２入力端子に入力されると、前記出力端子から前記第１信号のＬｏレベルに対応するレベルの出力信号を出力する状態に設定される出力回路（１６）と、を備え、
   前記パルス生成出力回路は、前記第１信号のレベルの切り替わり時に前記セットパルス信号又は前記リセットパルス信号を出力した後、所定の時間を隔てて、少なくとも１個の後続パルス信号を生成して出力するものであり、
   前記パルス生成出力回路は、複数の状態に変化する第２信号に応じて、前記セットパルス信号又は前記リセットパルス信号の出力開始から前記後続パルス信号を出力するまでの前記所定の時間を変化させ、
   さらに、
   前記出力回路の前記第１入力端子に前記セットパルス信号が入力されてから前記後続パルス信号が入力されるまでの時間、もしくは、前記出力回路の前記第２入力端子に前記リセットパルス信号が入力されてから前記後続パルス信号が入力されるまでの時間に基づき、前記第２信号の状態を判定する判定回路（１８）を備える信号伝達装置。
2. 前記パルス生成出力回路は、前記後続パルス信号として、複数個のパルス信号を出力する請求項１に記載の信号伝達装置。
3. 前記パルス生成出力回路は、前記第２信号の状態に応じて、前記セットパルス信号又は前記リセットパルス信号の出力開始から、前記複数個のパルス信号の最初のパルス信号を出力するまでの時間を変化させるが、前記第２信号の状態に係らず、前記複数個のパルス信号間の間隔を一定とする請求項２に記載の信号伝達装置。
4. 前記パルス生成出力回路は、前記第２信号の各状態に対応する異なる周波数を持つ前記複数個のパルス信号を発生させることにより、前記第２信号の状態に応じて、前記セットパルス信号又は前記リセットパルス信号の出力開始から、前記複数個のパルス信号の最初のパルス信号を出力するまでの時間を変化させる請求項２に記載の信号伝達装置。
5. 前記パルス生成出力回路は、前記所定の時間よりも短い時間内に、前記セットパルス信号又は前記リセットパルス信号を複数回出力する請求項１乃至４のいずれかに記載の信号伝達装置。
6. 並列に接続された複数の半導体スイッチング素子（２４ａ、２４ｂ）を駆動するための駆動装置であって、
   ＨｉレベルとＬｏレベルとの間で変化するＰＷＭ信号に応じて、前記ＰＷＭ信号がＬｏレベルからＨｉレベルに変化すると、セットパルス信号を生成して第１出力端子から出力し、前記ＰＷＭ信号がＨｉレベルからＬｏレベルに変化すると、リセットパルス信号を生成して第２出力端子から出力するパルス生成出力回路（１０）と、
   前記セットパルス信号が第１入力端子に入力されると、出力端子から前記ＰＷＭ信号のＨｉレベルに対応するレベルの出力信号を出力する状態に設定され、前記リセットパルス信号が第２入力端子に入力されると、前記出力端子から前記ＰＷＭ信号のＬｏレベルに対応するレベルの出力信号を出力する状態に設定される出力回路（１６）と、を備え、
   前記複数の半導体スイッチングの各々に対応して設けられ、前記出力回路の前記出力端子から出力される出力信号に従って、対応する半導体スイッチング素子を駆動する駆動信号を出力する複数の駆動回路（２２ａ、２２ｂ）と、
   前記複数の駆動回路の中で、前記出力回路の前記出力端子から出力される出力信号を供給する駆動回路を切り替える切替回路（２０）と、を備え、
   前記パルス生成出力回路は、前記ＰＷＭ信号のレベルの切り替わり時に前記セットパルス信号又は前記リセットパルス信号を出力した後、所定の時間を隔てて、少なくとも１個の後続パルス信号を生成して出力するものであり、
   前記パルス生成出力回路は、前記複数の半導体スイッチング素子の中で駆動すべき半導体スイッチング素子に対応して複数の状態に変化するセレクタ信号に応じて、前記セットパルス信号又は前記リセットパルス信号の出力開始から前記後続パルス信号を出力するまでの前記所定の時間を変化させ、
   さらに、
   前記出力回路の前記第１入力端子に前記セットパルス信号が入力されてから前記後続パルス信号が入力されるまでの時間、もしくは、前記出力回路の前記第２入力端子に前記リセットパルス信号が入力されてから前記後続パルス信号が入力されるまでの時間に基づき、前記セレクタ信号の状態を判定し、その判定結果に応じて、駆動すべき半導体スイッチング素子の駆動回路に前記出力信号が供給されるように、前記切替回路を切り替える判定回路（１８）を備える駆動装置。
7. 前記パルス生成出力回路は、前記後続パルス信号として、複数個のパルス信号を出力する請求項６に記載の駆動装置。
8. 前記パルス生成出力回路は、前記セレクタ信号の状態に応じて、前記セットパルス信号又は前記リセットパルス信号の出力開始から、前記複数個のパルス信号の最初のパルス信号を出力するまでの時間を変化させるが、前記セレクタ信号の状態に係らず、前記複数個のパルス信号間の間隔を一定とする請求項７に記載の駆動装置。
9. 前記パルス生成出力回路は、前記セレクタ信号の各状態に対応する異なる周波数を持つ前記複数個のパルス信号を発生させることにより、前記セレクタ信号の状態に応じて、前記セットパルス信号又は前記リセットパルス信号の出力開始から、前記複数個のパルス信号の最初のパルス信号を出力するまでの時間を変化させる請求項７に記載の駆動装置。
10. 前記パルス生成出力回路は、前記所定の時間よりも短い時間内に、前記セットパルス信号又は前記リセットパルス信号を複数回出力する請求項６乃至９いずれかに記載の駆動装置。
11. 前記複数の半導体スイッチング素子は、ＩＧＢＴ、ＳｉＣＭＯＳＦＥＴ、又は、ＩＧＢＴとＳｉＣＭＯＳＦＥＴとを組み合わせたものである請求項６乃至１０のいずれかに記載の駆動装置。

Images