JP4108537B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4108537B2
JP4108537B2 JP2003151177A JP2003151177A JP4108537B2 JP 4108537 B2 JP4108537 B2 JP 4108537B2 JP 2003151177 A JP2003151177 A JP 2003151177A JP 2003151177 A JP2003151177 A JP 2003151177A JP 4108537 B2 JP4108537 B2 JP 4108537B2
Authority
JP
Japan
Prior art keywords
gate
region
sgt
silicon
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003151177A
Other languages
English (en)
Other versions
JP2004356314A (ja
Inventor
富士雄 舛岡
弘 桜庭
安衛 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003151177A priority Critical patent/JP4108537B2/ja
Priority to US10/854,009 priority patent/US20040262681A1/en
Priority to EP04253126A priority patent/EP1482562A3/en
Priority to TW093115028A priority patent/TW200505028A/zh
Priority to KR1020040038201A priority patent/KR100545161B1/ko
Publication of JP2004356314A publication Critical patent/JP2004356314A/ja
Application granted granted Critical
Publication of JP4108537B2 publication Critical patent/JP4108537B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関する。更に詳しくは、本発明は、ナノメータースケールのデバイス設計方法が適用可能な半導体装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
近年ＬＳＩの高速化と低消費電力化の要求に伴い、２００２年のＩＴＲＳロードマップＵｐｄａｔｅ版によると、高速向けのＬＳＩの場合は２００９年に、低消費電力向けのＬＳＩの場合は２０１３年にゲート長２０ｎｍのＭＯＳＦＥＴが要求されている。一般に、ＭＯＳＦＥＴのゲート長を短くすると、しきい値電圧の低下、スイッチング特性を決めるサブスレッショルドスウィングＳの増加、Ｄｒａｉｎ−Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ（ＤＩＢＬ）効果の増加などの問題が生じる。そのため、ＭＯＳＦＥＴの安定性が低下する。
【０００３】
上記課題を解決しうる将来のＬＳＩ、特にＣＭＯＳスケーリングには優れた短チャネル効果に対する耐性を持つ新しいゲート構造を立体的にした３次元構造型ＭＯＳＦＥＴが必要となる。そのような３次元構造型ＭＯＳＦＥＴとして、Ｄｏｕｂｌｅ Ｇａｔｅ ＭＯＳＦＥＴ(別名ＦｉｎＦＥＴ)、Ｓｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）（特開平４−２６４７７６号公報：特許文献１、特開平６−５３５１３号公報：特許文献２）などが提案されている。
この内、ＳＧＴは基板に対してソース、ゲート、ドレインが垂直方向に配置されており、ゲートが柱状半導体層を取り囲む構造をしている。従って、ＳＧＴは平面型ＭＯＳＦＥＴに比べて占有面積が大きく縮小される。そのためＳＧＴは、ＤＲＡＭ、Ｆｌａｓｈ ＥＥＰＲＯＭ、ＣＭＯＳへの応用が非常に期待されている。
【０００４】
従来のポリシリコンゲートを用いたＭＯＳＦＥＴのスケーリング方法をナノメータースケールのＳＧＴへ適用すると、しきい値電圧を調整するためにゲートで囲まれた柱状半導体層（チャネル）の不純物濃度を高くすることが必要となる。しかしながら、チャネルの不純物濃度を高くすることが困難であるため、ゲートで囲まれたチャネルを完全空乏動作させることが難しく、更にチャネルのキャリア移動度の劣化により駆動電流が低下するなどの問題が生じる。
【０００５】
【特許文献１】
特開平４−２６４７７６号公報
【特許文献２】
特開平６−５３５１３号公報
【０００６】
【課題を解決するための手段】
かくして本発明によれば、１０17ｃｍ-3以下の不純物濃度のチャネルとしての高抵抗領域と該高抵抗領域を挟む第１の高濃度領域と第２の高濃度領域とを持つシリコン柱と、該高抵抗領域上を囲む絶縁体と、該絶縁体を囲むゲートとしての導電体とを有し、
該導電体が、それに印加されるしきい値電圧以上のゲート電圧によって、該第１の高濃度領域と第２の高濃度領域の間に流れる電流を制御し、かつ該第１の高濃度領域と第２の高濃度領域の間に電流が流れている時に、該高抵抗領域を完全空乏化させる４．２〜４．８ｅＶの仕事関数を持つ材料からなり、
該ゲートのゲート長が７０ｎｍ以下２０ｎｍより長い場合、シリコン柱の厚さは３５〜０．７ｎｍであり、該ゲート長が２０ｎｍ以下の場合、シリコン柱の厚さは１０〜０．２ｎｍであり、
該絶縁体が、シリコン酸化膜、シリコン窒化膜、及び両膜の積層体、シリコン酸化窒化膜や、酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜及び酸化ハフニウム膜から選択され、０．１〜１０ｎｍの範囲の厚さを有することを特徴とする半導体装置が提供される。
上記構成の半導体装置によれば、導電体のシリコン柱の高さ方向の長さ（ゲート長）が７０ｎｍ以下、特に２０ｎｍ以下においても優れた安定性を示し、低オフ電流でかつ高オン電流を実現でき、超高速かつ超低消費電力ＵＬＳＩ（超大規模集積回路）を実現可能なデバイス設計方法を適用可能な半導体装置を提供することができる。
【０００７】
【発明の実施の形態】
本発明では、導電体（以下、ゲート）で囲まれたシリコン柱の領域（以下チャネル）の不純物濃度を１０17ｃｍ-3以下の低不純物濃度にすることが一つの特徴である。更に、本発明では、チャネルの不純物濃度を上記のように低くしても、ゲート材料の仕事関数を変えることによって、しきい値電圧又はオフ電流Ｉoffを決定することができる。これに対して、従来の半導体装置では、しきい値電圧又はオフ電流Ｉoffをゲートで囲まれたチャネル領域の不純物濃度を変えることによって制御していたため、不純物濃度を１０17ｃｍ-3以下にすることは困難であった。
【０００８】
図１（ａ）と（ｂ）を用いてエンハンスメント型のＳＧＴを実現するための従来の技術と本発明の技術の違いを説明する。ここで、ゲート電圧を印加して、電流が流れ始めるときのゲート電圧をしきい値電圧とする。また、シリコン柱をｐ型領域として説明している。
従来の技術では、ゲートで囲まれたｐ型領域の不純物濃度を上げることによって、ゲート電圧が０Ｖの時、ドレイン電流が０ＡであるＮＭＯＳのエンハンスメント型を実現している。一方、本発明の技術ではゲート材料の仕事関数を変えることによってエンハンスメント型を実現する。そのため、ゲートで囲まれたｐ型領域の不純物濃度を低くできる。その結果、ゲートで囲まれたシリコン柱のチャネルの不純物濃度が１０17ｃｍ-3以下の高抵抗であっても、キャリア移動度を最大限に高めることができる。そのため、駆動電流の劣化を抑制することができる。より好ましい不純物濃度は、１０10〜１０17ｃｍ-3である。
【０００９】
なお、シリコン柱に含まれる不純物としては、ｐ型の場合、ホウ素、フッ化ホウ素等が挙げられ、ｎ型の場合、リン、砒素等が挙げられる。
本発明では、チャネルの不純物濃度を１０17ｃｍ-3以下にするために、ゲート材料の仕事関数を変えることによって、しきい値電圧又はオフ電流Ｉoffを決定することができる。ゲート材料は、所望の仕事関数を示すことができさえすれば特に限定されないが、例えば、モリブデンシリサイド（ＭｏＳｉ2）、タングステンシリサイド（ＷＳｉ2）、ニッケルシリサイド（ＮｉＳｉ2）等が挙げられる。
【００１０】
具体的には、ＮＭＯＳの場合、ゲートで囲まれたシリコン柱の直径が１０ｎｍ、ゲート長が２０ｎｍ、絶縁体（ゲート絶縁膜）の厚さ（酸化膜換算厚）が１ｎｍのとき、オフ電流Ｉoffを１０-12Ａ／μｍに設計するためには、４．６６８ｅＶの仕事関数を持つ材料をゲートに使用することが好ましい。そのような材料として、モリブデンシリサイドが挙げられる。
一方、ＰＭＯＳの場合、ゲートで囲まれたシリコン柱の直径が１０ｎｍ、ゲート長が２０ｎｍ、絶縁体の厚さ（酸化膜換算厚）が１ｎｍのとき、オフ電流Ｉoffを１０-12Ａ／μｍに設計するためには、４．７８９ｅＶの仕事関数を持つ材料をゲートに使用することが好ましい。そのような材料として、モリブデンシリサイドが挙げられる。
なお、上記材料としては、モリブデンシリサイドが特に好ましい。このモリブデンシリサイドは、仕事関数の値を４．６〜４．８ｅＶまで変えることができる。
【００１１】
モリブデンシリサイドの仕事関数を調整する方法としては、モリブデンとシリコンの組成比を変えて仕事関数を調整する方法、ポリシリコンのドーピング濃度を変えて仕事関数を調整する方法などが挙げられる。
さて、ゲートで囲まれたチャネルを１０17ｃｍ-3以下の不純物濃度である高抵抗領域にするとパンチスルー現象が発生し、ゲート制御性が劣化し、安定動作しなくなる場合がある。この場合、ゲートで囲まれた高抵抗領域に対応するシリコン柱の厚さ（シリコン柱が円柱状の場合は直径）を小さくすると、パンチスルー現象を引き起こす原因になる第１又は第２の高濃度領域（ソース又はドレイン）とチャネル間の容量が減少し、チャネルに対するゲートの制御性を向上させることができる。従って、シリコン柱の厚さを制御することによってゲート長のスケーリング則に沿う縮小を大幅に進めることができる。
【００１２】
なお、チャネルの不純物濃度が１０17ｃｍ-3以下で、ゲート長が７０ｎｍ以下の場合、シリコン柱の厚さは３５〜０．７ｎｍであることが好ましく、ゲート長が２０ｎｍ以下の場合、１０〜０．２ｎｍであることが好ましい。
また、チャネルに対応するシリコン柱を完全空乏化することで、スイッチング特性を決めるサブスレショルドスウィングＳ値を理想値にすることができる。その結果、オフ電流を抑制できるので、高電流で駆動さすことができる半導体装置を実現可能である。
【００１３】
特に本発明では、高速化と低消費電力化の両立可能な７０ｎｍ以下、特に２０ｎｍ以下のゲート長へのスケーリングを実現しうる半導体装置を提供することができる。
以下、上記以外の本発明の半導体装置の構成を説明する。本発明の半導体装置は、高抵抗領域（チャネル）と該高抵抗領域を挟む第１の高濃度領域と第２の高濃度領域（ソース／ドレイン）とを持つシリコン柱と、該高抵抗領域上を囲む絶縁体（ゲート絶縁膜）と、該絶縁体を囲む導電体（ゲート）とからなる。ゲートは、それに印加される電圧によって、該ソース／ドレイン間に流れる電流を制御する。
【００１４】
ソース／ドレインを構成する不純物は、上記チャネルの不純物と同種の不純物を使用できる。通常、ソース／ドレインとチャネルとは異なる導電型を有する。ソース／ドレインの不純物濃度は、所望する半導体装置の特性により異なるが、１０18〜１０22ｃｍ-3程度である。
次に、ゲート絶縁膜は、特に限定されず、公知の材料からなる絶縁膜を使用することができる。例えば、シリコン酸化膜、シリコン窒化膜、及び両膜の積層体（具体的にはＯＮＯ膜等）、シリコン酸化窒化膜や、酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜、酸化ハフニウム膜等の高誘電率膜が挙げられる。また、ゲート絶縁膜の厚さ（酸化膜換算厚）は、０．１〜１０ｎｍの範囲が好ましい。
【００１５】
また、シリコン柱の形状及び大きさは、特に限定されず、所望の特性の半導体装置を得るのに必要な形状及び大きさに調整できる。形状としては、円柱状、角柱状（基板に沿う断面が三角、四角又は多角形の場合を含む）、円錐状等の種々の形状が挙げられる。更に、一つのシリコン柱に複数の半導体装置を形成してもよく、この場合シリコン柱は複数の半導体装置を形成しうる高さを有する。
特に、シリコン柱は、ゲート長の２分の１以下の直径を有することが好ましく、２分の１以下１００分の１以上の直径を有することがより好ましい。
以下、本発明を更に具体的に説明する。
本発明の半導体装置の概略鳥瞰図を図２（ａ）に、図２（ａ）のチャネル長方向の概略断面図を図２（ｂ）に、図２（ａ）のカットラインＡ−Ａ’における概略断面図を図２（ｃ）に示す。
【００１６】
図２（ａ）に示す半導体装置は、シリコン酸化膜６上に形成されたシリコン柱に、第１の高濃度領域３と、シリコン柱に形成された１０17ｃｍ-3以下の不純物濃度の高抵抗領域４と、第２の高濃度領域５と、高抵抗領域４を囲うゲート絶縁膜２と、該ゲート絶縁膜２を囲うゲート１とからなる。第１の高濃度領域３と第２の高濃度領域５の間に流れる電流は、ゲート１に印加する電圧によって制御される。また、ゲート１は、第１の高濃度領域３と第２の高濃度領域５の間に電流が流れている時に、高抵抗領域４が完全空乏化する仕事関数を有する材料からなる。以下、図２（ａ）に示す半導体装置を例にとり本発明を説明する。
【００１７】
なお、本発明の有効性を示すために、同じく近年３次元構造のＭＯＳＦＥＴとして注目されているＦｉｎＦＥＴとの比較を行う。比較するＦｉｎＦＥＴの概略鳥瞰図を図３（ａ）に、図３（ａ）のチャネル長方向の概略断面図を図３（ｂ）に、図３（ａ）のカットラインＢ−Ｂ’における概略断面図を図３（ｃ）に示す。図３（ａ）中、７はゲート、８はゲート絶縁膜、９は第１の高濃度領域、１０は直方体状の高抵抗領域（不純物濃度１０17ｃｍ-3以下）、１１は第２の高濃度領域、１２はシリコン酸化膜を意味する。
【００１８】
以後、本発明の半導体装置をＢｏｄｙ Ｉｎｔｒｉｎｓｉｃ Ｓｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＢＩ−ＳＧＴ)、本発明の半導体装置と比較するＦｉｎＦＥＴをＢｏｄｙ Ｉｎｔｒｉｎｓｉｃ Ｄｏｕｂｌｅ Ｇａｔｅ ＭＯＳＦＥＴ（ＢＩ−ＤＧ）と呼ぶことにする。
本発明のＢＩ−ＳＧＴと比較デバイスであるＢＩ−ＤＧについて、Ｓｉｌｖａｃｏ社の３次元デバイスシミュレータを用いて、電気的特性を比較検証し、ＢＩ−ＳＧＴが優れたトランジスタ特性を有することを説明する。
【００１９】
ＢＩ−ＳＧＴのゲートで囲まれた高抵抗領域４及びＢＩ−ＤＧのゲートで挟まれた直方体状の高抵抗領域１０の不純物濃度は、各々キャリア移動度の減少を抑制するために１０17ｃｍ-3以下にする必要がある。ただし、３次元デバイスシミュレーションに使用した高抵抗領域の不純物濃度は０としている。
ＢＩ−ＳＧＴのゲート１及びＢＩ−ＤＧのゲート７は、メタルゲート又はメタルシリサイドゲートである。ＢＩ−ＳＧＴのゲート絶縁膜２の厚さ及びＢＩ−ＤＧのゲート絶縁膜８の厚さは１ｎｍである。このゲート絶縁膜の厚さは、ゲート長２０ｎｍの世代において適当な値である。ただし、これはゲート酸化膜換算厚であり、物理的膜厚をさらに厚くできる高誘電率ゲート絶縁膜の方が望ましい。
【００２０】
ＢＩ−ＳＧＴのゲートで囲まれた高抵抗領域４の位置する部位のシリコン柱の直径及びＢＩ−ＤＧのゲートで挟まれた直方体状の高抵抗領域１０のシリコン膜厚が５ｎｍ、１０ｎｍ、２５ｎｍのときに、ＢＩ−ＳＧＴのゲート１及びＢＩ−ＤＧのゲート７の長さであるゲート長が、それぞれ１０、２０、３０、４０、５０、６０、７０、８０、９０、１００、２００ｎｍである構造について３次元デバイスシミュレーションを行い、電気的特性を評価する。以下に、３次元デバイスシミュレーション結果から、ＢＩ−ＳＧＴが優れた短チャネル特性及びオン電流Ｉon対オフ電流Ｉoff特性を有することを説明する。
【００２１】
＜短チャネル効果の抑制＞
図４にＢＩ−ＳＧＴとＢＩ−ＤＧのしきい値電圧のゲート長依存性を示す図を、図５にＢＩ−ＳＧＴとＢＩ−ＤＧのサブスレショルドスウィングＳのゲート長依存性を示す図を、図６にＢＩ−ＳＧＴとＢＩ−ＤＧのＤＩＢＬ効果のゲート長依存性を示す図を示す。
【００２２】
ＢＩ−ＳＧＴのゲートで囲まれた高抵抗領域４の位置する部位のシリコン柱直径及びＢＩ−ＤＧのゲートで挟まれた直方体状の高抵抗領域１０の位置する部位のシリコン膜厚は５ｎｍ、１０ｎｍ、２５ｎｍであり、ＢＩ−ＳＧＴのゲート絶縁膜２及びＢＩ−ＤＧのゲート絶縁膜８のゲート酸化膜換算厚は１ｎｍである。図４では、ＢＩ−ＳＧＴのゲートで囲まれた高抵抗領域４の位置する部位のシリコン柱直径が５ｎｍのときのしきい値電圧をしきい値電圧シフトΔＶthの基準値０とする。また、図６では、ＤＩＢＬ効果をドレイン電圧が１Ｖにおけるしきい値電圧からドレイン電圧が０．０５Ｖにおけるしきい値電圧を引いた値で定義する。
【００２３】
図４から、ＢＩ−ＳＧＴ及びＢＩ−ＤＧともゲート長が小さくなるにつれて、しきい値電圧シフトΔＶthが増加する。しかし、ＢＩ−ＳＧＴはＢＩ−ＤＧより、同じシリコン柱直径とシリコン膜厚において、ゲート長１世代分しきい値電圧の低下を抑制することができる。
具体的には、ゲート長が２０ｎｍの場合、ＢＩ−ＳＧＴはゲートで囲まれた高抵抗領域４の位置する部位のシリコン柱直径が１０ｎｍにおいて、サブスレショルドスウィングＳが６３ｍＶ／ｄｅｃ、ＤＩＢＬが−１７ｍＶの優れた特性を示す（それぞれ図５及び６の●参照）。
【００２４】
一方、ＢＩ−ＤＧはゲートで挟まれた直方体状の高抵抗領域１０の位置する部位のシリコン膜厚が１０ｎｍにおいて、サブスレショルドスウィングＳが７７ｍＶ／ｄｅｃ、ＤＩＢＬが−７５ｍＶである（それぞれ図５及び６の○参照）。
サブスレショルドスウィングＳとＤＩＢＬの許容値を各々６５ｍＶ／ｄｅｃと−２５ｍＶにすると、ＢＩ−ＳＧＴのゲートで囲まれた高抵抗領域４の位置する部位のシリコン柱直径が１０ｎｍ、ＢＩ−ＤＧのゲートで挟まれた直方体状の高抵抗領域１０の位置する部位のシリコン膜厚が１０ｎｍのときの最小ゲート長は各々２０ｎｍと３０ｎｍである。
【００２５】
円柱構造のＢＩ−ＳＧＴは平面構造のＢＩ−ＤＧよりチャネルに対するゲートの制御性が高い。それゆえに、ＢＩ−ＳＧＴはＢＩ−ＤＧより短チャネル効果（ゲート長を短くしていった時に発生する、しきい値電圧の低下、サブスレショルドスウィングＳの劣化、ＤＩＢＬ効果の増加など）を効果的に抑制でき、アグレッシブなゲート長スケーリングを実現できる。
具体的には、ゲート絶縁膜のゲート酸化膜換算厚が１ｎｍの場合、ＢＩ−ＳＧＴではゲート長Ｌで短チャネル効果を抑制して安定動作させるためには、シリコン柱直径をゲート長Ｌの２分の１以下に設計すればよい。しかし、ＢＩ−ＤＧではゲート長Ｌでシリコン膜厚をゲート長Ｌの３分の１以下に設計しなければならない。つまり、同じゲート長を実現するためには、ＢＩ−ＤＧの方がプロセス要求が厳しくなる。
【００２６】
図７はＢＩ−ＳＧＴとＢＩ−ＤＧについて、ＤＩＢＬ効果のシリコン柱直径（ＢＩ−ＳＧＴ）又はシリコン膜厚（ＢＩ−ＤＧ）依存性を示す図である。ゲート長は各々、２０ｎｍ、３０ｎｍ、４０ｎｍである。
図７より、ＢＩ−ＳＧＴのシリコン柱直径及びＢＩ−ＤＧのシリコン膜厚を小さくするにつれて、ＤＩＢＬ効果は抑制されることがわかる。つまり、ＢＩ−ＳＧＴのシリコン柱直径及びＢＩ−ＤＧのシリコン膜厚を小さくすることで、ソース・チャネル間容量及びドレイン・チャネル間容量が減少し、チャネルに対するゲートによる制御性を増加させることができる。従って、短チャネル効果を抑制するためにＢＩ−ＳＧＴのシリコン柱直径、ＢＩ−ＤＧのシリコン膜厚を小さくすることは非常に重要である。また、シリコン柱が円柱状である場合のＢＩ−ＳＧＴは、直方体状のＢＩ−ＤＧよりチャネルに対するゲートによる制御性が高いので、ＢＩ−ＤＧよりも効果的にＤＩＢＬ効果を抑制することができる。
【００２７】
＜オン電流Ion対オフ電流Ioff特性としきい値電圧制御＞
図８及び９は、ＢＩ−ＳＧＴとＢＩ−ＤＧのドレイン電流対ゲート電圧特性（Ｉd−Ｖg特性）を示す図である。なお、図８はＬｏｇプロット、図９はＬｉｎｅａｒプロットである。また、ＢＩ−ＳＧＴでは、ゲート長を２０ｎｍ、シリコン柱直径を１０ｎｍとし、ＢＩ−ＤＧではシリコン膜厚を１０ｎｍとしている。更に、ここで、オフ電流Ｉoffは、ゲート電圧が０Ｖ時における単位チャネル幅当りのドレイン電流で定義し、オン電流Ｉonは、ゲート電圧Ｖg及びドレイン電圧Ｖdが１Ｖ時における単位チャネル幅当りのドレイン電流で定義する。今回オフ電流ＩoffはＢＩ−ＳＧＴ及びＢＩ−ＤＧともに１ｎＡ／μｍとした。
ゲート電圧及びドレイン電圧が１Ｖの場合、ＢＩ−ＳＧＴのオン電流ＩonはＢＩ−ＤＧのオン電流Ｉonの１．２４倍となる（図９参照）。ＢＩ−ＳＧＴとＢＩ−ＤＧのサブスレショルドスウィングＳは各々６３ｍＶ／ｄｅｃと７７ｍＶ／ｄｅｃである（図８参照）。
【００２８】
よって、ＢＩ−ＳＧＴの高駆動能力は理想的なサブスレショルドスウィングＳによるものである（完全空乏化を示す理想値は６０ｍＶ／ｄｅｃ）。それゆえに、ＢＩ−ＳＧＴは高速かつ低消費電力のＣＭＯＳデバイス設計が実現可能である。
図１０にＢＩ−ＳＧＴとＢＩ−ＤＧのオン電流対オフ電流特性を示す。具体的には、図１０では、シリコン柱直径が１０ｎｍ、ゲート絶縁膜のゲート酸化膜換算厚が１ｎｍ、ゲート長２０ｎｍ、ドレイン電圧１ＶのＢＩ−ＳＧＴと、シリコン膜厚が１０ｎｍ、ゲート絶縁膜のゲート酸化膜換算厚が１ｎｍ、ゲート長２０ｎｍ、ドレイン電圧１ＶのＢＩ−ＤＧのそれぞれのオフ電流Ｉoffとオン電流Ｉonの依存性を示している。
【００２９】
図１０により同一のオフ電流Ｉoffの場合のＢＩ−ＳＧＴのオン電流ＩonとＢＩ−ＤＧのオン電流Ｉonの大きさを比較できる。例えば、オフ電流Ｉoffが１０-12Ａ／μｍの場合、ＢＩ−ＳＧＴのオン電流Ｉonは、ＢＩ−ＤＧのオン電流Ｉonの１．５２倍となる。これは、ＢＩ−ＳＧＴのサブスレショルドスウィングＳが理想的な値を示すのに対し、ＢＩ−ＤＧのサブスレショルドスウィングＳは７７ｍＶ／ｄｅｃだからである。
【００３０】
また、オフ電流Ｉoffを増加させるにつれて、ＢＩ−ＳＧＴとＢＩ−ＤＧ間のオン電流Ｉonの差が減少し、オフ電流Ｉoffを１０-6Ａ／μｍに設計したときには、ＢＩ−ＳＧＴのオン電流ＩonはＢＩ−ＤＧのオン電流Ｉonの１０５倍にとどまる。これは、高いオフ電流Ｉoffを設計してしまうと、サブスレショルド領域におけるＢＩ−ＳＧＴの理想的なサブスレショルドスウィングを生し難くなるためである。
【００３１】
従って、ＢＩ−ＳＧＴの理想的なサブスレショルドスウィングを用いて低オフ電流Ｉoffに設定することで、ＢＩ−ＳＧＴのメリットを存分に生かすことが可能となる。また、ＢＩ−ＳＧＴを用いることで、１０-12Ａ／μｍの低オフ電流Ｉoffで１１７０μＡ／μｍの高オン電流Ｉonを実現できる。それゆえに、ＢＩ−ＳＧＴは高速かつ低消費電力のＣＭＯＳデバイス設計が可能となる。
図１１は、ＢＩ−ＳＧＴとＢＩ−ＤＧのオフ電流とゲート仕事関数の関係を示す図である。具体的には、図１１では、シリコン柱直径が１０ｎｍ、ゲート絶縁膜のゲート酸化膜換算厚が１ｎｍ、ゲート長２０ｎｍ、ドレイン電圧１ＶのＢＩ−ＳＧＴと、シリコン膜厚が１０ｎｍ、ゲート絶縁膜のゲート酸化膜換算厚が１ｎｍ、ゲート長２０ｎｍ、ドレイン電圧１ＶのＢＩ−ＤＧのそれぞれのオフ電流Ｉoffとゲートの仕事関数の関係を示している。図１１から、仕事関数が４．２ｅＶから４．８ｅＶまでのゲート材料を用いることによって、ゲート長２０ｎｍのＢＩ−ＳＧＴを実現することができる。
【００３２】
具体的には、ＮＭＯＳの場合、ゲートで囲まれた高抵抗柱状半導体層の柱直径が１０ｎｍ、ゲート長が２０ｎｍ、ゲート絶縁膜のゲート酸化膜換算厚が１ｎｍのとき、オフ電流Ｉoffを１０-12Ａ／μｍに設計するためには、４．６６８ｅＶの仕事関数を持つゲート材料が使用できる。このようなゲート材料としては、モリブデンシリサイド（ＭｏＳｉ2）が挙げられる。
一方、ＰＭＯＳの場合は、ゲートで囲まれた高抵抗柱状半導体層の柱直径が１０ｎｍ、ゲート長が２０ｎｍ、ゲート絶縁膜のゲート酸化膜換算厚が１ｎｍのとき、オフ電流Ｉoffを１０-12Ａ／μｍに設計するためには、４．７８９ｅＶの仕事関数を持つゲート材料が使用できる。このようなゲート材料としては、モリブデンシリサイド（ＭｏＳｉ2）が挙げられる。
モリブデンシリサイド（ＭｏＳｉ2）は、ゲート仕事関数の値を４．６ｅＶから４．８ｅＶまで変えることができる。
【００３３】
以上のように、ＢＩ−ＳＧＴのしきい値電圧決定又はオフ電流決定は、ゲートの仕事関数によって行うことができる。
＜電流が流れる時のゲートで囲まれた柱状の高抵抗領域の完全空乏化＞
図１２にＭＯＳ構造の表面電界と電子の移動度との関係を示す。更に、図１２中（Ａ）は、しきい値電圧以上のゲート電圧の印加により電流が流れた時にｐ領域（高抵抗領域）に電荷中性領域が存在する場合のバンドギャップ図である。また、図１２中（Ｂ）は、しきい値電圧以上のゲート電圧の印加により電流が流れた時にｐ領域が完全空乏化する場合のバンドギャップ図である。ここで、ＭＯＳ構造の表面電界とは、本発明の完全空乏型ＳＧＴ構造の図２（ｂ）の概略断面図におけるゲート酸化膜とチャネルの界面に垂直な方向の電界を意味する。
【００３４】
図１２には、電子の移動度はＭＯＳ構造の表面電界が小さいほど大きくなることが示されている。チャネルを流れる電流Ｉは、Ｉ＝ｑｎμＥＳである。ここで、ｑは素電荷量、ｎは電子密度、μは電子の移動度、Ｅは電流方向の電界、Ｓはチャネルの断面積である。つまり、チャネルを流れる電流は電子の移動度に比例する。従って、チャネルを流れる電流はＭＯＳ構造の表面電界が小さいほど大きくなる。
本発明のＢＩ−ＳＧＴでは、しきい値電圧以上のゲート電圧の印加により電流が流れた時にｐ領域が完全空乏化する場合（図１２中の（Ｂ））としきい値電圧以上のゲート電圧の印加により電流が流れた時にｐ領域に電荷中性領域が存在する場合（図１２中の（Ａ））を比較すると、前者のＭＯＳ構造の表面電界は小さくなる。その結果、本発明のＢＩ−ＳＧＴでは移動度を向上させることが可能であり、その結果チャネルを流れる電流が増加、すなわち駆動電流を増加させることが可能である。
【００３５】
以下、本発明のＢＩ−ＳＧＴのエネルギーバンド図のメカニズムについて述べる。ゲート仕事関数ΦMと半導体の仕事関数ΦSの大小によって、ゲート電圧０Ｖ時のエネルギーバンド図がフラットバンド状態、蓄積状態、空乏状態と異なるが、ゲート電圧を増加させていき、空乏状態となった後のキーポイントとなる完全空乏動作メカニズムは同じである。
図１３（１）〜図１５（５）は、本発明のＢＩ−ＳＧＴのゲートで囲まれた柱状のｐ-領域（高抵抗領域）の不純物濃度が１０15ｃｍ-3、 ゲート仕事関数ΦMと半導体の仕事関数ΦS（＝４．９９８ｅＶ）が等しい場合のエネルギーバンド図である。具体的には、図１３（１）はゲート、ゲート絶縁膜（ＳｉＯ2膜）、シリコン柱を接触させる前、図１３（２）はゲート電圧０Ｖ時、図１４（３）はｐ-領域がちょうど完全空乏化するゲート電圧時、図１４（４）はゲート電圧に対応してｐ-領域のポテンシャルが平行移動する時、図１５（５）は強反転し、電流が流れるときにｐ-領域が完全空乏化している時のエネルギーバンド図を各々示している。
【００３６】
まず、ゲート仕事関数ΦMと半導体の仕事関数ΦS（＝４．９９８ｅＶ）が等しいので、ゲート電圧が０Ｖの時、フラットバンド状態となる（図１３（２）参照）。ゲート電圧に正の電圧を印加していくと、ｐ-領域中の空乏層が柱中心に向かって同心円状に伸びていき、図１４（３）の時にｐ-領域がちょうど完全空乏化する。図１３（２）から図１４（３）の状態への遷移中は、ゲート電荷から発する電気力線がｐ-領域中のイオン化した不純物原子で終端するため、印加したゲート電圧がゲート絶縁膜とｐ-領域にそれぞれ分割されて印加される。
図１４（３）の状態でｐ-領域がちょうど完全空乏化した後、さらにゲート電圧を正の方向に印加していくと、ゲート電荷から発する電気力線の終端場所がないため、ゲートキャパシタンスカップリングにより、ちょうど完全空乏化した後に印加したゲート電圧分だけｐ-領域のポテンシャル全体が図１４（４）のように平行移動する。従って、このときゲート絶縁膜及びｐ-領域に印加される電界は図１４（３）の状態から変わらない。
【００３７】
図１４（４）の状態からさらにゲート電圧を正の方向に印加していくと、ソースからｐ-領域中へキャリアの注入が起こり始め、ゲート電荷から発する電気力線がｐ-領域中へ注入されたキャリアへ終端するようになり、図１５（５）の状態になる。このとき、ソース端においては、ｐ-領域全面にキャリアが注入されるが、すぐにゲートの静電誘導によりｐ-領域表面に引き寄せられるようになる。従って、図１４（４）の状態から図１５（５）の強反転状態へ遷移する際、ｐ-領域に印加されるポテンシャルは変化せず、ゲート絶縁膜に印加されるポテンシャルだけ増加する。
【００３８】
図１６（１）〜図１８（５）は、本発明のＢＩ−ＳＧＴのゲートで囲まれた柱状のｐ-領域（高抵抗領域）の不純物濃度が１０15ｃｍ-3、ゲート仕事関数ΦMが半導体の仕事関数ΦS（＝４．９９８ｅＶ）より大きい場合のエネルギーバンド図である。具体的には、図１６（１）はゲート、ゲート絶縁膜（ＳｉＯ2膜）、シリコン柱を接触させる前、図１６（２）はゲート電圧０Ｖ時、図１７（３）はｐ-領域がちょうど完全空乏化するゲート電圧時、図１７（４）はゲート電圧に対応してｐ-領域のポテンシャルが平行移動する時、図１８（５）は強反転し、電流が流れるときにｐ-領域が完全空乏化している時のエネルギーバンド図を各々示している。
【００３９】
図１６（２）のゲート電圧０Ｖ時の蓄積状態の後、ゲート電圧を正の方向に印加していくと、フラットバンド状態となる。その後の動作メカニズムは図１４（３）〜図１５（５）と同じである。
【００４０】
図１９（１）〜図２１（５）は、本発明のＢＩ−ＳＧＴのゲートで囲まれた柱状のｐ-領域の不純物濃度が１０15ｃｍ-3、 ゲート仕事関数ΦMが半導体の仕事関数ΦS（＝４．９９８ｅＶ）より小さい場合のエネルギーバンド図である。具体的には、図１９（１）はゲート、ゲート絶縁膜（ＳｉＯ2膜）、シリコン柱を接触させる前、図１９（２）はゲート電圧０Ｖ時、図２０（３）はｐ-領域がちょうど完全空乏化するゲート電圧時、図２０（４）はゲート電圧に対応してｐ-領域のポテンシャルが平行移動する時、図２１（５）は強反転し、電流が流れるときにｐ-領域が完全空乏化している時のエネルギーバンド図を各々示している。
図１９（２）のゲート電圧０Ｖ時の空乏状態の後、ゲート電圧を正の方向に印加していくと、ｐ-領域がちょうど完全空乏する。その後の動作メカニズムは図１４（３）〜図１５（５）の場合と同じである。
【００４１】
【発明の効果】
上述したように、本発明によれば、ゲート材料の仕事関数を選択することで、ゲートで囲まれたシリコン柱のチャネルを不純物濃度が１０17ｃｍ-3以下の高抵抗領域にすることが可能になる。そのため、ゲートで囲まれたチャネルを完全空乏化しやすくなり、かつチャネルのキャリア移動度を最大限に高めることができるので、高駆動電流を実現できる。
さらに、ゲート長を７０ｎｍ以下、特に２０ｎｍ以下にスケーリングしても、シリコン柱直径を小さくすることでしきい値電圧の低下、理想的なサブスレショルドスウィングＳの実現及びＤＩＢＬ効果の増加の抑制が可能である。そのため、低オフ電流かつ高オン電流を実現できる。
従って、本発明によれば、超高速かつ超低消費電力ＵＬＳＩ（超大規模集積回路）を実現可能である。
【図面の簡単な説明】
【図１】エンハンスメント型のＳＧＴを実現するための従来の技術と本発明の技術の違いを説明するための図である。
【図２】（ａ）は本発明の半導体装置の概略鳥瞰図、（ｂ）は（ａ）のチャネル長方向の概略断面図、（ｃ）は（ａ）のカットラインＡ−Ａ’における概略断面図である。
【図３】（ａ）はＦｉｎＦＥＴの概略鳥瞰図、（ｂ）は（ａ）のチャネル長方向の概略断面図、（ｃ）は（ａ）のカットラインＢ−Ｂ’における概略断面図である。
【図４】ＢＩ−ＳＧＴとＢＩ−ＤＧのしきい値電圧のゲート長依存性を示す図である。
【図５】ＢＩ−ＳＧＴとＢＩ−ＤＧのサブスレショルドスウィングＳのゲート長依存性を示す図である。
【図６】ＢＩ−ＳＧＴとＢＩ−ＤＧのＤＩＢＬ効果のゲート長依存性を示す図である。
【図７】ＢＩ−ＳＧＴとＢＩ−ＤＧについて、ＤＩＢＬ効果のシリコン柱直径（ＢＩ−ＳＧＴ）又はシリコン膜厚（ＢＩ−ＤＧ）依存性を示す図である。
【図８】ＢＩ−ＳＧＴとＢＩ−ＤＧのドレイン電流対ゲート電圧特性（Ｌｏｇプロット）を示す図である。
【図９】ＢＩ−ＳＧＴとＢＩ−ＤＧのドレイン電流対ゲート電圧特性（Ｌｉｎｅａｒプロット）を示す図である。
【図１０】ＢＩ−ＳＧＴとＢＩ−ＤＧのオン電流対オフ電流特性を示す図である。
【図１１】ＢＩ−ＳＧＴとＢＩ−ＤＧのオフ電流とゲート仕事関数の関係を示す図である。
【図１２】ＭＯＳ構造の表面電界と電子の移動度との関係を示し、（Ａ）は、しきい値電圧以上のゲート電圧の印加により電流が流れた時にｐ領域に電荷中性領域が存在する場合のバンドギャップ図、（Ｂ）は、しきい値電圧以上のゲート電圧の印加により電流が流れた時にｐ領域が完全空乏化する場合のバンドギャップ図である。
【図１３】本発明のＢＩ−ＳＧＴのエネルギーバンド図であり、（１）はゲート、ゲート絶縁膜、シリコン柱を接触させる前、（２）はゲート電圧０Ｖ時のエネルギーバンド図を各々示している。
【図１４】図１３の本発明のＢＩ−ＳＧＴのエネルギーバンド図の続きの図であり、（３）はゲートで囲まれたｐ-領域がちょうど完全空乏化するゲート電圧時、（４）はゲート電圧に対応してｐ-領域のポテンシャルが平行移動する時のエネルギーバンド図を各々示している。
【図１５】図１４の本発明のＢＩ−ＳＧＴのエネルギーバンド図の続きの図であり、（５）は強反転し、電流が流れるときにｐ-領域が完全空乏化している時のエネルギーバンド図を各々示している。
【図１６】本発明のＢＩ−ＳＧＴのエネルギーバンド図であり、（１）はゲート、ゲート絶縁膜、シリコン柱を接触させる前、（２）はゲート電圧０Ｖ時のエネルギーバンド図を各々示している。
【図１７】図１６の本発明のＢＩ−ＳＧＴのエネルギーバンド図の続きの図であり、（３）はゲートで囲まれたｐ-領域がちょうど完全空乏化するゲート電圧時、（４）はゲート電圧に対応してｐ-領域のポテンシャルが平行移動する時のエネルギーバンド図を各々示している。
【図１８】図１７の本発明のＢＩ−ＳＧＴのエネルギーバンド図の続きの図であり、（５）は強反転し、電流が流れるときにｐ-領域が完全空乏化している時のエネルギーバンド図を各々示している。
【図１９】本発明のＢＩ−ＳＧＴのエネルギーバンド図であり、（１）はゲート、ゲート絶縁膜、シリコン柱を接触させる前、（２）はゲート電圧０Ｖ時のエネルギーバンド図を各々示している。
【図２０】図１９の本発明のＢＩ−ＳＧＴのエネルギーバンド図の続きの図であり、（３）はゲートで囲まれたｐ-領域がちょうど完全空乏化するゲート電圧時、（４）はゲート電圧に対応してｐ-領域のポテンシャルが平行移動する時のエネルギーバンド図を各々示している。
【図２１】図２０の本発明のＢＩ−ＳＧＴのエネルギーバンド図の続きの図であり、（５）は強反転し、電流が流れるときにｐ-領域が完全空乏化している時のエネルギーバンド図を各々示している。
【符号の説明】
１、７ ゲート
２、８ ゲート絶縁膜
３、５ 第１の高濃度領域
４ 高抵抗領域
６、１２ シリコン酸化膜
９、１１ 第２の高濃度領域
１０ 直方体状の高抵抗領域

Claims (6)

  1. １０17ｃｍ-3以下の不純物濃度のチャネルとしての高抵抗領域と該高抵抗領域を挟む第１の高濃度領域と第２の高濃度領域とを持つシリコン柱と、該高抵抗領域上を囲む絶縁体と、該絶縁体を囲むゲートとしての導電体とを有し、
    該導電体が、それに印加されるしきい値電圧以上のゲート電圧によって、該第１の高濃度領域と第２の高濃度領域の間に流れる電流を制御し、かつ該第１の高濃度領域と第２の高濃度領域の間に電流が流れている時に、該高抵抗領域を完全空乏化させる４．２〜４．８ｅＶの仕事関数を持つ材料からなり、
    該ゲートのゲート長が７０ｎｍ以下２０ｎｍより長い場合、シリコン柱の厚さは３５〜０．７ｎｍであり、該ゲート長が２０ｎｍ以下の場合、シリコン柱の厚さは１０〜０．２ｎｍであり、
    該絶縁体が、シリコン酸化膜、シリコン窒化膜、及び両膜の積層体、シリコン酸化窒化膜や、酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜及び酸化ハフニウム膜から選択され、０．１〜１０ｎｍの範囲の厚さを有することを特徴とする半導体装置。
  2. 前記高抵抗領域が、１０10〜１０17ｃｍ-3の不純物濃度を有する請求項１に記載の半導体装置。
  3. 前記導電体が、ＭｏＳｉ2からなる請求項１又は２に記載の半導体装置。
  4. 前記シリコン柱が、導電体のシリコン柱の高さ方向の長さの２分の１以下の直径を有する請求項１に記載の半導体装置。
  5. 前記シリコン柱が、導電体のシリコン柱の高さ方向の長さの２分の１以下１００分の１以上の直径を有する請求項４に記載の半導体装置。
  6. 前記第１の高濃度領域と第２の高濃度領域が、１０18〜１０22ｃｍ-3の不純物濃度を有する請求項１に記載の半導体装置。
JP2003151177A 2003-05-28 2003-05-28 半導体装置 Expired - Lifetime JP4108537B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003151177A JP4108537B2 (ja) 2003-05-28 2003-05-28 半導体装置
US10/854,009 US20040262681A1 (en) 2003-05-28 2004-05-25 Semiconductor device
EP04253126A EP1482562A3 (en) 2003-05-28 2004-05-27 Vertical mosfet
TW093115028A TW200505028A (en) 2003-05-28 2004-05-27 Semiconductor device
KR1020040038201A KR100545161B1 (ko) 2003-05-28 2004-05-28 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003151177A JP4108537B2 (ja) 2003-05-28 2003-05-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2004356314A JP2004356314A (ja) 2004-12-16
JP4108537B2 true JP4108537B2 (ja) 2008-06-25

Family

ID=33128252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003151177A Expired - Lifetime JP4108537B2 (ja) 2003-05-28 2003-05-28 半導体装置

Country Status (5)

Country Link
US (1) US20040262681A1 (ja)
EP (1) EP1482562A3 (ja)
JP (1) JP4108537B2 (ja)
KR (1) KR100545161B1 (ja)
TW (1) TW200505028A (ja)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005007822B4 (de) 2005-02-21 2014-05-22 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Tunnel-Feldeffekttransistor
JP2007158300A (ja) * 2005-12-07 2007-06-21 Korea Electronics Telecommun 低いショットキー障壁貫通トランジスタ及びその製造方法
WO2007106424A2 (en) * 2006-03-10 2007-09-20 The Trustees Of Boston University Treating cancers with activated ras through inhibition of pkc delta
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8354311B2 (en) 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
SG170827A1 (en) * 2006-04-04 2011-05-30 Micron Technology Inc Grown nanofin transistors
US8734583B2 (en) 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US7491995B2 (en) 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US7642586B2 (en) 2006-09-08 2010-01-05 Qimonda Ag Integrated memory cell array
EP1900681B1 (en) * 2006-09-15 2017-03-15 Imec Tunnel Field-Effect Transistors based on silicon nanowires
DE102006044840B4 (de) * 2006-09-22 2009-11-26 Qimonda Ag Integrierte Transistorvorrichtung und entsprechendes Herstellungsverfahren
JP5100080B2 (ja) 2006-10-17 2012-12-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5221024B2 (ja) * 2006-11-06 2013-06-26 株式会社Ｇｅｎｕｓｉｏｎ 不揮発性半導体記憶装置
JP2008130712A (ja) * 2006-11-20 2008-06-05 Hitachi Maxell Ltd ３端子型結晶シリコン素子
JP5130596B2 (ja) * 2007-05-30 2013-01-30 国立大学法人東北大学 半導体装置
JP2009004425A (ja) * 2007-06-19 2009-01-08 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2009038201A (ja) * 2007-08-01 2009-02-19 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP5466816B2 (ja) * 2007-08-09 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 縦型ｍｏｓトランジスタの製造方法
JP5466818B2 (ja) * 2007-09-27 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
TWI459559B (zh) * 2007-10-29 2014-11-01 Unisantis Elect Singapore Pte 半導體構造及該半導體構造之製造方法
US8183628B2 (en) 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
US8896056B2 (en) * 2007-12-05 2014-11-25 Unisantis Electronics Singapore Pte Ltd. Surrounding gate transistor semiconductor device
JP2009141110A (ja) * 2007-12-06 2009-06-25 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US8598650B2 (en) * 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8129763B2 (en) * 2008-02-07 2012-03-06 International Business Machines Corporation Metal-oxide-semiconductor device including a multiple-layer energy filter
US7759729B2 (en) * 2008-02-07 2010-07-20 International Business Machines Corporation Metal-oxide-semiconductor device including an energy filter
DE102008030853B4 (de) * 2008-06-30 2014-04-30 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Dreidimensionaler Transistor mit einer Doppelkanal-Konfiguration
US7750400B2 (en) * 2008-08-15 2010-07-06 Texas Instruments Incorporated Integrated circuit modeling, design, and fabrication based on degradation mechanisms
US8278691B2 (en) * 2008-12-11 2012-10-02 Micron Technology, Inc. Low power memory device with JFET device structures
JP4530098B1 (ja) 2009-05-29 2010-08-25 日本ユニサンティスエレクトロニクス株式会社 半導体装置
JP5356970B2 (ja) 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP5635256B2 (ja) * 2009-11-24 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
WO2011111662A1 (ja) 2010-03-08 2011-09-15 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP5128630B2 (ja) * 2010-04-21 2013-01-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP2012023305A (ja) * 2010-07-16 2012-02-02 Elpida Memory Inc 半導体装置および半導体装置の製造方法
FR2968125B1 (fr) 2010-11-26 2013-11-29 Centre Nat Rech Scient Procédé de fabrication d'un dispositif de transistor a effet de champ implémenté sur un réseau de nanofils verticaux, dispositif de transistor résultant, dispositif électronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif électronique
US20120168819A1 (en) * 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
US9401436B2 (en) 2011-05-05 2016-07-26 Qualcomm Incorporated Multiple control transcap variable capacitor
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9041095B2 (en) * 2013-01-24 2015-05-26 Unisantis Electronics Singapore Pte. Ltd. Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same
US9024376B2 (en) 2013-01-25 2015-05-05 Unisantis Electronics Singapore Pte. Ltd. Vertical transistor with dielectrically-isolated work-function metal electrodes surrounding the semiconductor pillar
US9112047B2 (en) * 2013-02-28 2015-08-18 Freescale Semiconductor, Inc. Split gate non-volatile memory (NVM) cell and method therefor
WO2014170949A1 (ja) 2013-04-16 2014-10-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5670603B1 (ja) 2013-04-26 2015-02-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法及び半導体装置
WO2014203304A1 (ja) 2013-06-17 2014-12-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015008387A1 (ja) 2013-07-19 2015-01-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5759077B1 (ja) 2013-08-07 2015-08-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5658425B1 (ja) 2013-09-26 2015-01-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP5658426B1 (ja) 2013-10-03 2015-01-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び、半導体装置の製造方法
JP5707003B1 (ja) 2013-11-07 2015-04-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法
WO2015071983A1 (ja) * 2013-11-13 2015-05-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び半導体装置の製造方法
JP5670606B1 (ja) 2013-11-22 2015-02-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP5676786B1 (ja) 2014-01-15 2015-02-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP5657151B1 (ja) 2014-01-23 2015-01-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
US10276664B2 (en) * 2014-02-10 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-dimension of nanowire diameter to improve drive current
JP5885050B2 (ja) 2014-02-12 2016-03-15 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
WO2015121961A1 (ja) 2014-02-14 2015-08-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び半導体装置の製造方法
WO2015125204A1 (ja) * 2014-02-18 2015-08-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015125205A1 (ja) 2014-02-18 2015-08-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015125291A1 (ja) 2014-02-24 2015-08-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法
JP6264088B2 (ja) * 2014-02-25 2018-01-24 富士通株式会社 半導体装置
WO2015129021A1 (ja) 2014-02-28 2015-09-03 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び半導体装置の製造方法
WO2015132851A1 (ja) 2014-03-03 2015-09-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2015132913A1 (ja) 2014-03-05 2015-09-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9153647B1 (en) 2014-03-17 2015-10-06 International Business Machines Corporation Integrated circuit having heterostructure FinFET with tunable device parameters and method to fabricate same
WO2015147866A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Selectively regrown top contact for vertical semiconductor devices
JP5676807B1 (ja) * 2014-06-09 2015-02-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US9711596B2 (en) 2014-06-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a semiconductor sheet interconnecting a source region and a drain region
JP5954597B2 (ja) * 2014-09-22 2016-07-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5897676B2 (ja) * 2014-09-22 2016-03-30 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5980288B2 (ja) * 2014-10-09 2016-08-31 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5917672B2 (ja) * 2014-12-17 2016-05-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5911948B2 (ja) * 2014-12-25 2016-04-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
JP6339230B2 (ja) 2015-10-09 2018-06-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
WO2017064793A1 (ja) 2015-10-15 2017-04-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP6527831B2 (ja) * 2016-03-02 2019-06-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP6082489B2 (ja) * 2016-03-30 2017-02-15 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP6527835B2 (ja) * 2016-04-06 2019-06-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US11088033B2 (en) 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
JP6250210B2 (ja) * 2017-04-11 2017-12-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
US10608011B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional NOR memory array architecture and methods for fabrication thereof
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
DE112018003704T5 (de) * 2017-07-19 2020-04-09 Globalwafers Japan Co., Ltd. Verfahren zum herstellen eines dreidimensionalen strukturkörpers, verfahren zum herstellen eines vertikalen transistors, wafer für einen vertikalen transistor und substrat für einen vertikalen transistor
KR102463483B1 (ko) * 2017-08-29 2022-11-04 마이크론 테크놀로지, 인크 고 밴드 갭 재료를 포함하는 스트링 드라이버들을 갖는 디바이스들 및 시스템들, 및 형성 방법들
US10475812B2 (en) 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
US11751391B2 (en) 2018-07-12 2023-09-05 Sunrise Memory Corporation Methods for fabricating a 3-dimensional memory structure of nor memory strings
US11069696B2 (en) * 2018-07-12 2021-07-20 Sunrise Memory Corporation Device structure for a 3-dimensional NOR memory array and methods for improved erase operations applied thereto
CN112567516A (zh) 2018-07-12 2021-03-26 日升存储公司 三维nor存储器阵列的制造方法
TWI713195B (zh) 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
CN113169041B (zh) 2018-12-07 2024-04-09 日升存储公司 形成多层垂直nor型存储器串阵列的方法
EP3918633A4 (en) 2019-01-30 2023-02-08 Sunrise Memory Corporation HIGH BANDWIDTH, HIGH CAPACITY EMBEDDED MEMORY DEVICE USING WAFER BONDS
JP2022519537A (ja) 2019-02-11 2022-03-24 サンライズ メモリー コーポレイション 垂直型薄膜トランジスタ、及び、垂直型薄膜トランジスタの、３次元メモリアレイのためのビット線コネクタとしての応用メモリ回路方法
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
TWI836184B (zh) 2020-02-07 2024-03-21 美商森恩萊斯記憶體公司 具有低延遲的高容量記憶體電路
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
WO2021173572A1 (en) 2020-02-24 2021-09-02 Sunrise Memory Corporation Channel controller for shared memory access
WO2021207050A1 (en) 2020-04-08 2021-10-14 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional nor memory string array
WO2022047067A1 (en) 2020-08-31 2022-03-03 Sunrise Memory Corporation Thin-film storage transistors in a 3-dimensional array or nor memory strings and process for fabricating the same
WO2022108848A1 (en) 2020-11-17 2022-05-27 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US11942536B2 (en) * 2022-02-14 2024-03-26 Tokyo Electron Limited Semiconductor device having channel structure with 2D material

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307270A (ja) * 1988-06-06 1989-12-12 Nippon Telegr & Teleph Corp <Ntt> Ｍｉｓ型トランジスタ
JP2994670B2 (ja) * 1989-12-02 1999-12-27 忠弘 大見 半導体装置及びその製造方法
JPH057003A (ja) * 1991-06-27 1993-01-14 Toshiba Corp 半導体装置
JP3230846B2 (ja) * 1992-07-30 2001-11-19 株式会社東芝 半導体装置および半導体集積回路装置
DE4327132C2 (de) * 1993-08-12 1997-01-23 Siemens Ag Dünnfilmtransistor und Verfahren zu dessen Herstellung
KR100331845B1 (ko) * 1998-01-10 2002-05-10 박종섭 박막트랜지스터제조방법
JP2001127302A (ja) * 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
US6509586B2 (en) * 2000-03-31 2003-01-21 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit
JP4058751B2 (ja) * 2000-06-20 2008-03-12 日本電気株式会社 電界効果型トランジスタの製造方法
JP2004349291A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2004356314A (ja) 2004-12-16
EP1482562A3 (en) 2005-08-31
KR100545161B1 (ko) 2006-01-24
US20040262681A1 (en) 2004-12-30
EP1482562A2 (en) 2004-12-01
TW200505028A (en) 2005-02-01
KR20040103416A (ko) 2004-12-08

Similar Documents

Publication Publication Date Title
JP4108537B2 (ja) 半導体装置
US11211494B2 (en) FinFET transistor
Yang et al. 5nm-gate nanowire FinFET
US8669163B2 (en) Tunnel field-effect transistors with superlattice channels
Poiroux et al. Multiple gate devices: advantages and challenges
US7863674B2 (en) Multiple-gate transistors formed on bulk substrates
US7172943B2 (en) Multiple-gate transistors formed on bulk substrates
US8790970B2 (en) Doping of semiconductor fin devices
KR101018103B1 (ko) 채널에 대한 패시베이팅 쇼트키 배리어들을 가진 절연 게이트 전계 효과 트랜지스터
US20080303095A1 (en) Varying mugfet width to adjust device characteristics
US8643106B2 (en) Semiconductor device
JP2006505950A (ja) 分離した複数のゲートを有するダブルゲート半導体デバイス
Neudeck An overview of double-gate MOSFETs
Kumar et al. FIN junctionless field effect transistor (FIN-JLFET) with ground plane for surpassing parasitic BJT action
US20040256672A1 (en) Ultra-small MOSFET
US7112847B1 (en) Smooth fin topology in a FinFET device
JP2009038076A (ja) 二重絶縁ゲート電界効果トランジスタ
Das et al. A Review of Advancement of Multi-Gate FET
Morteza et al. A Comparison Study of Electrical Characteristics of Schottky Source Drain and Doped Source Drain Double Gate SOI MOSFET
Xiao et al. Device simulation on gate-all-around cylindrical transistor
Lamba et al. Modeling and Designing a Device Using MuGFETs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4108537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

EXPY Cancellation because of completion of term