JP5466816B2 - 縦型ｍｏｓトランジスタの製造方法 - Google Patents

縦型ｍｏｓトランジスタの製造方法 Download PDF

Info

Publication number
JP5466816B2
JP5466816B2 JP2007208194A JP2007208194A JP5466816B2 JP 5466816 B2 JP5466816 B2 JP 5466816B2 JP 2007208194 A JP2007208194 A JP 2007208194A JP 2007208194 A JP2007208194 A JP 2007208194A JP 5466816 B2 JP5466816 B2 JP 5466816B2
Authority
JP
Japan
Prior art keywords
region
insulating film
impurity diffusion
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007208194A
Other languages
English (en)
Other versions
JP2009043990A (ja
Inventor
靜憲 大湯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2007208194A priority Critical patent/JP5466816B2/ja
Priority to US12/183,093 priority patent/US7670911B2/en
Publication of JP2009043990A publication Critical patent/JP2009043990A/ja
Application granted granted Critical
Publication of JP5466816B2 publication Critical patent/JP5466816B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ＧＩＤＬ（Ｇａｔｅ Ｉｎｄｕｃｅｄ Ｄｒａｉｎ Ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）の少ない縦型ＭＯＳトランジスタの製造方法に関する。
近年の半導体装置の微細化に伴い、半導体装置を構成するＭＯＳトランジスタの電流駆動能力が低下する傾向がある。この電流駆動能力を向上させるために、ソース領域、チャネル領域、ドレイン領域が縦型に配置された、３次元構造の縦型ＭＯＳトランジスタが提案されている。この縦型ＭＯＳトランジスタは、チャネル領域を完全に空乏化することによって大幅な電流駆動能力の向上を達成できる、という利点を有する。
従来から使用されている縦型ＭＯＳトランジスタは、特許文献１の図２に示されるように、ソース／ドレイン領域とチャネル領域を形成するＳｉ柱を有し、このチャネル領域はゲート絶縁膜及びゲート電極に囲まれている。また、このソース／ドレイン領域はシリコン柱全体に形成され、チャネル領域を完全に覆うような構造となっている。
また、この縦型ＭＯＳトランジスタはその利点を生かして様々な分野で使用されている。この利用例として、特許文献２の図８には、縦型ＭＯＳトランジスタをＤＲＡＭのメモリセルトランジスタとした例が提案されている。この構造では、３次元トランジスタを構成するチャネル領域上の不純物拡散層上にキャパシタを有し、チャネル領域下の不純物拡散層の下にビット線が配置されている。また、チャネル領域は、ゲート絶縁膜を介してゲート電極（ワード線）によって囲まれている。
米国特許出願公開第２００４／２６２６６８１号明細書（図２） 米国特許第６８１８９３７号明細書（図８）
特許文献１に記載のような縦型ＭＯＳトランジスタにおいては、電流駆動能力を向上できるという利点を有する反面、ＧＩＤＬ（Ｇａｔｅ Ｉｎｄｕｃｅｄ Ｄｒａｉｎ Ｌｅａｋａｇｅ）によって、接合リークが増えてしまうという問題があった。
また、縦型ＭＯＳトランジスタを用いてＤＲＡＭセルトランジスタを構成し、例えば、ソース／ドレイン領域をＮ型、チャネル領域をＰ型として、下部Ｎ型不純物拡散層下にキャパシタを形成した場合、Ｎ型不純物拡散層とｐ型Ｓｉとで構成される接合部分の空乏層中ではＧＩＤＬによって接合リークが増えることとなっていた。また、特許文献２のＤＲＡＭセルトランジスタの場合も、不純物拡散層とチャネル領域とで構成される接合部分の空乏層において、ＧＩＤＬによって接合リークが増えてしまうという問題があった。
この結果、縦型ＭＯＳトランジスタを用いた場合は、何れの場合であってもＧＩＤＬに起因する接合リーク電流によって、キャパシタに蓄えられた電荷が漏れてしまう、等の問題が起こっていた。
そこで、本発明者は鋭意検討した結果、縦型ＭＯＳトランジスタにおいて、下部不純物拡散領域、又は下部不純物拡散領域と上部不純物拡散領域の側面の絶縁膜を、チャネル領域の側面のゲート絶縁膜よりも厚く形成すれば良いことを発見した。すなわち、本発明は、安定して高精度で下部不純物拡散領域、又は下部不純物拡散領域と上部不純物拡散領域の側面の絶縁膜を、ゲート絶縁膜よりも厚く形成できる縦型ＭＯＳトランジスタの製造方法を提供することを目的とするものである。
上記課題を解決するため、本発明は、以下の構成を有することを特徴とする。
１．半導体基板と、前記半導体基板上に突起状領域と、
前記突起状領域内の下部から前記半導体基板内までの領域に下部不純物拡散領域と、前記突起状領域内の上部に上部不純物拡散領域と、前記突起状領域内の上部不純物拡散領域と下部不純物拡散領域間にチャネル領域と、
前記半導体基板内の下部不純物拡散領域上及び前記突起状領域の側面に、ゲート電極と、
前記半導体基板内の下部不純物拡散領域及び突起状領域とゲート電極間に絶縁膜と、を有し、
前記下部不純物拡散領域とゲート電極間の絶縁膜１は、前記チャネル領域とゲート電極間の前記絶縁膜で構成されるゲート絶縁膜よりも膜厚が厚い、縦型ＭＯＳトランジスタの製造方法であって、
（１）シリコン半導体の基板上に、マスクパターンを設ける工程と、
（２）前記マスクパターンをマスクに用いて、シリコン半導体の基板をパターニングすることにより、半導体基板から上方に突出した凸状領域を設ける工程と、
（３）熱酸化を行うことにより、前記凸状領域の露出した表面及び前記半導体基板の表面に酸化膜を形成する工程と、
（４）前記凸状領域上に形成した酸化膜側面に、シリコン窒化膜を形成する工程と、
（５）熱酸化を行うことにより、前記半導体基板上及び凸状領域の下部側面の前記酸化膜の膜厚を厚くして前記絶縁膜１とする工程と、
（６）不純物を注入することにより、前記下部不純物拡散領域を形成する工程と、
（７）前記絶縁膜１以外の前記酸化膜及びシリコン窒化膜を除去して前記凸状領域のシリコン側面を露出させる工程と、
（８）前記凸状領域の露出したシリコン側面を熱酸化することにより絶縁膜を形成する工程と、
（９）前記ゲート電極を形成する工程と、
（１０）前記マスクパターンを除去する工程と、
（１１）前記凸状領域に不純物を注入して凸状領域の上部を前記上部不純物拡散領域とすることにより、前記突起状領域を形成する工程と、
を有することを特徴とする縦型ＭＯＳトランジスタの製造方法。
２． 前記工程（１）において、膜厚が５〜１０ｎｍのＳｉＯ2膜と、膜厚が１００〜２００ｎｍのＳｉＮ膜とで構成される前記マスクパターンを設け、
前記工程（３）において、膜厚が５〜１０ｎｍの前記酸化膜を形成し、
前記工程（５）において、前記熱酸化を乾燥酸素雰囲気下で８００〜１０００℃の温度で行い、前記絶縁膜１として膜厚が３０〜５０ｎｍのＳｉＯ2膜を形成することを特徴とする上記１に記載の縦型ＭＯＳトランジスタの製造方法。
３．半導体基板と、前記半導体基板上に突起状領域と、
前記突起状領域内の下部から前記半導体基板内までの領域に下部不純物拡散領域と、前記突起状領域内の上部に上部不純物拡散領域と、前記突起状領域内の上部不純物拡散領域と下部不純物拡散領域間にチャネル領域と、
前記半導体基板内の下部不純物拡散領域上及び突起状領域の側面に、ゲート電極と、
前記半導体基板内の下部不純物拡散領域及び突起状領域とゲート電極間に絶縁膜と、を有し、
前記上部不純物拡散領域とゲート電極間の絶縁膜Ｂ、及び半導体基板内の下部不純物拡散領域とゲート電極間の絶縁膜Ａは、前記チャネル領域とゲート電極間の前記絶縁膜で構成されるゲート絶縁膜よりも膜厚が厚い、縦型ＭＯＳトランジスタの製造方法であって、
（Ａ）シリコン半導体の基板上に、マスクパターンを設ける工程と、
（Ｂ）前記マスクパターンをマスクに用いて、シリコン半導体の基板をパターニングすることにより、半導体基板から上方に突出した凸状領域を設ける工程と、
（Ｃ）熱酸化を行うことにより、前記凸状領域の露出した表面及び前記半導体基板の表面に酸化膜を形成する工程と、
（Ｄ）前記凸状領域上に形成した酸化膜側面に、シリコン窒化膜を形成する工程と、
（Ｅ）熱酸化を行うことにより、前記半導体基板上の前記酸化膜の膜厚を厚くして前記絶縁膜Ａとする工程と、
（Ｆ）不純物を注入することにより、前記下部不純物拡散領域を形成する工程と、
（Ｇ）前記絶縁膜Ａ以外の前記酸化膜及びシリコン窒化膜を除去して前記凸状領域のシリコン側面を露出させる工程と、
（Ｈ）前記凸状領域の露出したシリコン側面を熱酸化することにより絶縁膜を形成する工程と、
（Ｉ）前記ゲート電極を形成する工程と、
（Ｊ）前記凸状領域の上部側面の絶縁膜を除去して前記凸状領域の上部以外の部分側面に前記絶縁膜を残留させる工程と、
（Ｋ）熱酸化を行うことにより、前記凸状領域の上部側面に、前記工程（Ｊ）で残留させた前記絶縁膜よりも膜厚が厚くなるように、前記絶縁膜Ｂを形成する工程と、
（Ｌ）前記マスクパターンを除去する工程と、
（Ｍ）前記凸状領域に不純物を注入して凸状領域の上部を前記上部不純物拡散領域とすることにより、前記突起状領域を形成する工程と、
を有することを特徴とする縦型ＭＯＳトランジスタの製造方法。
４． 前記工程（Ｃ）において、膜厚が５〜１０ｎｍの前記酸化膜を形成し、
前記工程（Ｋ）において、
乾燥酸素雰囲気下又は水蒸気雰囲気下で、８００〜１０００℃で、前記熱酸化を行い、前記絶縁膜Ｂとして膜厚が１０〜３０ｎｍのＳｉＯ2膜を形成することを特徴とする上記３に記載の縦型ＭＯＳトランジスタの製造方法。
５．半導体基板と、前記半導体基板上に突起状領域と、
前記突起状領域内の下部から前記半導体基板内までの領域に下部不純物拡散領域と、前記突起状領域内の上部に上部不純物拡散領域と、前記突起状領域内の上部不純物拡散領域と下部不純物拡散領域間にチャネル領域と、
前記半導体基板内の下部不純物拡散領域上及び突起状領域の側面に、ゲート電極と、
前記半導体基板内の下部不純物拡散領域及び突起状領域とゲート電極間に絶縁膜と、を有し、
前記上部不純物拡散領域とゲート電極間の絶縁領域Ｃの実効的膜厚及び半導体基板内の下部不純物拡散領域とゲート電極間の絶縁膜Ａの膜厚は、前記チャネル領域とゲート電極間の前記絶縁膜で構成されるゲート絶縁膜の膜厚よりも厚く、
前記絶縁領域Ｃは絶縁膜及びエアギャップ領域で構成される、縦型ＭＯＳトランジスタの製造方法であって、
（ａ）シリコン半導体の基板上に、マスクパターンを設ける工程と、
（ｂ）前記マスクパターンをマスクに用いて、シリコン半導体の基板をパターニングすることにより、半導体基板から上方に突出した凸状領域を設ける工程と、
（ｃ）熱酸化を行うことにより、前記凸状領域の露出した表面及び前記半導体基板の表面に酸化膜を形成する工程と、
（ｄ）前記凸状領域上に形成した酸化膜側面に、シリコン窒化膜を形成する工程と、
（ｅ）熱酸化を行うことにより、前記半導体基板上の前記酸化膜の膜厚を厚くして前記絶縁膜Ａとする工程と、
（ｆ）不純物を注入することにより、前記下部不純物拡散領域を形成する工程と、
（ｇ）前記絶縁膜Ａ以外の前記酸化膜及びシリコン窒化膜を除去して前記凸状領域のシリコン側面を露出させる工程と、
（ｈ）前記凸状領域の露出したシリコン側面を熱酸化することにより絶縁膜を形成する工程と、
（ｉ）前記ゲート電極を形成する工程と、
（ｊ）前記凸状領域の上部側面の絶縁膜を除去して前記凸状領域の上部以外の部分側面に前記絶縁膜を残留させる工程と、
（ｋ）熱酸化を行うことにより、前記凸状領域の上部側面と前記上部側面に対向するゲート電極の上部側面間に空隙が生じるように、前記凸状領域の上部側面及びゲート電極の上部側面にそれぞれ絶縁膜Ｄ及びＥを形成する工程と、
（ｌ）前記絶縁膜Ｄ、及び前記凸状領域の上部側面を構成するシリコンをエッチングする工程と、
（ｍ）前記空隙をエアギャップ領域として残留させるように、前記凸状領域の上部側面と前記ゲート電極の上部側面間に更に絶縁膜を形成することにより、前記絶縁領域Ｃを形成する工程と、
（ｎ）前記マスクパターンを除去する工程と、
（ｏ）前記凸状領域に不純物を注入して前記凸状領域の上部を前記上部不純物拡散領域とすることにより、前記突起状領域を形成する工程と、
を有することを特徴とする縦型ＭＯＳトランジスタの製造方法。
６．前記工程（ｍ）は、水蒸気を含む酸化雰囲気下で６５０〜８５０℃の温度範囲で熱酸化を行う工程であることを特徴とする上記５に記載の縦型ＭＯＳトランジスタの製造方法。
なお、本明細書において、「マスクパターン」とは、例えば、シリコン窒化膜、シリコン酸化膜等のマスクパターンを表し、フォトレジストからなるレジストパターンとは異なる。
本発明では、ＧＩＤＬに起因する接合リーク電流の発生を防止可能な縦型ＭＯＳＦＥＴを簡易かつ高精度に製造することができる。
（第１の縦型ＭＯＳトランジスタの製造方法）
本発明の第１の縦型ＭＯＳトランジスタは、
半導体基板と、半導体基板上に突起状領域と、
突起状領域内の下部から半導体基板内までの領域に下部不純物拡散領域と、突起状領域内の上部に上部不純物拡散領域と、突起状領域内の上部不純物拡散領域と下部不純物拡散領域間にチャネル領域と、
半導体基板内の下部不純物拡散領域上及び突起状領域の側面に、ゲート電極と、
半導体基板内の下部不純物拡散領域及び突起状領域とゲート電極間に絶縁膜と、を有し、
下部不純物拡散領域とゲート電極間の絶縁膜１は、チャネル領域とゲート電極間の前記絶縁膜で構成されるゲート絶縁膜よりも膜厚が厚い、縦型ＭＯＳトランジスタである。
図１に、この縦型ＭＯＳトランジスタの一例を示す。図１に示されるように、Ｐ型Ｓｉの半導体基板１上には、突起状領域２１が設けられている。そして、この突起状領域２１内の下部から半導体基板１内までの領域に下部不純物拡散領域２が設けられ、突起状領域２１内の上部には上部不純物拡散領域３が設けられている。また、突起状領域内の上部不純物拡散領域３と下部不純物拡散領域２間にはチャネル領域が形成される。
この下部不純物拡散領域２は、図１に示されるように、突起状領域２１内の下部から半導体基板１内まで延在して設けられている。なお、下部不純物拡散領域２は少なくとも突起状領域２１内の下部領域の一部に存在していれば良く、突起状領域の下部領域の一部を占有していても、下部領域の全部を占有していても良い。
この半導体基板１内の下部不純物拡散領域２上、及び突起状領域２１の側面には、ゲート電極７が設けられている。また、この半導体基板１内の下部不純物拡散領域２及び突起状領域２１の側面と、ゲート電極７間には絶縁膜５、６が設けられている。これらの絶縁膜のうち、ゲート電極７とチャネル領域の側面間の部分はゲート絶縁膜５を構成し、ゲート電極７と下部不純物拡散領域２間の部分は絶縁膜１（図１中の符号６）を構成している。そして、絶縁膜１（図１中の符号６）は、ゲート絶縁膜５よりも膜厚が厚くなっている。
なお、絶縁膜１及びゲート絶縁膜の膜厚が一定ではなく変化する場合、本実施形態の縦型ＭＯＳトランジスタでは、絶縁膜１の最小膜厚がゲート絶縁膜の最大膜厚よりも厚いときに、「絶縁膜１はゲート絶縁膜よりも膜厚が厚い」とする。
このように、絶縁膜１（図１中の符号６）の膜厚が、ゲート絶縁膜５よりも厚くなっていることにより、下部不純物拡散領域２とゲート電極７間の距離を長くすることができ、ＧＩＤＬに起因する接合リーク電流の発生を防止することができる。
この縦型ＭＯＳＦＥＴの製造方法は、以下の工程を有する。
（１）シリコン半導体の基板上に、マスクパターンを設ける工程、
（２）マスクパターンをマスクに用いて、シリコン半導体の基板をパターニングすることにより、半導体基板から上方に突出した凸状領域を設ける工程、
（３）熱酸化を行うことにより、凸状領域の露出した表面及び半導体基板の表面に酸化膜を形成する工程、
（４）凸状領域上に形成した酸化膜側面に、シリコン窒化膜を形成する工程、
（５）熱酸化を行うことにより、半導体基板上及び凸状領域の下部側面の酸化膜の膜厚を厚くして絶縁膜１とする工程、
（６）不純物を注入することにより、下部不純物拡散領域を形成する工程、
（７）絶縁膜１以外の酸化膜及びシリコン窒化膜を除去して凸状領域のシリコン側面を露出させる工程、
（８）凸状領域の露出したシリコン側面を熱酸化することにより絶縁膜を形成する工程、
（９）ゲート電極を形成する工程、
（１０）マスクパターンを除去する工程、
（１１）凸状領域に不純物を注入して凸状領域の上部を上部不純物拡散領域とすることにより、突起状領域を形成する工程。
以下に、図面を用いてこの製造方法の一例を説明する。
まず、Ｐ型シリコン基板（シリコン半導体の基板）１を準備した後、Ｐ型シリコン基板１の表面の熱酸化を行うことにより、シリコン酸化膜３１を形成する。この後、シリコン酸化膜３１上にシリコン窒化膜８を形成した後、通常のフォトリソグラフィー技術及びドライエッチング技術によりシリコン窒化膜８とシリコン酸化膜３１をパターニングしてマスクパターンを形成する（工程（１））。
次に、マスクパターンをマスクに用いてシリコン基板１を加工することにより、半導体基板１から上方に突出した凸状領域９を設ける（工程（２））。次に、熱酸化を行うことにより、凸状領域９及びＰ型シリコン基板１の表面上に、保護用のシリコン酸化膜１０を形成する（工程（３）；図２）。
さらに、凸状領域９上に形成したシリコン酸化膜側面に、シリコン窒化膜１１のスペーサを形成する（工程（４）；図３）。そして、この状態で熱酸化を行う。この際、図４に示すように、スペーサ用のシリコン窒化膜１１の下部から酸化種が侵入し、凸状領域９の下部と半導体基板の凸状領域が設けられた以外の部分が熱酸化され、バーズビーク状の厚いシリコン酸化膜（絶縁膜１）６が形成される（工程（５）；図４）。
ここで、上記の厚いシリコン酸化膜６を形成するための熱酸化の条件としては、下記の条件を用いることが好ましい。
・工程（１）において、膜厚が５ｎｍ〜１０ｎｍのＳｉＯ2膜と、膜厚が１００ｎｍ〜２００ｎｍのＳｉＮ膜とで構成されるマスクパターンを設ける。
・工程（３）において、膜厚が５ｎｍ〜１０ｎｍのシリコン酸化膜を形成する。
・工程（５）において、熱酸化を乾燥酸素雰囲気下で８００℃〜１０００℃の温度で行い、絶縁膜１として膜厚が３０〜５０ｎｍのＳｉＯ2膜を形成する。
上記の条件で熱酸化を行うことが好ましい理由は、熱酸化の温度が８００℃未満では酸化時間を多く要する場合があり、熱酸化の温度が１０００℃を超えるとバーズビークが入りやすくなりバーズビークの制御が困難になるためである。また、工程（５）では、シリコン酸化膜６の膜厚を４０ｎｍとするためには、乾燥酸素雰囲気下で、９００℃で熱酸化を行うことが好ましい。
次に、マスクパターンをマスクに用いて、Ｐ型シリコン基板１内の、凸状領域９が形成された以外の部分内に不純物をイオン注入、熱処理を行うことによって、Ｐ型シリコン基板１内に下部不純物拡散領域２を形成する（工程（６））。
そして、次に、シリコン窒化膜１１及び絶縁膜１とした部分以外の保護用のシリコン酸化膜１０を除去して、凸状領域９のシリコン側面を露出させる（工程（７））。この後、凸状領域９の露出したシリコン側面に熱酸化を行うことにより、凸状領域９の側面に絶縁膜５を形成する（工程（８））。なお、このように形成した絶縁膜５はゲート絶縁膜となる。
更に、不純物が導入された多結晶シリコン膜を堆積させた後、エッチバックを行うことにより、半導体基板１内の下部不純物拡散領域２及び凸状領域９の側面（絶縁膜１及びゲート絶縁膜上）に、ゲート電極７を形成する（工程（９）；図５）。
次に、図６に示すように、全面に層間絶縁膜１０１を堆積した後、通常のＣＭＰ技術を用いて平坦化する。このとき、平坦化の際のストッパとして上記シリコン窒化膜８が作用する。
次に、図７に示すように、シリコン窒化膜８を除去した後（工程（１０））、膜厚が２０ｎｍのシリコン窒化膜１０２を堆積する。この後、更にエッチバックして、凸状領域９上にサイドスペーサ１０２を形成した後、不純物をイオン注入して、凸状領域９の上部を上部不純物拡散領域３とする。また、この際、凸状領域９の上部不純物拡散領域３下部の領域はチャネル領域となり、最終的に突起状領域が形成される（工程（１１）；図７）。最後に、上部不純物拡散領域３に連通するように埋め込み電極１０３を形成することにより、図１に示す縦型ＭＯＳトランジスタを製造することができる。
（第２の縦型ＭＯＳトランジスタの製造方法）
本発明の第２の縦型ＭＯＳトランジスタは、
半導体基板と、半導体基板上に突起状領域と、
突起状領域内の下部から半導体基板内までの領域に下部不純物拡散領域と、突起状領域内の上部に上部不純物拡散領域と、突起状領域内の上部不純物拡散領域と下部不純物拡散領域間にチャネル領域と、
半導体基板内の下部不純物拡散領域上及び突起状領域の側面に、ゲート電極と、
半導体基板内の下部不純物拡散領域及び突起状領域とゲート電極間に絶縁膜と、を有し、
上部不純物拡散領域とゲート電極間の絶縁膜Ｂ、及び半導体基板内の下部不純物拡散領域とゲート電極間の絶縁膜Ａは、チャネル領域とゲート電極間の絶縁膜で構成されるゲート絶縁膜よりも膜厚が厚い、縦型ＭＯＳトランジスタである。
図８に、この縦型ＭＯＳトランジスタの一例を示す。図８に示されるように、Ｐ型Ｓｉの半導体基板１には、突起状領域２１が設けられている。そして、この突起状領域２１内の下部から半導体基板１内までの領域に下部不純物拡散領域２が設けられ、突起状領域２１内の上部には上部不純物拡散領域３が設けられている。また、突起状領域２１内の上部不純物拡散領域３と下部不純物拡散領域２間にはチャネル領域が形成される。
この下部不純物拡散領域２は、図８に示されるように、突起状領域２１内の下部から半導体基板１内まで延在して設けられている。なお、下部不純物拡散領域２は少なくとも突起状領域２１内の下部領域の一部に存在していれば良く、突起状領域２１内の下部領域の一部を占有していても、下部領域の全部を占有していても良い。
この半導体基板１内の下部不純物拡散領域２上及び突起状領域２１の側面には、ゲート電極７が設けられている。また、この半導体基板１内の下部不純物拡散領域２及び突起状領域９の側面と、ゲート電極７間には絶縁膜５、６、１２が設けられている。これらの絶縁膜のうち、ゲート電極７とチャネル領域の側面間の部分はゲート絶縁膜５を構成している。そして、この絶縁膜のうち、下部不純物拡散領域２とゲート電極７間の絶縁膜６は絶縁膜Ａを構成し、上部不純物拡散領域２とゲート電極７間の絶縁膜１２は絶縁膜Ｂを構成し、これらの絶縁膜Ａ及びＢはゲート絶縁膜５よりも膜厚が厚くなっている。
なお、絶縁膜Ａ及びＢ、並びにゲート絶縁膜の膜厚が一定ではなく変化する場合、本実施形態の縦型ＭＯＳトランジスタでは、絶縁膜Ａ及びＢの最小膜厚がゲート絶縁膜の最大膜厚よりも厚いときに、「絶縁膜Ａ及びＢはゲート絶縁膜よりも膜厚が厚い」とする。
このように、絶縁膜Ａ（符号６）、絶縁膜Ｂ（符号１２）の膜厚が、ゲート絶縁膜５よりも厚くなっていることにより、下部不純物拡散領域２とゲート電極７間及び上部不純物拡散領域１２とゲート電極７間の距離を長くすることができる。この結果、ＧＩＤＬに起因する接合リーク電流の発生を防止することができる。
この縦型ＭＯＳＦＥＴの製造方法は、以下の工程を有する。
（Ａ）シリコン半導体の基板上に、マスクパターンを設ける工程、
（Ｂ）マスクパターンをマスクに用いて、シリコン半導体の基板をパターニングすることにより、半導体基板から上方に突出した凸状領域を設ける工程、
（Ｃ）熱酸化を行うことにより、凸状領域の露出した表面及び半導体基板の表面に酸化膜を形成する工程、
（Ｄ）凸状領域上に形成した酸化膜側面に、シリコン窒化膜を形成する工程、
（Ｅ）熱酸化を行うことにより、半導体基板上の酸化膜の膜厚を厚くして絶縁膜Ａとする工程、
（Ｆ）不純物を注入することにより、下部不純物拡散領域を形成する工程、
（Ｇ）絶縁膜Ａ以外の酸化膜及びシリコン窒化膜を除去して凸状領域のシリコン側面を露出させる工程、
（Ｈ）凸状領域の露出したシリコン側面を熱酸化することにより絶縁膜を形成する工程、
（Ｉ）ゲート電極を形成する工程、
（Ｊ）凸状領域の上部側面の絶縁膜を除去して凸状領域の上部以外の部分側面に絶縁膜を残留させる工程、
（Ｋ）熱酸化を行うことにより、凸状領域の上部側面に、工程（Ｊ）で残留させた絶縁膜よりも膜厚が厚くなるように、絶縁膜Ｂを形成する工程、
（Ｌ）マスクパターンを除去する工程、
（Ｍ）凸状領域に不純物を注入して凸状領域の上部を上部不純物拡散領域とすることにより、突起状領域を形成する工程。
以下に、図面を用いてこの製造方法の一例を説明する。
まず、上記第１の縦型ＭＯＳトランジスタの製造方法の工程（１）〜（４）と同様にして、Ｐ型Ｓｉの半導体基板（シリコン半導体の基板）１に、凸状領域９を形成すると共に、凸状領域９の側面に保護用のシリコン酸化膜（酸化膜）１０及びシリコン窒化膜１１のスペーサを形成する（工程（Ａ）〜（Ｄ）；図３）。次に、Ｐ型Ｓｉの半導体基板１の凸状領域９が設けられた以外の部分を熱酸化することにより、この部分上のシリコン酸化膜１０の膜厚を厚くして絶縁膜Ａ（符号６）を形成する（工程（Ｅ））。この絶縁膜Ａ（符号６）の形成は、上記第１の縦型ＭＯＳトランジスタの製造方法の工程（５）のような方法で形成しても良いし、デポ成分とスパッタ成分とを制御したＣＶＤ法で形成しても良い。
次に、マスクパターンをマスクに用いて、Ｐ型シリコン基板１内の、凸状領域９が形成された以外の部分内に不純物をイオン注入、熱処理をすることによって、Ｐ型シリコン基板１内に下部不純物拡散領域２を形成する（工程（Ｆ）；図９）。そして、次に、シリコン窒化膜１１、及び絶縁膜Ａ（符号６）以外の部分の上記保護用のシリコン酸化膜１０を除去して凸状領域９のシリコン側面を露出させる（工程（Ｇ）；図１０）。
次に、図１１に示すように、シリコンとシリコン窒化物の酸化速度が同等の熱酸化を行うことにより、凸状領域９の露出したシリコン側面並びにマスクパターン８の上面及び側面にシリコン酸化膜（絶縁膜）５を形成する（工程（Ｈ））。この際、凸状領域９の上部以外の部分の側面にはゲート絶縁膜が形成される。
更に、全面に不純物が導入された多結晶シリコン膜を堆積させた後、エッチバックを行うことにより、下部不純物拡散領域２及び凸状領域９の側面（絶縁膜６、ゲート絶縁膜２２上）に、ゲート電極７を形成する（工程（Ｉ）；図１２）。
次に、図１３に示すように、異方性ドライエッチングにより、凸状領域９の上部側面の絶縁膜を除去することにより、凸状領域９の上部以外の部分側面に絶縁膜を残留させる。なお、この際、凸状領域９上部の側面に対向するゲート電極７の上部を露出させる（工程（Ｊ））。次に、乾燥酸素雰囲気下で熱酸化を行い、凸状領域９上部側面に、絶縁膜Ｂ（符号１２）を形成する。なお、この際、熱酸化が横方向にも進行して、絶縁膜Ｂ（符号１２）の厚さはゲート絶縁膜５よりも厚くなると共に、凸状領域９の上部とゲート電極７の上部間に空隙は存在しなくなる（工程（Ｋ）；図１４）。
次いで、図１５に示すように、シリコン窒化膜８のマスクパターンを除去した後（工程（Ｌ））、新たにシリコン窒化膜１０２を堆積・エッチバックしてスペーサを形成する。次に、不純物のイオン注入、熱処理を行って、凸状領域９の上部を上部不純物拡散領域３とする。また、この際、凸状領域９の上部不純物拡散領域３の下部はチャネル領域となり、最終的に突起状領域が形成される（工程（Ｍ））。最後に、上部不純物拡散領域３に連通するように埋め込み電極１０３を形成することにより、図８に示す縦型ＭＯＳトランジスタを製造することができる。
なお、工程（Ｃ）において、膜厚が５ｎｍ〜１０ｎｍの酸化膜を形成し、工程（Ｋ）において、乾燥酸素雰囲気下又は水蒸気雰囲気下で、８００〜１０００℃で熱酸化を行うことにより、絶縁膜Ｂとして膜厚が１０ｎｍ〜３０ｎｍのＳｉＯ2膜を形成することが好ましい。このような条件で熱酸化を行うことにより、安定的且つ確実に、絶縁膜Ｂの膜厚をゲート絶縁膜よりも厚くすることができる。
（第３の縦型ＭＯＳトランジスタの製造方法）
本発明の第３の縦型ＭＯＳトランジスタは、
半導体基板と、半導体基板上に突起状領域と、
突起状領域内の下部から半導体基板内までの領域に下部不純物拡散領域と、突起状領域内の上部に上部不純物拡散領域と、突起状領域内の上部不純物拡散領域と下部不純物拡散領域間にチャネル領域と、
半導体基板内の下部不純物拡散領域上及び突起状領域の側面に、ゲート電極と、
半導体基板内の下部不純物拡散領域及び突起状領域とゲート電極間に絶縁膜と、を有し、
上部不純物拡散領域とゲート電極間の絶縁領域Ｃの実効的膜厚及び半導体基板内の下部不純物拡散領域とゲート電極間の絶縁膜Ａの膜厚は、チャネル領域とゲート電極間の絶縁膜で構成されるゲート絶縁膜の膜厚よりも厚く、
絶縁領域Ｃは絶縁膜及びエアギャップ領域で構成される、縦型ＭＯＳトランジスタである。
図１６に、この縦型ＭＯＳトランジスタの一例を示す。図１６に示されるように、Ｐ型Ｓｉの半導体基板（シリコン半導体の基板）１には、突起状領域２１が設けられている。そして、この突起状領域２１内の下部から半導体基板１内までの領域に下部不純物拡散領域２が設けられ、更に突起状領域２１内の上部には上部不純物拡散領域３が設けられている。また、突起状領域２１内の上部不純物拡散領域３と下部不純物拡散領域２間にはチャネル領域が形成される。
この下部不純物拡散領域２は、図１６に示されるように、突起状領域２１内の下部から半導体基板１内まで延在して設けられている。なお、下部不純物拡散領域２は少なくとも突起状領域２１内の下部領域の一部に存在していれば良く、突起状領域２１内の下部領域の一部を占有していても、下部領域の全部を占有していても良い。
この半導体基板１内の下部不純物拡散領域２上及び突起状領域２１の側面には、ゲート電極７が設けられている。また、この半導体基板１内の下部不純物拡散領域２及び突起状領域の側面と、ゲート電極７間には絶縁膜５、６、１３，１４及びエアギャップ領域１５が設けられている。これらの絶縁膜等のうち、ゲート電極７とチャネル領域の側面間の部分はゲート絶縁膜５を構成する。そして、この絶縁膜のうち、下部不純物拡散領域２とゲート電極７間の絶縁膜６は絶縁膜Ａを構成する。また、上部不純物拡散領域２とゲート電極７間の絶縁膜１３，１４及びエアギャップ領域１５は絶縁領域Ｃを構成する。そして、この絶縁膜６の膜厚、及び絶縁領域Ｃの実効的膜厚は、それぞれゲート絶縁膜５よりも膜厚が厚くなっている。なお、「絶縁領域Ｃの実効的膜厚」とは、絶縁膜１３，１４の膜厚、エアギャップ領域１５と同等の抵抗値を示すＳｉＯ2膜の膜厚の総計の膜厚を表す。
また、絶縁膜Ａの膜厚、絶縁領域Ｃの実効的膜厚及びゲート絶縁膜の膜厚が一定ではなく変化する場合、本実施形態の縦型ＭＯＳトランジスタでは、絶縁膜Ａの最小膜厚及び絶縁領域Ｃの最小実効的膜厚が、ゲート絶縁膜の最大膜厚よりも厚いときに、「絶縁膜Ａ及び絶縁領域Ｃの実効的膜厚はゲート絶縁膜よりも膜厚が厚い」とする。
このように、絶縁膜６の厚さ及び絶縁領域Ｃの実効的膜厚が、それぞれゲート絶縁膜５よりも厚くなっていることにより、下部不純物拡散領域及び上部不純物拡散領域と、ゲート電極間の距離を長くすることができ、ＧＩＤＬに起因する接合リーク電流の発生を防止することができる。
この縦型ＭＯＳＦＥＴの製造方法は、以下の工程を有する。
（ａ）シリコン半導体の基板上に、マスクパターンを設ける工程、
（ｂ）マスクパターンをマスクに用いて、シリコン半導体の基板をパターニングすることにより、半導体基板から上方に突出した凸状領域を設ける工程、
（ｃ）熱酸化を行うことにより、凸状領域の露出した表面及び半導体基板の表面に酸化膜を形成する工程、
（ｄ）凸状領域上に形成した酸化膜側面に、シリコン窒化膜を形成する工程、
（ｅ）熱酸化を行うことにより、半導体基板上の酸化膜の膜厚を厚くして絶縁膜Ａとする工程、
（ｆ）不純物を注入することにより、下部不純物拡散領域を形成する工程、
（ｇ）絶縁膜Ａ以外の酸化膜及びシリコン窒化膜を除去して凸状領域のシリコン側面を露出させる工程、
（ｈ）凸状領域の露出したシリコン側面を熱酸化することにより絶縁膜を形成する工程、
（ｉ）ゲート電極を形成する工程、
（ｊ）凸状領域の上部側面の絶縁膜を除去して凸状領域の上部以外の部分側面に絶縁膜を残留させる工程、
（ｋ）熱酸化を行うことにより、凸状領域の上部側面と上部側面に対向するゲート電極の上部側面間に空隙が生じるように、凸状領域の上部側面及びゲート電極の上部側面にそれぞれ絶縁膜Ｄ及びＥを形成する工程、
（ｌ）絶縁膜Ｄ、及び凸状領域の上部側面を構成するシリコンをエッチングする工程、
（ｍ）空隙をエアギャップ領域として残留させるように、凸状領域の上部側面と前記ゲート電極の上部側面間に更に絶縁膜を形成することにより、絶縁領域Ｃを形成する工程、
（ｎ）マスクパターンを除去する工程、
（ｏ）凸状領域に不純物を注入して凸状領域の上部を上部不純物拡散領域とすることにより、突起状領域を形成する工程。
以下に、図面を用いてこの製造方法の一例を説明する。
まず、上記第１の縦型ＭＯＳトランジスタの製造方法の工程（１）〜（４）と同様にして、Ｐ型Ｓｉの半導体基板１上に凸状領域９を形成すると共に、凸状領域９の側面に保護用のシリコン酸化膜１０及びシリコン窒化膜１１のスペーサを形成する（工程（ａ）〜（ｄ）；図３）。次に、Ｐ型Ｓｉの半導体基板１の凸状領域９が設けられた以外の部分を熱酸化することにより、この部分上に酸化膜６の膜厚を厚くして絶縁膜Ａ（符号６）を形成する（工程（ｅ））。この絶縁膜６の形成は、上記第１の縦型ＭＯＳトランジスタの製造方法の工程（５）のような方法で形成しても良いし、デポ成分とスパッタ成分とを制御したＣＶＤ法で形成しても良い。
次に、マスクパターンをマスクに用いて、Ｐ型シリコン基板１内の、凸状領域９が形成された以外の部分に不純物をイオン注入、熱処理をすることによって、Ｐ型シリコン基板１内に下部不純物拡散領域２を形成する（工程（ｆ）；図９）。そして、次に、シリコン窒化膜１１、及び絶縁膜Ａ（符号６）以外の部分の保護用のシリコン酸化膜１０を除去して凸状領域９のシリコン側面を露出させる（工程（ｇ）；図１０）。
次に、図１１に示すように、シリコンとシリコン窒化物の酸化速度が同等の熱酸化を行うことにより、凸状領域９の露出したシリコン側面並びにマスクパターン８の上面及び側面にシリコン酸化膜（絶縁膜）５を形成する（工程（ｈ））。この際、凸状領域９の上部以外の部分の側面にはゲート絶縁膜が形成される。
更に、全面に不純物が導入された多結晶シリコン膜を堆積させた後、エッチバックを行うことにより、下部不純物拡散領域２及び凸状領域９の側面（絶縁膜６、ゲート絶縁膜５上）に、ゲート電極７を形成する（工程（ｉ）；図１２）。
次に、図１７に示すように、異方性ドライエッチングにより、凸状領域９の上部側面の絶縁膜を除去することにより、凸状領域９の上部以外の部分側面に絶縁膜を残留させる。なお、この際、凸状領域９上部の側面に対向するゲート電極７の上部を露出させる（工程（ｊ））。
この後、図１８に示すように、熱酸化を行うことにより、凸状領域９の上部側面にシリコン酸化膜１７（絶縁膜Ｄ）を形成すると共に、凸状領域９の上部側面に対向するゲート電極の上部側面にシリコン酸化膜１６（絶縁膜Ｅ）を形成する（工程（ｋ））。なお、この際、凸状領域９の上部側面とゲート電極の上部側面間に空隙が生じるように、上記シリコン酸化膜１６，１７を形成する。また、この工程（ｋ）では、熱酸化の温度を低くすることにより、シリコン酸化膜１７の膜厚を薄く、シリコン酸化膜１６の膜厚を厚くすることができる。
次に、図１９に示すように、シリコン酸化膜１７（絶縁膜Ｄ）、及びシリコン酸化膜１７を設けた凸状領域９の上部側面をエッチングして、凸状領域１９の上部を細くすると共に露出させる（工程（ｌ））。
この後、図２０に示すように、空隙をエアギャップ領域１５として残留させるように再度、熱酸化を行い、凸状領域９の上部側面とこの側面が対向するゲート電極７の上部側面間に更に絶縁膜を形成することにより絶縁領域Ｃを形成する（工程（ｍ））。なお、本実施形態では、絶縁膜１３、エアギャップ領域１５及び絶縁膜１４が、「上部不純物拡散領域とゲート電極間の絶縁領域Ｃ」を構成し、この絶縁膜には、エアギャップ領域１５も含まれる。すなわち、本実施形態では、工程（ｍ）で新たに形成した絶縁膜１３，１４（この中には、工程（ｋ）でゲート電極の上部側面に形成した絶縁膜１６が含まれる）及び残留させたエアギャップ領域１５が絶縁領域Ｃを構成する。
次いで、図２１に示すように、シリコン窒化膜８のマスクパターンを除去した後（工程（ｎ））、新たにシリコン窒化膜１０２を堆積・エッチバックしてスペーサを形成する。次に、不純物をイオン注入、熱処理を行って、凸状領域９の上部を上部不純物拡散領域３とする。また、この際、凸状領域９の上部不純物拡散領域３の下部はチャネル領域となり、最終的に突起状領域が形成される（工程（ｏ）；図２２）。最後に、上部不純物拡散領域３に連通するように埋め込み電極１０３を形成することにより、図２３に示す縦型ＭＯＳトランジスタを製造することができる。
また、工程（ｍ）は、水蒸気を含む酸化雰囲気下で６５０℃〜８５０℃の温度範囲で熱酸化を行う工程であることが好ましい。この理由は、熱酸化の温度が６５０℃未満であると酸化時間が多く必要となって生産性が低くなる場合があり、熱酸化の温度が８５０℃を超えると効率的にエアギャップを形成できない場合があるためである。
（実施例１）
実施例１について、図１〜７を参照して、以下に詳細に説明する。なお、この実施例は、上記第１の縦型ＭＯＳトランジスタの製造方法に相当するものである。
まず、図２に示すように、Ｐ型シリコン基板１（シリコン半導体の基板；ボロン濃度５×１０17／ｃｍ3）を準備した後、Ｐ型シリコン基板１の表面を熱酸化することにより、薄いシリコン酸化膜３１（膜厚６ｎｍ）を形成した。さらに、この後、シリコン酸化膜３１上に厚いシリコン窒化膜８（膜厚１００ｎｍ）を形成した後、通常のフォトリソグラフィー技術及びドライエッチング技術を用いることによりシリコン窒化膜８及びシリコン酸化膜３１をパターニングしてマスクパターンを形成した（工程（１））。
この後、このマスクパターンをマスクに用いてシリコン基板１を加工することにより、シリコン基板１から上方に突出した凸状領域９を設けた（工程（２））。次に、熱酸化を行うことにより、凸状領域９の露出したシリコン表面及びＰ型シリコン基板１の表面上に、保護用のシリコン酸化膜１０（膜厚７ｎｍ）を形成した（工程（３）；図２）。
この後、図３に示すように、シリコン窒化膜（膜厚７ｎｍ）１１を堆積させた後、エッチバックすることによって、凸状領域９のシリコン酸化膜１０を形成した側面に、シリコン窒化膜１１のスペーサを形成した（工程（４））。
そして、この状態で１０００℃の温度で熱酸化を行った。この際、図４に示すように、スペーサ用のシリコン窒化膜１１の下部から酸化種が侵入し、凸状領域９の下部と半導体基板１の凸状領域が設けられた以外の部分が熱酸化され、この部分上にバーズビーク状の厚いシリコン酸化膜（絶縁膜１；膜厚３０ｎｍ）６が形成された（工程（５））。
なお、シリコン酸化膜１０及びシリコン窒化膜スペーサ１１の膜厚に応じて、熱酸化の温度を調節することによって、このバーズビークの厚さを制御することができる。すなわち、シリコン酸化膜１０を薄くするとバーズビークが入りにくく、シリコン窒化膜スペーサ１１を厚くするとバーズビークが入りにくくなる。例えば、シリコン酸化膜１０の膜厚が５ｎｍ〜１０ｎｍ、シリコン窒化膜スペーサ１１の膜厚が５ｎｍ〜１０ｎｍのとき、熱酸化の温度を８００〜１０００℃に制御することによって、バーズビークを制御することができる。この理由は、熱酸化の温度が８００℃未満では酸化時間を多く要する場合があり、熱酸化の温度が１０００℃を超えるとバーズビークが入りやすくなりバーズビークの制御が困難になるためである。
次に、マスクパターンをマスクに用いて、Ｐ型シリコン基板１内の、凸状領域９が形成された以外の部分に、Ｎ型不純物として砒素を注入（電圧 ４０ｋｅＶ，注入量 ２×１０13／ｃｍ2）した後、熱処理（１０００℃、１０ｓ）を行うことによって、Ｐ型シリコン基板１内にＮ型の下部不純物拡散領域２を形成した（工程（６））。
そして、次に、シリコン窒化膜１１及び上記保護用のシリコン酸化膜１０を除去した（工程（７））。この後、図５に示すように、シリコン窒化膜１１及びシリコン酸化膜１０の除去により露出した凸状領域９のシリコン側面に熱酸化を行うことにより、凸状領域９の側面にゲート絶縁膜５（膜厚５ｎｍ）を形成した（工程（８））。
更に、全面に、リンが４×１０20／ｃｍ3の濃度で導入された多結晶シリコン膜を堆積させた後、エッチバックを行うことにより、下部不純物拡散領域２及び突起状領域９の側面（酸化膜６及びゲート絶縁膜５上）に、ゲート電極７を形成した（工程（９）；図５）。
次に、図６に示すように、全面に層間絶縁膜１０１を堆積した後、通常のＣＭＰ技術を用いて平坦化した。このとき、平坦化の際のストッパとして上記シリコン窒化膜８が作用する。
次に、図７に示すように、シリコン窒化膜８を除去した後（工程（１０））、膜厚が２０ｎｍのシリコン窒化膜１０２を堆積した。この後、更にエッチバックして、凸状領域９上にサイドスペーサ１０２を形成した。この後、凸状領域９の上部に、砒素を１０ｋｅＶで１×１０13／ｃｍ2だけ注入し、熱処理（１０００℃、１０ｓ）を行うことにより、凸状領域９の上部をＮ型の上部不純物拡散領域３とした。また、この際、凸状領域９の上部不純物拡散領域３以外の部分は、チャネル領域となり、最終的に突起状領域が形成された（工程（１１）；図７）。最後に、上部不純物拡散領域３に連通するように埋め込み電極１０３を形成することにより、図１に示す縦型ＭＯＳトランジスタを製造した。
このように、本発明では、絶縁膜６の膜厚が厚くなっていることにより下部不純物拡散領域２とゲート電極７との間の距離が長く、ＧＩＤＬに起因する接合リーク電流の発生を防止可能な縦型ＭＯＳトランジスタを簡易な工程で製造できる。例えば、この縦型ＭＯＳトランジスタをＤＲＡＭのセルトランジスタとして用い、下部不純物拡散領域２に情報保持部を接続した場合、ＧＩＤＬによる情報保持特性の劣化を防止した低電力のＤＲＡＭとすることができる。
（実施例２）
実施例２について、図８〜１５を参照して、以下に詳細に説明する。なお、この実施例は、上記第２の縦型ＭＯＳトランジスタの製造方法に相当するものである。
まず、上記工程（１）〜（４）と同様にして、Ｐ型Ｓｉの半導体基板１に、凸状領域９を形成すると共に、凸状領域９の側面に保護用のシリコン酸化膜１０及びシリコン窒化膜１１のスペーサを形成した（工程（Ａ）〜（Ｄ）；図３）。次に、Ｐ型Ｓｉの半導体基板１の凸状領域９が設けられた以外の部分上の酸化膜に対して熱酸化により膜厚を厚くすることにより、この部分上に絶縁膜Ａ（符号６）を形成した（工程（Ｅ））。この絶縁膜Ａ（符号６）の形成は、実施例１の工程（５）のような方法で形成しても良いし、デポ成分とスパッタ成分とを制御したＣＶＤ法で形成しても良い。
次に、マスクパターンをマスクに用いて、Ｐ型シリコン基板１内の、凸状領域９が形成された以外の部分に、Ｎ型不純物として砒素を注入（注入電圧４０ｋｅＶ，注入量２×１０13／ｃｍ2）した後、熱処理（１０００℃、１０ｓ）を行うことによって、Ｐ型シリコン基板１内にＮ型の下部不純物拡散領域２を形成した（工程（Ｆ）；図９）。そして、次に、シリコン窒化膜１１及び上記保護用のシリコン酸化膜１０を除去して凸状領域９のシリコン側面を露出させた（工程（Ｇ）；図１０）。
次に、図１１に示すように、シリコンとシリコン窒化物の酸化速度が同等となるＩＳＳＧ酸化（熱酸化）を行うことにより、凸状領域９の側面並びにマスクパターン８の上面及び側面に、膜厚１０ｎｍのシリコン酸化膜（絶縁膜）５を形成した（工程（Ｈ））。なお、ＩＳＳＧ酸化の条件としては、水素を３０ｖｏｌ％含む水蒸気雰囲気下で、９００℃の温度で実施した。また、この際、凸状領域９の上部以外の部分の側面にゲート絶縁膜が形成された。
更に、全面に、リンが４×１０20／ｃｍ3の濃度で導入された多結晶シリコン膜を堆積させた後、エッチバックを行うことにより、下部不純物拡散領域２及び凸状領域９の側面（酸化膜６及びゲート絶縁膜５上）に、ゲート電極７を形成した（工程（Ｉ）；図１２）。
次に、図１３に示すように、異方性ドライエッチングにより、凸状領域９上部の側面に設けられた絶縁膜５を除去することにより、凸状領域９上部側面に対向するゲート電極７の上部側面を露出させた（工程（Ｊ）；図１３）。なお、この絶縁膜５のエッチング量は、絶縁膜５が３０ｎｍだけ凸状領域９のシリコン上部から後退させるように調節した。
次に、乾燥酸素雰囲気下で、１０００℃で凸状領域の上部側面及びこの上部側面に対向するゲート電極の上部側面に熱酸化を行って、絶縁膜Ｂ（符号１２）を形成した。なお、この際、熱酸化が横方向にも進行して、絶縁膜Ｂ（符号１２）の厚さはゲート絶縁膜５よりも厚い２５ｎｍとなった（工程（Ｋ）；図１４）。
次いで、図１５に示すように、シリコン窒化膜８のマスクパターンを除去した後（工程（Ｌ））、新たに膜厚が２０ｎｍのシリコン窒化膜１０２を堆積・エッチバックしてスペーサを形成した。次に、この後、凸状領域９の上部に、砒素を１０ｋｅＶで１×１０13／ｃｍ2注入し、熱処理（１０００℃、１０ｓ）を行うことにより、凸状領域９の上部を上部不純物拡散領域３とした。また、この際、突起状領域９の上部不純物拡散領域３以外の部分は、チャネル領域となった（工程（Ｍ））。最後に、上部不純物拡散領域３に連通するように埋め込み電極１０３を形成することにより、図８に示す縦型ＭＯＳトランジスタを製造することができた。
本発明では、このように絶縁膜６及び１２の膜厚がゲート絶縁膜５よりも厚く、下部不純物拡散領域２及び上部不純物拡散領域３とゲート電極７との間の距離が長い縦型のＭＯＳトランジスタを簡易な工程で安定して製造することができた。この縦型のＭＯＳトランジスタでは、ＧＩＤＬに起因する接合リーク電流の発生を効果的に防止することができる。例えば、本発明の縦型ＭＯＳトランジスタをＤＲＡＭのセルトランジスタとして用い、上部不純物拡散領域３に情報保持部を接続した場合、ＧＩＤＬによる情報保持特性の劣化を防止して低電力のＤＲＡＭとすることができる。
（実施例３）
実施例３について、図１６〜２１を参照して、以下に詳細に説明する。なお、この実施例は、上記第３の縦型ＭＯＳトランジスタの製造方法に相当するものである。
まず、上記工程（Ａ）〜（Ｊ）までは、実施例２と同様にして、工程を実施した（図１７）。なお、この絶縁膜５のエッチング量は、絶縁膜５が３０ｎｍだけ凸状領域９のシリコン上部から後退させるように調節した（工程（ａ）〜（ｊ））。
この後、図１８に示すように、水蒸気を含む酸化雰囲気下、８００℃の温度で熱酸化を行うことにより、凸状領域９の上部側面にシリコン酸化膜１７（絶縁膜Ｄ）を形成すると共に、凸状領域９の上部側面に対向するゲート電極の上部側面にシリコン酸化膜１６（絶縁膜Ｅ）を形成した。この際、凸状領域９の上部側面とゲート電極７の上部側面間には空隙が生じた（工程（ｋ））。また、この工程（ｋ）では、熱酸化の温度を低くすることにより、シリコン酸化膜１７の膜厚を薄く、シリコン酸化膜１６の膜厚を厚くできた。本実施例では、シリコン酸化膜１６の膜厚が８ｎｍ、シリコン酸化膜１７の膜厚が２ｎｍとなるように形成した。
次に、図１９に示すように、まず、ＨＦ系溶液で３ｎｍ分だけエッチングすることによってシリコン酸化膜１７を除去した。この後、更にＨＦ／ＨＮＯ3系溶液で凸状領域９の上部シリコン側面をエッチングすることにより、凸状領域９の上部を細くすると共に露出させた（工程（ｌ））。なお、ここでは、凸状領域９の側面で６ｎｍ、エッチングした。
この後、図２０に示すように、水蒸気を含む酸化雰囲気下で７５０℃の温度で再度、熱酸化を行った。そして、凸状領域９の上部側面と、この上部側面が対向するゲート電極７の上部側面間に、空隙がエアギャップ領域１５として残留するように、絶縁膜１３、１４を堆積させた（工程（ｍ））。
なお、この際、シリコン酸化膜１４の厚さが２３ｎｍ、シリコン酸化膜１３の厚さが４ｎｍ、また、エアギャップ領域１５の幅が４ｎｍとなった。この絶縁膜１３、１４及びエアギャップ領域１５が絶縁領域Ｃを構成する。また、エアギャップ領域１５は固体状の材料が存在しない領域であり、高い真空度となっているか、所定組成の気体が存在する。また、このエアギャップ領域１５はシリコン酸化膜の厚みに換算すると約１５ｎｍ分に相当するため、エアギャップ領域を形成すると、狭い領域であってもシリコン酸化膜に換算して厚い膜厚を確保できるようになる。
次いで、図２１に示すように、シリコン窒化膜８のマスクパターンを除去した後（工程（ｎ））、新たに膜厚が２０ｎｍのシリコン窒化膜１０２を堆積・エッチバックしてスペーサを形成した。この後、凸状領域９の上部に砒素を１０ｋｅＶで１×１０13／ｃｍ2注入し、熱処理（１０００℃、１０ｓ）を行うことにより、凸状領域９の上部を上部不純物拡散領域３とした（図２２）。また、この際、突起状領域９の上部不純物拡散領域３以外の部分は、チャネル領域となり、最終的に突起状領域を形成することができた（工程（ｏ））。最後に、上部不純物拡散領域３に連通するように埋め込み電極１０３を形成することにより、図２３に示す縦型ＭＯＳトランジスタを製造することができた。
本発明では、このように絶縁膜１３，１４及びエアギャップ領域１５の実効的膜厚、並びに絶縁膜６の膜厚がゲート絶縁膜５の膜厚よりも厚く、下部不純物拡散領域２及び上部不純物拡散領域３とゲート電極７との間の距離が長い縦型ＭＯＳトランジスタを簡易な工程で安定して製造することができる。また、この縦型ＭＯＳトランジスタは、ＧＩＤＬに起因する接合リーク電流の発生を効果的に防止することができる。例えば、本発明の縦型ＭＯＳトランジスタをＤＲＡＭのセルトランジスタとして用い、上部不純物拡散領域３に情報保持部を接続した場合、ＧＩＤＬによる情報保持特性の劣化を防止して低電力のＤＲＡＭとすることができる。
本発明の実施例１の縦型ＭＯＳトランジスタを示す断面図である。 本発明の実施例１の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例１の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例１の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例１の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例１の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例１の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例２の縦型ＭＯＳトランジスタを示す断面図である。 本発明の実施例２の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例２の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例２の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例２の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例２の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例２の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例２の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例３の縦型ＭＯＳトランジスタを示す断面図である。 本発明の実施例３の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例３の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例３の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例３の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例３の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例３の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。 本発明の実施例３の縦型ＭＯＳトランジスタの製造方法の一工程を示す断面図である。
符号の説明
１ 半導体基板
２ 下部不純物拡散領域
３ 上部不純物拡散領域
４ チャネル領域
５ ゲート絶縁膜
７ ゲート電極
８ マスクパターン
９ 突起状領域
１０ シリコン酸化膜
１１ シリコン窒化膜
１２ 絶縁膜Ｂ
１３ シリコン酸化膜
１４ 酸化膜
１５ エアギャップ領域
１６ シリコン酸化膜
１７ シリコン酸化膜
２２ シリコン酸化膜
２５ 酸化膜１
２６ 絶縁膜Ａ
１０１ 層間絶縁膜
１０３ 埋め込み電極

Claims (6)

  1. 半導体基板と、前記半導体基板上に突起状領域と、
    前記突起状領域内の下部から前記半導体基板内までの領域に下部不純物拡散領域と、前記突起状領域内の上部に上部不純物拡散領域と、前記突起状領域内の上部不純物拡散領域と下部不純物拡散領域間にチャネル領域と、
    前記半導体基板内の下部不純物拡散領域上及び前記突起状領域の側面に、ゲート電極と、
    前記半導体基板内の下部不純物拡散領域及び突起状領域とゲート電極間に絶縁膜と、を有し、
    前記下部不純物拡散領域とゲート電極間の絶縁膜１は、前記チャネル領域とゲート電極間の前記絶縁膜で構成されるゲート絶縁膜よりも膜厚が厚い、縦型ＭＯＳトランジスタの製造方法であって、
    （１）シリコン半導体の基板上に、マスクパターンを設ける工程と、
    （２）前記マスクパターンをマスクに用いて、シリコン半導体の基板をパターニングすることにより、半導体基板から上方に突出した凸状領域を設ける工程と、
    （３）熱酸化を行うことにより、前記凸状領域の露出した表面及び前記半導体基板の表面に酸化膜を形成する工程と、
    （４）前記凸状領域上に形成した酸化膜側面に、シリコン窒化膜を形成する工程と、
    （５）熱酸化を行うことにより、前記半導体基板上及び凸状領域の下部側面の前記酸化膜の膜厚を厚くして前記絶縁膜１とする工程と、
    （６）不純物を注入することにより、前記下部不純物拡散領域を形成する工程と、
    （７）前記絶縁膜１以外の前記酸化膜及びシリコン窒化膜を除去して前記凸状領域のシリコン側面を露出させる工程と、
    （８）前記凸状領域の露出したシリコン側面を熱酸化することにより絶縁膜を形成する工程と、
    （９）前記ゲート電極を形成する工程と、
    （１０）前記マスクパターンを除去する工程と、
    （１１）前記凸状領域に不純物を注入して凸状領域の上部を前記上部不純物拡散領域とすることにより、前記突起状領域を形成する工程と、
    を有することを特徴とする縦型ＭＯＳトランジスタの製造方法。
  2. 前記工程（１）において、膜厚が５〜１０ｎｍのＳｉＯ2膜と、膜厚が１００〜２００ｎｍのＳｉＮ膜とで構成される前記マスクパターンを設け、
    前記工程（３）において、膜厚が５〜１０ｎｍの前記酸化膜を形成し、
    前記工程（５）において、前記熱酸化を乾燥酸素雰囲気下で８００〜１０００℃の温度で行い、前記絶縁膜１として膜厚が３０〜５０ｎｍのＳｉＯ2膜を形成することを特徴とする請求項１に記載の縦型ＭＯＳトランジスタの製造方法。
  3. 半導体基板と、前記半導体基板上に突起状領域と、
    前記突起状領域内の下部から前記半導体基板内までの領域に下部不純物拡散領域と、前記突起状領域内の上部に上部不純物拡散領域と、前記突起状領域内の上部不純物拡散領域と下部不純物拡散領域間にチャネル領域と、
    前記半導体基板内の下部不純物拡散領域上及び突起状領域の側面に、ゲート電極と、
    前記半導体基板内の下部不純物拡散領域及び突起状領域とゲート電極間に絶縁膜と、を有し、
    前記上部不純物拡散領域とゲート電極間の絶縁膜Ｂ、及び半導体基板内の下部不純物拡散領域とゲート電極間の絶縁膜Ａは、前記チャネル領域とゲート電極間の前記絶縁膜で構成されるゲート絶縁膜よりも膜厚が厚い、縦型ＭＯＳトランジスタの製造方法であって、
    （Ａ）シリコン半導体の基板上に、マスクパターンを設ける工程と、
    （Ｂ）前記マスクパターンをマスクに用いて、シリコン半導体の基板をパターニングすることにより、半導体基板から上方に突出した凸状領域を設ける工程と、
    （Ｃ）熱酸化を行うことにより、前記凸状領域の露出した表面及び前記半導体基板の表面に酸化膜を形成する工程と、
    （Ｄ）前記凸状領域上に形成した酸化膜側面に、シリコン窒化膜を形成する工程と、
    （Ｅ）熱酸化を行うことにより、前記半導体基板上の前記酸化膜の膜厚を厚くして前記絶縁膜Ａとする工程と、
    （Ｆ）不純物を注入することにより、前記下部不純物拡散領域を形成する工程と、
    （Ｇ）前記絶縁膜Ａ以外の前記酸化膜及びシリコン窒化膜を除去して前記凸状領域のシリコン側面を露出させる工程と、
    （Ｈ）前記凸状領域の露出したシリコン側面を熱酸化することにより絶縁膜を形成する工程と、
    （Ｉ）前記ゲート電極を形成する工程と、
    （Ｊ）前記凸状領域の上部側面の絶縁膜を除去して前記凸状領域の上部以外の部分側面に前記絶縁膜を残留させる工程と、
    （Ｋ）熱酸化を行うことにより、凸状領域の上部側面に、前記工程（Ｊ）で残留させた前記絶縁膜よりも膜厚が厚くなるように、前記絶縁膜Ｂを形成する工程と、
    （Ｌ）前記マスクパターンを除去する工程と、
    （Ｍ）前記凸状領域に不純物を注入して前記凸状領域の上部を前記上部不純物拡散領域とすることにより、前記突起状領域を形成する工程と、
    を有することを特徴とする縦型ＭＯＳトランジスタの製造方法。
  4. 前記工程（Ｃ）において、膜厚が５〜１０ｎｍの前記酸化膜を形成し、
    前記工程（Ｋ）において、
    乾燥酸素雰囲気下又は水蒸気雰囲気下で、８００〜１０００℃で、前記熱酸化を行い、前記絶縁膜Ｂとして膜厚が１０〜３０ｎｍのＳｉＯ2膜を形成することを特徴とする請求項３に記載の縦型ＭＯＳトランジスタの製造方法。
  5. 半導体基板と、前記半導体基板上に突起状領域と、
    前記突起状領域内の下部から前記半導体基板内までの領域に下部不純物拡散領域と、前記突起状領域内の上部に上部不純物拡散領域と、前記突起状領域内の上部不純物拡散領域と下部不純物拡散領域間にチャネル領域と、
    前記半導体基板内の下部不純物拡散領域上及び突起状領域の側面に、ゲート電極と、
    前記半導体基板内の下部不純物拡散領域及び突起状領域とゲート電極間に絶縁膜と、を有し、
    前記上部不純物拡散領域とゲート電極間の絶縁領域Ｃの実効的膜厚及び半導体基板内の下部不純物拡散領域とゲート電極間の絶縁膜Ａの膜厚は、前記チャネル領域とゲート電極間の前記絶縁膜で構成されるゲート絶縁膜の膜厚よりも厚く、
    前記絶縁領域Ｃは絶縁膜及びエアギャップ領域で構成される、縦型ＭＯＳトランジスタの製造方法であって、
    （ａ）シリコン半導体の基板上に、マスクパターンを設ける工程と、
    （ｂ）前記マスクパターンをマスクに用いて、シリコン半導体の基板をパターニングすることにより、半導体基板から上方に突出した凸状領域を設ける工程と、
    （ｃ）熱酸化を行うことにより、前記凸状領域の露出した表面及び前記半導体基板の表面に酸化膜を形成する工程と、
    （ｄ）前記凸状領域上に形成した酸化膜側面に、シリコン窒化膜を形成する工程と、
    （ｅ）熱酸化を行うことにより、前記半導体基板上の前記酸化膜の膜厚を厚くして前記絶縁膜Ａとする工程と、
    （ｆ）不純物を注入することにより、前記下部不純物拡散領域を形成する工程と、
    （ｇ）前記絶縁膜Ａ以外の前記酸化膜及びシリコン窒化膜を除去して前記凸状領域のシリコン側面を露出させる工程と、
    （ｈ）前記凸状領域の露出したシリコン側面を熱酸化することにより絶縁膜を形成する工程と、
    （ｉ）前記ゲート電極を形成する工程と、
    （ｊ）前記凸状領域の上部側面の絶縁膜を除去して前記凸状領域の上部以外の部分側面に前記絶縁膜を残留させる工程と、
    （ｋ）熱酸化を行うことにより、前記凸状領域の上部側面と前記上部側面に対向するゲート電極の上部側面間に空隙が生じるように、前記凸状領域の上部側面及びゲート電極の上部側面にそれぞれ絶縁膜Ｄ及びＥを形成する工程と、
    （ｌ）前記絶縁膜Ｄ、及び前記凸状領域の上部側面を構成するシリコンをエッチングする工程と、
    （ｍ）前記空隙をエアギャップ領域として残留させるように、前記凸状領域の上部側面と前記ゲート電極の上部側面間に更に絶縁膜を形成することにより、前記絶縁領域Ｃを形成する工程と、
    （ｎ）前記マスクパターンを除去する工程と、
    （ｏ）前記凸状領域に不純物を注入して前記凸状領域の上部を前記上部不純物拡散領域とすることにより、前記突起状領域を形成する工程と、
    を有することを特徴とする縦型ＭＯＳトランジスタの製造方法。
  6. 前記工程（ｍ）は、水蒸気を含む酸化雰囲気下で６５０〜８５０℃の温度範囲で熱酸化を行う工程であることを特徴とする請求項５に記載の縦型ＭＯＳトランジスタの製造方法。
JP2007208194A 2007-08-09 2007-08-09 縦型ｍｏｓトランジスタの製造方法 Expired - Fee Related JP5466816B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007208194A JP5466816B2 (ja) 2007-08-09 2007-08-09 縦型ｍｏｓトランジスタの製造方法
US12/183,093 US7670911B2 (en) 2007-08-09 2008-07-31 Method for manufacturing vertical MOS transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007208194A JP5466816B2 (ja) 2007-08-09 2007-08-09 縦型ｍｏｓトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2009043990A JP2009043990A (ja) 2009-02-26
JP5466816B2 true JP5466816B2 (ja) 2014-04-09

Family

ID=40346925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007208194A Expired - Fee Related JP5466816B2 (ja) 2007-08-09 2007-08-09 縦型ｍｏｓトランジスタの製造方法

Country Status (2)

Country Link
US (1) US7670911B2 (ja)
JP (1) JP5466816B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577592B2 (ja) * 2009-04-20 2010-11-10 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JP5635256B2 (ja) 2009-11-24 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US9401436B2 (en) 2011-05-05 2016-07-26 Qualcomm Incorporated Multiple control transcap variable capacitor
US8759178B2 (en) 2011-11-09 2014-06-24 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US10438836B2 (en) 2011-11-09 2019-10-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device
US9012981B2 (en) 2012-05-17 2015-04-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9166043B2 (en) 2012-05-17 2015-10-20 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8829601B2 (en) 2012-05-17 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8697511B2 (en) 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8877578B2 (en) 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP5670603B1 (ja) * 2013-04-26 2015-02-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法及び半導体装置
WO2015147866A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Selectively regrown top contact for vertical semiconductor devices
KR102242989B1 (ko) 2014-12-16 2021-04-22 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US9935102B1 (en) 2016-10-05 2018-04-03 International Business Machines Corporation Method and structure for improving vertical transistor
US10170588B1 (en) * 2017-10-30 2019-01-01 International Business Machines Corporation Method of forming vertical transport fin field effect transistor with high-K dielectric feature uniformity
US10319833B1 (en) 2017-12-04 2019-06-11 International Business Machines Corporation Vertical transport field-effect transistor including air-gap top spacer
US10229986B1 (en) 2017-12-04 2019-03-12 International Business Machines Corporation Vertical transport field-effect transistor including dual layer top spacer
KR20240009650A (ko) * 2022-07-14 2024-01-23 삼성전자주식회사 반도체 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265145A (ja) * 1990-03-15 1991-11-26 Seiko Instr Inc たて型ｍｏｓトランジスタの製造方法
US6175128B1 (en) * 1998-03-31 2001-01-16 International Business Machines Corporation Process for building borderless bitline, wordline and DRAM structure and resulting structure
JP3371708B2 (ja) * 1996-08-22 2003-01-27 ソニー株式会社 縦型電界効果トランジスタの製造方法
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
KR100295636B1 (ko) * 1997-12-17 2001-08-07 김영환 박막트랜지스터및그제조방법
JP3709814B2 (ja) * 2001-01-24 2005-10-26 株式会社豊田中央研究所 半導体装置とその製造方法
DE10157538B4 (de) * 2001-11-23 2006-05-11 Infineon Technologies Ag Feldeffekttransistor sowie Verfahren zu seiner Herstellung
KR100422412B1 (ko) * 2001-12-20 2004-03-11 동부전자 주식회사 수직 실리콘-온-인슐레이터 구조의 원통형 트랜지스터 및그 제조 방법
JP4108537B2 (ja) 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置
US7049652B2 (en) * 2003-12-10 2006-05-23 Sandisk Corporation Pillar cell flash memory technology

Also Published As

Publication number Publication date
US20090042347A1 (en) 2009-02-12
JP2009043990A (ja) 2009-02-26
US7670911B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
JP5466816B2 (ja) 縦型ｍｏｓトランジスタの製造方法
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
JP4850174B2 (ja) 半導体装置及びその製造方法
US7829945B2 (en) Lateral diffusion field effect transistor with asymmetric gate dielectric profile
US7858508B2 (en) Semiconductor device and method of manufacturing the same
JP4551795B2 (ja) 半導体装置の製造方法
TW200913229A (en) Semiconductor device and method of manufacturing the same
JP2004186185A (ja) 半導体装置及びその製造方法
JP2000332237A (ja) 半導体装置の製造方法
JP2001308207A (ja) 不揮発性半導体記憶装置の製造方法
US20080230801A1 (en) Trench type power semiconductor device and method for manufacturing same
US20160268371A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP4834304B2 (ja) 半導体素子の製造方法
KR100832017B1 (ko) 채널면적을 증가시킨 반도체소자 및 그의 제조 방법
TWI492278B (zh) Manufacturing method of semiconductor device
JPH05267331A (ja) Ｍｏｓ型半導体装置の製造方法
WO2005074035A1 (ja) 電界効果型トランジスタおよびその製造方法
US7550357B2 (en) Semiconductor device and fabricating method thereof
JP2021153163A (ja) 半導体装置の製造方法、および半導体装置
JP2006269760A (ja) 半導体装置およびその製造方法
JP3613312B2 (ja) 半導体装置の製造方法
JP2009004492A (ja) 半導体装置の製造方法
KR20080059771A (ko) 반도체장치의 제조방법
JP2006253300A (ja) 半導体装置およびその製造方法
JP4940514B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100716

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees