JP4072082B2 - 半導体装置用半田不良診断回路 - Google Patents
半導体装置用半田不良診断回路 Download PDFInfo
- Publication number
- JP4072082B2 JP4072082B2 JP2003069386A JP2003069386A JP4072082B2 JP 4072082 B2 JP4072082 B2 JP 4072082B2 JP 2003069386 A JP2003069386 A JP 2003069386A JP 2003069386 A JP2003069386 A JP 2003069386A JP 4072082 B2 JP4072082 B2 JP 4072082B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- resistor
- outermost peripheral
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ等の半導体装置とプリント基板との半田付け不良を診断する回路に係り、特に、汎用性の高い半田不良診断回路の提供を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の回路としては、例えば、ＢＧＡ(Ball Grid Array)と称されるＩＣパッケージを用いてなるＬＳＩがＰＣＢ（プリント配線基板）に半田付けされた場合に、ＢＧＡとＰＣＢとの熱膨張の差によって、ＢＧＡの特に最外周部のピンとＰＣＢとの間の半田付けが他の部分に比して大きな機械的なストレスが加わり、そのため、この部分の半田付けにクラックや剥離が発生し易いことに鑑みて、ＢＧＡの最外周部のピンとＰＣＢとの半田付けの不良を検出する検出回路を設けるようにしたものが提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−２２８１９１号公報（第３−４頁、図１−４）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来技術にあっては、検出回路を接続するためにＢＧＡに専用のピンを複数確保する必要があり、そのため、検出回路を設ける以前のＢＧＡに検出回路を接続するための新たなピンを確保するだけの余裕が無い場合には、ＢＧＡ自体を変更する必要があり、検出回路の汎用性に欠けるという問題があった。
本発明は上記実状に鑑みてなされたもので、半導体装置のピン配置に変更を来すことなく汎用性の高い半導体装置用半田不良診断回路を提供するものである。
本発明の他の目的は、比較的簡易な構成で半導体装置の信頼性の向上を図ることのできる半導体装置用半田不良診断回路を提供することにある。
【０００５】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る半導体装置用半田不良診断回路は、
半導体装置とプリント基板との半田付け不良を検出し、検出結果に応じて報知動作を行う半導体装置用半田不良診断回路であって、
当該半導体装置用半田不良診断回路は、比較回路と報知部とを有してなり、
前記半導体装置は、前記プリント基板と半田付けされる面側に、複数のパッドがＢＧＡ配置されて設けられ、そのパッド面の最外周部に位置するパッドと、当該最外周部に位置するパッドの内側に位置するパッドとが、当該半導体装置への電源の供給に確保されてなるものであり、
前記比較回路は、前記半導体装置へ供給される電源とグランドとの間に第１及び第２の抵抗器が直列接続されて設けられ、当該第１の抵抗器の電源側の端部には、前記半導体装置のパッド面の半田付けの不良が最初に生ずる可能性の大きい最外周部に位置するパッドであって前記半導体装置への電源供給用のパッドが接続される一方、
前記半導体装置へ供給される電源とグランドとの間に第３の抵抗器とコンデンサが直列接続されて設けられ、当該第３の抵抗器とコンデンサの相互の接続点には、前記半導体装置のパッド面の最外周部に位置するパッドの内側に位置するパッドであって前記半導体装置への電源供給用のパッドが接続され、前記電源供給用のパッドが半田付け不良の発生の検出に流用可能とされて、
前記第１及び第２の抵抗器の相互の接続点における電圧を基準電圧として、当該基準電圧と前記第３の抵抗器とコンデンサとの相互の接続点における電圧の比較結果が得られるよう構成されてなり、
前記報知部は、前記比較回路から前記半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に、予め設定された報知動作を行うよう構成されてなるものである。
【０００６】
かかる構成においては、半導体装置へ供給される電源電圧が印加されるパッドの内、半田付け不良が最初に生ずる可能性の大きい最外周部に位置するパッドを、半導体装置の電源電圧を供給する電源とグランドとの間に設けられた第３の抵抗器の電源側の一端に、また、最外周部に位置するパッドよりも内側に位置するパッドを第３の抵抗器の他端に、それぞれ接続し、最外周部に位置するパッドの半田付けの剥離が生じた場合に第３の抵抗器に生ずる電圧変動を検出できるような構成とすることで、従来と異なり、半田付け不良の有無を検出するために専用のパッド、ピンを半導体装置に設けることなく、半田付け不良の有無を検出することが可能となるものである。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
まず、本発明の実施の形態における半導体装置用半田不良診断回路が用いられる半導体装置Ｓについて図４を参照しつつ説明することとする。
図４においては、半導体装置Ｓと、この半導体装置Ｓが半田付けされるプリント基板１１とが模式的に示されると共に、半導体装置Ｓの概略の内部構造が模式的に示されている。
半導体装置Ｓは、一般的に同図にあるように、その内部に半導体チップ１２が設けられ、その周囲に設けられた電子部品１３とボンディングワイヤ１４を介して接続されて所望の回路が構成されるようになっている。本発明の実施の形態における半導体装置Ｓは、例えば、ＬＳＩ(Large Scale Integration)に代表されるものであって、特に、この種の半導体装置のパッケージとして近年主流となっているＢＧＡ(Ball Grid Array)と称される入出力ピン配置を有するパッケージを用いてなるものである。この半導体装置Ｓのプリント基板１１と半田付けされる面側には、複数のパッド１５がＢＧＡ配置されて設けられており、プリント基板１１に設けられた半田バンプ１６に公知・周知のいわゆるリフロー半田付けによって半田付けされるようになっているものである。なお、半導体装置Ｓのいわゆる入出力ピン（図示せず）はパッド１５と接続されているので、パッド１５をプリント基板１１に半田付けすることは、半導体装置Ｓの入出力ピンをプリント基板１１に半田付けすることに外ならない。ここで、入出力ピンは、信号のみならず電源供給やグランドなどに用いられるものも含むものとする。
【０００８】
半導体装置Ｓのプリント基板１１と半田付けされる面、すなわちパッド面は、図５に示されたように、多数のパッド１５がいわば碁盤の目の如くにＢＧＡ配置されたものとなっている。同図に示された例では、紙面左上端のパッド位置を「Ａ１」とし、その右側へ１つづつ昇順にＡ２、Ａ３、・・・Ａ２０と算用数字の２０まで付される一方、Ａ１の位置から下方向へ１つ行を下がるに従いアルファベット順にＢ、Ｃ、Ｄ、・・・Ｙまで付されて、行方向（図５において紙面上下方向）の位置をアルファベットで、列方向（図５において紙面左右方向）の位置を数値で表すことで、パッド位置を特定するようにした例が示されている。
本発明の実施の形態の半導体装置Ｓのパッド面は、その最外周に位置するパッド（Ａ１〜Ａ２０、Ｂ１〜Ｙ１、Ｂ２０〜Ｙ２０、Ｙ１〜Ｙ２０）とその内側の周に位置するパッド（Ａ２〜Ａ１９、Ｂ２〜Ｘ２、Ｂ１９〜Ｘ１９、Ｙ２〜Ｙ１９）は、半導体装置Ｓの電源（例えば５Ｖ）の供給に使用されるものとして確保されたものとなっている。なお、図５においては、図面の簡略化のため、こられのパッドよりさらに内側に位置し、信号の入出力に使用されるパッドについては図示を省略してある。
【０００９】
次に、本発明の実施の形態における半導体装置用半田不良診断回路ＣＲ１の構成例について、図１を参照しつつ説明する。
この半導体装置用半田不良診断回路ＣＲ１は、比較器１を中心に構成に構成された比較回路１０１と、比較回路１０１の比較結果に応じて必要な報知処理を行う報知部１０２とに大別されて構成されたものとなっている。この半導体装置用半田不良診断回路ＣＲ１は、先のプリント基板１１上に設けられても、また、半導体装置ＳがいわゆるカスタムＬＳＩであり、内部の部品配置スペースに余裕がある場合には、半導体装置Ｓ内部に組み込むようにしても、いずれでも良いものである。
まず、比較回路１０１は、比較器１を有してなり、半導体装置Ｓ及びこの半導体装置用半田不良診断回路ＣＲ１の電源電圧を供給する図示されない電源が接続される電源ライン２とグランドとの間には、第１の抵抗器（図１においては「Ｒ１」と表記）３と第２の抵抗器（図１においては「Ｒ２」と表記）４が直列接続されて設けられると共に、その相互の接続点は比較器１の反転入力端子に接続されたものとなっている。電源ライン２は、半導体装置Ｓのパッド面の最外周部に位置するパッド（以下、便宜的にこのパッドを「最外周パッド」と言う）の内、電源供給用の複数のパッドに接続されている。すなわち、本発明の実施の形態においては、電源ライン２は、最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０に接続されたものとなっている（図１及び図５参照）。すなわち、換言すれば、本発明の実施の形態においては、これらの最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０は、半導体装置Ｓの図示されない電源ピン（５Ｖ）が接続されたものとなっている。
【００１０】
また、電源ライン２とグランドとの間には、第３の抵抗器（図１においては「Ｒ３」と表記）５とコンデンサ（図１においては「Ｃ１」と表記）６とが直列接続されて設けられると共に、その相互の接続点は比較器１の非反転入力端子に接続されている。さらに、この比較器１の非反転入力端子は、半導体装置Ｓのパッド面の最外周部の直ぐ内側の周に位置するパッド（以下、便宜的にこのパッドを「内側パッド」と言う）の内、電源供給用の複数のパッドに接続されている。すなわち、本発明の実施の形態においては、比較器１の非反転入力端子は、内側パッドＢ２，Ａ１６，Ｂ１９，Ｐ２０，Ｗ２，Ｗ１９に接続されたものとなっている（図１及び図５参照）。
なお、先の電源ライン２に接続された最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０と比較器１の非反転入力端子に接続された内側パッドＢ２，Ａ１６，Ｂ１９，Ｐ２０，Ｗ２，Ｗ１９は、半導体装置Ｓが正常な状態においては、当然ながら半導体装置Ｓの内部で図示されない電源供給ラインを介して電気的に導通状態となっているものである。
【００１１】
一方、比較器１の出力端子は、次述する報知部１０２の入力段に接続されたものとなっている。
報知部１０２は、比較器１から後述するように半田付け不良に相当する所定の信号が出力された場合に、使用者に対してその旨を認識させるべく報知動作を行うよう構成されてなるものである。ここで、報知動作としては、例えば、点灯素子の点灯、警報素子の鳴動、文字や図形等の表示素子による表示等が好適であり、いずれかに限定される必要はないものである。
図２には、点灯動作を行う報知部１０２の構成例が示されており、以下、同図を参照しつつこの構成例について説明すれば、この構成例は、点灯素子としてＬＥＤ７を用いたもので、そのアノードには第４の抵抗器８を介して報知部用電源電圧ＶＢが印加されるようになっている一方、カソードは比較器１の出力端子に接続されたものとなっている。なお、この場合、比較器１は、その出力段がいわゆるオープンコレクタとなっているものが好適である。
【００１２】
次に、上記構成における本発明の実施の形態における半導体装置用半田不良診断回路の動作について説明する。
まず、前提として、報知部１０２は、図２を参照しつつ説明した構成であるとする。
最初に、半導体装置Ｓとプリント基板１１との半田付けに異常（不良）がなく、半導体装置Ｓが正常に動作している状態において、第３の抵抗器５の両端は、最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０と内側パッドＢ２，Ａ１６，Ｂ１９，Ｐ２０，Ｗ２，Ｗ１９とが半導体装置Ｓの内部で導通状態にあることから、いずれも電源電圧Ｖccに保持され、そのため、比較器１の非反転入力端子も電源電圧Ｖccに保持されることとなる。
一方、第１及び第２の抵抗器３，４の直列接続部分においては、電源電圧Ｖccが抵抗分割される結果、比較器１の反転入力端子には、基準電圧Ｖref＝Ｒ２×Ｖcc／（Ｒ１＋Ｒ２）と表される電圧が印加されることとなる。なお、ここで、Ｒ１，Ｒ２は便宜的に順に第１の抵抗器３の抵抗値、第２の抵抗器４の抵抗値とし、また、Ｖccは電源電圧の値とする。
【００１３】
そして、この比較器１の反転入力端子における基準電圧Ｖrefは、この正常動作時において、比較器１の非反転入力端子の電圧より小さな値となるように、すなわち、本発明の実施の形態においては、Ｖref＜Ｖccとなるように予め第１及び第２の抵抗器３，４の抵抗値が設定されたものとなっている。
したがって、正常動作時においては、非反転入力端子の電圧が反転入力端子の基準電圧Ｖrefを越えた状態にあるため、比較器１は論理値Ｈｉｇｈに相当する信号を出力することとなる。
そして、比較器１の出力が論理値Ｈｉｇｈに相当する状態にあっては、ＬＥＤ７は、非導通状態となるため消灯状態となる。
【００１４】
次に、半田付け不良が生じた場合について説明すれば、まず、従来から知られているように、半田付け不良、すなわち、具体的には半田付けの剥離は、ＢＧＡパッケージを用いた半導体装置Ｓにおいては、プリント基板１１との熱膨張の差に起因して、半導体装置Ｓのパッド面の最外周部に位置するパッドで最初に生ずることが殆どである。
例えば、最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０のいずれかにおけるプリント基板１１との半田付けの剥離が生じたとする。この場合、半導体装置Ｓへの電源電圧Ｖccの供給は、最外周パッドを介して行われるため、比較器１の非反転入力端子及び反転入力端子における電圧に変化は生ぜず、報知部１０２は正常時における動作状態を維持することとなる。
次に、半導体装置Ｓのパッド面の最外周部に位置するパッドの内、半導体装置用半田不良診断回路ＣＲ１に接続されているパッドの全て、すなわち、本発明の実施の形態においては、最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０のすべてにおいて半田付け剥離が生じたとすると、半導体装置Ｓへは、内側のパッドすなわち、本発明の実施の形態においては、内側パッドＢ２，Ａ１６，Ｂ１９，Ｐ２０，Ｗ２，Ｗ１９を介してのみ電源電圧Ｖccの供給がなされることとなる。そのため、正常時においては先に述べたように第３の抵抗器５の両端は電源電圧Ｖccに保持されて、電流の流れが生じなかったのに対して、最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０のすべてにおいて半田付け剥離が生じた場合には、第３の抵抗器５において電流の流れが生じ、そのため電圧降下が発生することとなる。その結果、比較器１の非反転入力端子における電圧は、Ｖcc−Ｒ３×Ｉ3で表されるように正常時よりも第３の抵抗器５における電圧降下分(Ｒ３×Ｉ3)だけ低下することとなる。なお、ここで、便宜的にＲ３は、第３の抵抗器５の抵抗値、Ｉ3は、第３の抵抗器５を流れる電流値とする。
【００１５】
そして、この比較器１の非反転入力端子の電圧(Ｖcc−Ｒ３×Ｉ3)が、反転入力端子の基準電圧Ｖrefを十分下回るように予め第３の抵抗器５の抵抗値が設定されているため、結局、半田付け剥離が生ずると、比較器１は論理値Ｌｏｗに相当する信号を出力し、そのため、ＬＥＤ７が導通し点灯状態となり、使用者への半田付け剥離発生の報知がなされることとなる。
なお、報知部１０２が上述したＬＥＤ７に代えてブザーのような鳴動素子を用いた構成の場合には、上述した半田付け剥離発生の際のＬＥＤ７の点灯に代わってブザー（図示せず）が鳴る点を除けば、他の回路部分の基本的な動作は上述したと同様であるので、再度の詳細な説明は省略する。
【００１６】
次に、報知部１０２の他の構成例について図３を参照しつつ説明する。
この報知部１０２は、公知・周知のマイクロコンピュータ（図３においては「ＣＰＵ」と表記）９及び表示素子（図３においては「ＤＳＰ」と表記）１０とを主たる構成要素として構成されたものとなっている。そして、マイクロコンピュータ９の信号入力端子には、比較器１の出力端子が接続されており、その論理値判定が行われるようになっている。なお、表示素子１０は、いわゆるＣＲＴや液晶表示器等に代表される公知・周知のものであるが、勿論、特定の種類のものに限定される必要はなく、文字や画像等の表示が可能なものであれば良いものである。
かかる構成において、先に述べたように最外周パッドにおいて半田付け剥離が生じていないとして比較器１から論理値Ｈｉｇｈに相当する信号が出力されている場合、マイクロコンピュータ９においては入力信号が論理値Ｈｉｇｈであり、最外周パッドにおける半田付け剥離が生じていないと判定され、半田付け剥離が生じていない旨を示す文字や図等による所定の表示が表示素子１０において行われるようになっている。
【００１７】
一方、先に述べたように最外周パッドの半田付け剥離の発生により比較器１から論理値Ｌｏｗに相当する信号が出力された場合、マイクロコンピュータ９においては入力信号が論理値Ｌｏｗであり、最外周パッドにおける半田付け剥離が生じたと判定され、半田付けの剥離が発生した旨を示す文字や図等による予め定められた表示が表示素子１０において行われるようになっている。
なお、上述した構成例における半導体装置用半田不良診断回路ＣＲ１に接続される半導体装置Ｓの最外周パッド及び内側パッドの位置はあくまでも一例であり、これに限定される必要はないことは勿論である。
【００１８】
また、上述の構成例においては、半導体装置Ｓの電源電圧Ｖccを第１及び第２の抵抗器３，４により抵抗分圧して比較器１の反転入力に印加される基準電圧Ｖrefを得るような構成としたが、基準電圧Ｖrefは必ずしもこのような構成で得るものに限定される必要のないことは勿論である。すなわち、例えば、基準電圧Ｖrefを発生する回路を別個に設け、それを用いるようにしても良い。なお、この場合、当然ながら、図１に示された構成における第１及び第２の抵抗器３，４は不要となり、基準電圧を発生する別個の回路の出力端が比較器１の反転入力端子に接続されることとなる。
【００１９】
【発明の効果】
以上、述べたように、本発明によれば、プリント基板と半田付けされている半導体装置のパッドの内、最外周部に位置し電源電圧が印加されるパッドと、最外周部に位置するパッドより内側に位置し電源電圧が印加されるパッドを流用して半田付け不良の発生を検出できるような構成としたので、従来と異なり、半田付け不良の有無を検出するために専用のパッド、ピンを半導体装置に設けることなく、汎用性の高い半導体装置用半田不良診断回路を提供することができるという効果を奏するものである。
また、本発明によれば、半田付けの不良によって電圧変化が生ずるような回路構成とし、その電圧変化を以て半田付け不良を検出できるようにしたので、比較的簡易な構成で半田付け不良を検出することができ、そのため、半導体装置の信頼性向上に資することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置用半田不良診断回路の回路構成例を示す回路図である。
【図２】図１に示された半導体装置用半田不良診断回路を構成する報知部の具体的な回路構成例を示す回路図である。
【図３】図１に示された半導体装置用半田不良診断回路を構成する報知部の具体的な他の回路構成例を示す回路図である。
【図４】本発明の実施の形態における半導体装置用半田不良診断回路が用いられる半導体装置とプリント基板を説明する模式図である。
【図５】本発明の実施の形態における半導体装置用半田不良診断回路が用いられる半導体装置のパッド面を模式的に示す模式図である。
【符号の説明】
１…比較器
３…第１の抵抗器
４…第２の抵抗器
５…第３の抵抗器
１５…パッド
１０１…比較回路
１０２…報知部
【発明の属する技術分野】
本発明は、ＬＳＩ等の半導体装置とプリント基板との半田付け不良を診断する回路に係り、特に、汎用性の高い半田不良診断回路の提供を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の回路としては、例えば、ＢＧＡ(Ball Grid Array)と称されるＩＣパッケージを用いてなるＬＳＩがＰＣＢ（プリント配線基板）に半田付けされた場合に、ＢＧＡとＰＣＢとの熱膨張の差によって、ＢＧＡの特に最外周部のピンとＰＣＢとの間の半田付けが他の部分に比して大きな機械的なストレスが加わり、そのため、この部分の半田付けにクラックや剥離が発生し易いことに鑑みて、ＢＧＡの最外周部のピンとＰＣＢとの半田付けの不良を検出する検出回路を設けるようにしたものが提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−２２８１９１号公報（第３−４頁、図１−４）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来技術にあっては、検出回路を接続するためにＢＧＡに専用のピンを複数確保する必要があり、そのため、検出回路を設ける以前のＢＧＡに検出回路を接続するための新たなピンを確保するだけの余裕が無い場合には、ＢＧＡ自体を変更する必要があり、検出回路の汎用性に欠けるという問題があった。
本発明は上記実状に鑑みてなされたもので、半導体装置のピン配置に変更を来すことなく汎用性の高い半導体装置用半田不良診断回路を提供するものである。
本発明の他の目的は、比較的簡易な構成で半導体装置の信頼性の向上を図ることのできる半導体装置用半田不良診断回路を提供することにある。
【０００５】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る半導体装置用半田不良診断回路は、
半導体装置とプリント基板との半田付け不良を検出し、検出結果に応じて報知動作を行う半導体装置用半田不良診断回路であって、
当該半導体装置用半田不良診断回路は、比較回路と報知部とを有してなり、
前記半導体装置は、前記プリント基板と半田付けされる面側に、複数のパッドがＢＧＡ配置されて設けられ、そのパッド面の最外周部に位置するパッドと、当該最外周部に位置するパッドの内側に位置するパッドとが、当該半導体装置への電源の供給に確保されてなるものであり、
前記比較回路は、前記半導体装置へ供給される電源とグランドとの間に第１及び第２の抵抗器が直列接続されて設けられ、当該第１の抵抗器の電源側の端部には、前記半導体装置のパッド面の半田付けの不良が最初に生ずる可能性の大きい最外周部に位置するパッドであって前記半導体装置への電源供給用のパッドが接続される一方、
前記半導体装置へ供給される電源とグランドとの間に第３の抵抗器とコンデンサが直列接続されて設けられ、当該第３の抵抗器とコンデンサの相互の接続点には、前記半導体装置のパッド面の最外周部に位置するパッドの内側に位置するパッドであって前記半導体装置への電源供給用のパッドが接続され、前記電源供給用のパッドが半田付け不良の発生の検出に流用可能とされて、
前記第１及び第２の抵抗器の相互の接続点における電圧を基準電圧として、当該基準電圧と前記第３の抵抗器とコンデンサとの相互の接続点における電圧の比較結果が得られるよう構成されてなり、
前記報知部は、前記比較回路から前記半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に、予め設定された報知動作を行うよう構成されてなるものである。
【０００６】
かかる構成においては、半導体装置へ供給される電源電圧が印加されるパッドの内、半田付け不良が最初に生ずる可能性の大きい最外周部に位置するパッドを、半導体装置の電源電圧を供給する電源とグランドとの間に設けられた第３の抵抗器の電源側の一端に、また、最外周部に位置するパッドよりも内側に位置するパッドを第３の抵抗器の他端に、それぞれ接続し、最外周部に位置するパッドの半田付けの剥離が生じた場合に第３の抵抗器に生ずる電圧変動を検出できるような構成とすることで、従来と異なり、半田付け不良の有無を検出するために専用のパッド、ピンを半導体装置に設けることなく、半田付け不良の有無を検出することが可能となるものである。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
まず、本発明の実施の形態における半導体装置用半田不良診断回路が用いられる半導体装置Ｓについて図４を参照しつつ説明することとする。
図４においては、半導体装置Ｓと、この半導体装置Ｓが半田付けされるプリント基板１１とが模式的に示されると共に、半導体装置Ｓの概略の内部構造が模式的に示されている。
半導体装置Ｓは、一般的に同図にあるように、その内部に半導体チップ１２が設けられ、その周囲に設けられた電子部品１３とボンディングワイヤ１４を介して接続されて所望の回路が構成されるようになっている。本発明の実施の形態における半導体装置Ｓは、例えば、ＬＳＩ(Large Scale Integration)に代表されるものであって、特に、この種の半導体装置のパッケージとして近年主流となっているＢＧＡ(Ball Grid Array)と称される入出力ピン配置を有するパッケージを用いてなるものである。この半導体装置Ｓのプリント基板１１と半田付けされる面側には、複数のパッド１５がＢＧＡ配置されて設けられており、プリント基板１１に設けられた半田バンプ１６に公知・周知のいわゆるリフロー半田付けによって半田付けされるようになっているものである。なお、半導体装置Ｓのいわゆる入出力ピン（図示せず）はパッド１５と接続されているので、パッド１５をプリント基板１１に半田付けすることは、半導体装置Ｓの入出力ピンをプリント基板１１に半田付けすることに外ならない。ここで、入出力ピンは、信号のみならず電源供給やグランドなどに用いられるものも含むものとする。
【０００８】
半導体装置Ｓのプリント基板１１と半田付けされる面、すなわちパッド面は、図５に示されたように、多数のパッド１５がいわば碁盤の目の如くにＢＧＡ配置されたものとなっている。同図に示された例では、紙面左上端のパッド位置を「Ａ１」とし、その右側へ１つづつ昇順にＡ２、Ａ３、・・・Ａ２０と算用数字の２０まで付される一方、Ａ１の位置から下方向へ１つ行を下がるに従いアルファベット順にＢ、Ｃ、Ｄ、・・・Ｙまで付されて、行方向（図５において紙面上下方向）の位置をアルファベットで、列方向（図５において紙面左右方向）の位置を数値で表すことで、パッド位置を特定するようにした例が示されている。
本発明の実施の形態の半導体装置Ｓのパッド面は、その最外周に位置するパッド（Ａ１〜Ａ２０、Ｂ１〜Ｙ１、Ｂ２０〜Ｙ２０、Ｙ１〜Ｙ２０）とその内側の周に位置するパッド（Ａ２〜Ａ１９、Ｂ２〜Ｘ２、Ｂ１９〜Ｘ１９、Ｙ２〜Ｙ１９）は、半導体装置Ｓの電源（例えば５Ｖ）の供給に使用されるものとして確保されたものとなっている。なお、図５においては、図面の簡略化のため、こられのパッドよりさらに内側に位置し、信号の入出力に使用されるパッドについては図示を省略してある。
【０００９】
次に、本発明の実施の形態における半導体装置用半田不良診断回路ＣＲ１の構成例について、図１を参照しつつ説明する。
この半導体装置用半田不良診断回路ＣＲ１は、比較器１を中心に構成に構成された比較回路１０１と、比較回路１０１の比較結果に応じて必要な報知処理を行う報知部１０２とに大別されて構成されたものとなっている。この半導体装置用半田不良診断回路ＣＲ１は、先のプリント基板１１上に設けられても、また、半導体装置ＳがいわゆるカスタムＬＳＩであり、内部の部品配置スペースに余裕がある場合には、半導体装置Ｓ内部に組み込むようにしても、いずれでも良いものである。
まず、比較回路１０１は、比較器１を有してなり、半導体装置Ｓ及びこの半導体装置用半田不良診断回路ＣＲ１の電源電圧を供給する図示されない電源が接続される電源ライン２とグランドとの間には、第１の抵抗器（図１においては「Ｒ１」と表記）３と第２の抵抗器（図１においては「Ｒ２」と表記）４が直列接続されて設けられると共に、その相互の接続点は比較器１の反転入力端子に接続されたものとなっている。電源ライン２は、半導体装置Ｓのパッド面の最外周部に位置するパッド（以下、便宜的にこのパッドを「最外周パッド」と言う）の内、電源供給用の複数のパッドに接続されている。すなわち、本発明の実施の形態においては、電源ライン２は、最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０に接続されたものとなっている（図１及び図５参照）。すなわち、換言すれば、本発明の実施の形態においては、これらの最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０は、半導体装置Ｓの図示されない電源ピン（５Ｖ）が接続されたものとなっている。
【００１０】
また、電源ライン２とグランドとの間には、第３の抵抗器（図１においては「Ｒ３」と表記）５とコンデンサ（図１においては「Ｃ１」と表記）６とが直列接続されて設けられると共に、その相互の接続点は比較器１の非反転入力端子に接続されている。さらに、この比較器１の非反転入力端子は、半導体装置Ｓのパッド面の最外周部の直ぐ内側の周に位置するパッド（以下、便宜的にこのパッドを「内側パッド」と言う）の内、電源供給用の複数のパッドに接続されている。すなわち、本発明の実施の形態においては、比較器１の非反転入力端子は、内側パッドＢ２，Ａ１６，Ｂ１９，Ｐ２０，Ｗ２，Ｗ１９に接続されたものとなっている（図１及び図５参照）。
なお、先の電源ライン２に接続された最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０と比較器１の非反転入力端子に接続された内側パッドＢ２，Ａ１６，Ｂ１９，Ｐ２０，Ｗ２，Ｗ１９は、半導体装置Ｓが正常な状態においては、当然ながら半導体装置Ｓの内部で図示されない電源供給ラインを介して電気的に導通状態となっているものである。
【００１１】
一方、比較器１の出力端子は、次述する報知部１０２の入力段に接続されたものとなっている。
報知部１０２は、比較器１から後述するように半田付け不良に相当する所定の信号が出力された場合に、使用者に対してその旨を認識させるべく報知動作を行うよう構成されてなるものである。ここで、報知動作としては、例えば、点灯素子の点灯、警報素子の鳴動、文字や図形等の表示素子による表示等が好適であり、いずれかに限定される必要はないものである。
図２には、点灯動作を行う報知部１０２の構成例が示されており、以下、同図を参照しつつこの構成例について説明すれば、この構成例は、点灯素子としてＬＥＤ７を用いたもので、そのアノードには第４の抵抗器８を介して報知部用電源電圧ＶＢが印加されるようになっている一方、カソードは比較器１の出力端子に接続されたものとなっている。なお、この場合、比較器１は、その出力段がいわゆるオープンコレクタとなっているものが好適である。
【００１２】
次に、上記構成における本発明の実施の形態における半導体装置用半田不良診断回路の動作について説明する。
まず、前提として、報知部１０２は、図２を参照しつつ説明した構成であるとする。
最初に、半導体装置Ｓとプリント基板１１との半田付けに異常（不良）がなく、半導体装置Ｓが正常に動作している状態において、第３の抵抗器５の両端は、最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０と内側パッドＢ２，Ａ１６，Ｂ１９，Ｐ２０，Ｗ２，Ｗ１９とが半導体装置Ｓの内部で導通状態にあることから、いずれも電源電圧Ｖccに保持され、そのため、比較器１の非反転入力端子も電源電圧Ｖccに保持されることとなる。
一方、第１及び第２の抵抗器３，４の直列接続部分においては、電源電圧Ｖccが抵抗分割される結果、比較器１の反転入力端子には、基準電圧Ｖref＝Ｒ２×Ｖcc／（Ｒ１＋Ｒ２）と表される電圧が印加されることとなる。なお、ここで、Ｒ１，Ｒ２は便宜的に順に第１の抵抗器３の抵抗値、第２の抵抗器４の抵抗値とし、また、Ｖccは電源電圧の値とする。
【００１３】
そして、この比較器１の反転入力端子における基準電圧Ｖrefは、この正常動作時において、比較器１の非反転入力端子の電圧より小さな値となるように、すなわち、本発明の実施の形態においては、Ｖref＜Ｖccとなるように予め第１及び第２の抵抗器３，４の抵抗値が設定されたものとなっている。
したがって、正常動作時においては、非反転入力端子の電圧が反転入力端子の基準電圧Ｖrefを越えた状態にあるため、比較器１は論理値Ｈｉｇｈに相当する信号を出力することとなる。
そして、比較器１の出力が論理値Ｈｉｇｈに相当する状態にあっては、ＬＥＤ７は、非導通状態となるため消灯状態となる。
【００１４】
次に、半田付け不良が生じた場合について説明すれば、まず、従来から知られているように、半田付け不良、すなわち、具体的には半田付けの剥離は、ＢＧＡパッケージを用いた半導体装置Ｓにおいては、プリント基板１１との熱膨張の差に起因して、半導体装置Ｓのパッド面の最外周部に位置するパッドで最初に生ずることが殆どである。
例えば、最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０のいずれかにおけるプリント基板１１との半田付けの剥離が生じたとする。この場合、半導体装置Ｓへの電源電圧Ｖccの供給は、最外周パッドを介して行われるため、比較器１の非反転入力端子及び反転入力端子における電圧に変化は生ぜず、報知部１０２は正常時における動作状態を維持することとなる。
次に、半導体装置Ｓのパッド面の最外周部に位置するパッドの内、半導体装置用半田不良診断回路ＣＲ１に接続されているパッドの全て、すなわち、本発明の実施の形態においては、最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０のすべてにおいて半田付け剥離が生じたとすると、半導体装置Ｓへは、内側のパッドすなわち、本発明の実施の形態においては、内側パッドＢ２，Ａ１６，Ｂ１９，Ｐ２０，Ｗ２，Ｗ１９を介してのみ電源電圧Ｖccの供給がなされることとなる。そのため、正常時においては先に述べたように第３の抵抗器５の両端は電源電圧Ｖccに保持されて、電流の流れが生じなかったのに対して、最外周パッドＡ１，Ａ２０，Ｙ１，Ｙ２０のすべてにおいて半田付け剥離が生じた場合には、第３の抵抗器５において電流の流れが生じ、そのため電圧降下が発生することとなる。その結果、比較器１の非反転入力端子における電圧は、Ｖcc−Ｒ３×Ｉ3で表されるように正常時よりも第３の抵抗器５における電圧降下分(Ｒ３×Ｉ3)だけ低下することとなる。なお、ここで、便宜的にＲ３は、第３の抵抗器５の抵抗値、Ｉ3は、第３の抵抗器５を流れる電流値とする。
【００１５】
そして、この比較器１の非反転入力端子の電圧(Ｖcc−Ｒ３×Ｉ3)が、反転入力端子の基準電圧Ｖrefを十分下回るように予め第３の抵抗器５の抵抗値が設定されているため、結局、半田付け剥離が生ずると、比較器１は論理値Ｌｏｗに相当する信号を出力し、そのため、ＬＥＤ７が導通し点灯状態となり、使用者への半田付け剥離発生の報知がなされることとなる。
なお、報知部１０２が上述したＬＥＤ７に代えてブザーのような鳴動素子を用いた構成の場合には、上述した半田付け剥離発生の際のＬＥＤ７の点灯に代わってブザー（図示せず）が鳴る点を除けば、他の回路部分の基本的な動作は上述したと同様であるので、再度の詳細な説明は省略する。
【００１６】
次に、報知部１０２の他の構成例について図３を参照しつつ説明する。
この報知部１０２は、公知・周知のマイクロコンピュータ（図３においては「ＣＰＵ」と表記）９及び表示素子（図３においては「ＤＳＰ」と表記）１０とを主たる構成要素として構成されたものとなっている。そして、マイクロコンピュータ９の信号入力端子には、比較器１の出力端子が接続されており、その論理値判定が行われるようになっている。なお、表示素子１０は、いわゆるＣＲＴや液晶表示器等に代表される公知・周知のものであるが、勿論、特定の種類のものに限定される必要はなく、文字や画像等の表示が可能なものであれば良いものである。
かかる構成において、先に述べたように最外周パッドにおいて半田付け剥離が生じていないとして比較器１から論理値Ｈｉｇｈに相当する信号が出力されている場合、マイクロコンピュータ９においては入力信号が論理値Ｈｉｇｈであり、最外周パッドにおける半田付け剥離が生じていないと判定され、半田付け剥離が生じていない旨を示す文字や図等による所定の表示が表示素子１０において行われるようになっている。
【００１７】
一方、先に述べたように最外周パッドの半田付け剥離の発生により比較器１から論理値Ｌｏｗに相当する信号が出力された場合、マイクロコンピュータ９においては入力信号が論理値Ｌｏｗであり、最外周パッドにおける半田付け剥離が生じたと判定され、半田付けの剥離が発生した旨を示す文字や図等による予め定められた表示が表示素子１０において行われるようになっている。
なお、上述した構成例における半導体装置用半田不良診断回路ＣＲ１に接続される半導体装置Ｓの最外周パッド及び内側パッドの位置はあくまでも一例であり、これに限定される必要はないことは勿論である。
【００１８】
また、上述の構成例においては、半導体装置Ｓの電源電圧Ｖccを第１及び第２の抵抗器３，４により抵抗分圧して比較器１の反転入力に印加される基準電圧Ｖrefを得るような構成としたが、基準電圧Ｖrefは必ずしもこのような構成で得るものに限定される必要のないことは勿論である。すなわち、例えば、基準電圧Ｖrefを発生する回路を別個に設け、それを用いるようにしても良い。なお、この場合、当然ながら、図１に示された構成における第１及び第２の抵抗器３，４は不要となり、基準電圧を発生する別個の回路の出力端が比較器１の反転入力端子に接続されることとなる。
【００１９】
【発明の効果】
以上、述べたように、本発明によれば、プリント基板と半田付けされている半導体装置のパッドの内、最外周部に位置し電源電圧が印加されるパッドと、最外周部に位置するパッドより内側に位置し電源電圧が印加されるパッドを流用して半田付け不良の発生を検出できるような構成としたので、従来と異なり、半田付け不良の有無を検出するために専用のパッド、ピンを半導体装置に設けることなく、汎用性の高い半導体装置用半田不良診断回路を提供することができるという効果を奏するものである。
また、本発明によれば、半田付けの不良によって電圧変化が生ずるような回路構成とし、その電圧変化を以て半田付け不良を検出できるようにしたので、比較的簡易な構成で半田付け不良を検出することができ、そのため、半導体装置の信頼性向上に資することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置用半田不良診断回路の回路構成例を示す回路図である。
【図２】図１に示された半導体装置用半田不良診断回路を構成する報知部の具体的な回路構成例を示す回路図である。
【図３】図１に示された半導体装置用半田不良診断回路を構成する報知部の具体的な他の回路構成例を示す回路図である。
【図４】本発明の実施の形態における半導体装置用半田不良診断回路が用いられる半導体装置とプリント基板を説明する模式図である。
【図５】本発明の実施の形態における半導体装置用半田不良診断回路が用いられる半導体装置のパッド面を模式的に示す模式図である。
【符号の説明】
１…比較器
３…第１の抵抗器
４…第２の抵抗器
５…第３の抵抗器
１５…パッド
１０１…比較回路
１０２…報知部
Claims (6)
- 半導体装置とプリント基板との半田付け不良の発生の有無を判定する半導体装置半田不良診断方法であって、
前記半導体装置は、前記プリント基板と半田付けされる面側に、複数のパッドがＢＧＡ配置されて設けられ、そのパッド面の最外周部に位置するパッドと、当該最外周部に位置するパッドの内側に位置するパッドとが、当該半導体装置への電源の供給に確保されてなるものであって、
前記半導体装置へ供給される電源とグランドとの間に抵抗器とコンデンサを直列接続して設けると共に、当該抵抗器の電源側の端部には、前記半導体装置のパッド面の半田付けの不良が最初に生ずる可能性の大きい最外周部に位置するパッドであって前記半導体装置への電源供給用のパッドを接続する一方、
前記抵抗器とコンデンサの相互の接続点には、前記半導体装置のパッド面の最外周部に位置するパッドの内側に位置するパッドであって前記半導体装置への電源供給用のパッドを接続し、前記電源供給用のパッドを半田付け不良の発生の検出に流用して、
前記抵抗器とコンデンサとの相互の接続点における電圧と基準電圧を比較することによって前記半導体装置とプリント基板との半田付け不良の発生の有無を診断することを特徴とする半導体装置半田不良診断方法。 - 半導体装置とプリント基板との半田付け不良を検出し、検出結果に応じて報知動作を行う半導体装置用半田不良診断回路であって、
当該半導体装置用半田不良診断回路は、比較回路と報知部とを有してなり、
前記半導体装置は、前記プリント基板と半田付けされる面側に、複数のパッドがＢＧＡ配置されて設けられ、そのパッド面の最外周部に位置するパッドと、当該最外周部に位置するパッドの内側に位置するパッドとが、当該半導体装置への電源の供給に確保されてなるものであり、
前記比較回路は、前記半導体装置へ供給される電源とグランドとの間に第１及び第２の抵抗器が直列接続されて設けられ、当該第１の抵抗器の電源側の端部には、前記半導体装置のパッド面の半田付けの不良が最初に生ずる可能性の大きい最外周部に位置するパッドであって前記半導体装置への電源供給用のパッドが接続される一方、
前記半導体装置へ供給される電源とグランドとの間に第３の抵抗器とコンデンサが直列接続されて設けられ、当該第３の抵抗器とコンデンサの相互の接続点には、前記半導体装置のパッド面の最外周部に位置するパッドの内側に位置するパッドであって前記半導体装置への電源供給用のパッドが接続され、前記電源供給用のパッドが半田付け不良の発生の検出に流用可能とされて、
前記第１及び第２の抵抗器の相互の接続点における電圧を基準電圧として、当該基準電圧と前記第３の抵抗器とコンデンサとの相互の接続点における電圧の比較結果が得られるよう構成されてなり、
前記報知部は、前記比較回路から前記半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に、予め設定された報知動作を行うよう構成されてなることを特徴とする半導体装置用半田不良診断回路。 - 半導体装置とプリント基板との半田付け不良を検出し、検出結果に応じて報知動作を行う半導体装置用半田不良診断回路であって、
当該半導体装置用半田不良診断回路は、比較回路と報知部とを有してなり、
前記半導体装置は、前記プリント基板と半田付けされる面側に、複数のパッドがＢＧＡ配置されて設けられ、そのパッド面の最外周部に位置するパッドと、当該最外周部に位置するパッドの内側に位置するパッドとが、当該半導体装置への電源の供給に確保されてなるものであり、
前記比較回路は、前記半導体装置へ供給される電源とグランドとの間に抵抗器とコンデンサが直列接続されて設けられ、当該抵抗器の電源側の端部には、前記半導体装置のパッド面の半田付けの不良が最初に生ずる可能性の大きい最外周部に位置するパッドであって前記半導体装置への電源供給用のパッドが接続される一方、
前記抵抗器とコンデンサの相互の接続点には、前記半導体装置のパッド面の最外周部に位置するパッドの内側に位置するパッドであって前記半導体装置への電源供給用のパッドが接続され、前記電源供給用のパッドが半田付け不良の発生の検出に流用可能とされて、
前記抵抗器とコンデンサとの相互の接続点における電圧と基準電圧との比較結果が得られるよう構成されてなり、
前記報知部は、前記比較回路から前記半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に、予め設定された報知動作を行うよう構成されてなることを特徴とする半導体装置用半田不良診断回路。 - 報知部は、比較回路から半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に点灯素子を点灯するよう構成されてなることを特徴とする請求項２又は請求項３記載の半導体装置用半田不良診断回路。
- 報知部は、比較回路から半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に鳴動素子を鳴動するよう構成されてなることを特徴とする請求項２又は請求項３記載の半導体装置用半田不良診断回路。
- 報知部は、マイクロコンピュータと表示素子とを有してなり、比較回路の出力が半導体装置とプリント基板との半田付け不良に対応する所定の信号であるか否かを判定し、所定の信号であると判定された際に、前記表示素子において所定の表示を行うよう構成されてなることを特徴とする請求項２又は請求項３記載の半導体装置用半田不良診断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003069386A JP4072082B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置用半田不良診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003069386A JP4072082B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置用半田不良診断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004279152A JP2004279152A (ja) | 2004-10-07 |
| JP4072082B2 true JP4072082B2 (ja) | 2008-04-02 |
Family
ID=33286425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003069386A Expired - Fee Related JP4072082B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置用半田不良診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4072082B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010185747A (ja) * | 2009-02-12 | 2010-08-26 | Casio Computer Co Ltd | パネル及びｉｃチップの搭載状態の検査方法 |
-
2003
- 2003-03-14 JP JP2003069386A patent/JP4072082B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004279152A (ja) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5262945B2 (ja) | 電子装置 | |
| TWI476412B (zh) | 探針卡及測試設備 | |
| US7573282B2 (en) | Ball grid array connection monitoring system and method | |
| JP2991440B2 (ja) | 集積回路の電源線試験方法 | |
| TW396480B (en) | Semiconductor chip and semiconductor wafer with power pads used for probing test | |
| US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
| KR19990023082A (ko) | 반도체 장치 | |
| JP3459765B2 (ja) | 実装検査システム | |
| JP2005010147A (ja) | 検査機能付きモジュール及びその検査方法。 | |
| JP2007149787A (ja) | スルーホールを備えた複層プリント基板及び電子装置及びスルーホールを備えた複層プリント基板の製造方法 | |
| JP2005101031A (ja) | 半導体集積回路装置、及び電子機器 | |
| JP4072082B2 (ja) | 半導体装置用半田不良診断回路 | |
| JP4539396B2 (ja) | 半導体装置の実装構造 | |
| CN103941049A (zh) | 探针卡 | |
| JP2002076187A (ja) | Ｂｇａ基板 | |
| US7957157B2 (en) | Printed circuit board | |
| JP2005322768A (ja) | 半導体集積回路 | |
| JP2010225922A (ja) | 電子装置 | |
| JP5144170B2 (ja) | 半導体装置の実装方法 | |
| JP2005209606A (ja) | 異方導電性シート及びそれを用いた半導体検査装置 | |
| JP2006203261A (ja) | 半導体装置 | |
| JP2006005163A (ja) | 半導体装置及びその実装検査方法 | |
| JP2008187024A (ja) | プローブカード及びプローブカードシステム | |
| JP2004311535A (ja) | チップサイズパッケージ半導体装置 | |
| JP4850872B2 (ja) | プローブ検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |