JP2006203261A

JP2006203261A - 半導体装置

Info

Publication number: JP2006203261A
Application number: JP2006122442A
Authority: JP
Inventors: Takashi Nakamura; 尚中村
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2006-04-26
Filing date: 2006-04-26
Publication date: 2006-08-03

Abstract

【課題】ＢＧＡやＣＳＰ等の面実装パッケージで形成され、電源電極端子及びアース電極端子の間でのショートを防止することができる半導体装置を得る。
【解決手段】パッケージ２の実装面６上に形成する半田ボール３において、電源電極端子をなす半田ボール３ａとアース電極端子をなす半田ボール３ｂとの間に、少なくとも１つの信号電極端子をなす半田ボール３ｃを配置して設けるようにする。
【選択図】図４

Description

本発明は、半導体装置に関し、特にＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Scale Package）等、外部電極端子に半田ボールを使用した多ピンの面実装パッケージにおける電極配置に関するものである。

メモリＩＣやＡＳＩＣ等の分野では、高速化、多ピン化及び小型化の要求から、従来のＱＦＰ等のような外部電極端子にピンを使用したパッケージでは対応できなくなっていた。このため、外部電極端子に半田ボールを使用したＢＧＡ、ＣＳＰ等のような薄く小形で外部電極端子数の多いパッケージが開発され、このようなパッケージでは、多端子化及び小型化を行うために、外部電極端子をなす半田ボールのピッチは１ｍｍ以下となるように形成されていた。

図７は、従来の半導体装置における実装面の例を示した平面図である。図７において、半導体装置１００は、パッケージ１０１における実装面１０２上にそれぞれの外部電極端子をなす各半田ボールがそれぞれ形成されている。実装面１０２上に形成された各半田ボールは、電源電極端子をなす半田ボール１０３ａ、アース電極端子をなす半田ボール１０３ｂ、並びに電源電極端子及びアース電極端子以外の外部電極端子である信号電極端子をなす半田ボール１０３ｃからなる。

なお、従来において、本発明と目的が異なるが、電源リードと接地リードとの間に２本の信号リードを配置することによって、電源電位及び接地電位の変動を抑えてトランジスタの誤動作を防止した、外部電極端子にリードを使用する半導体装置があった（例えば、特許文献１参照。）。
特開平６−１５１６８８号公報

ここで、半田ボール間のピッチが１ｍｍ以下になると、実装の際に半田ショートや、固定異物又は可動異物による電極端子間のショートが発生しやすくなる。しかし、ＢＧＡやＣＳＰ等の面実装パッケージにおいては、このようなショートを、ＱＦＰ等のピンを使用したパッケージのように目視やプロービングで発見することは不可能である。このため、ＢＧＡやＣＳＰ等の面実装パッケージにおける電極端子間のショート等の接続不良を検出する方法として、バウンダリスキャンがあった。

上記バウンダリスキャンは、電源電極端子及びアース電極端子以外の外部電極端子である信号電極端子が絡んだショート、すなわち、信号電極端子間、信号電極端子と電源電極端子との間、及び信号電極端子とアース電極端子との間で生じたショートを電気的に検出することができる。しかし、図７で示したように、半田ボール１０３ａ及び１０３ｂを隣接させて形成した場合、半田ボールのピッチが１ｍｍ以下になると、電源電極端子とアース電極端子との間で半田くず等の異物によってショートする可能性が大きくなる。これに対して、電源電極端子とアース電極端子との間で生じたショートは、バウンダリスキャンでは検出することができないという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、ＢＧＡやＣＳＰ等の面実装パッケージで形成され、電源電極端子及びアース電極端子の間でのショートを防止することができる半導体装置を得ることを目的とする。

この発明に係る半導体装置は、アース電極端子をなす複数のアース用半田ボールと、電源電極端子をなす複数の電源用半田ボールと、信号電極端子をなす複数の信号用半田ボールとをパッケージの実装面上に有する半導体装置であって、
すべての前記アース用半田ボールは、それぞれ、最も近接する信号用半田ボールまでのピッチが１ｍｍ以下であり、かつ、最も近接する電源用半田ボールまでのピッチが、前記最も近接する信号用半田ボールまでのピッチの２倍以上になるように配置されるものである。

また、この発明に係る半導体装置は、アース電極端子をなす複数のアース用半田ボールと、電源電極端子をなす複数の電源用半田ボールと、信号電極端子をなす複数の信号用半田ボールとをパッケージの実装面上に有する半導体装置であって、
すべての前記アース用半田ボールは、それぞれ、最も近接する信号用半田ボールまでの距離が１ｍｍ以下であり、かつ、最も近接する前記電源用半田ボールとの間に前記最も近接する信号用半田ボールの少なくとも１つが配置されるものである。

また、この発明に係る半導体装置は、請求項２において、すべての前記アース用半田ボールは、それぞれ、前記最も近接する電源用半田ボールまでのピッチが、前記最も近接する信号用半田ボールまでのピッチの２倍以上になるように配置されるものである。

また、この発明に係る半導体装置は、請求項１、２又は３において、配線パターンを有する実装基板を有し、前記複数のアース用半田ボール、前記複数の電源用半田ボール及び前記複数の信号用半田ボールは、前記実装基板上の配線パターンに、加熱されて熱溶融することによって接続されたものである。

この発明に係る半導体装置は、極性の異なる電源電極端子を隣接させないように、各外部電極端子を配置したことから、実装基板に実装した後、バウンダリスキャンで検出することができなかった電源電極端子とアース電極端子とのショートを発生し難くすることができ、バウンダリスキャンによる各電極端子間で生じたショート検出率を大幅に向上させ、半導体装置の実装時の信頼性を大幅に向上させることができる。

また、上記面実装パッケージにおける外部電極端子の半田ボールピッチは、１ｍｍ以下である。このことから、外部電極端子間のショートを引き起こす半田くず等の異物は、大きさが１ｍｍ以下であり、半田くず等の異物によって外部電極端子間がショートしたとしても、電源電極端子とアース電極端子との間でショートが発生せず、電源電極端子と信号電極端子との間、又はアース電極端子と信号電極端子との間で生じるショートである。このため、これらの電極端子間のショートは、バウンダリスキャンで検出することができ、半導体装置の実装時の信頼性を大幅に向上させることができる。

また、極性の異なる電源電極端子間に、電源電極端子とは異なる少なくとも１つの信号電極端子を設けるように、上記各外部電極端子を配置した。このことから、電源電極端子とアース電極端子との間でショートが発生し難く、半田くず等の異物によって生じる外部電極端子間のショートは、ほとんどすべて電源電極端子と信号電極端子との間、又はアース電極端子と信号電極端子との間で生じるショートである。このため、これらの電極端子間のショートは、バウンダリスキャンで検出することができ、半導体装置の実装時の信頼性を大幅に向上させることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１における半導体装置の例を示した斜視図であり、図２は、図１で示した半導体装置の側面図である。図１及び図２において、半導体装置１は、パッケージ２における実装面上にそれぞれの外部電極端子をなす各半田ボール３がそれぞれ形成されており、ＢＧＡ又はＣＳＰ等で形成されている。該各半田ボール３は、１ｍｍ以下のピッチでそれぞれ形成されており、例えば１.５ｃｍ角の実装面を有するパッケージ２において、該実装面上には１５０個以上の半田ボール３が形成されている。なお、本実施の形態１においては、分かりやすいように半田ボール３の数を少なく示している。

図３は、図１及び図２で示した半導体装置１を実装基板上に実装した状態を示す側面図である。図３において、実装基板５上に形成された配線パターン（図示せず）における所定の位置に配置された各半田ボール３は、加熱されて熱溶融することによって実装基板５上にそれぞれ接続される。
図４は、半導体装置１における実装面の例を示した平面図である。図４において、パッケージ２の実装面６上に形成された各半田ボール３は、電源電極端子をなす半田ボール３ａ、アース電極端子をなす半田ボール３ｂ、並びに電源電極端子及びアース電極端子以外の外部電極端子である信号電極端子をなす半田ボール３ｃで構成されている。

半田ボール３ａと３ｂとの間には、少なくとも１つの半田ボール３ｃが設けられており、半田ボール３ａと３ｂが隣接しないように半田ボール３ａ〜３ｃがそれぞれ配置されて形成されている。このようにすることによって、外部電極端子間のショートを引き起こす半田くず等の異物は、大きさが１ｍｍ以下であることから、半田くず等の異物によって外部電極端子間がショートしたとしても、ほとんどすべて電源電極端子と信号電極端子との間、又はアース電極端子と信号電極端子との間で生じるショートであり、電源電極端子とアース電極端子との間でショートが発生し難い。このため、これらの電極端子間のショートは、バウンダリスキャンで検出することができる。

なお、外部電極端子間のショートを引き起こす半田くず等の異物は、通常大きさが１ｍｍ以下であることから、半田ボール３ａと３ｂとの間の間隔を電極端子間のショートが発生し難くなるぐらいまで広げるようにしてもよい。図５及び図６は、このようにした場合の半導体装置１の実装面の例を示した平面図である。図５では、半田ボール３ａと半田ボール３ｂとの間は、一定の半田ボールピッチに対して少なくとも１つ以上半田ボール３を設けないようにしており、このようにすることによって、電源電極端子とアース電極端子との間でショートが発生し難くすることができる。また図６では、半田ボール３ａと半田ボール３ｂとの間のみ半田ボールピッチを大きくしており、このようにすることによって、電源電極端子とアース電極端子との間でショートが発生し難くすることができる。

このように、本発明の実施の形態１における半導体装置は、パッケージ２の実装面６上に形成する半田ボール３において、電源電極端子をなす半田ボール３ａとアース電極端子をなす半田ボール３ｂとの間に、少なくとも１つの信号電極端子をなす半田ボール３ｃを配置して設けるようにした、このことから、実装基板に実装した後、バウンダリスキャンで検出することができなかった電源電極端子とアース電極端子とのショートを発生し難くすることができ、バウンダリスキャンによる各電極端子間で生じたショート検出率を大幅に向上させ、半導体装置の実装時の信頼性を大幅に向上させることができる。

本発明の実施の形態１における半導体装置の例を示した斜視図である。図１で示した半導体装置の側面図である。図１及び図２で示した半導体装置１を実装基板上に実装した状態を示す側面図である。図１及び図２で示した半導体装置１における実装面の例を示した平面図である。図１及び図２で示した半導体装置１の実装面の他の例を示した平面図である。図１及び図２で示した半導体装置１の実装面の他の例を示した平面図である。従来の半導体装置における実装面の例を示した平面図である。

符号の説明

１半導体装置、２パッケージ、３半田ボール、３ａ電源電極端子をなす半田ボール、３ｂアース電極端子をなす半田ボール、３ｃ信号電極端子をなす半田ボール、６実装面

Claims

アース電極端子をなす複数のアース用半田ボールと、電源電極端子をなす複数の電源用半田ボールと、信号電極端子をなす複数の信号用半田ボールとをパッケージの実装面上に有する半導体装置であって、
すべての前記アース用半田ボールは、それぞれ、最も近接する信号用半田ボールまでのピッチが１ｍｍ以下であり、かつ、最も近接する電源用半田ボールまでのピッチが、前記最も近接する信号用半田ボールまでのピッチの２倍以上になるように配置されることを特徴とする半導体装置。
アース電極端子をなす複数のアース用半田ボールと、電源電極端子をなす複数の電源用半田ボールと、信号電極端子をなす複数の信号用半田ボールとをパッケージの実装面上に有する半導体装置であって、
すべての前記アース用半田ボールは、それぞれ、最も近接する信号用半田ボールまでの距離が１ｍｍ以下であり、かつ、最も近接する前記電源用半田ボールとの間に前記最も近接する信号用半田ボールの少なくとも１つが配置されることを特徴とする半導体装置。
すべての前記アース用半田ボールは、それぞれ、前記最も近接する電源用半田ボールまでのピッチが、前記最も近接する信号用半田ボールまでのピッチの２倍以上になるように配置されることを特徴とする請求項２記載の半導体装置。
配線パターンを有する実装基板を有し、前記複数のアース用半田ボール、前記複数の電源用半田ボール及び前記複数の信号用半田ボールは、前記実装基板上の配線パターンに、加熱されて熱溶融することによって接続されたものであることを特徴とする請求項１、２又は３記載の半導体装置。