JP5144170B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法 Download PDFInfo
- Publication number
- JP5144170B2 JP5144170B2 JP2007213554A JP2007213554A JP5144170B2 JP 5144170 B2 JP5144170 B2 JP 5144170B2 JP 2007213554 A JP2007213554 A JP 2007213554A JP 2007213554 A JP2007213554 A JP 2007213554A JP 5144170 B2 JP5144170 B2 JP 5144170B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminal
- connection
- circuit
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
実施の形態について更に詳述する。
また、本発明の実施の形態では、BGA型またはLGA型のパッケージについても説明したが、樹脂封止体(封止体)で覆われている半導体チップ(半導体集積回路チップ)と、半導体チップを支持(搭載)する配線基板との電気的な接続は、図13に示すように、複数のワイヤを用いても良く、さらには図14に示すように、バンプ電極を介してフリップチップ接続しても良い。
2 半導体集積回路チップ
3,5 第1回路(FCCT)
4 第2回路(SCCT)
6 バス
Pu 実装基板への接続に用いられスクリーニングテスタとの接続に用いられない端子
Pus 前記実装基板への接続並びにスクリーニングテスタとの接続に用いられる端子
Ps 前記実装基板への接続に用いられず且つスクリーニングテスタとの接続に用いられる端子
P 前記実装基板への接続に用いられず且つスクリーニングテスタとの接続に用いられない端子
7 実装基板
8 配線パターン
9 スクリーニングテスタ(TEST)
LND1 第1ランド
BMP1 第1バンプ
LND2 第2ランド
BMP2 第2バンプ
BMP_F 第1バンプ
BMP_S 第2バンプ
BMP_T 第3バンプ
PAD ボンディングパッド形成領域
LIN 引き出し配線
Claims (5)
- 以下の工程を含むことを特徴とする半導体装置の実装方法:
(a)第1の面と、前記第1の面に形成され、且つ第1ピッチで配置された複数の第1ランドと、前記第1の面に形成され、且つ前記複数の第1ランドよりも小さく形成され、且つ前記複数の第1ランドよりも前記第1の面の中央部寄りに前記第1ピッチよりも小さな第2ピッチで配置された複数の第2ランドと、前記複数の第1ランドにそれぞれ接続され、且つ第1の高さを有し、且つ第1の径を有する複数の第1バンプと、前記複数の第2ランドにそれぞれ接続され、且つ前記第1の高さよりも小さな第2の高さを有し、且つ前記第1の径よりも小さな第2の径を有する複数の第2バンプと、を備えた半導体装置を準備する工程;
(b)前記複数の第1バンプを介して前記半導体装置を実装基板に実装し、前記複数の第1バンプおよび前記複数の第2バンプをアンダーフィル樹脂で覆う工程、
ここで、
前記半導体装置は、さらに、回路が形成された半導体集積回路チップを備えており、
前記回路として、第1回路と前記第1回路に信号線によって接続される第2回路とを有し、
前記第2回路に接続される外部端子の一部又は全部は、前記第2バンプであり、
前記第1回路に接続される外部端子の全部は、前記第1バンプである。 - 請求項1記載の半導体装置の実装方法において、
前記複数の第1バンプは、前記実装基板への接続に用いられる端子、前記実装基板への接続並びにスクリーニングテスタとの接続に用いられる端子、及び前記実装基板への接続に用いられず、且つスクリーニングテスタとの接続に用いられる端子に割り当てられ、
前記複数の第2バンプは、前記実装基板への接続に用いられず且つスクリーニングテスタとの接続に用いられない端子に割り当てられる。 - 請求項2記載の半導体装置の実装方法において、
前記複数の第2バンプのうちスクリーニングテスタとの接続に用いられない端子は出力端子又は入出力端子である。 - 請求項3記載の半導体装置の実装方法において、
前記複数の第1バンプのうちスクリーニングテスタとの接続に用いられる端子は入力端子である。 - 請求項1記載の半導体装置の実装方法において、
前記第1回路は、命令を実行する中央処理装置を含み、
前記第2回路は、前記中央処理装置によって制御される周辺回路を含む。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007213554A JP5144170B2 (ja) | 2007-08-20 | 2007-08-20 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007213554A JP5144170B2 (ja) | 2007-08-20 | 2007-08-20 | 半導体装置の実装方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009049170A JP2009049170A (ja) | 2009-03-05 |
JP2009049170A5 JP2009049170A5 (ja) | 2010-09-30 |
JP5144170B2 true JP5144170B2 (ja) | 2013-02-13 |
Family
ID=40501128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007213554A Expired - Fee Related JP5144170B2 (ja) | 2007-08-20 | 2007-08-20 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5144170B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5342422B2 (ja) | 2009-12-10 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN110473839A (zh) | 2018-05-11 | 2019-11-19 | 三星电子株式会社 | 半导体封装*** |
US10991638B2 (en) | 2018-05-14 | 2021-04-27 | Samsung Electronics Co., Ltd. | Semiconductor package system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63271966A (ja) * | 1987-04-28 | 1988-11-09 | Nec Corp | 半導体集積回路 |
JPH03172782A (ja) * | 1989-12-01 | 1991-07-26 | Hitachi Ltd | 半導体集積回路 |
JP4509437B2 (ja) * | 2000-09-11 | 2010-07-21 | Hoya株式会社 | 多層配線基板の製造方法 |
JP2004335858A (ja) * | 2003-05-09 | 2004-11-25 | Murata Mfg Co Ltd | 電子部品およびそれを用いた電子機器 |
JP2004078996A (ja) * | 2003-11-17 | 2004-03-11 | Renesas Technology Corp | データ処理装置 |
JP2007115904A (ja) * | 2005-10-20 | 2007-05-10 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2007
- 2007-08-20 JP JP2007213554A patent/JP5144170B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009049170A (ja) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165404B2 (ja) | 半導体装置と半導体装置の製造方法及びテスト方法 | |
US8202740B2 (en) | Method of manufacturing a semiconductor device and a testing method of the same | |
TWI447408B (zh) | 具有主動電路元件之測試中介器及其方法 | |
JP2005209239A (ja) | 半導体集積回路装置 | |
US20150359102A1 (en) | Electronic Device, Test Board, and Semiconductor Device Manufacturing Method | |
US20080113457A1 (en) | Method of chip manufacturing | |
JP2010278471A (ja) | 半導体装置とモジュール | |
JP5144170B2 (ja) | 半導体装置の実装方法 | |
US7868439B2 (en) | Chip package and substrate thereof | |
JP4539396B2 (ja) | 半導体装置の実装構造 | |
JP2006351664A (ja) | 半導体装置 | |
JP2004022664A (ja) | 半導体装置のパッケージおよび検査回路 | |
JP2016514367A (ja) | ファインピッチトレース上にテスト用パッドを有するパッケージ基板 | |
JP7273654B2 (ja) | 半導体装置、その製造方法および電子装置 | |
JP7500994B2 (ja) | 半導体装置 | |
US20210274641A1 (en) | Semiconductor apparatus | |
US7521918B2 (en) | Microcomputer chip with function capable of supporting emulation | |
JP4022698B2 (ja) | 検査回路基板 | |
JP2004311535A (ja) | チップサイズパッケージ半導体装置 | |
JP7400536B2 (ja) | 半導体装置 | |
JP2002007164A (ja) | 半導体集積回路用チップ及びエミュレーションシステム | |
JP2015115567A (ja) | 電子装置 | |
JP2010062469A (ja) | 半導体モジュール | |
US20030183908A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2011103405A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |