JP2005010147A - 検査機能付きモジュール及びその検査方法。 - Google Patents
検査機能付きモジュール及びその検査方法。 Download PDFInfo
- Publication number
- JP2005010147A JP2005010147A JP2004136446A JP2004136446A JP2005010147A JP 2005010147 A JP2005010147 A JP 2005010147A JP 2004136446 A JP2004136446 A JP 2004136446A JP 2004136446 A JP2004136446 A JP 2004136446A JP 2005010147 A JP2005010147 A JP 2005010147A
- Authority
- JP
- Japan
- Prior art keywords
- package
- module
- substrate
- signal line
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000012360 testing method Methods 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims description 80
- 229910000679 solder Inorganic materials 0.000 claims description 45
- 230000006870 function Effects 0.000 claims description 28
- 239000000523 sample Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】ボールグリッドアレイパッケージ(BGAパッケージ)検査機能部が用意されたモジュール及びこれを利用する検査方法を開示する。このようなBGAパッケージ検査機能部は、テストをするための信号ラインがパッケージ用テスト信号ラインと基板用テスト信号ラインとで構成され、そのパッケージ用テスト信号ライン及び基板用テスト信号ラインは接続部により分離、または連結できるように構成される。
【選択図】図5
Description
その構成は、ボール形態の外部接続端子を有する半導体チップパッケージとか内側にメッキ層が形成されているビアホールと接合されて実装された印刷回路基板を前記ビアホールと電気的に連結させてテストする装置として、前記ビアホールと機械的に接続される接続ピンと、前記接続ピンを固定するソケット本体と、前記接続ピンと電気的に連結され、外部に露出された部分が前記外部接続端子の間隔よりも大きく間隔を有するように接続リード及び前記接続リードの外部に露出された部分と接続されて電気的な信号を伝達するタブ針を有する。
従って、従来はプローブ針の接続位置をBGAパッケージ10が実装されている外側にしてこのような問題をなくそうとした。
前記接続部材はボール形にする。
各ソルダーボール群は、各々一つのラインに配置され、前記パッケージ用テスト信号ラインが終わる各々の位置は、前記各ソルダーボール群のどれか一つに整列される。
前記ソルダーボールは、所定のピッチをおいて前記格子形の形態として整列され、前記パッケージ用テストパッドは、前記ソルダーボールの格子形の整列形態を従いながら前記ピッチと同一なピッチにして前記ソルダーボールの各々から配置されるようにすることが望ましい。
前記パッケージテストパッド上の接続部材は、各々電導体のボールで形成される。
このように、本発明の詳しい説明では、具体的な実施例に関して説明したが、本発明の範囲から外れない限り、さまざまな変形が可能であることはもちろんである。従って、本発明の範囲は、説明された実施例に限って定められてはならないことと、前述の特許請求範囲のみでなくこの特許請求範囲と均等なものによって定められる。
図4に示されるようにBGAパッケージ110は、モジュール基板101の上面にいくつか実装されてメモリーモジュール100を成す。前記モジュール基板101には、前記BGAパッケージ110のソルダーボール(後述)と連結されるように複数の基板パッド103が備えられ、前記モジュール基板101の長い辺側には、所定の間隔を置きタブ105が形成される。前記タブ105は、外部電子装置のソケットに挿入されて外部電子装置とメモリーモジュール100を電気的に連結させる部分として基板パッド103と連結される。
101 モジュール基板
103 基板パッド
105 タブ
110 BGAパッケージ
111 印刷回路基板
113 半導体チップ
117 ワイヤ
119 ソルダーボール
130 検査機能部
131 パッケージ用テスト信号ライン
132 基板用テスト信号ライン
133 接続部
133a パッケージ用テストパッド
133b 基板用テストパッド
133c 接続部材
135 プローブパッド
140 プローブ針
Claims (10)
- 回路基板上面に半導体チップが装着されるとともに前記回路基板下面に複数のソルダーボールが格子形で用意されているボールグリッドアレイパッケージ(BGAパッケージ)と、
少なくとも一面に前記BGAパッケージをいくつか実装し、前記BGAパッケージのボールと接触される複数の基板パッドが用意されているモジュール基板で構成されたモジュールボードと、
前記BGAパッケージの各々に連結される検査機能部とを含み、
前記検査機能部は前記複数のソルダーボールに連結されソルダーボール整列ラインの外側に引き出されたパッケージ用テスト信号ラインと、
前記パッケージ用テスト信号ラインと対応する位置としてモジュール基板上に用意されて実装されたBGAパッケージの外郭線の外に引き出された長さを有する基板用テスト信号ラインと、
前記基板用テスト信号ラインの端部側に用意されてテスターのプローブ針と接触されるプローブパッドと、
前記パッケージ用信号ライン及び前記基板用テスト信号ラインを接続/分離させる接続部とを含むことを特徴とする検査機能付きモジュール。 - 前記接続部は、前記パッケージ用テスト信号ラインに連結されているパッケージ用テストパッドと、
前記パッケージ用テストパッドと対応する位置として前記基板用テスト信号ラインに連結された基板用テストパッドと、
前記パッケージ用テストパッドと前記基板用テストパッドとの間に介する接続部材を含むことを特徴とする請求項1記載の検査機能付きモジュール。 - 前記接続部材は、ボール形であることを特徴とする請求項2記載の検査機能付きモジュール。
- 前記プローブパッドと前記パッケージ用テストライン及び基板用テスト信号ラインを通じて連結されるソルダーボールとの距離は5〜10mmであることを特徴とする請求項1記載の検査機能付きモジュール。
- 前記各ソルダーボール群は、各々一つのラインに配置され、前記パッケージ用テストラインが終わる各々の位置は前記各ソルダーボール群のどれかひとつに整列されたことを特徴とする請求項1記載の検査機能付きモジュール。
- 前記ソルダーボールは、所定のピッチをおいて、前記格子形の形態に整列され、前記パッケージ用テストパッドは前記ソルダーボールの格子形の整列形態を有するが、前記ピッチと同様なピッチにして前記ソルダーボール各々から配置されるようになったことを特徴とする請求項2記載の検査機能付きモジュール。
- 回路基板上面に半導体チップが装着されるとともに、前記回路基板下面に複数のソルダーボールが格子形で用意されているボールグリッドアレイパッケージ(BGAパッケージ)を用意し、
モジュール基板を含むモジュールボードを用意し、
前記複数のソルダーボールに連結され、ソルダーボール整列ラインの外側に引き出されたパッケージ用テストラインと、前記モジュール基板の表面に用意されているプローブパッドと、前記モジュール基板上に用意されて前記プローブパッドと各々連結される基板用テスト信号ラインを含む検査機能部を用意し、
前記BGAパッケージの底面に形成されているパッケージ用テスト信号ラインと前記基板用テスト信号ラインを各々電気的に連結されるとともに前記モジュール基板にBGAパッケージを安着させ、
前記モジュール基板に安着されているBGAパッケージの半導体チップにモジュール基板を通じて信号を入力し、
前記検査機能部のプローブパッドにプローブを接続させることを含むことを特徴とする検査機能付きモジュールの検査方法。 - 前記検査装置の提供は、BGAパッケージの底面に格子形で配列されている複数のソルダーボール外側にパッケージ用テストパッドを追加して用意し、前記パッケージ用テストパッドと前記複数のソルダーボールを連結するパッケージ用テスト信号ラインを用意し、
前記BGAパッケージ複数が少なくとも一面に実装されてモジュールを形成するモジュール基板上に前記パッケージ用テストパッドと接続する基板用テストパッドを用意し、前記基板用テストパッドと接続し、実装された前記BGAパッケージの外郭線の外に引き出される基板用信号ラインを用意することにより、
前記モジュール基板に前記BGAパッケージが実装されて前記パッケージ用テストパッド及び基板用テストパッドを通じて基板用信号ラインにパッケージテスト用信号ラインが電気的に連結されることを特徴とする請求項7記載の検査機能付きモジュールの検査方法。 - 前記パッケージテストパッド上に各々接続部材を追加して形成し、前記BGAパッケージがモジュール基板に実装されるとともに接続部材が基板用テストパッドと接続することを特徴とする請求項8記載の検査機能付きモジュールの検査方法。
- 前記パッケージテストパッド上の接続部材は、各々伝導体のボールで形成されることを特徴とする請求項9記載の検査機能付きモジュールの検査方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0040411A KR100500452B1 (ko) | 2003-06-20 | 2003-06-20 | 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005010147A true JP2005010147A (ja) | 2005-01-13 |
JP4252491B2 JP4252491B2 (ja) | 2009-04-08 |
Family
ID=33516434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004136446A Expired - Fee Related JP4252491B2 (ja) | 2003-06-20 | 2004-04-30 | 検査機能付きモジュール及びその検査方法。 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6836138B1 (ja) |
JP (1) | JP4252491B2 (ja) |
KR (1) | KR100500452B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013175614A (ja) * | 2012-02-27 | 2013-09-05 | Ibiden Co Ltd | 電子部品の製造方法及び配線基板 |
TWI481007B (zh) * | 2007-09-12 | 2015-04-11 | Renesas Electronics Corp | Semiconductor device |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004534957A (ja) * | 2001-07-11 | 2004-11-18 | フォームファクター,インコーポレイテッド | プローブ・カードの製造方法 |
US6729019B2 (en) | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
US7015570B2 (en) * | 2002-12-09 | 2006-03-21 | International Business Machines Corp. | Electronic substrate with inboard terminal array, perimeter terminal array and exterior terminal array on a second surface and module and system including the substrate |
US7202685B1 (en) * | 2005-11-30 | 2007-04-10 | International Business Machines Corporation | Embedded probe-enabling socket with integral probe structures |
TWI270963B (en) * | 2005-12-09 | 2007-01-11 | Via Tech Inc | Package module with alignment structure and electronic device with the same |
KR100876964B1 (ko) * | 2007-07-20 | 2009-01-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 테스트 보드 |
US8138776B2 (en) * | 2008-10-03 | 2012-03-20 | Shelsky Robert C | In-circuit test assembly |
KR20100058359A (ko) * | 2008-11-24 | 2010-06-03 | 삼성전자주식회사 | 다층 반도체 패키지, 그것을 포함하는 반도체 모듈 및 전자신호 처리 시스템 및 다층 반도체 패키지의 제조 방법 |
US9912448B2 (en) * | 2012-02-13 | 2018-03-06 | Sentinel Connector Systems, Inc. | Testing apparatus for a high speed communications jack and methods of operating the same |
TWI479498B (zh) * | 2012-02-17 | 2015-04-01 | Winbond Electronics Corp | 記憶體裝置 |
US9888283B2 (en) | 2013-03-13 | 2018-02-06 | Nagrastar Llc | Systems and methods for performing transport I/O |
USD729808S1 (en) * | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
DE102015203680A1 (de) * | 2015-03-02 | 2016-09-08 | Siemens Aktiengesellschaft | Verfahren zum Herstellen einer elektronischen Schaltung, Baugruppe mit einer elektronischen Schaltung sowie Fertigungsanlage zur Herstellung einer elektronischen Schaltung |
USD780763S1 (en) * | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
KR101705097B1 (ko) * | 2015-07-28 | 2017-02-13 | 큐알티 주식회사 | 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법 |
US10068866B2 (en) * | 2016-09-29 | 2018-09-04 | Intel Corporation | Integrated circuit package having rectangular aspect ratio |
KR102412790B1 (ko) * | 2018-01-30 | 2022-06-23 | 주식회사 엘지에너지솔루션 | 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판 |
CN109752413B (zh) * | 2018-12-27 | 2021-08-03 | 苏州佳世达电通有限公司 | 测试两基板之间多个焊球的结构及其方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6184659B1 (en) * | 1999-02-16 | 2001-02-06 | Microchip Technology Incorporated | Microcontroller with integral switch mode power supply controller |
US6515464B1 (en) * | 2000-09-29 | 2003-02-04 | Microchip Technology Incorporated | Input voltage offset calibration of an analog device using a microcontroller |
-
2003
- 2003-06-20 KR KR10-2003-0040411A patent/KR100500452B1/ko not_active IP Right Cessation
-
2004
- 2004-03-09 US US10/795,507 patent/US6836138B1/en not_active Expired - Fee Related
- 2004-04-30 JP JP2004136446A patent/JP4252491B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI481007B (zh) * | 2007-09-12 | 2015-04-11 | Renesas Electronics Corp | Semiconductor device |
JP2013175614A (ja) * | 2012-02-27 | 2013-09-05 | Ibiden Co Ltd | 電子部品の製造方法及び配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4252491B2 (ja) | 2009-04-08 |
KR20040110033A (ko) | 2004-12-29 |
KR100500452B1 (ko) | 2005-07-12 |
US20040257103A1 (en) | 2004-12-23 |
US6836138B1 (en) | 2004-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
EP1943528A1 (en) | Probe card with stacked substrate | |
JP2734412B2 (ja) | 半導体装置のソケット | |
JPH07335701A (ja) | プロービング装置 | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
JPS612338A (ja) | 検査装置 | |
KR20090073745A (ko) | 프로브 카드 | |
US7498180B2 (en) | Method for manufacturing semiconductor device | |
KR100548803B1 (ko) | 프로브 카드의 프로브 핀 블록 | |
JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
KR100679167B1 (ko) | 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드 | |
KR100950446B1 (ko) | Pcb를 구비하는 스페이스 트랜스포머 및 이를 포함하는프로브 카드 | |
KR20060085506A (ko) | 프로브 카드 및 그의 제조방법 | |
KR100716805B1 (ko) | 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법 | |
KR20230158977A (ko) | 절연케이블 기반의 프로브카드 | |
JPH04369253A (ja) | 半導体集積回路パッケージ | |
JPH09129330A (ja) | 電子部品用ソケット | |
KR20100050714A (ko) | 보드 모듈 | |
JPH10339740A (ja) | プローブ装置 | |
JPH1117057A (ja) | 検査パッド付きbga型半導体装置 | |
KR20030010256A (ko) | 프로브 카드 | |
KR100876964B1 (ko) | 반도체 패키지 제조용 테스트 보드 | |
JP2008203169A (ja) | 半導体測定装置 | |
KR19990018725A (ko) | 반도체 웨이퍼 및 그의 전기적 특성 검사 방법 | |
JPH11102764A (ja) | アダプターボード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080731 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |