JP2005101031A - 半導体集積回路装置、及び電子機器 - Google Patents

半導体集積回路装置、及び電子機器 Download PDF

Info

Publication number
JP2005101031A
JP2005101031A JP2003329452A JP2003329452A JP2005101031A JP 2005101031 A JP2005101031 A JP 2005101031A JP 2003329452 A JP2003329452 A JP 2003329452A JP 2003329452 A JP2003329452 A JP 2003329452A JP 2005101031 A JP2005101031 A JP 2005101031A
Authority
JP
Japan
Prior art keywords
pads
pad
reinforcing
signal
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003329452A
Other languages
English (en)
Inventor
Mitsuhiro Nagao
充大 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003329452A priority Critical patent/JP2005101031A/ja
Priority to TW093127627A priority patent/TW200515573A/zh
Priority to CNA2004100874064A priority patent/CN1601736A/zh
Priority to US10/945,569 priority patent/US20050062151A1/en
Priority to KR1020040075886A priority patent/KR20050030126A/ko
Publication of JP2005101031A publication Critical patent/JP2005101031A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】端子がグリッドアレイ状に配置されているＩＣにおいて、実装基板へ高い機械的強度で接合できるとともに、そのための補強バンプを信号バンプと同じ大きさ、同じ配置構成としたＩＣ、及びそのＩＣを実装した電子機器を提供すること。
【解決手段】複数のパッドのうち最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、最外周のパッドをその内周側の近接する信号用パッドに接続された補強用パッドとする。それら補強用パッドとそれに接続された信号用パッドに設けたバンプを、実装基板に一括して接合可能にする。
【選択図】 図４

Description

本発明は、端子がグリッドアレイ状に配置されている半導体集積回路装置、及びその半導体集積回路装置を実装した電子機器に関する。
半導体集積回路チップ本体を収納しパッケージされている半導体集積回路装置（以下、ＩＣ）は、その端子構造として、一主面にはんだボールからなる電極バンプ（以下、バンプ）をグリッドアレイ状に配置するボールグリッドアレイ（ＢＧＡ）電極構造がある。ＢＧＡ電極構造のＩＣは、多端子化が容易で、外形寸法をほぼチップサイズに構成できる。このことから、ＢＧＡ電極構造のＩＣはチップサイズパッケージ（ＣＳＰ）と呼ばれる。また、ＢＧＡ電極構造のＩＣをプリント配線基板などの実装用基板（以下、実装基板）への実装面積もチップサイズ程度で済む。
このＢＧＡ電極構造のＩＣは、他の半導体装置やコンデンサ、抵抗などの電子部品とともに、カード用、携帯電話用、パソコン用など電気機器の実装基板へ、電気的、機械的に接続されて高密度実装される。
実装基板へＢＧＡ電極構造のＩＣを、リフロー処理を行って実装処理する。このリフロー時の加熱に依って、実装基板やＩＣが熱変形することがある。また、実装基板とＩＣパッケージとの熱膨張係数の相違によって使用中の熱サイクルに依る熱歪みが発生する。このような電気機器の製造時やその後の使用中の熱変形や熱歪みが、実装基板とＩＣとのＢＧＡ接合部に応力を生じさせ、接合が剥離することがあった。
ＢＧＡ接合部が剥離することを防止するために、４角形パッケージの４つのコーナーに補強のためのバンプ（補強バンプ）を設けて、機械的強度を向上することが提案されている（特許文献１参照）。
特開２００１−６８５９４号公報
しかし、従来の補強方法では、機械的強度を向上するために、４つのコーナーに、１つの大きい補強バンプを用いたり、複数の補強バンプを集中的に配置したりして、実質的に信号バンプよりも断面積の大きい補強バンプを構成している。このように、信号バンプと形状や配置の異なる補強バンプを用いることにより、機械的強度は向上するものの、バンプが信号バンプと補強バンプとでその形状や配置が異なるものとなる。したがって、ＢＧＡ電極構造ＩＣの製造が複雑になったり、そのことが原因で新たな問題を生じる恐れが大きかった。
そこで、本発明は、端子がグリッドアレイ状に配置されているＩＣにおいて、実装基板へ高い機械的強度で接合できるとともに、そのための補強バンプを信号バンプと同じ大きさ、同じ配置構成としたＩＣ、及びそのＩＣを実装することにより信頼性の高い電子機器を提供することを目的とする。
請求項１のＩＣは、一面の所定の領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型ＩＣにおいて、
前記複数のパッドのうち最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、
前記最外周のパッドを、その内周側の近接する前記信号用パッドにパッド間接続配線によって接続された補強用パッドとし、
前記信号用パッド及び補強用パッドのそれぞれにバンプを設けていることを特徴とする。
請求項２のＩＣは、請求項１のＩＣにおいて、前記最外周のパッドのうち、各隅部の３個の補強用パッドは当該隅部の内周部の１つの信号用パッドにパッド間接続配線によって接続されており、
前記最外周のパッドのうち、隅部以外の辺縁部の補強用パッドは内周部の対応する信号用パッドにそれぞれ接続配線によって接続されていることを特徴とする。
請求項３のＩＣは、請求項２のＩＣにおいて、前記隅部の３個の補強用パッドと信号用パッド間を接続するパッド間接続配線は、Ｘ字状の配線であり、
前記隅部以外の辺縁部の補強用パッドと内周部の対応する信号用パッドを接続する接続配線は直線状の配線であることを特徴とする。
請求項４のＩＣを実装した電子機器は、一面の所定の領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型ＩＣであって、
前記複数のパッドのうち最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、
前記最外周のパッドを、その内周側の近接する前記信号用パッドにパッド間接続配線によって接続された補強用パッドとし、
前記信号用パッド及び補強用パッドのそれぞれにバンプを設けているＩＣと、
前記補強用パッド及びその補強用パッドに接続されている前記信号用パッドの両方に対応する大きさの周縁電極と、前記補強用パッドに接続されていない信号用パッドのそれぞれに対応する大きさの中央電極とを設けている実装基板とを有し、
前記中央電極の各々は対応する個々の前記バンプと個々に接合され、前記周縁電極の各々は対応する複数の前記バンプと一括して接合されることを特徴とする。
請求項５のＩＣを実装した電子機器は、一面の所定の領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型ＩＣであって、
前記複数のパッドのうち最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、
前記最外周のパッドを、その内周側の近接する前記信号用パッドにパッド間接続配線によって接続された補強用パッドとし、
前記信号用パッド及び補強用パッドのそれぞれにバンプを設けており、
前記最外周のパッドのうち、各隅部の３個の補強用パッドは当該隅部の内周部の１つの信号用パッドにパッド間接続配線によって接続されており、前記最外周のパッドのうち、隅部以外の辺縁部の補強用パッドは内周部の対応する信号用パッドにそれぞれ接続配線によって接続されているＩＣと、
前記隅部の３個の補強用パッドとこれに接続された信号パッドとに対応する大きさの隅部電極と、前記辺縁部の補強用パッドとこれに接続された信号用パッドとに対応する大きさの辺縁電極と、前記補強用パッドに接続されていない信号用パッドのそれぞれに対応する大きさの中央電極とを設けている実装基板とを有し、
前記中央電極の各々は対応する個々の前記バンプと個々に接合され、前記隅部電極の各々は対応する４個の前記バンプと一括して接合され、また前記辺縁電極の各々は対応する２つの前記バンプと一括して接合されることを特徴とする。
請求項６のＩＣは、一面の所定の領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型ＩＣにおいて、
前記複数のパッドのうち対向する２辺の最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、
前記２辺の最外周のパッドを、その内周側の近接する前記信号用パッドに直線状のパッド間接続配線によって接続された補強用パッドとし、
前記信号用パッド及び補強用パッドのそれぞれにバンプを設けていることを特徴とする。
請求項７のＩＣを実装した電子機器は、一面の所定の領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型ＩＣであって、
前記複数のパッドのうち対向する２辺の最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、
前記２辺の最外周のパッドを、その内周側の近接する前記信号用パッドに直線状のパッド間接続配線によって接続された補強用パッドとし、
前記信号用パッド及び補強用パッドのそれぞれにバンプを設けているＩＣと、
前記補強用パッド及びその補強用パッドに接続されている前記信号用パッドの両方に対応する大きさの周縁電極と、前記補強用パッドに接続されていない信号用パッドのそれぞれに対応する大きさの中央電極とを設けている実装基板とを有し、
前記中央電極の各々は対応する個々の前記バンプと個々に接合され、前記周縁電極の各々は対応する複数の前記バンプと一括して接合されることを特徴とする。
本発明によれば、ＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）型のＩＣにおいて、同一形状、均一配置されているバンプ（ボール状電極、ポスト状電極等）やピン状電極を用いて、実装基板（製品基板）へ高い機械的強度で接合することが可能になる。したがって、実装基板が製造上の熱応力によって変形するような場合でも、バンプが実装基板から剥離するなどの不具合を低減できる。
また、グリッドアレイ状に配置される全てのバンプは、同一形状で均一配置されているから、ＩＣのパッケージング工程が容易である。
また、補強用バンプ及びそれと接続されている信号用バンプを１つのバンプと見なして、実装基板での電極（パッド）を対応して大きくし、より広い面積ではんだによる接合を行う。よって、実装強度が向上する。
また、ＩＣのテスト時に、補強パッドに設けられたバンプと、その近接した内周側の信号用パッドに設けられたバンプとを用いて、バンプとパッド間の接続状況の良否を電気的に容易に確認できる。したがって、バンプがパッドから剥離している場合には、ＩＣテスト時に容易に発見できる。
以下、本発明のＩＣ、及びそのＩＣを実装した電子機器の実施例について、図を参照して説明する。図１〜図４は本発明の第１実施例を示す図である。
図１は本発明のＩＣの一主面側にグリッドアレイ状に配置されたパッドのパターンを示す図であり、図２はそのパッドに設けられたバンプのパターンを示す図である。図３は、図１、図２のＩＣが実装される実装基板上の電極（パッド）パターンを示す図である。図４は、本発明のＩＣが実装基板に実装された状態の模式的な断面図である。
図１において、ＩＣ１００は、一面の所定の領域に実質的に同じ大きさの複数のパッド１１０が、グリッド状に配列されている。その領域は、矩形状に形成されている。矩形としては、図のように正方形状でもよく、また長方形でも良い。パッド１１０の数は、図１の例に限らず、任意の数でよい。
そのグリッド状に配列された複数のパッド１１０のうち、最外周のパッドを除く他のパッドを、ＩＣの内部回路に接続するための信号用パッド１１０Ｓとする。これら信号用パッド１１０Ｓには、図１のように、番号１〜２５が付されている。
複数のパッド１１０のうち、最外周のパッドを補強用パッド１１０Ｆとする。これら補強用パッド１１０Ｆは、その内周側の近接する信号用パッド１１０Ｓにパッド間接続配線１２０によって接続されている。このように複数のパッド１１０の内の一部は、信号用パッド１１０Ｓと補強用パッド１１０Ｆからなる。
４つの各隅部の３個の補強用パッド１１０Ｆは、その隅部の内周部の１つの信号用パッド１１０Ｓ（番号１，５，９，１３）にパッド間接続配線１２０によって接続されている。その隅部のパッド間接続配線１２０は、Ｘ字状の配線である。
隅部以外の辺縁部の補強用パッド１１０Ｆは、内周部の対応する信号用パッド１１０Ｓ（番号２〜４，６〜８，１０〜１２，１４〜１６）にそれぞれパッド間接続配線１２０によって接続されている。その辺縁部のパッド間接続配線１２０は、直線状の配線である。
図２において、図１の複数のパッド１１０のそれぞれにボール状電極（ボール電極）に形成されたバンプ１３０が設けられている。これらのバンプ１３０は、全て略同一形状であり、パッド１１０と同様に均一にグリッド状に配列される。これにより、ボールグリッドアレイ構造（ＢＧＡ）のＩＣとなる。また、バンプの代わりに、ピン状電極（ピン電極）を用いてもよく、その場合にはピングリッドアレイ構造（ＰＧＡ）のＩＣとなる。これらのボール電極及びピン電極は通常用いられる電極材料で形成される。例えば、はんだや、金や、合金などで形成される。図２から判るように、パッド間接続配線１２０上にはバンプは形成しないようにして、各バンプ間の大きさのバラツキを小さくしている。
これらバンプ１３０は、それが設けられるパッド１１０が信号用パッド１１０Ｓであるか、あるいは補強用パッド１１０Ｆであるかに関わらずに、各パッド１１０に対応して設けられる。ただ、補強用パッド１１０Ｆはそれぞれ対応する信号用パッド１１０Ｓにパッド間接続配線１２０で接続されている
したがって、バンプ１３０の端子としての番号は、図２に表示するように、信号用パッド１１０Ｓの番号と対応して、番号１〜２５である。補強用パッド１１０Ｆに設けられるバンプ１３０は、補強用パッド１１０Ｆが接続される信号用パッド１１０Ｓの番号と同じ端子番号１〜１６となる。
このように、ＩＣ１００の補強用パッド１１０Ｆが信号用パッド１１０Ｓに接続配線１２０で接続されている。ＩＣ１００のテスト時に、補強用パッド１１０Ｆに設けられたバンプと、その近接した内周側の信号用パッドに設けられたバンプとを用いて、バンプ１３０とパッド１１０間の接続状況の良否を電気的に容易に確認できる。したがって、バンプ１３０がパッド１１０から剥離している場合には、ＩＣテスト時に容易に発見できる。
図３は、図１、図２のＩＣ１００を実装するための電極（パッド）パターンが設けられた実装基板２００の構成を示す図である。この図３では、実装基板２００をＩＣ１００と対応するように同じ大きさに破線で示しているが、実際には、他のＩＣやその他の部品などが搭載されるものであり、ＩＣ１００よりは十分に大きい。
図３において、実装基板２００には、ＩＣ１００のバンプ１３０を接合するための電極（パッド）が設けられている。即ち、接合するための電極は、中央部分に設けられている中央電極２１０と、周縁部に周縁電極として設けられている、辺縁電極２２０と隅部電極２３０である。
中央電極２１０の各々は、対応する個々のバンプ１３０と個々に接合される。中央電極２１０の各々は、補強用パッド１１０Ｆには接続されていないバンプ１３０、即ち番号で示すと番号１７〜２５のバンプと１対１に接合材料によって接合される。また、中央電極２１０は、一般的には多層配線技術等を用いて他のＩＣや部品に接続されている。
辺縁電極２２０の各々は、辺縁部の補強用パッド１１０Ｆとこれに接続された信号用パッド１１０Ｓとに対応する大きさの面積を有している。辺縁電極２２０の各々は、その辺縁部の補強用パッド１１０Ｆに設けられたバンプ１３０と、その辺縁部の補強用パッド１１０Ｆに接続された信号用パッド１１０Ｓに設けられたバンプ１３０との２つのバンプに一括して接合材料によって接合される。
隅部電極２３０の各々は、隅部の３個の補強用パッド１１０Ｆとこれに接続された信号用パッド１１０Ｓとに対応する大きさの面積を有している。隅部電極２３０の各々は、その隅部の補強用パッド１１０Ｆに設けられたバンプ１３０と、その隅部の補強用パッド１１０Ｆに接続された信号用パッド１１０Ｓに設けられたバンプ１３０との合計４つのバンプに一括して接合材料によって接合される。接合材料としては、ＩＣ２００のバンプ１３０を、実装基板２００の電極２１０，２２０，２３０に電気的且つ機械的に接合できるものであれば良い。例えば、この接合材料として、過熱によって溶融し、バンプ１３０をパッドに接合できるクリームはんだでよい。
辺縁電極２２０及び隅部電極２３０は、一般的には、実装基板２００表面の配線２６０を介して他のＩＣや部品に接続されるが、実装基板２００内部の多層配線２７０（図４参照）を介して接続しても良い。また、中央電極２１０は、スルーホール２５０と多層配線２７０を介して他のＩＣや部品に接続されることが望ましい。
なお、図３において、一部の辺縁電極２２０（図では、番号８の信号用パッド１１０Ｓに対応する）を省略して配線用スペースとし、一部の中央電極（図では、番号２０，２１の信号用パッド１１０Ｓに対応する）からの配線２６０を引き出すようにしている。このように、必要に応じて一部の辺縁電極２２０を省略しても良い。
図４は、本発明の第１実施例のＩＣ１００が実装基板２００に実装された状態の模式的な断面図である。この図４は、実装された状態で、図３のＡ−Ａ線における断面を模式的に示している。
図４において、実装基板２００の電極２１０、２２０、２３０（但し、電極２３０は図示されていない）上に、接合材料としてのはんだ２４０が設けられる。一方、ＩＣ２００がそのグリッド状に配列されているバンプ１３０が、それぞれ中央電極２１０、辺縁電極２２０、隅部電極２３０に対向するように位置決めされて、各パッド上のはんだ２４０上に載置される。この状態で、加熱することによって、はんだ２４０及びバンプ１３０がリフローはんだ付けされて、電極２１０、２２０、２３０とバンプ１３０とが接合される。
この本発明の第１実施例によれば、ＢＧＡやＰＧＡ型のＩＣ１００において、同一形状、均一配置されているバンプ１３０（ボール状電極や、ピン状電極、ポスト状電極等）を用いて、実装基板２００へ高い機械的強度で接合することが可能になる。したがって、実装基板２００が製造上の熱応力によって変形するような場合でも、バンプ１３０が実装基板２００から剥離するなどの不具合を低減できる。
また、グリッドアレイ状に配置される全てのバンプ１３０は、同一形状で均一配置されているから、通常のＢＧＡやＰＧＡ型のＩＣと同じ工程でパッケージングできるから、パッケージング工程が容易である。
また、実装基板２００での周縁電極２２０，２３０を、補強用パッド１１０Ｆに設けられているバンプ１３０及び補強用パッド１１０Ｆと接続されている信号用パッド１１０Ｓに設けられているバンプ１３０とを１つのバンプと見なして、それらに対応するように設けている。そして、その周縁電極２２０，２３０は、１つのバンプと見なせる複数バンプ（２つあるいは４つ）に応じて大きくされ、その複数のバンプとより広い面積ではんだ等の接合材料による接合が行われる。これにより、実装強度が向上する。
また、図４では、多層配線技術を用いて基板中に配線がある場合を示したが、スルーホールを用いて、基板の裏面と表面とだけで配線するような基板でも構わない。
図５〜図７は本発明の第２実施例を示す図である。図５は本発明のＩＣの一主面側にグリッドアレイ状に配置されたパッドのパターンを示す図であり、図６はその電極に設けられたバンプのパターンを示す図である。図７は、図５、図６のＩＣが実装される実装基板上の電極パターンを示す図である。
この第２実施例では、ＩＣ１００′は、その一面の所定の矩形領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型ＩＣである。これは、第１実施例と同様である。
この第２実施例では、図５に示すように、ＩＣ１００′は、対向する２辺の最外周のパッドのみを補強用パッド１１０Ｆとして用いるように構成している。そして、その２辺の最外周の補強用パッド１１０Ｆを、その内周側の近接する信号用パッド１１０Ｓに直線状のパッド間接続配線１２０によって接続している。
一方、そのグリッド状に配列された複数のパッド１１０のうち、２辺の最外周のパッドを除く他のパッドを、ＩＣの内部回路に接続するための信号用パッド１１０Ｓとする。これら信号用パッド１１０Ｓには、図５のように、番号１〜３５が付されている。
バンプ１３０は、図６に示されるように、パッド１１０のそれぞれに対応して設けられる。したがって、バンプ１３０の構成は、図２におけるものと同様である。バンプ１３０の端子としての番号は、図６に表示するように、信号用パッド１１０Ｓの番号と対応して、番号１〜３５である。補強用パッド１１０Ｆに設けられるバンプ１３０は、補強用パッド１１０Ｆが接続される信号用パッド１１０Ｓの番号と同じ端子番号１〜７、１１〜１７となる。その他の構成は、第１実施例におけるものと同様である。
図７は、図５、図６のＩＣ１００′を実装するための電極パターンが設けられた実装基板２００′の構成を示す図である。この図７では、実装基板２００′をＩＣ１００′と対応するように同じ大きさで示しているが、実際には、他のＩＣやその他の部品などが搭載されるものであり、ＩＣ１００′よりは十分に大きい。
図７において、実装基板２００′には、ＩＣ１００′のバンプ１３０を接合するための電極パターンが設けられている。即ち、接合するための電極は、対向する２辺に周縁電極として設けられている辺縁電極２２０と、中央部分に設けられている中央電極２１０とである。
中央電極２１０のそれぞれは、対応する個々のバンプ１３０と接合される。中央電極２１０の各々は、補強用パッド１１０Ｆには接続されていないバンプ１３０、即ち番号で示すと番号８〜１０及び番号１８〜３５のバンプと１対１に接合材料によって接合される。
辺縁電極２２０は、辺縁部の補強用パッド１１０Ｆとこれに接続された信号用パッド１１０Ｓとに対応する大きさの面積を有している。辺縁電極２２０の各々は、その辺縁部の補強用パッド１１０Ｆに設けられたバンプ１３０と、その辺縁部の補強用パッド１１０Ｆに接続された信号用パッド１１０Ｓに設けられたバンプ１３０との２つのバンプに一括して接合材料によって接合される。この第２実施例では隅部電極は、存在しない。
第２実施例のＩＣ１００′が実装基板２００′に実装された状態で、図７のＡ−Ａ線における模式的な断面図は、図４と同様になる。
この第２実施例では、ＩＣ１００′の補強用パッド１１０Ｆが対向する２辺の最外周部のみに設けられている。このように、対向する２辺の最外周部のみに補強用パッドを設けたＩＣは、実装基板の変形が特定の方向に発生するような場合には、バンプが実装基板から剥離するなどの不具合を低減できる。したがって、グリッド状に配置されるバンプのうち、外部端子として使用されないバンプが少ない場合に有効に適用できる。その他、第１実施例と同様の効果を得ることができる。
なお、電極２２０，２３０上に接合材料としてはんだを載せたもののみ説明したが、電極２２０，２３０上にバンプ１３０と同様なバンプを形成し、そのバンプ同士を接続するようにしても構わない。
本発明の第１実施例のＩＣにおけるパッドパターンを示す図 本発明の第１実施例のＩＣにおけるバンプパターンを示す図 図１、図２のＩＣが実装される実装基板上の電極パターンを示す図 本発明のＩＣが実装基板に実装された状態の模式的な断面図 本発明の第２実施例のＩＣにおけるパッドパターンを示す図 本発明の第２実施例のＩＣにおけるバンプパターンを示す図 図５、図６のＩＣが実装される実装基板上の電極パターンを示す図
符号の説明
１００，１００′ ＩＣ
１１０Ｓ 信号用パッド
１１０Ｆ 補強用パッド
１２０ パッド間接続配線
１３０ バンプ
２００，２００′ 実装基板
２１０ 中央電極
２２０ 辺縁電極
２３０ 隅部電極
２４０ 接合用はんだ
２５０ スルーホール
２６０ 配線
２７０ 多層配線

Claims (7)

  1. 一面の所定の領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型半導体集積回路装置において、
    前記複数のパッドのうち最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、
    前記最外周のパッドを、その内周側の近接する前記信号用パッドにパッド間接続配線によって接続された補強用パッドとし、
    前記信号用パッド及び補強用パッドのそれぞれにバンプを設けていることを特徴とする半導体集積回路装置。
  2. 前記最外周のパッドのうち、各隅部の３個の補強用パッドは当該隅部の内周部の１つの信号用パッドにパッド間接続配線によって接続されており、
    前記最外周のパッドのうち、隅部以外の辺縁部の補強用パッドは内周部の対応する信号用パッドにそれぞれ接続配線によって接続されていることを特徴とする、請求項１記載のの半導体集積回路装置。
  3. 前記隅部の３個の補強用パッドと信号用パッド間を接続するパッド間接続配線は、Ｘ字状の配線であり、
    前記隅部以外の辺縁部の補強用パッドと内周部の対応する信号用パッドを接続する接続配線は直線状の配線であることを特徴とする、請求項２記載の半導体集積回路装置。
  4. 一面の所定の領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型半導体集積回路装置であって、
    前記複数のパッドのうち最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、
    前記最外周のパッドを、その内周側の近接する前記信号用パッドにパッド間接続配線によって接続された補強用パッドとし、
    前記信号用パッド及び補強用パッドのそれぞれにバンプを設けている半導体集積回路装置と、
    前記補強用パッド及びその補強用パッドに接続されている前記信号用パッドの両方に対応する大きさの周縁電極と、前記補強用パッドに接続されていない信号用パッドのそれぞれに対応する大きさの中央電極とを設けている実装基板とを有し、
    前記中央電極の各々は対応する個々の前記バンプと個々に接合され、前記周縁電極の各々は対応する複数の前記バンプと一括して接合されることを特徴とする、半導体集積回路装置を実装した電子機器。
  5. 一面の所定の領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型半導体集積回路装置であって、
    前記複数のパッドのうち最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、
    前記最外周のパッドを、その内周側の近接する前記信号用パッドにパッド間接続配線によって接続された補強用パッドとし、
    前記信号用パッド及び補強用パッドのそれぞれにバンプを設けており、
    前記最外周のパッドのうち、各隅部の３個の補強用パッドは当該隅部の内周部の１つの信号用パッドにパッド間接続配線によって接続されており、前記最外周のパッドのうち、隅部以外の辺縁部の補強用パッドは内周部の対応する信号用パッドにそれぞれ接続配線によって接続されている半導体集積回路装置と、
    前記隅部の３個の補強用パッドとこれに接続された信号パッドとに対応する大きさの隅部電極と、前記辺縁部の補強用パッドとこれに接続された信号用パッドとに対応する大きさの辺縁電極と、前記補強用パッドに接続されていない信号用パッドのそれぞれに対応する大きさの中央電極とを設けている実装基板とを有し、
    前記中央電極の各々は対応する個々の前記バンプと個々に接合され、前記隅部電極の各々は対応する４個の前記バンプと一括して接合され、また前記辺縁電極の各々は対応する２つの前記バンプと一括して接合されることを特徴とする、半導体集積回路装置を実装した電子機器。
  6. 一面の所定の領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型半導体集積回路装置において、
    前記複数のパッドのうち対向する２辺の最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、
    前記２辺の最外周のパッドを、その内周側の近接する前記信号用パッドに直線状のパッド間接続配線によって接続された補強用パッドとし、
    前記信号用パッド及び補強用パッドのそれぞれにバンプを設けていることを特徴とする、半導体集積回路装置。
  7. 一面の所定の領域に実質的に同じ大きさの複数のパッド及びこれらのパッドに設けられた実質上同じ大きさの複数のバンプが、グリッド状に配列されているグリッドアレイ型半導体集積回路装置であって、
    前記複数のパッドのうち対向する２辺の最外周のパッドを除く他のパッドを、内部回路に接続するための信号用パッドとし、
    前記２辺の最外周のパッドを、その内周側の近接する前記信号用パッドに直線状のパッド間接続配線によって接続された補強用パッドとし、
    前記信号用パッド及び補強用パッドのそれぞれにバンプを設けている半導体集積回路装置と、
    前記補強用パッド及びその補強用パッドに接続されている前記信号用パッドの両方に対応する大きさの周縁電極と、前記補強用パッドに接続されていない信号用パッドのそれぞれに対応する大きさの中央電極とを設けている実装基板とを有し、
    前記中央電極の各々は対応する個々の前記バンプと個々に接合され、前記周縁電極の各々は対応する複数の前記バンプと一括して接合されることを特徴とする、半導体集積回路装置を実装した電子機器。
JP2003329452A 2003-09-22 2003-09-22 半導体集積回路装置、及び電子機器 Pending JP2005101031A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003329452A JP2005101031A (ja) 2003-09-22 2003-09-22 半導体集積回路装置、及び電子機器
TW093127627A TW200515573A (en) 2003-09-22 2004-09-13 Semiconductor integrated circuit device, and electronic apparatus
CNA2004100874064A CN1601736A (zh) 2003-09-22 2004-09-16 半导体集成电路装置及电子设备
US10/945,569 US20050062151A1 (en) 2003-09-22 2004-09-20 Semiconductor integrated circuit and electronic apparatus having the same
KR1020040075886A KR20050030126A (ko) 2003-09-22 2004-09-22 반도체 집적 회로 장치 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003329452A JP2005101031A (ja) 2003-09-22 2003-09-22 半導体集積回路装置、及び電子機器

Publications (1)

Publication Number Publication Date
JP2005101031A true JP2005101031A (ja) 2005-04-14

Family

ID=34308861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003329452A Pending JP2005101031A (ja) 2003-09-22 2003-09-22 半導体集積回路装置、及び電子機器

Country Status (5)

Country Link
US (1) US20050062151A1 (ja)
JP (1) JP2005101031A (ja)
KR (1) KR20050030126A (ja)
CN (1) CN1601736A (ja)
TW (1) TW200515573A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091407A (ja) * 2009-10-26 2011-05-06 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法並びにデータ送受信システム
CN101527299B (zh) * 2008-03-07 2011-09-21 先进封装技术私人有限公司 封装结构
JP2015041760A (ja) * 2013-08-23 2015-03-02 株式会社村田製作所 電子装置
JP2019102523A (ja) * 2017-11-29 2019-06-24 Fdk株式会社 回路基板およびその製造方法
JP2020107676A (ja) * 2018-12-26 2020-07-09 京セラ株式会社 配線基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080037681A (ko) * 2005-08-23 2008-04-30 로무 가부시키가이샤 반도체 칩 및 그 제조 방법 및 반도체 장치
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
TW200733842A (en) 2005-12-16 2007-09-01 Ibiden Co Ltd Multilayer printed wiring board and method for producing the same
TWI286829B (en) * 2006-01-17 2007-09-11 Via Tech Inc Chip package
US7906835B2 (en) * 2007-08-13 2011-03-15 Broadcom Corporation Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
KR100917027B1 (ko) * 2007-12-17 2009-09-10 삼성전기주식회사 고체 전해 콘덴서 및 그 제조방법
JP5539077B2 (ja) * 2010-07-09 2014-07-02 ローム株式会社 半導体装置
FR2967328B1 (fr) * 2010-11-10 2012-12-21 Sierra Wireless Inc Circuit electronique comprenant une face de report sur laquelle sont agences des plots de contact
CN102593067B (zh) * 2011-01-10 2014-09-17 三星半导体(中国)研究开发有限公司 焊点高度可控的平面栅格阵列封装互连结构及其制造方法
US9576926B2 (en) 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
CN105990299A (zh) * 2015-02-06 2016-10-05 展讯通信（上海）有限公司 一种球栅阵列封装结构及其制备方法
CN107666770A (zh) * 2016-07-29 2018-02-06 鹏鼎控股(深圳)股份有限公司 具焊垫的电路板及其制作方法
KR20220020716A (ko) 2020-08-12 2022-02-21 삼성전자주식회사 배선 구조물 및 이를 포함하는 반도체 칩
EP3993572A1 (en) * 2020-10-28 2022-05-04 Tridonic GmbH & Co. KG Wireless module and combination of wireless module and circuit board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527299B (zh) * 2008-03-07 2011-09-21 先进封装技术私人有限公司 封装结构
JP2011091407A (ja) * 2009-10-26 2011-05-06 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法並びにデータ送受信システム
JP2015041760A (ja) * 2013-08-23 2015-03-02 株式会社村田製作所 電子装置
US9524946B2 (en) 2013-08-23 2016-12-20 Murata Manufacturing Co., Ltd. Electronic device
JP2019102523A (ja) * 2017-11-29 2019-06-24 Fdk株式会社 回路基板およびその製造方法
JP7136552B2 (ja) 2017-11-29 2022-09-13 Fdk株式会社 回路基板およびその製造方法
JP2020107676A (ja) * 2018-12-26 2020-07-09 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
CN1601736A (zh) 2005-03-30
TW200515573A (en) 2005-05-01
KR20050030126A (ko) 2005-03-29
US20050062151A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
US8067267B2 (en) Microelectronic assemblies having very fine pitch stacking
JP2005101031A (ja) 半導体集積回路装置、及び電子機器
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US7215026B2 (en) Semiconductor module and method of forming a semiconductor module
JP2570637B2 (ja) Ｍｃｍキャリア
US7687803B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7298629B2 (en) Circuit board for mounting a semiconductor circuit with a surface mount package
JP2001339043A (ja) 半導体装置及びそれを用いた半導体モジュール
JP2003133518A (ja) 半導体モジュール
CA2687424C (en) A contact pad and method of forming a contact pad for an integrated circuit
JP4562579B2 (ja) 半導体装置
JP2000294720A (ja) 半導体集積回路パッケージ
US6507118B1 (en) Multi-metal layer circuit
US20070069378A1 (en) Semiconductor module and method of forming a semiconductor module
US7585700B2 (en) Ball grid array package stack
JP2000232180A (ja) 配線基板および半導体装置
JP5017881B2 (ja) 半導体装置
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP2003249606A (ja) 半導体装置及びインターポーザー
JP2008141036A (ja) プリント基板およびその製造方法
JP2002231761A (ja) 電子部品実装体および電子部品
JP2004273617A (ja) 半導体装置
JPS60138948A (ja) 半導体装置用パツケ−ジ
JP3739632B2 (ja) 半導体装置およびその製造方法
JPH11163489A (ja) 電子部品の実装構造