JP2004279152A - 半導体装置用半田不良診断回路 - Google Patents
半導体装置用半田不良診断回路 Download PDFInfo
- Publication number
- JP2004279152A JP2004279152A JP2003069386A JP2003069386A JP2004279152A JP 2004279152 A JP2004279152 A JP 2004279152A JP 2003069386 A JP2003069386 A JP 2003069386A JP 2003069386 A JP2003069386 A JP 2003069386A JP 2004279152 A JP2004279152 A JP 2004279152A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- resistor
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
【解決手段】正常において比較器1の反転入力端子の基準電圧Vrefは、比較器1の非反転入力端子の電圧より低く設定してあり、そのため比較器1からは半田付け不良がないとする例えば論理値Highに相当する信号が出力される一方、半導体装置のピンが接続されているパッド面の最外周部のパッドA1,A20,Y1,Y20においてプリント基板との半田付けの剥離が生ずると、第3の抵抗器5に電流が流れ、比較器1の非反転入力端子の電圧が基準電位Vrefより低下し、比較器1からは論理値Lowに相当する信号が出力され、報知部102ではそれを受けて所定の報知動作が行われるようになっている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、LSI等の半導体装置とプリント基板との半田付け不良を診断する回路に係り、特に、汎用性の高い半田不良診断回路の提供を図ったものに関する。
【0002】
【従来の技術】
従来、この種の回路としては、例えば、BGA(Ball Grid Array)と称されるICパッケージを用いてなるLSIがPCB(プリント配線基板)に半田付けされた場合に、BGAとPCBとの熱膨張の差によって、BGAの特に最外周部のピンとPCBとの間の半田付けが他の部分に比して大きな機械的なストレスが加わり、そのため、この部分の半田付けにクラックや剥離が発生し易いことに鑑みて、BGAの最外周部のピンとPCBとの半田付けの不良を検出する検出回路を設けるようにしたものが提案されている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開2001−228191号公報(第3−4頁、図1−4)
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来技術にあっては、検出回路を接続するためにBGAに専用のピンを複数確保する必要があり、そのため、検出回路を設ける以前のBGAに検出回路を接続するための新たなピンを確保するだけの余裕が無い場合には、BGA自体を変更する必要があり、検出回路の汎用性に欠けるという問題があった。
本発明は上記実状に鑑みてなされたもので、半導体装置のピン配置に変更を来すことなく汎用性の高い半導体装置用半田不良診断回路を提供するものである。
本発明の他の目的は、比較的簡易な構成で半導体装置の信頼性の向上を図ることのできる半導体装置用半田不良診断回路を提供することにある。
【0005】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る半導体装置用半田不良診断回路は、
半導体装置とプリント基板との半田付け不良を検出し、検出結果に応じて報知動作を行う半導体装置用半田不良診断回路であって、
当該半導体装置用半田不良診断回路は、比較回路と報知部とを有してなり、
前記比較回路は、前記半導体装置へ供給される電源とグランドとの間に第1及び第2の抵抗器が直列接続されて設けられ、当該第1の抵抗器の電源側の端部には、前記半導体装置のパッド面の最外周部に位置するパッドであって前記半導体装置への電源供給用のパッドが接続される一方、
前記半導体装置へ供給される電源とグランドとの間に第3の抵抗器とコンデンサが直列接続されて設けられ、当該第3の抵抗器とコンデンサの相互の接続点には、前記半導体装置のパッド面の最外周部に位置するパッドの内側に位置するパッドであって前記半導体装置への電源供給用のパッドが接続され、
前記第1及び第2の抵抗器の相互の接続点における電圧を基準電圧として、当該基準電圧と前記第3の抵抗器とコンデンサとの相互の接続点における電圧の比較結果が得られるよう構成されてなり、
前記報知部は、前記比較回路から前記半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に、予め設定された報知動作を行うよう構成されてなるものである。
【0006】
かかる構成においては、半導体装置へ供給される電源電圧が印加されるパッドの内、半田付け不良が最初に生ずる可能性の大きい最外周部に位置するパッドを、半導体装置の電源電圧を供給する電源とグランドとの間に設けられた第3の抵抗器の電源側の一端に、また、最外周部に位置するパッドよりも内側に位置するパッドを第3の抵抗器の他端に、それぞれ接続し、最外周部に位置するパッドの半田付けの剥離が生じた場合に第3の抵抗器に生ずる電圧変動を検出できるような構成とすることで、従来と異なり、半田付け不良の有無を検出するために専用のパッド、ピンを半導体装置に設けることなく、半田付け不良の有無を検出することが可能となるものである。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について、図1乃至図5を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
まず、本発明の実施の形態における半導体装置用半田不良診断回路が用いられる半導体装置Sについて図4を参照しつつ説明することとする。
図4においては、半導体装置Sと、この半導体装置Sが半田付けされるプリント基板11とが模式的に示されると共に、半導体装置Sの概略の内部構造が模式的に示されている。
半導体装置Sは、一般的に同図にあるように、その内部に半導体チップ12が設けられ、その周囲に設けられた電子部品13とボンディングワイヤ14を介して接続されて所望の回路が構成されるようになっている。本発明の実施の形態における半導体装置Sは、例えば、LSI(Large Scale Integration)に代表されるものであって、特に、この種の半導体装置のパッケージとして近年主流となっているBGA(Ball Grid Array)と称される入出力ピン配置を有するパッケージを用いてなるものである。この半導体装置Sのプリント基板11と半田付けされる面側には、複数のパッド15がBGA配置されて設けられており、プリント基板11に設けられた半田バンプ16に公知・周知のいわゆるリフロー半田付けによって半田付けされるようになっているものである。なお、半導体装置Sのいわゆる入出力ピン(図示せず)はパッド15と接続されているので、パッド15をプリント基板11に半田付けすることは、半導体装置Sの入出力ピンをプリント基板11に半田付けすることに外ならない。ここで、入出力ピンは、信号のみならず電源供給やグランドなどに用いられるものも含むものとする。
【0008】
半導体装置Sのプリント基板11と半田付けされる面、すなわちパッド面は、図5に示されたように、多数のパッド15がいわば碁盤の目の如くにBGA配置されたものとなっている。同図に示された例では、紙面左上端のパッド位置を「A1」とし、その右側へ1つづつ昇順にA2、A3、・・・A20と算用数字の20まで付される一方、A1の位置から下方向へ1つ行を下がるに従いアルファベット順にB、C、D、・・・Yまで付されて、行方向(図5において紙面上下方向)の位置をアルファベットで、列方向(図5において紙面左右方向)の位置を数値で表すことで、パッド位置を特定するようにした例が示されている。
本発明の実施の形態の半導体装置Sのパッド面は、その最外周に位置するパッド(A1〜A20、B1〜Y1、B20〜Y20、Y1〜Y20)とその内側の周に位置するパッド(A2〜A19、B2〜X2、B19〜X19、Y2〜Y19)は、半導体装置Sの電源(例えば5V)の供給に使用されるものとして確保されたものとなっている。なお、図5においては、図面の簡略化のため、こられのパッドよりさらに内側に位置し、信号の入出力に使用されるパッドについては図示を省略してある。
【0009】
次に、本発明の実施の形態における半導体装置用半田不良診断回路CR1の構成例について、図1を参照しつつ説明する。
この半導体装置用半田不良診断回路CR1は、比較器1を中心に構成に構成された比較回路101と、比較回路101の比較結果に応じて必要な報知処理を行う報知部102とに大別されて構成されたものとなっている。この半導体装置用半田不良診断回路CR1は、先のプリント基板11上に設けられても、また、半導体装置SがいわゆるカスタムLSIであり、内部の部品配置スペースに余裕がある場合には、半導体装置S内部に組み込むようにしても、いずれでも良いものである。
まず、比較回路101は、比較器1を有してなり、半導体装置S及びこの半導体装置用半田不良診断回路CR1の電源電圧を供給する図示されない電源が接続される電源ライン2とグランドとの間には、第1の抵抗器(図1においては「R1」と表記)3と第2の抵抗器(図1においては「R2」と表記)4が直列接続されて設けられると共に、その相互の接続点は比較器1の反転入力端子に接続されたものとなっている。電源ライン2は、半導体装置Sのパッド面の最外周部に位置するパッド(以下、便宜的にこのパッドを「最外周パッド」と言う)の内、電源供給用の複数のパッドに接続されている。すなわち、本発明の実施の形態においては、電源ライン2は、最外周パッドA1,A20,Y1,Y20に接続されたものとなっている(図1及び図5参照)。すなわち、換言すれば、本発明の実施の形態においては、これらの最外周パッドA1,A20,Y1,Y20は、半導体装置Sの図示されない電源ピン(5V)が接続されたものとなっている。
【0010】
また、電源ライン2とグランドとの間には、第3の抵抗器(図1においては「R3」と表記)5とコンデンサ(図1においては「C1」と表記)6とが直列接続されて設けられると共に、その相互の接続点は比較器1の非反転入力端子に接続されている。さらに、この比較器1の非反転入力端子は、半導体装置Sのパッド面の最外周部の直ぐ内側の周に位置するパッド(以下、便宜的にこのパッドを「内側パッド」と言う)の内、電源供給用の複数のパッドに接続されている。すなわち、本発明の実施の形態においては、比較器1の非反転入力端子は、内側パッドB2,A16,B19,P20,W2,W19に接続されたものとなっている(図1及び図5参照)。
なお、先の電源ライン2に接続された最外周パッドA1,A20,Y1,Y20と比較器1の非反転入力端子に接続された内側パッドB2,A16,B19,P20,W2,W19は、半導体装置Sが正常な状態においては、当然ながら半導体装置Sの内部で図示されない電源供給ラインを介して電気的に導通状態となっているものである。
【0011】
一方、比較器1の出力端子は、次述する報知部102の入力段に接続されたものとなっている。
報知部102は、比較器1から後述するように半田付け不良に相当する所定の信号が出力された場合に、使用者に対してその旨を認識させるべく報知動作を行うよう構成されてなるものである。ここで、報知動作としては、例えば、点灯素子の点灯、警報素子の鳴動、文字や図形等の表示素子による表示等が好適であり、いずれかに限定される必要はないものである。
図2には、点灯動作を行う報知部102の構成例が示されており、以下、同図を参照しつつこの構成例について説明すれば、この構成例は、点灯素子としてLED7を用いたもので、そのアノードには第4の抵抗器8を介して報知部用電源電圧VBが印加されるようになっている一方、カソードは比較器1の出力端子に接続されたものとなっている。なお、この場合、比較器1は、その出力段がいわゆるオープンコレクタとなっているものが好適である。
【0012】
次に、上記構成における本発明の実施の形態における半導体装置用半田不良診断回路の動作について説明する。
まず、前提として、報知部102は、図2を参照しつつ説明した構成であるとする。
最初に、半導体装置Sとプリント基板11との半田付けに異常(不良)がなく、半導体装置Sが正常に動作している状態において、第3の抵抗器5の両端は、最外周パッドA1,A20,Y1,Y20と内側パッドB2,A16,B19,P20,W2,W19とが半導体装置Sの内部で導通状態にあることから、いずれも電源電圧Vccに保持され、そのため、比較器1の非反転入力端子も電源電圧Vccに保持されることとなる。
一方、第1及び第2の抵抗器3,4の直列接続部分においては、電源電圧Vccが抵抗分割される結果、比較器1の反転入力端子には、基準電圧Vref=R2×Vcc/(R1+R2)と表される電圧が印加されることとなる。なお、ここで、R1,R2は便宜的に順に第1の抵抗器3の抵抗値、第2の抵抗器4の抵抗値とし、また、Vccは電源電圧の値とする。
【0013】
そして、この比較器1の反転入力端子における基準電圧Vrefは、この正常動作時において、比較器1の非反転入力端子の電圧より小さな値となるように、すなわち、本発明の実施の形態においては、Vref<Vccとなるように予め第1及び第2の抵抗器3,4の抵抗値が設定されたものとなっている。
したがって、正常動作時においては、非反転入力端子の電圧が反転入力端子の基準電圧Vrefを越えた状態にあるため、比較器1は論理値Highに相当する信号を出力することとなる。
そして、比較器1の出力が論理値Highに相当する状態にあっては、LED7は、非導通状態となるため消灯状態となる。
【0014】
次に、半田付け不良が生じた場合について説明すれば、まず、従来から知られているように、半田付け不良、すなわち、具体的には半田付けの剥離は、BGAパッケージを用いた半導体装置Sにおいては、プリント基板11との熱膨張の差に起因して、半導体装置Sのパッド面の最外周部に位置するパッドで最初に生ずることが殆どである。
例えば、最外周パッドA1,A20,Y1,Y20のいずれかにおけるプリント基板11との半田付けの剥離が生じたとする。この場合、半導体装置Sへの電源電圧Vccの供給は、最外周パッドを介して行われるため、比較器1の非反転入力端子及び反転入力端子における電圧に変化は生ぜず、報知部102は正常時における動作状態を維持することとなる。
次に、半導体装置Sのパッド面の最外周部に位置するパッドの内、半導体装置用半田不良診断回路CR1に接続されているパッドの全て、すなわち、本発明の実施の形態においては、最外周パッドA1,A20,Y1,Y20のすべてにおいて半田付け剥離が生じたとすると、半導体装置Sへは、内側のパッドすなわち、本発明の実施の形態においては、内側パッドB2,A16,B19,P20,W2,W19を介してのみ電源電圧Vccの供給がなされることとなる。そのため、正常時においては先に述べたように第3の抵抗器5の両端は電源電圧Vccに保持されて、電流の流れが生じなかったのに対して、最外周パッドA1,A20,Y1,Y20のすべてにおいて半田付け剥離が生じた場合には、第3の抵抗器5において電流の流れが生じ、そのため電圧降下が発生することとなる。その結果、比較器1の非反転入力端子における電圧は、Vcc−R3×I3で表されるように正常時よりも第3の抵抗器5における電圧降下分(R3×I3)だけ低下することとなる。なお、ここで、便宜的にR3は、第3の抵抗器5の抵抗値、I3は、第3の抵抗器5を流れる電流値とする。
【0015】
そして、この比較器1の非反転入力端子の電圧(Vcc−R3×I3)が、反転入力端子の基準電圧Vrefを十分下回るように予め第3の抵抗器5の抵抗値が設定されているため、結局、半田付け剥離が生ずると、比較器1は論理値Lowに相当する信号を出力し、そのため、LED7が導通し点灯状態となり、使用者への半田付け剥離発生の報知がなされることとなる。
なお、報知部102が上述したLED7に代えてブザーのような鳴動素子を用いた構成の場合には、上述した半田付け剥離発生の際のLED7の点灯に代わってブザー(図示せず)が鳴る点を除けば、他の回路部分の基本的な動作は上述したと同様であるので、再度の詳細な説明は省略する。
【0016】
次に、報知部102の他の構成例について図3を参照しつつ説明する。
この報知部102は、公知・周知のマイクロコンピュータ(図3においては「CPU」と表記)9及び表示素子(図3においては「DSP」と表記)10とを主たる構成要素として構成されたものとなっている。そして、マイクロコンピュータ9の信号入力端子には、比較器1の出力端子が接続されており、その論理値判定が行われるようになっている。なお、表示素子10は、いわゆるCRTや液晶表示器等に代表される公知・周知のものであるが、勿論、特定の種類のものに限定される必要はなく、文字や画像等の表示が可能なものであれば良いものである。
かかる構成において、先に述べたように最外周パッドにおいて半田付け剥離が生じていないとして比較器1から論理値Highに相当する信号が出力されている場合、マイクロコンピュータ9においては入力信号が論理値Highであり、最外周パッドにおける半田付け剥離が生じていないと判定され、半田付け剥離が生じていない旨を示す文字や図等による所定の表示が表示素子10において行われるようになっている。
【0017】
一方、先に述べたように最外周パッドの半田付け剥離の発生により比較器1から論理値Lowに相当する信号が出力された場合、マイクロコンピュータ9においては入力信号が論理値Lowであり、最外周パッドにおける半田付け剥離が生じたと判定され、半田付けの剥離が発生した旨を示す文字や図等による予め定められた表示が表示素子10において行われるようになっている。
なお、上述した構成例における半導体装置用半田不良診断回路CR1に接続される半導体装置Sの最外周パッド及び内側パッドの位置はあくまでも一例であり、これに限定される必要はないことは勿論である。
【0018】
また、上述の構成例においては、半導体装置Sの電源電圧Vccを第1及び第2の抵抗器3,4により抵抗分圧して比較器1の反転入力に印加される基準電圧Vrefを得るような構成としたが、基準電圧Vrefは必ずしもこのような構成で得るものに限定される必要のないことは勿論である。すなわち、例えば、基準電圧Vrefを発生する回路を別個に設け、それを用いるようにしても良い。なお、この場合、当然ながら、図1に示された構成における第1及び第2の抵抗器3,4は不要となり、基準電圧を発生する別個の回路の出力端が比較器1の反転入力端子に接続されることとなる。
【0019】
【発明の効果】
以上、述べたように、本発明によれば、プリント基板と半田付けされている半導体装置のパッドの内、最外周部に位置し電源電圧が印加されるパッドと、最外周部に位置するパッドより内側に位置し電源電圧が印加されるパッドを流用して半田付け不良の発生を検出できるような構成としたので、従来と異なり、半田付け不良の有無を検出するために専用のパッド、ピンを半導体装置に設けることなく、汎用性の高い半導体装置用半田不良診断回路を提供することができるという効果を奏するものである。
また、本発明によれば、半田付けの不良によって電圧変化が生ずるような回路構成とし、その電圧変化を以て半田付け不良を検出できるようにしたので、比較的簡易な構成で半田付け不良を検出することができ、そのため、半導体装置の信頼性向上に資することができるという効果を奏するものである。
【図面の簡単な説明】
【図1】本発明の実施の形態における半導体装置用半田不良診断回路の回路構成例を示す回路図である。
【図2】図1に示された半導体装置用半田不良診断回路を構成する報知部の具体的な回路構成例を示す回路図である。
【図3】図1に示された半導体装置用半田不良診断回路を構成する報知部の具体的な他の回路構成例を示す回路図である。
【図4】本発明の実施の形態における半導体装置用半田不良診断回路が用いられる半導体装置とプリント基板を説明する模式図である。
【図5】本発明の実施の形態における半導体装置用半田不良診断回路が用いられる半導体装置のパッド面を模式的に示す模式図である。
【符号の説明】
1…比較器
3…第1の抵抗器
4…第2の抵抗器
5…第3の抵抗器
15…パッド
101…比較回路
102…報知部
Claims (6)
- 半導体装置とプリント基板との半田付け不良の発生の有無を判定する半導体装置半田不良診断方法であって、
前記半導体装置へ供給される電源とグランドとの間に抵抗器とコンデンサを直列接続して設けると共に、当該抵抗器の電源側の端部には、前記半導体装置のパッド面の最外周部に位置するパッドであって前記半導体装置への電源供給用のパッドを接続する一方、
前記抵抗器とコンデンサの相互の接続点には、前記半導体装置のパッド面の最外周部に位置するパッドの内側に位置するパッドであって前記半導体装置への電源供給用のパッドを接続し、
前記抵抗器とコンデンサとの相互の接続点における電圧と基準電圧を比較することによって前記半導体装置とプリント基板との半田付け不良の発生の有無を診断することを特徴とする半導体装置半田不良診断方法。 - 半導体装置とプリント基板との半田付け不良を検出し、検出結果に応じて報知動作を行う半導体装置用半田不良診断回路であって、
当該半導体装置用半田不良診断回路は、比較回路と報知部とを有してなり、
前記比較回路は、前記半導体装置へ供給される電源とグランドとの間に第1及び第2の抵抗器が直列接続されて設けられ、当該第1の抵抗器の電源側の端部には、前記半導体装置のパッド面の最外周部に位置するパッドであって前記半導体装置への電源供給用のパッドが接続される一方、
前記半導体装置へ供給される電源とグランドとの間に第3の抵抗器とコンデンサが直列接続されて設けられ、当該第3の抵抗器とコンデンサの相互の接続点には、前記半導体装置のパッド面の最外周部に位置するパッドの内側に位置するパッドであって前記半導体装置への電源供給用のパッドが接続され、
前記第1及び第2の抵抗器の相互の接続点における電圧を基準電圧として、当該基準電圧と前記第3の抵抗器とコンデンサとの相互の接続点における電圧の比較結果が得られるよう構成されてなり、
前記報知部は、前記比較回路から前記半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に、予め設定された報知動作を行うよう構成されてなることを特徴とする半導体装置用半田不良診断回路。 - 半導体装置とプリント基板との半田付け不良を検出し、検出結果に応じて報知動作を行う半導体装置用半田不良診断回路であって、
当該半導体装置用半田不良診断回路は、比較回路と報知部とを有してなり、
前記比較回路は、前記半導体装置へ供給される電源とグランドとの間に抵抗器とコンデンサが直列接続されて設けられ、当該抵抗器の電源側の端部には、前記半導体装置のパッド面の最外周部に位置するパッドであって前記半導体装置への電源供給用のパッドが接続される一方、
前記抵抗器とコンデンサの相互の接続点には、前記半導体装置のパッド面の最外周部に位置するパッドの内側に位置するパッドであって前記半導体装置への電源供給用のパッドが接続され、
前記抵抗器とコンデンサとの相互の接続点における電圧と基準電圧との比較結果が得られるよう構成されてなり、
前記報知部は、前記比較回路から前記半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に、予め設定された報知動作を行うよう構成されてなることを特徴とする半導体装置用半田不良診断回路。 - 報知部は、比較回路から半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に点灯素子を点灯するよう構成されてなることを特徴とする請求項2又は請求項3記載の半導体装置用半田不良診断回路。
- 報知部は、比較回路から半導体装置とプリント基板との半田付け不良に対応する所定の信号が出力された際に鳴動素子を鳴動するよう構成されてなることを特徴とする請求項2又は請求項3記載の半導体装置用半田不良診断回路。
- 報知部は、マイクロコンピュータと表示素子とを有してなり、比較回路の出力が半導体装置とプリント基板との半田付け不良に対応する所定の信号であるか否かを判定し、所定の信号であると判定された際に、前記表示素子において所定の表示を行うよう構成されてなることを特徴とする請求項2又は請求項3記載の半導体装置用半田不良診断回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069386A JP4072082B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置用半田不良診断回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069386A JP4072082B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置用半田不良診断回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004279152A true JP2004279152A (ja) | 2004-10-07 |
JP4072082B2 JP4072082B2 (ja) | 2008-04-02 |
Family
ID=33286425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003069386A Expired - Fee Related JP4072082B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置用半田不良診断回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4072082B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010185747A (ja) * | 2009-02-12 | 2010-08-26 | Casio Computer Co Ltd | パネル及びicチップの搭載状態の検査方法 |
-
2003
- 2003-03-14 JP JP2003069386A patent/JP4072082B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010185747A (ja) * | 2009-02-12 | 2010-08-26 | Casio Computer Co Ltd | パネル及びicチップの搭載状態の検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4072082B2 (ja) | 2008-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7573282B2 (en) | Ball grid array connection monitoring system and method | |
JP5262945B2 (ja) | 電子装置 | |
TW396480B (en) | Semiconductor chip and semiconductor wafer with power pads used for probing test | |
US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
JP2007010477A (ja) | 集積回路及び回路ボード | |
JP2011117939A (ja) | 電子部品及び検査システム | |
JP2007024659A (ja) | 集積回路及び回路ボード | |
JP2008256632A (ja) | 半導体集積回路の試験方法及びicテスタ | |
JP4072082B2 (ja) | 半導体装置用半田不良診断回路 | |
JP2002076187A (ja) | Bga基板 | |
JP2005322768A (ja) | 半導体集積回路 | |
JP2006339338A (ja) | 半導体装置 | |
JP2006278374A (ja) | 半導体装置及びその実装構造 | |
US20080093597A1 (en) | Semiconductor device | |
JPH0823074A (ja) | 半導体集積装置 | |
US7957157B2 (en) | Printed circuit board | |
JP2013225535A (ja) | 半導体装置および半導体試験装置 | |
JP2009210484A (ja) | 集積回路等の端子接続状態監視回路 | |
JP2009141082A (ja) | 半導体装置 | |
JP2009049170A (ja) | 半導体装置 | |
CN216622645U (zh) | Socket连接器引脚连通性的测试装置及*** | |
JP2008187024A (ja) | プローブカード及びプローブカードシステム | |
JP4850872B2 (ja) | プローブ検査方法 | |
JPH0517667Y2 (ja) | ||
JP2004274045A (ja) | 電気パラメータ監視機能を提供するように半導体デバイスを変更する方法、並びに、半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |