JP2008187024A - プローブカード及びプローブカードシステム - Google Patents
プローブカード及びプローブカードシステム Download PDFInfo
- Publication number
- JP2008187024A JP2008187024A JP2007019494A JP2007019494A JP2008187024A JP 2008187024 A JP2008187024 A JP 2008187024A JP 2007019494 A JP2007019494 A JP 2007019494A JP 2007019494 A JP2007019494 A JP 2007019494A JP 2008187024 A JP2008187024 A JP 2008187024A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- power supply
- probe card
- substrate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
【課題】大電流を消費するSOC(System On Chip)などの半導体装置の製造における試験工程に用いるプローブカードの電流集中を防いでその損傷を防ぐプローブカードを提供する。
【解決手段】 プローブカードはPCBなどからなる基板1と、基板1に植設され、一端がウェハー3の電極に接し、他端が自動検査装置2の電源装置(Power Supply)に繋がる電源ライン4に接続された複数のプローブ11と、電源ライン4とプローブ11の各個との間に直列に挿入された定電流素子もしくは電流制限素子からなるリミッタ素子12とを有している。
【選択図】図1
【解決手段】 プローブカードはPCBなどからなる基板1と、基板1に植設され、一端がウェハー3の電極に接し、他端が自動検査装置2の電源装置(Power Supply)に繋がる電源ライン4に接続された複数のプローブ11と、電源ライン4とプローブ11の各個との間に直列に挿入された定電流素子もしくは電流制限素子からなるリミッタ素子12とを有している。
【選択図】図1
Description
本発明は、半導体装置の製造方法におけるウェハー試験工程で用いられ、とくに多くの電力を消費する半導体装置の試験を行うためのプローブカード(Probe Card)及びプローブカードシステムに関するものである。
近年のHi−end SOC(System On Chip)に於いては、高速化、高機能化が進んだことによって消費電流が増大している。半導体装置(LSI)の動作時における電源電流は、1Aを遙かに超えることが一般化しつつある。通常、このようなLSIの電源系は、多数の端子が用意されて電流を分散しながら供給する形が採用されている。ウェハー試験工程においても、電源用のプローブは多数用意され、LSIに対して電源供給が為される仕組みとなっている。ウェハー試験工程に用いられるプローブカードは、基板と、この基板に植設され、一端がウェハーの電極に接し、他端が電源装置に繋がる電源ラインに接続された複数のプローブとを有している。プローブカードは、電源装置に接続された電源ラインに取付けられてウェハーの試験に使用される。
ウェハー試験を行う場合において、常々プローブに対するウェハーの接触性は頻繁に変化し、接触圧のかけ方等の人為的なミスから接触不良のまま試験を実施する可能性もある。このような場合、電源系のプローブには電流ばらつきが生じ、場合によっては接触を保った数少ないプローブに大きな電流が流れ、プローブ自体を破壊に至らしめる可能性があった。また、電流集中によって針焼けを起こす可能性もある。
ウェハー試験を行う場合において、常々プローブに対するウェハーの接触性は頻繁に変化し、接触圧のかけ方等の人為的なミスから接触不良のまま試験を実施する可能性もある。このような場合、電源系のプローブには電流ばらつきが生じ、場合によっては接触を保った数少ないプローブに大きな電流が流れ、プローブ自体を破壊に至らしめる可能性があった。また、電流集中によって針焼けを起こす可能性もある。
一方、半導体装置の自動検査装置側では、電源系に流れる電流はモニターして、電流が流れ過ぎる場合等の電源系の異常は、試験を中止するような配慮がプログラム的に可能である。しかし、前述のようなケースでは電流リミットは超えないために正常と判断され、プローブの電流集中は検出できないという問題があった。
特許文献1には、チップやCSPをウエハ状態で試験する際に、各チップやCSPの電極パッドと常に良好なコンタクトの得られるプローブカード及び半導体装置の試験方法が開示されている。フレキシブル性を有するコンタクト基板と、該コンタクト基板上に所定の配置で設けられた複数のコンタクト電極群と、該コンタクト電極群の間の該コンタクト基板上に設けられ、コンタクト電極の形成された領域の該コンタクト基板を露出する開口部を有する剛性体と、該コンタクト基板上に設けられ、該コンタクト電極に接続される配線とを有するプローブカードにより良好なコンタクトがえられる。剛性体は、単数または複数の層で構成され、剛性体の底面にコンタクト基板上の配線と接続される第1の電極を有し、剛性体の上面に第1の電極と接続された第2の電極を有すると共に剛性体の表面に過剰電流制限素子を搭載するように構成されている。
特開2000−306961号公報
特許文献1には、チップやCSPをウエハ状態で試験する際に、各チップやCSPの電極パッドと常に良好なコンタクトの得られるプローブカード及び半導体装置の試験方法が開示されている。フレキシブル性を有するコンタクト基板と、該コンタクト基板上に所定の配置で設けられた複数のコンタクト電極群と、該コンタクト電極群の間の該コンタクト基板上に設けられ、コンタクト電極の形成された領域の該コンタクト基板を露出する開口部を有する剛性体と、該コンタクト基板上に設けられ、該コンタクト電極に接続される配線とを有するプローブカードにより良好なコンタクトがえられる。剛性体は、単数または複数の層で構成され、剛性体の底面にコンタクト基板上の配線と接続される第1の電極を有し、剛性体の上面に第1の電極と接続された第2の電極を有すると共に剛性体の表面に過剰電流制限素子を搭載するように構成されている。
本発明は、このような問題を解決するためになされたものであり、大電流を消費するSOCなどの半導体装置の製造における試験工程に用いるプローブカードの電流集中を防いでその損傷を防ぐプローブカードを提供する。
本発明のプローブカードの一態様は、基板と、前記基板に植設され、一端がウェハーの電極に接し、他端が電源装置に繋がる電源ラインに接続された複数のプローブと、前記電源ラインと前記プローブの各個との間に直列に挿入された定電流素子もしくは電流制限素子(以下、リミッタ素子という)とを具備したことを特徴としている。
大電流を消費するSOCなどの半導体装置の製造における試験工程に用いるプローブカードの電流集中を防いでその損傷を防ぐことができる。
以下、実施例を参照して発明の実施の形態を説明する。
まず、図1乃至図3を参照して実施例1を説明する。
図1は、この実施例に係り、電源装置に接続されたプローブカードの概略断面図、図2は、プローブカードに用いられるリミッタ素子を示す回路図、図3は、図2のリミッタ素子の特性を示す特性図である。
図1に示すように、この実施例のプローブカードは、プリント配線基板などを用いた基板1と、基板1に植設された複数のプローブ11と、各プローブ11に接続されたリミッタ素子12とを備えている。プローブ11は、基板1に植設されたはんだにより固定されている。プローブ11の基板1の第1の主面から露出する部分は、図示はしないが、エポキシ樹脂などにより保護されており、試験時に被試験体であるウェハー3に接触する先端部分のみが露出している。プローブ11の一端が前述のウェハー接触部であるのに対して他端は、電源ラインに接続されたリミッタ素子12に接続されている。プローブ11の他端は、基板1の第2の主面に露出している。そして、リミッタ素子12の一端にこの他端が接続されている。
図1は、この実施例に係り、電源装置に接続されたプローブカードの概略断面図、図2は、プローブカードに用いられるリミッタ素子を示す回路図、図3は、図2のリミッタ素子の特性を示す特性図である。
図1に示すように、この実施例のプローブカードは、プリント配線基板などを用いた基板1と、基板1に植設された複数のプローブ11と、各プローブ11に接続されたリミッタ素子12とを備えている。プローブ11は、基板1に植設されたはんだにより固定されている。プローブ11の基板1の第1の主面から露出する部分は、図示はしないが、エポキシ樹脂などにより保護されており、試験時に被試験体であるウェハー3に接触する先端部分のみが露出している。プローブ11の一端が前述のウェハー接触部であるのに対して他端は、電源ラインに接続されたリミッタ素子12に接続されている。プローブ11の他端は、基板1の第2の主面に露出している。そして、リミッタ素子12の一端にこの他端が接続されている。
リミッタ素子12は、その他端が電源ライン4に接続されている。電源ライン4は、自動検査装置(ATE)の電源装置(Power Supply)に接続された電源ライン4a及び接地電圧(GND)に接続される電源電圧4bから構成されている。複数のプローブ11は、それぞれリミッタ素子12を介して電源ライン4aに接続されるグループと電源ライン4bに接続されるグループに分けられる。
この実施例のプローブカードは、自動検査装置(ATE:Automatic Test Equipment )2に接続されてウェハー3の試験を行う。ウェハー3は、複数のチップ領域に区画されており、プローブ11先端は各チップ領域に接触され、チップ領域は1つずつ順次検査される。
このプローブカードは、電源装置の電源ラインとプローブの各個との間に直列に挿入されたリミッタ素子とを具備したことを特徴としている。このようなリミッタ素子をプローブカードに組み込むことによって特定のプローブに電流が集中しようとしても、それにつながるリミッタ素子の抵抗が増え、電流が一定以上増えないこととなる。したがって、ウェハーの試験の際、接触圧のかけ方が小さくなりすぎた等の人為的なミスから生じる電流集中によるプローブ自体の破壊を著しく減少させることができる。
この実施例のプローブカードは、自動検査装置(ATE:Automatic Test Equipment )2に接続されてウェハー3の試験を行う。ウェハー3は、複数のチップ領域に区画されており、プローブ11先端は各チップ領域に接触され、チップ領域は1つずつ順次検査される。
このプローブカードは、電源装置の電源ラインとプローブの各個との間に直列に挿入されたリミッタ素子とを具備したことを特徴としている。このようなリミッタ素子をプローブカードに組み込むことによって特定のプローブに電流が集中しようとしても、それにつながるリミッタ素子の抵抗が増え、電流が一定以上増えないこととなる。したがって、ウェハーの試験の際、接触圧のかけ方が小さくなりすぎた等の人為的なミスから生じる電流集中によるプローブ自体の破壊を著しく減少させることができる。
図2は、リミッタ素子の一例である。図2(a)に示す素子は、電界効果トランジスタを用いた定電流素子である。この素子は、ゲートとソースとを接続したMOSFETから構成されている。図2(b)は、一対のNPNバイポーラトランジスタを用いた素子である。この素子は、第1のバイポーラトランジスタと、第2のバイポーラトランジスタと、第1及び第2の抵抗とを有し、第1のバイポーラトランジスタのエミッタは、第2のバイポーラトランジスタのベースに接続され、第1のバイポーラトランジスタのコレクタは、第1の抵抗を介して第1のバイポーラトランジスタのベースに接続され、第1のバイポーラトランジスタのベースは、第2のバイポーラトランジスタのコレクタに接続され、第2のバイポーラトランジスタのエミッタは、第2の抵抗を介して第2のバイポーラトランジスタのベースに接続されている。図2(c)は、サーミスタを用いた素子を示している。
図3は、図2に示したリミッタ素子の電流−電圧特性を示している。縦軸が素子を流れる電流(I)を表し、横軸が電圧(V)を表している。リミッタ素子がこのような特性を有しているので、特定のプローブに、大きな電流が流れることを防止することができる。
以上、この実施例では、大電流を消費するSOCなどの半導体装置の製造における試験工程に用いるプローブカードの電流集中を防いでその損傷を防ぐことが可能になる。
以上、この実施例では、大電流を消費するSOCなどの半導体装置の製造における試験工程に用いるプローブカードの電流集中を防いでその損傷を防ぐことが可能になる。
次に、図4を参照して実施例2を説明する。
図4は、この実施例に係る電源装置に接続されたプローブカードの概略断面図である。図4に示すように、この実施例のプローブカードは、プリント配線基板などを用いた基板21と、基板21に植設された複数のプローブ23と、各プローブ23に接続されたリミッタ素子22とを備えている。リミッタ素子22は、放熱性を高めるために放熱フィン28が配置されている。プローブ23は、基板21に植設されたはんだにより固定されている。プローブ23の基板21の第1の主面から露出する部分は、図示はしないが、エポキシ樹脂などにより保護されており、試験時に被試験体であるウェハー3に接触する先端部分のみが露出している。プローブ23の一端がウェハー接触部であるのに対して他端は、電源ライン24に接続されたリミッタ素子22に接続されている。プローブ23の他端は、基板21の第2の主面に露出している。そして、リミッタ素子22の一端にこの他端が接続されている。
図4は、この実施例に係る電源装置に接続されたプローブカードの概略断面図である。図4に示すように、この実施例のプローブカードは、プリント配線基板などを用いた基板21と、基板21に植設された複数のプローブ23と、各プローブ23に接続されたリミッタ素子22とを備えている。リミッタ素子22は、放熱性を高めるために放熱フィン28が配置されている。プローブ23は、基板21に植設されたはんだにより固定されている。プローブ23の基板21の第1の主面から露出する部分は、図示はしないが、エポキシ樹脂などにより保護されており、試験時に被試験体であるウェハー3に接触する先端部分のみが露出している。プローブ23の一端がウェハー接触部であるのに対して他端は、電源ライン24に接続されたリミッタ素子22に接続されている。プローブ23の他端は、基板21の第2の主面に露出している。そして、リミッタ素子22の一端にこの他端が接続されている。
リミッタ素子22は、その他端が電源ライン24に接続されている。電源ライン24は、自動検査装置2の電源装置の電源電圧に接続された電源ライン(Force Line)24a及び接地電圧(GND)に接続される電源ライン(GND Force Line)24bから構成されている。複数のプローブ23は、それぞれリミッタ素子22を介して電源ライン24aに接続されるグループと電源ライン24bに接続されるグループに分けられる。
この実施例では、さらに、自動検査装置2の電源装置(Power Suuply)と基板21に植設され、リミッタ素子22が接続されていないプローブ23との間にセンスライン(Sense Line)25を設け、また、電源装置(Power Suuply)と基板21に植設され、リミッタ素子22が接続されていない他のプローブ23との間にセンスライン(GND Sense Line)26を設ける。センスライン26とリミッタ素子22が接続されていない他のプローブ23との間は自動検査装置2のGNDが接続される仮想GND30として扱われる。この実施例はプローブカードを自動検査装置に接続する場合、主にリミッター素子やプローブ自体の抵抗で生じるウェハー上での電圧降下を防ぐために、前述したセンスライン(Sense Line、GND Sense Line)を設けて電源回路にフィードバックさせることにより電圧低下を補償させることが特徴である。
また、仮想GND30と各プローブ23それぞれとの間には容量Cが入れられ電源以外の信号の特性改善をはかっている。実施例1を使用した場合、自動検査装置の入出力信号の与え方もしくは受け方が問題となるが、これに対しては、プローブカード上にセンスライン(GND Sense Line)と同電位の仮想GNDを設けることで解決することができる。高周波信号のインピーダンスに関する場合でも、各GNDプローブと仮想GNDとの間に容量性の結合をとることにより下げることが可能となる。
次に、図5を参照して実施例3を説明する。
図5は、この実施例に係る電源装置に接続されたプローブカードの概略断面図である。図5に示すように、この実施例のプローブカードは、プリント配線基板などを用いた基板31と、基板31に植設された複数のプローブ33と、各プローブ33に接続されたリミッタ素子32とを備えている。リミッタ素子32は、放熱性を高めるために放熱フィン38が配置されている。プローブ33は、基板31に植設されたはんだにより固定されている。プローブ33の基板31の第1の主面から露出する部分は、図示はしないが、エポキシ樹脂などにより保護されており、試験時に被試験体であるウェハー3に接触する先端部分のみが露出している。プローブ33の一端がウェハー接触部であるのに対して他端は、電源ライン34に接続されたリミッタ素子32に接続されている。プローブ33の他端は、基板31の第2の主面に露出している。そして、リミッタ素子32の一端にこの他端が接続されている。
図5は、この実施例に係る電源装置に接続されたプローブカードの概略断面図である。図5に示すように、この実施例のプローブカードは、プリント配線基板などを用いた基板31と、基板31に植設された複数のプローブ33と、各プローブ33に接続されたリミッタ素子32とを備えている。リミッタ素子32は、放熱性を高めるために放熱フィン38が配置されている。プローブ33は、基板31に植設されたはんだにより固定されている。プローブ33の基板31の第1の主面から露出する部分は、図示はしないが、エポキシ樹脂などにより保護されており、試験時に被試験体であるウェハー3に接触する先端部分のみが露出している。プローブ33の一端がウェハー接触部であるのに対して他端は、電源ライン34に接続されたリミッタ素子32に接続されている。プローブ33の他端は、基板31の第2の主面に露出している。そして、リミッタ素子32の一端にこの他端が接続されている。
リミッタ素子32は、その他端が電源ライン34に接続されている。電源ライン34は、自動検査装置2の電源装置(Power Supply)の電源電圧に接続された電源ライン34a及び接地電圧(GND)に接続される電源ライン34bから構成されている。複数のプローブ33は、それぞれリミッタ素子32を介して電源ライン34aに接続されるグループと電源ライン34bに接続されるグループに分けられる。
この実施例では、さらに、自動検査装置2の電源装置とリミッタ素子32との間の電源ライン34bから導出された第1の検出ライン35及びプローブ33とリミッタ素子32との間から導出された第2の検出ライン37からなる検出手段を有している。第1及び第2の検出ライン35、37は、それぞれ比較器36の第1及び第2の入力端に入力され、両者間の電位差が出力され、その大きさによってプローブ(針)の接触性が検出される。
この実施例では、さらに、自動検査装置2の電源装置とリミッタ素子32との間の電源ライン34bから導出された第1の検出ライン35及びプローブ33とリミッタ素子32との間から導出された第2の検出ライン37からなる検出手段を有している。第1及び第2の検出ライン35、37は、それぞれ比較器36の第1及び第2の入力端に入力され、両者間の電位差が出力され、その大きさによってプローブ(針)の接触性が検出される。
この実施例のプローブカードは、自動検査装置2に接続されてウェハー3の試験を行う。ウェハー3は、複数のチップ領域に区画されており、プローブ33先端は各チップ領域に接触され、チップ領域は1つずつ順次検査されると共にプローブ(針)の接触性を検出することができる。
従来は、多数ある電源ラインのプローブとウェハーとの接触状態を検知することは困難であったが、この実施例のように、リミッタ素子が自動検査装置の電源とプローブの間に入ることでプローブに流れる電圧を検知することが可能になり、プローブとウェハーの接触状態を検出することが可能になる。この検出ができるようになったことでプローブ先端のゴミの付着のためのクリーニング実行や針圧の調整がよりスムーズに実施することが可能となる。
なお、実施例2と3は同時に行っても構わない。
なお、実施例2と3は同時に行っても構わない。
1、21、31・・・基板
2・・・自動検査装置 3・・・ウェハー
4、4a、4b、24、24a、24b、34、34a、34b・・・電源ライン
11、23、33・・・プローブ 12、22、32・・・リミッタ素子
28、38・・・放熱フィン 25、26・・・センスライン
30・・・仮想GND 35、37・・・検出ライン
36・・・比較器
2・・・自動検査装置 3・・・ウェハー
4、4a、4b、24、24a、24b、34、34a、34b・・・電源ライン
11、23、33・・・プローブ 12、22、32・・・リミッタ素子
28、38・・・放熱フィン 25、26・・・センスライン
30・・・仮想GND 35、37・・・検出ライン
36・・・比較器
Claims (5)
- 基板と、
前記基板に植設され、一端がウェハーの電極に接し、他端が電源装置に繋がる電源ラインに接続された複数のプローブと、
前記電源ラインと前記プローブの各個との間に直列に挿入された定電流素子もしくは電流制限素子とを具備したことを特徴とするプローブカード。 - 前記定電流素子もしくは電流制限素子と前記プローブとの間に前記プローブと前記ウェハーの接触状態を検知する手段を挿入することを特徴とする請求項1に記載のプローブカード。
- 前記定電流素子もしくは電流制限素子の表面には放熱フィンを付設することを特徴とする請求項1又は請求項2に記載のプローブカード。
- 請求項1乃至請求項3のいずれかに記載のプローブカードを用い、このプローブカードのプローブ先端を半導体ウェハーの電極に接触させ、前記半導体ウェハーに前記プローブから電圧を印加することを特徴とするプローブカードシステム。
- 前記プローブと前記ウェハーの接触状態を検知する検知手段をさらに具備することを特徴とする請求項4に記載のプローブカードシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007019494A JP2008187024A (ja) | 2007-01-30 | 2007-01-30 | プローブカード及びプローブカードシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007019494A JP2008187024A (ja) | 2007-01-30 | 2007-01-30 | プローブカード及びプローブカードシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008187024A true JP2008187024A (ja) | 2008-08-14 |
Family
ID=39729864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007019494A Pending JP2008187024A (ja) | 2007-01-30 | 2007-01-30 | プローブカード及びプローブカードシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008187024A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010230335A (ja) * | 2009-03-26 | 2010-10-14 | Hioki Ee Corp | 回路基板検査装置 |
JP2020085695A (ja) * | 2018-11-27 | 2020-06-04 | 日本メクトロン株式会社 | プローブ装置、電気検査装置、および電気検査方法 |
-
2007
- 2007-01-30 JP JP2007019494A patent/JP2008187024A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010230335A (ja) * | 2009-03-26 | 2010-10-14 | Hioki Ee Corp | 回路基板検査装置 |
JP2020085695A (ja) * | 2018-11-27 | 2020-06-04 | 日本メクトロン株式会社 | プローブ装置、電気検査装置、および電気検査方法 |
JP7236848B2 (ja) | 2018-11-27 | 2023-03-10 | 日本メクトロン株式会社 | プローブ装置、電気検査装置、および電気検査方法 |
TWI816940B (zh) * | 2018-11-27 | 2023-10-01 | 日商日本美可多龍股份有限公司 | 探針裝置、電氣檢查裝置以及電氣檢查方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7105856B1 (en) | Test key having a chain circuit and a kelvin structure | |
TWI793179B (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
TWI738842B (zh) | 元件檢查電路、元件檢查裝置及探針卡 | |
TWI572861B (zh) | 半導體模組、電性連接體以及檢查裝置 | |
JP2018166171A (ja) | 半導体装置の製造方法、半導体装置および半導体装置の検査装置 | |
KR102090578B1 (ko) | 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법 | |
JP2014169964A (ja) | 半導体装置の製造方法 | |
JP2008187024A (ja) | プローブカード及びプローブカードシステム | |
TWI703328B (zh) | 電性連接裝置 | |
TWI613451B (zh) | 基板檢測用夾具 | |
JP2006203261A (ja) | 半導体装置 | |
JP2008028274A (ja) | 半導体装置の製造方法 | |
US20150070039A1 (en) | Apparatus of measuring semiconductor device | |
JP2008218614A (ja) | 半導体装置 | |
JP2003287559A (ja) | 半導体装置の製造方法 | |
JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
JP2008135623A (ja) | 配線基板及びその製造方法 | |
JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
JP2007147330A (ja) | 半導体チップおよびその試験方法 | |
TWI824686B (zh) | 檢測電路 | |
JPH0541429A (ja) | 半導体icウエーハおよび半導体icの製造方法 | |
JP2008203169A (ja) | 半導体測定装置 | |
JP4072082B2 (ja) | 半導体装置用半田不良診断回路 | |
JP2010216996A (ja) | 半導体装置および該半導体装置の検査方法 | |
JP2011021939A (ja) | 半導体装置および半導体装置の試験用ボード |