JP4004102B2 - 符号誤り訂正検出装置 - Google Patents
符号誤り訂正検出装置 Download PDFInfo
- Publication number
- JP4004102B2 JP4004102B2 JP16279397A JP16279397A JP4004102B2 JP 4004102 B2 JP4004102 B2 JP 4004102B2 JP 16279397 A JP16279397 A JP 16279397A JP 16279397 A JP16279397 A JP 16279397A JP 4004102 B2 JP4004102 B2 JP 4004102B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- internal memory
- digital data
- data
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
Description
【発明の属する技術分野】
本発明は、CD(Compact Disc)やDVD(Digital Video Disc)等の記録媒体から読み出されるデジタルデータに対し、データに含まれる誤り訂正符号及び誤り検出符号に従う処理を施す符号誤り訂正検出装置に関する。
【0002】
【従来の技術】
デジタルオーディオに用いられるCDをデジタルデータの読み出し専用メモリ(ROM)として活用するCD−ROMシステムにおいては、ディスクから読み出されるデータの信頼性を高めるため、読み出されたデジタルデータに対して符号誤りの訂正処理が二重に施される。これらの訂正処理は、オーディオシステムと共通のデジタル信号処理部で1回目を実行し、CD−ROMシステム専用に設けられるCD−ROMデコーダで2回目を実行するように構成される。
【0003】
図7は、CD−ROMシステムの構成を示すブロック図で、図8は、このシステムの各部で取り扱われるデータの構成図である。
ピックアップ部1は、ディスク2に照射される光の反射光を受け、その光の強弱を電圧値の変化として取り出す。ピックアップ制御部3は、ピックアップ部1がディスク2に記憶されたデータを正しい順序で読み出すことができるように、ディスク2に対するCDピックアップ部1の読み取り位置を制御する。ディスク2の再生では、ピックアップ部1で読み取られるトラックの線速度を一定に保つようにするため、ピックアップ制御部3によるピックアップ部1の位置の制御に合わせて、ディスク2を所定の速度で回転駆動するようにサーボ制御が行われる。
【0004】
アナログ信号処理部4は、ピックアップ部1から出力される電圧値の変化を読み取り、588ビットを1フレームとするEFM(Eight to Fourteen Modulation)信号を生成する。このEFM信号は、図8に示すように、各フレームの始まりの24ビットが同期信号に割り当てられ、その後に3ビットの接続ビットを挟んで14ビットがデータビットに繰り返し割り当てられる。デジタル信号処理部5は、アナログ信号処理部4から入力されるEFM信号に対してEFM復調を施し、14ビットを8ビットに変換する。このEFM復調の際には、同期信号に続く最初のデータビットから8ビットのサブコードデータが生成され、残された32個のデータビットから32バイトのシンボルデータが生成される。さらに、32バイトのシンボルデータに対して、CIRC(Cross-Interleave Reed-Solomon Code)復号を施し、1フレームが24バイトからなるCD−ROMデータが生成される。このCIRC復号によって最初の符号誤りの訂正処理が完了する。
【0005】
このCD−ROMデータは、24バイト×98フレームの合計2352バイトが1ブロックとして取り扱われる。この1ブロックのデータに対しては、通常(モード1の場合)は図9に示すように、同期信号〔12バイト〕、ヘッダ〔4バイト〕、ユーザデータ〔2048バイト〕、誤り検出符号EDC(Error Detection Code)〔4バイト〕及び誤り訂正符号ECC(Error Correction Code)〔276バイト〕がそれぞれ割り当てられる。また、このCD−ROMデータについては、1ブロックのデータうち、同期信号12バイトを除いた2340バイトにスクランブル処理が施されており、再生時にディスクランブル処理が施されて元の状態に戻される。
【0006】
CD−ROMデコーダ6は、デジタル信号処理部5から入力されるCD−ROMデータに対して、誤り訂正符号ECC及び誤り検出符号EDCに基づく符号誤りの訂正処理及び検出処理を行い、処理が完了したCD−ROMデータをホストコンピュータへ出力する。このCD−ROMデコーダ6における処理では、通常、誤り訂正符号ECCによってデータの符号誤りを訂正した後、誤り検出符号EDCによって符号誤りが正しく訂正されているか否かを確認するようにしている。そして、符号の誤りが残されているときには、再度誤り訂正符号ECCによる符号誤りの訂正処理を施すか、あるいは、エラーフラグを付加した状態で、符号誤りを含んだままのCD−ROMデータをホストコンピュータへ出力するように構成される。
【0007】
バッファRAM7は、CD−ROMデコーダ6に接続され、デジタル信号処理部5からCD−ROMデコーダ6に入力されるCD−ROMデータを1ブロック単位で一時的に記憶する。誤り訂正符号ECC及び誤り検出符号EDCは、1ブロック分のCD−ROMデータに対して付加されるため、CD−ROMデコーダ6での処理には少なくとも1ブロック分のCD−ROMデータが必要となる。そこで、それぞれの処理で必要な1ブロック分のCD−ROMデータを記憶するようにバッファRAM7が設けられる。制御マイコン8は、制御プログラムが記憶されたメモリを内蔵する所謂ワンチップマイコンで構成され、その制御プログラムに従ってCD−ROMデコーダ6の動作を制御する。同時に、制御マイコン8は、ホストコンピュータから入力されるコマンドデータあるいはデジタル信号処理部5から入力されるサブコードデータを一旦内蔵のメモリに記憶する。これにより制御マイコン8は、ホストコンピュータからの指示に応答して各部の動作を制御し、CD−ROMデコーダ6からホストコンピュータへ所望のCD−ROMデータを出力させる。
【0008】
【発明が解決しようとする課題】
CD−ROMデコーダ6では、CD−ROMデータに対する符号誤りの訂正検出の処理に加えて、デジタル信号処理部5からのCD−ROMデータの入力及びホストコンピュータへのCD−ROMデータの出力が並列して行われる。そして、それぞれの処理に合わせて、バッファRAM7に対するCD−ROMデータの書き込み及び読み出しが繰り返される。このとき、CD−ROMデコーダ6からバッファRAM7へのアクセスは、それぞれの処理毎にバイト単位または符号単位で時分割に割り当てられる。
【0009】
一般に、CD−ROMデコーダ6においては、1つのブロックのCD−ROMデータに対する符号誤りの訂正及び検出のための処理を1ブロック期間以内で完了させるようにしている。ここで、再生速度の高速化に伴い、1ブロック期間内で所定の処理を完了できなくなることが生じると、連続して入力されるCD−ROMデータが次々にバッファRAM7に書き込まれるため、CD−ROMデータが未処理のままバッファRAM7内に残される。このような状態が続けば、バッファRAM7がオーバーフロー状態となり、CD−ROMデコーダ6へのCD−ROMデータの入力を一時的に中断しなければならなくなる。
【0010】
CD−ROMシステムにおいて、各部の動作の基準となるシステムクロックの周波数を変更することなくディスク2の再生速度を上げる(倍速再生等の場合)と、1ブロック期間のクロックの総数が減少する。このため、CD−ROMデコーダ6での符号誤りの検出及び訂正のためのクロック数が不足し、所定の処理を1ブロック期間内に完了できなくなる可能性が高くなる。また、CD−ROMデータをホストコンピュータへ転送するためのバッファRAM7に対する読み出し頻度を高くすると、CD−ROMデータの転送速度自体は高くなる。しかしながら、符号誤りの訂正及び検出のためのバッファRAM7に対する読み出し及び書き込みが時間的に制限を受けるようになるため、CD−ROMデコーダ6での符号誤りの訂正及び検出のための処理が遅れ、1ブロック期間内で所定の処理を完了できなくなる可能性はさらに高くなる。
【0011】
これらの問題は、倍速再生のCD−ROMシステムに限らず、高密度記録媒体であるDVDをROMとして利用するDVD−ROMシステムにおいても同様に発生する。CDの約7倍の記憶容量を有するDVDにおいては、その再生速度をCD以上に高速化することが望まれており、データの転送やデコード処理(符号誤りの訂正検出)の速度の向上は重要な課題の一つである。
【0012】
そこで本発明は、一定時間内に所定の処理を完了させながら、データの転送速度の高速化に有利な誤り訂正検出装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明は、上述の課題を解決するために成されたもので、その特徴とするところは、記録媒体から読み出される誤り訂正符号及び誤り検出符号を含むデジタルデータに対して、誤り訂正符号及び誤り検出符号に基づく処理を施し、処理済みのデジタルデータをコンピュータ機器側へ転送する符号誤り訂正検出装置において、所定のバイト数で構成されるブロック単位で記録媒体から読み出されたデジタルデータを取り込む入力インタフェースと、上記入力インタフェース回路に取り込まれる上記デジタルデータをブロック単位で記憶する内部メモリと、上記内部メモリに記憶された上記デジタルデータを取り込み、1ブロック毎に上記誤り訂正符号に基づく訂正処理を施した後、上記内部メモリに記憶された上記デジタルデータの誤り箇所を書き換える訂正回路と、上記訂正回路で誤り箇所が書き換えられて上記内部メモリに記憶された上記デジタルデータを取り込み、1ブロック毎に上記誤り検出符号に基づく検出処理を施した後、検出結果に応じてエラーフラグを設定する検出回路と、上記内部メモリから上記検出回路に取り込まれる上記デジタルデータをブロック単位で記憶する外部メモリと、上記外部メモリに記憶された上記デジタルデータを外部コンピュータ機器へ出力する出力インタフェースと、を備えたことにある。
【0014】
本発明によれば、誤り訂正処理されて内部メモリに記憶されたデータを検出処理部に取り込む際、同時に外部メモリに記憶させるため、外部メモリに対してデータをアクセスする頻度が少なくなる。従って、外部メモリから出力インタフェースに対してデータを読み出すための時間を十分に確保できるようになる。
【0015】
【発明の実施の形態】
図1は、本発明の符号誤り訂正検出装置の実施の形態を示すブロック図であり、図2は、その動作において各部のデータの流れを説明するタイミング図である。この実施の形態においては、CD−ROMデコーダ10及びバッファRAM20によって符号誤り訂正検出装置を構成している。尚、このCD−ROMデコーダ10及びバッファRAM20は、図7に示すCD−ROMシステムのCD−ROMデコーダ6及びバッファRAM7にそれぞれ対応するものである。
【0016】
CD−ROMデコーダ10は、入力インタフェース11、誤り訂正回路12、誤り検出回路13、出力インタフェース14、内部メモリ制御回路15、外部メモリ制御回路16及び内部メモリ17より構成され、外部メモリ20が接続される。尚、CD−ROMデコーダ10の各部は、単一の半導体基板上に集積化して形成される。
【0017】
入力インタフェース11は、1ブロックが2352バイトからなるCD−ROMデータ(図9)を生成するデジタル信号処理部とのインタフェースを成し、そのCD−ROMデータを受けて内部メモリ制御回路15へ供給する。この入力インタフェース11では、12バイトの同期信号を除いた2340バイトのCD−ROMデータに対してスクランブル処理が施されているため、入力段階でディスクランブル処理が施される。同時に、CD−ROMデータから同期信号が取り出され、各ブロック毎の先頭のタイミングを示すブロック同期信号が生成される。このブロック同期信号は、CD−ROMデコーダ10の各部に供給され、それぞれの処理のタイミングの同期に用いられる。
【0018】
誤り訂正回路12は、CD−ROMデータを1ブロック単位で取り込み、各ブロック毎の誤り訂正符号(ECC)に基づいて、そのブロックに含まれる符号誤りに対して訂正処理を施す。CD−ROMデータの誤り訂正処理においては、1ブロック(2352バイト)のデータが、上位バイト及び下位バイトの2組のプレーン(1176バイト)に分離され、各プレーン毎に設定される2系列の符号語(P、Q)に基づくシンドローム演算が行われる。ECCのP符号語及びQ符号語は、図3に示すように、同期信号及びECCを除いた1プレーン中の1032個のシンボルデータに対して、Pシーケンス及びQシーケンスに従い、24個毎及び43個毎にそれぞれ2個ずつ付される。これにより、43組のシンボルデータに対応する86個のP符号語と、26組のシンボルデータ(P符号語を含む)に対応する52個のQ符号語とが設定される。そこで、Pシーケンス及びQシーケンスに従う順序で、各符号語を含むシンボルデータに対してシンドローム演算を行うことにより、プレーン内の符号誤りの位置及びその誤りによって生じる誤差が算出される。誤り訂正回路12は、その算出結果に基づいて、その誤り位置に対応したシンボルデータに誤差分を加算することにより、符号誤りを訂正するように構成される。
【0019】
誤り検出回路13は、誤り訂正回路12によって符号の誤りが訂正されたCD−ROMデータ(ECCを除く)をブロック毎に順次取り込み、誤り検出符号(EDC)に基づく演算処理を施すことにより、符号誤りの有無を検出する。EDC自身は、誤りを訂正する機能を有していないため、誤り検出回路13においては、誤りが検出された場合には、CD−ROMデータにエラーフラグを付して出力するように構成される。
【0020】
出力インタフェース回路14は、ホストコンピュータとのインタフェースを成し、ホストコンピュータ側からの指示に応答して、所定の処理が完了したCD−ROMデータをブロック単位で出力する。また、必要に応じては、ホストコンピュータ側からの制御情報を受け取り、各部の動作を制御する制御マイコンに供給する。
【0021】
内部メモリ制御回路15は、内部メモリ17に接続され、入力インタフェース11から内部メモリ17へのCD−ROMデータの書き込みと、内部メモリ17から誤り訂正回路12あるいは誤り検出回路13へのCD−ROMデータの読み出しとを制御する。さらに、内部メモリ制御回路15は、誤り訂正回路12における訂正処理の結果に応じて、内部メモリ17に記憶されたCD−ROMデータの一部を書き換えるように構成される。即ち、誤り訂正回路12において、符号誤りの位置が算出されると、その誤り位置に対応するデータが記憶されている内部メモリ17のアドレスにアクセスし、そのデータを読み出して誤り訂正回路12に供給する。さらに、そのデータに対する訂正処理が完了した後、訂正データを内部メモリ17の同一アドレスに書き込むことにより、内部メモリ17内の誤りを含むデータの書き換えを完了する。
【0022】
外部メモリ制御回路16は、CD−ROMデコーダ10に外付けされる外部メモリ20に接続され、内部メモリ制御回路15から外部メモリ20へのCD−ROMデータの書き込みと、外部メモリ20から出力インタフェース14へのCD−ROMデータの読み出しとを制御する。この外部メモリ制御回路16においては、内部メモリ17から内部メモリ制御回路15を通して読み出されるCD−ROMデータが、誤り検出回路13への取り込みに並行して、外部メモリ20への書き込みのために出力される。
【0023】
内部メモリ17は、SRAM(Static Random Access Memory)等の読み出し及び書き込みが自由な記録媒体からなり、入力インタフェース11に取り込まれるCD−ROMデータを一時的に記憶する。この内部メモリ17は、CD−ROMデータを少なくとも2ブロック分記憶できる容量に形成される。通常のフォーマットのCD−ROMデータは、1ブロックが2352バイトで構成されていることから、内部メモリ17の容量は、4.8Kバイト以上必要になる。
【0024】
外部メモリ20は、内部メモリ17と同様の読み出し及び書き込みが可能な記録媒体からなり、出力インタフェース14を介してホストコンピュータ側へ転送するCD−ROMデータを一時的に記憶する。この外部メモリ20については、CD−ROMデータを少なくとも2ブロック分記憶できる容量があれば動作上は問題ないが、ホストコンピュータ側へのCD−ROMデータの転送のタイミングに余裕を持たせるためには、内部メモリ17よりも容量を大きくすることが好ましい。この外部メモリ20については、CD−ROMデコーダ10とは別に集積化されるため、内部メモリ10に比べて容量を大きくすることは容易である。
【0025】
続いて、上述の符号誤り訂正検出装置の動作について、図2に従い説明する。DSP側から1ブロック毎に入力されるデータS(n)は、先ず、入力インタフェース11に入力され、この入力インタフェース11から、そのまま内部メモリ17に書き込まれる。内部メモリ17に書き込まれたデータS(n)は、次のデータS(n+1)が入力されるのに並行して、誤り訂正回路12へ読み出され、符号誤りの訂正処理を受ける。そして、訂正処理の結果、データS(n)に誤りがあれば、その誤りのある部分のみが正しいデータに書き換えられる。さらに、訂正処理が完了したデータS(n)は、内部メモリ17から誤り検出回路13へ読み出されると同時に、外部メモリ20へ書き込まれる。これらのデータS(n)の誤り訂正回路12及び誤り検出回路13への読み出し動作は、次のデータS(n+1)が前段のデジタル信号処理部から入力される期間(1ブロック期間)内に完了する。そして、外部メモリ20に記憶されたデータS(n)は、ホストコンピュータからの要求に応答して順次出力インタフェースへ読み出される。
【0026】
以上のような処理においては、内部メモリ制御回路15から内部メモリ17へのアクセスが、入力インタフェース11からのデータの書き込みと誤り訂正回路12あるいは誤り検出回路13へのデータの読み出しとに時分割で割り当てられる。そして、外部メモリ制御回路16から外部メモリ20へのアクセスが、内部メモリ制御回路15からのデータの書き込みと出力インタフェース14へのデータの読み出しとに割り当てられる。従って、ホストコンピュータへのCD−ROMデータの転送のタイミングを広い範囲で設定できるようになり、結果的に高速動作を可能にする。
【0027】
図4は、内部メモリ17または外部メモリ20に対する書き込みアドレス信号及び読み出しアドレス信号を供給するアドレス発生回路の構成を示すブロック図であり、図5及び図6は、各アドレス信号に対応した内部メモリ16及び外部メモリ20の利用状態の一例を説明する模式図である。
アドレス発生回路は、第1のアドレス発生器21、第2のアドレス発生器22、ラッチ23及び加算器24より構成される。このアドレス発生回路については、内部メモリ17及び外部メモリ20のそれぞれに対応して独立に設けられる。
【0028】
第1のアドレス発生器21は、カウンタによって構成され、内部メモリ17あるいは外部メモリ20に対して、図5及び図6に示すように、全ての記憶領域を0番地から最終番地まで所定の順序で指定する書き込みアドレス信号WAを発生する。この書き込みアドレス信号WAについては、アドレス位置が最終番地に達した後、0番地に戻って繰り返し同一順序でアドレスを指定するように生成される。従って、内部メモリ17においては、入力インタフェース11に取り込まれるCD−ROMデータが入力順序に従って順次書き込まれ、外部メモリ20においては、内部メモリ17から読み出されるCD−ROMデータが読み出し順序に従って順次書き込まれるようになる。
【0029】
第2のアドレス発生器22は、図5及び図6に示すように、1ブロック分のCD−ROMデータに対応する内部メモリ17及び外部メモリ20の一部領域を各処理毎に定められた固有の順序で指定する巡回アドレス信号CAを発生する。この巡回アドレス信号CAは、内部メモリ17に対応する場合、誤り訂正符号の各シーケンスに従う順序で1ブロック分のCD−ROMデータを読み出すようにして生成される。例えば、図3に示すように、P符号語のPシーケンスに従い、1ブロック分のデータを42個おきにに読み出し、Q符号語のQシーケンスに従い1ブロック分のデータを43個おきに読み出すことができるように生成される。また、外部メモリ20に対応する場合には、巡回アドレスCAは、1ブロック分のデータを書き込みアドレスと同様の順序で読み出すように生成される。
【0030】
ラッチ23は、第1のアドレス発生器21に接続され、書き込みアドレス信号WAの内、RAMに記憶されるデータの各ブロックの先頭に対応するアドレス情報WAhをラッチする。このラッチ23は、2段構成であり、それぞれラッチした先頭アドレス情報WAhを1ブロック分の処理が進む毎に1段ずつシフトする。これにより、1段目には、現在入力されつつあるブロックの先頭のデータが記憶される先頭アドレス情報WAh(0)が保持される。そして、2段目には、1ブロック先に入力されてエラー訂正処理が施されているブロックの先頭のデータが記憶されたRAMの先頭アドレス情報WAh(1)が保持される。
【0031】
加算器24は、第2のアドレス発生器22及びラッチ23に接続され、第2のアドレス発生器22から出力される巡回アドレス信号CAに、先頭アドレス情報WAhを加算することにより、RAMに対する実際の読み出しアドレス信号RAを生成する。即ち、巡回アドレス信号CAについては、先頭のアドレスが0番地であり、RAMの記憶領域を1ブロックに対応する範囲で指定するため、加算器24において、巡回アドレス信号CAに先頭アドレス情報WAhを加算することで、RAMの記憶領域全体のアクセスを可能にしている。例えば、図5に示すように、ブロックnのCD−ROMデータが記憶された内部メモリ17の先頭アドレス情報WAh(0)を巡回アドレス信号CAに加算することにより、ブロックnのCD−ROMデータが記憶された領域を指定する読み出しアドレス信号RA(0)が生成される。これにより、訂正処理あるいは検出処理のため、内部メモリ17から誤り訂正回路12あるいは誤り検出回路13へ1ブロック分のCD−ROMデータが読み出される。また、外部メモリ20についても、図6に示すように、ブロックnのCD−ROMデータが記憶された外部メモリ20の先頭アドレス情報WAh(0)を巡回アドレス信号CAに加算することにより、ブロックnのCD−ROMデータが記憶された領域を指定する読み出しアドレス信号RA(0)が生成される。これにより、ホストコンピュータ側へ転送するため、外部メモリ20から出力インタフェース14へ訂正処理が完了した1ブロック分のCD−ROMデータが読み出される。
【0032】
以上のようにして生成される書き込みアドレス信号WA及び読み出しアドレス信号RAについては、何れか一方が選択されて内部メモリ17及び外部メモリ20に供給される。通常、入力インタフェース11、誤り訂正回路12及び誤り検出回路13は、それぞれ並列に動作しており、各部から内部メモリ17あるいは外部メモリ20へのアクセスは、それぞれ1ワード単位の時分割で割り当てられる。このとき、外部メモリ制御回路16の動作タイミングは、入力インタフェース11及び誤り訂正回路12の動作タイミングに直接関係していないため、外部メモリ20に対してCD−ROMデータを自由なタイミングで入出力することができる。従って、入力インタフェース11や誤り訂正回路12の動作の間隙を待つことなく、ホストコンピュータ側へCD−ROMデータを転送することができる。
【0033】
ところで、誤り検出回路13においては、ECCを必要としないため、1ブロックのCD−ROMデータの内、ECCを除いた分を内部メモリ17から読み出すようにすればよい。通常、ECCは、ホストコンピュータ側でも必要ないため、ECCを除いたCD−ROMデータを内部メモリ17から読み出して外部メモリ20に書き込むようにしても差し支えはない。CD−ROMデータのECCを除いて外部メモリ20に書き込むようにする場合、ECCの分だけデータ量が少なくなるため、外部メモリ20を節約することができる。
【0034】
以上の実施の形態においては、記録媒体としてCDを用いるCD−ROMシステムを例示したが、記録媒体としては、DVD等のその他の媒体を用いるシステムにも採用することができる。
【0035】
【発明の効果】
本発明によれば、CD−ROMデコーダに内蔵した内部メモリに誤り訂正処理のためにCD−ROMデータを一時的に記憶するようにしたことで、外部メモリとCD−ROMデコーダとの間のCD−ROMデータの入出力の頻度を少なくすることができる。このため、ホストコンピュータ側へCD−ROMデータを転送する際、外部メモリからの読み出しタイミングの自由度が拡大され、結果的にCD−ROMデータの転送速度を高速化することができる。また、内部メモリが誤り訂正回路と同一の基板上に集積化されるため、内部メモリと誤り訂正回路との間のCD−ROMデータの入出力の速度を高速化できる。
【図面の簡単な説明】
【図1】本発明の符号誤り訂正検出装置の構成を示すブロック図である。
【図2】CD−ROMデータの流れを説明するタイミング図である。
【図3】誤り訂正処理でのCD−ROMデータのアクセス順序を説明する図である。
【図4】アドレス発生回路の構成例を示すブロック図である。
【図5】内部メモリのアクセスの状態の一例を説明する模式図である。
【図6】外部メモリのアクセスの状態の一例を説明する模式図である。
【図7】CD−ROMシステムの構成を示すブロック図である。
【図8】ディスクから読み出されるデータのフォーマット図である。
【図9】CD−ROMデータのフォーマット図である。
【符号の説明】
1 ピックアップ部
2 ディスク
3 ピックアップ制御部
4 アナログ信号処理部
5 デジタル信号処理部
6 CD−ROMデコーダ
7 バッファRAM
8 制御マイコン
10 CD−ROMデコーダ
11 入力インタフェース
12 誤り訂正回路
13 誤り検出回路
14 出力インタフェース
15 内部メモリ制御回路
16 外部メモリ制御回路
17 内部メモリ
20 外部メモリ
Claims (3)
- 記録媒体から読み出される誤り訂正符号及び誤り検出符号を含むデジタルデータに対して、誤り訂正符号及び誤り検出符号に基づく処理を施し、処理済みのデジタルデータをコンピュータ機器側へ転送する符号誤り訂正検出装置において、コンピュータ機器からの指示に応答して各部の動作を制御する制御マイコンと、所定のバイト数で構成されるブロック単位で記録媒体から読み出されたデジタルデータを取り込む入力インタフェースと、上記制御マイコンによって制御され上記入力インタフェース回路に取り込まれる上記デジタルデータをブロック単位で記憶する内部メモリと、上記内部メモリに記憶された上記デジタルデータを取り込み、1ブロック毎に上記誤り訂正符号に基づく訂正処理を施した後、上記内部メモリに記憶された上記デジタルデータの誤り箇所を書き換える訂正回路と、上記訂正回路で誤り箇所が書き換えられて上記内部メモリに記憶された上記デジタルデータを取り込み、1ブロック毎に上記誤り検出符号に基づく検出処理を施した後、検出結果に応じてエラーフラグを設定する検出回路と、上記制御マイコンによって制御され上記内部メモリから上記検出回路に取り込まれる上記デジタルデータをブロック単位で外部メモリへ書き込む外部メモリ制御回路と、上記外部メモリに記憶された上記デジタルデータを外部コンピュータ機器へ出力する出力インタフェースと、を備えたことを特徴とする符号誤り訂正検出装置。
- 上記内部メモリに接続され、上記入力インタフェースあるいは上記訂正回路から上記内部メモリへの上記デジタルデータの書き込み及び上記内部メモリから上記訂正回路あるいは上記検出回路への上記デジタルデータの読み出しを制御する内部メモリ制御回路と、上記外部メモリに接続され、上記内部メモリ制御回路から上記外部メモリへの上記デジタルデータの書き込み及び上記外部メモリから上記出力インタフェースへの上記デジタルデータの読み出しを制御する外部メモリ制御回路と、をさらに備えたことを特徴とする請求項1に記載の符号誤り訂正検出装置。
- 上記内部メモリは、上記デジタルデータを少なくとも2ブロック分記憶可能な容量を有することを特徴する請求項2に記載の符号誤り訂正検出装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16279397A JP4004102B2 (ja) | 1997-06-19 | 1997-06-19 | 符号誤り訂正検出装置 |
US09/098,095 US6243845B1 (en) | 1997-06-19 | 1998-06-16 | Code error correcting and detecting apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16279397A JP4004102B2 (ja) | 1997-06-19 | 1997-06-19 | 符号誤り訂正検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH117735A JPH117735A (ja) | 1999-01-12 |
JP4004102B2 true JP4004102B2 (ja) | 2007-11-07 |
Family
ID=15761323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16279397A Expired - Lifetime JP4004102B2 (ja) | 1997-06-19 | 1997-06-19 | 符号誤り訂正検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4004102B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007257672A (ja) * | 2002-04-25 | 2007-10-04 | Sanyo Electric Co Ltd | データ処理装置及びデータ処理システム |
-
1997
- 1997-06-19 JP JP16279397A patent/JP4004102B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH117735A (ja) | 1999-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5818801A (en) | Shockproof optical reproduction device | |
US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
US6061760A (en) | Controller circuit apparatus for CD-ROM drives | |
US6243845B1 (en) | Code error correcting and detecting apparatus | |
KR100373467B1 (ko) | 어드레스 발생 회로 | |
JP3530388B2 (ja) | 符号誤り訂正装置 | |
US7127657B2 (en) | System and method for processing digital data while buffering digital data in a buffer memory | |
JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
JPH1116298A (ja) | 符号誤り訂正検出装置 | |
JP2001291326A (ja) | 光ディスク再生装置及びそれに用いる半導体集積回路 | |
KR100398719B1 (ko) | 디스크 재생 장치 | |
JP2854208B2 (ja) | Cd−romデコーダ | |
JP3670758B2 (ja) | Cd−romデコーダ | |
JP3759992B2 (ja) | 記録情報再生装置 | |
JP3302896B2 (ja) | 誤り訂正回路及びこれを用いたディスク再生装置及びcd−romドライブ | |
JPH1186465A (ja) | 信号処理装置 | |
JP3454669B2 (ja) | Cd−romデコーダ | |
TW425545B (en) | Coding error correction detection device | |
JP3651167B2 (ja) | ディスク再生装置及びその再生方法 | |
JP3676189B2 (ja) | ショックプルーフ制御装置 | |
JP3152525B2 (ja) | Cd−romデコーダ | |
JPH10154941A (ja) | 誤り訂正回路 | |
JPS62219022A (ja) | デ−タデコ−ダシステム | |
JP2001307434A (ja) | ディジタル信号再生方法と装置及びそれに用いる半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050830 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070821 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |