JPH1186465A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH1186465A JPH1186465A JP9251333A JP25133397A JPH1186465A JP H1186465 A JPH1186465 A JP H1186465A JP 9251333 A JP9251333 A JP 9251333A JP 25133397 A JP25133397 A JP 25133397A JP H1186465 A JPH1186465 A JP H1186465A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- address
- redundant
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 メモリ内の冗長データの割合を減少して耐振
動性、耐衝撃性を向上させる。 【解決手段】 制御部２０及びアドレス生成部２２はＤ
ＲＡＭ１６の領域をエラー訂正ブロック上のメインデー
タを少なくとも書き込む第１の領域と、冗長データの全
て又はその一部を書き込む第２の領域に分割して、ディ
スク１１から再生されたメインデータと冗データ長をそ
れぞれ第１、第２の領域に書き込む。ＥＣＣ部２３はメ
インデータのエラーを冗長データに基づいて訂正する。
制御部２０及びアドレス生成部２２はまた、エラー訂正
ブロックの訂正が終了する毎に第２の領域に次のエラー
訂正ブロックの冗長データを上書きする。
動性、耐衝撃性を向上させる。 【解決手段】 制御部２０及びアドレス生成部２２はＤ
ＲＡＭ１６の領域をエラー訂正ブロック上のメインデー
タを少なくとも書き込む第１の領域と、冗長データの全
て又はその一部を書き込む第２の領域に分割して、ディ
スク１１から再生されたメインデータと冗データ長をそ
れぞれ第１、第２の領域に書き込む。ＥＣＣ部２３はメ
インデータのエラーを冗長データに基づいて訂正する。
制御部２０及びアドレス生成部２２はまた、エラー訂正
ブロックの訂正が終了する毎に第２の領域に次のエラー
訂正ブロックの冗長データを上書きする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＶＤ（デジタル
ビデオディスク）などの媒体から再生された信号を処理
する信号処理装置に関し、特にメインデータに対してＥ
ＣＣ（エラーコレクションコード）訂正処理用の冗長デ
ータ（パリティ）が付加されたデータを処理する信号処
理装置に関する。
ビデオディスク）などの媒体から再生された信号を処理
する信号処理装置に関し、特にメインデータに対してＥ
ＣＣ（エラーコレクションコード）訂正処理用の冗長デ
ータ（パリティ）が付加されたデータを処理する信号処
理装置に関する。
【０００２】
【従来の技術】一般に、ＤＶＤディスクでは、複雑で動
きの早い画像には転送レートを高く（単位時間当たりの
データ量を多く）、他方、簡単で動きの少ない画像には
転送レートを低く（単位時間当たりのデータ量を少な
く）した可変転送レートを採用している。そのため、通
常のＤＶＤドライブ装置では、ＥＣＣ処理用のワークＲ
ＡＭと上記の可変転送レート用のバッファＲＡＭの２つ
のＲＡＭが用いられるが、コストを低下させるために１
つのバッファで共有することも行われる。一般にバッフ
ァＲＡＭは容量が大きい（４Ｍビット）ものを必要とす
るのでＤＲＡＭが用いられる。
きの早い画像には転送レートを高く（単位時間当たりの
データ量を多く）、他方、簡単で動きの少ない画像には
転送レートを低く（単位時間当たりのデータ量を少な
く）した可変転送レートを採用している。そのため、通
常のＤＶＤドライブ装置では、ＥＣＣ処理用のワークＲ
ＡＭと上記の可変転送レート用のバッファＲＡＭの２つ
のＲＡＭが用いられるが、コストを低下させるために１
つのバッファで共有することも行われる。一般にバッフ
ァＲＡＭは容量が大きい（４Ｍビット）ものを必要とす
るのでＤＲＡＭが用いられる。
【０００３】ＥＣＣブロックは複数のセクタに対してＰ
ＩパリティとＰＯパリティが付加されてインターリーブ
され、これをバッファＲＡＭに書き込む場合には次の２
通りがある。第１はインターリーブを解いた後（デ・イ
ンターリーブした後）書き込む方法であり、第２はイン
ターリーブを解かずに書き込み、ＥＣＣ処理などのため
の読み出しの際にインターリーブを解く方法である。い
ずれも、ＥＣＣブロック内のメインデータとパリティデ
ータをフォーマット上の比率そのままでメモリに書き込
み、ＥＣＣ訂正が終了した後に画像・音声デコーダに転
送する際にパリティを飛ばしながらメインデータをメモ
リから読み出す。
ＩパリティとＰＯパリティが付加されてインターリーブ
され、これをバッファＲＡＭに書き込む場合には次の２
通りがある。第１はインターリーブを解いた後（デ・イ
ンターリーブした後）書き込む方法であり、第２はイン
ターリーブを解かずに書き込み、ＥＣＣ処理などのため
の読み出しの際にインターリーブを解く方法である。い
ずれも、ＥＣＣブロック内のメインデータとパリティデ
ータをフォーマット上の比率そのままでメモリに書き込
み、ＥＣＣ訂正が終了した後に画像・音声デコーダに転
送する際にパリティを飛ばしながらメインデータをメモ
リから読み出す。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、ＥＣＣブロック内のメインデータとパリ
ティデータをフォーマット上の比率そのままでメモリに
書き込むので、例えばＤＶＤの場合にはメモリ中にパリ
ティが占める割合が約１３％もあり、したがって、メモ
リを有効に使用することができないという問題点があ
る。
来の方法では、ＥＣＣブロック内のメインデータとパリ
ティデータをフォーマット上の比率そのままでメモリに
書き込むので、例えばＤＶＤの場合にはメモリ中にパリ
ティが占める割合が約１３％もあり、したがって、メモ
リを有効に使用することができないという問題点があ
る。
【０００５】ここで、ドライブ装置に対してシーク中に
振動、衝撃などが加わった場合には、媒体からの再生デ
ータをメモリに書き込む処理は停止されるが、画像・音
声デコーダへの出力（メモリからの読み出し）は停止さ
れないので、メモリ内には有効なデータを多く蓄積して
いた方がよい。また、シーク距離が長くシーク時間が長
いときや大きな振動、衝撃などが加わったときには、メ
モリ内が空になり、画像・音声の再生が途切れることも
あり、特に携帯用の再生装置では、振動などが加わり易
い。なお、メモリが４Ｍバイト、平均転送レートが４Ｍ
ｂｐｓの場合、８秒分のデータの内、１．０４秒分が冗
長領域であるので、実質的な再生は約７秒分となり、約
１秒分が無駄になる。
振動、衝撃などが加わった場合には、媒体からの再生デ
ータをメモリに書き込む処理は停止されるが、画像・音
声デコーダへの出力（メモリからの読み出し）は停止さ
れないので、メモリ内には有効なデータを多く蓄積して
いた方がよい。また、シーク距離が長くシーク時間が長
いときや大きな振動、衝撃などが加わったときには、メ
モリ内が空になり、画像・音声の再生が途切れることも
あり、特に携帯用の再生装置では、振動などが加わり易
い。なお、メモリが４Ｍバイト、平均転送レートが４Ｍ
ｂｐｓの場合、８秒分のデータの内、１．０４秒分が冗
長領域であるので、実質的な再生は約７秒分となり、約
１秒分が無駄になる。
【０００６】本発明は上記従来の問題点に鑑み、メモリ
内の冗長データの割合を減少して耐振動性、耐衝撃性に
優れた信号処理装置を提供することを目的とする。
内の冗長データの割合を減少して耐振動性、耐衝撃性に
優れた信号処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、メモリの領域を、エラー訂正ブロック上の
メインデータを少なくとも書き込む（メインデータの
み、あるいはメインデータ＋ＰＩデータを書き込む）第
１の領域と、冗長データの全て又はその一部を書き込む
（ＰＩ，ＰＯデータあるいはＰＯデータのみを書き込
む）第２の領域に分割してメインデータと冗長データを
それぞれ第１、第２の領域に書き込むようにしたもので
ある。すなわち本発明によれば、メインデータとエラー
訂正用の冗長データが所定の比率で構成されたエラー訂
正ブロックが記録された媒体から再生された信号を処理
する信号処理装置において、前記媒体から再生されたデ
ータを一時記憶するメモリと、前記メモリの領域を、エ
ラー訂正ブロック上のメインデータを少なくとも第１の
領域と、冗長データの全て又はその一部を書き込む第２
の領域に分割して、前記媒体から再生されたメインデー
タと冗長データをそれぞれ前記第１、第２の領域に書き
込むメモリ制御手段と、前記メモリの第２の領域に記憶
された冗長データに基づいて、第１の領域に記憶された
そのエラー訂正ブロック内のメインデータのエラーを訂
正するエラー訂正手段とを、有することを特徴とする信
号処理装置が提供される。
するために、メモリの領域を、エラー訂正ブロック上の
メインデータを少なくとも書き込む（メインデータの
み、あるいはメインデータ＋ＰＩデータを書き込む）第
１の領域と、冗長データの全て又はその一部を書き込む
（ＰＩ，ＰＯデータあるいはＰＯデータのみを書き込
む）第２の領域に分割してメインデータと冗長データを
それぞれ第１、第２の領域に書き込むようにしたもので
ある。すなわち本発明によれば、メインデータとエラー
訂正用の冗長データが所定の比率で構成されたエラー訂
正ブロックが記録された媒体から再生された信号を処理
する信号処理装置において、前記媒体から再生されたデ
ータを一時記憶するメモリと、前記メモリの領域を、エ
ラー訂正ブロック上のメインデータを少なくとも第１の
領域と、冗長データの全て又はその一部を書き込む第２
の領域に分割して、前記媒体から再生されたメインデー
タと冗長データをそれぞれ前記第１、第２の領域に書き
込むメモリ制御手段と、前記メモリの第２の領域に記憶
された冗長データに基づいて、第１の領域に記憶された
そのエラー訂正ブロック内のメインデータのエラーを訂
正するエラー訂正手段とを、有することを特徴とする信
号処理装置が提供される。
【０００８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は本発明に係る信号処理装置
の一実施形態を示すブロック図、図２は図１のＤＶＤの
ＥＣＣブロックとインターリーブを示す説明図、図３は
図１のＤＶＤの物理セクタを示す説明図、図４は図１の
ＤＲＡＭの領域と書き込み及びＥＣＣ訂正処理を示す説
明図である。
施の形態を説明する。図１は本発明に係る信号処理装置
の一実施形態を示すブロック図、図２は図１のＤＶＤの
ＥＣＣブロックとインターリーブを示す説明図、図３は
図１のＤＶＤの物理セクタを示す説明図、図４は図１の
ＤＲＡＭの領域と書き込み及びＥＣＣ訂正処理を示す説
明図である。
【０００９】図１において、ディスク１１からピックア
ップ１２により読み取られた信号はＲＦアンプ／スライ
サ／イコライザ（ＥＱ）／ビットＰＬＬ回路１３に印加
されてビットクロックが抽出される。続くＮＲＺ変換／
シンク検出・保護回路１４では、再生データがビットク
ロックに基づいてＮＲＺ変換され、フレームシンク（同
期）信号とセクタシンク信号が検出され、また、ディフ
ェクトなどによりシンク信号が欠落している時には疑似
シンク信号が挿入などされて保護される。このデータは
８／１６復調部１５を介してデータ入出力制御部１６と
ＩＤ検出／訂正部１７に送られる。ＩＤ検出／訂正部１
７ではセクタアドレスなどを含むＩＤが検出され、続く
ＥＣＣブロックシンク生成部１８ではＥＣＣブロックの
先頭のＥＣＣブロックシンク信号が検出される。
ップ１２により読み取られた信号はＲＦアンプ／スライ
サ／イコライザ（ＥＱ）／ビットＰＬＬ回路１３に印加
されてビットクロックが抽出される。続くＮＲＺ変換／
シンク検出・保護回路１４では、再生データがビットク
ロックに基づいてＮＲＺ変換され、フレームシンク（同
期）信号とセクタシンク信号が検出され、また、ディフ
ェクトなどによりシンク信号が欠落している時には疑似
シンク信号が挿入などされて保護される。このデータは
８／１６復調部１５を介してデータ入出力制御部１６と
ＩＤ検出／訂正部１７に送られる。ＩＤ検出／訂正部１
７ではセクタアドレスなどを含むＩＤが検出され、続く
ＥＣＣブロックシンク生成部１８ではＥＣＣブロックの
先頭のＥＣＣブロックシンク信号が検出される。
【００１０】ここで、ＤＶＤでは図２及び図３に示すよ
うに、１セクタが１３行で構成され、第１〜第１２行の
各々は１７２（９１＋８１）バイトのメインデータに対
してフレームシンク信号（フレームＳｙｎｃ）及びセク
タシンク信号（セクタＳｙｎｃ）と１０バイトのＰＩパ
リティが付加（インターリーブ）されて構成され、第１
３行はフレームシンク信号及びセクタシンク信号と１７
２バイトのＰＯパリティと１０バイトのＰＩパリティに
より構成されている。そして、この１６セクタは１ＥＣ
Ｃブロックを構成され、このＥＣＣブロック単位でＥＣ
Ｃ訂正処理が行われる。メインデータとはＤＶＤのフォ
ーマットでは２０４８バイトを言うが、本明細書ではデ
ータセクタのＩＤ、ＩＥＣ、ＲＳＶ、ＥＤＣを含むデー
タ、すなわちＰＩ、ＰＯパリティを除くデータを言う。
そして、このフォーマット上のＰＩ、ＰＯパリティの割
合（シンク信号を除く）は、（１８２＋１０×１２）／
（１８２×１３）≒１２．８％となる。
うに、１セクタが１３行で構成され、第１〜第１２行の
各々は１７２（９１＋８１）バイトのメインデータに対
してフレームシンク信号（フレームＳｙｎｃ）及びセク
タシンク信号（セクタＳｙｎｃ）と１０バイトのＰＩパ
リティが付加（インターリーブ）されて構成され、第１
３行はフレームシンク信号及びセクタシンク信号と１７
２バイトのＰＯパリティと１０バイトのＰＩパリティに
より構成されている。そして、この１６セクタは１ＥＣ
Ｃブロックを構成され、このＥＣＣブロック単位でＥＣ
Ｃ訂正処理が行われる。メインデータとはＤＶＤのフォ
ーマットでは２０４８バイトを言うが、本明細書ではデ
ータセクタのＩＤ、ＩＥＣ、ＲＳＶ、ＥＤＣを含むデー
タ、すなわちＰＩ、ＰＯパリティを除くデータを言う。
そして、このフォーマット上のＰＩ、ＰＯパリティの割
合（シンク信号を除く）は、（１８２＋１０×１２）／
（１８２×１３）≒１２．８％となる。
【００１１】そこで、制御部２０は図４に示すように、
ＤＲＡＭ２１上に２ＥＣＣブロックのＰＯパリティのデ
ータ量分（１６セクタの各第１３行×２ＥＣＣブロック
分で１８２×１６×２バイト）を冗長データ領域として
確保し、この１６セクタの各第１３行分の領域をＥＣＣ
ブロック毎にトグルして１６セクタの各第１３行のＰＯ
パリティ（及びＰＩパリティ）を上書きして書き込む。
また、他の領域を第１〜第１２行のセクタ内のメインデ
ータとＰＩパリティデータ用として確保する。また、第
１〜第１２行のＰＩパリティも同様に冗長データ領域に
書き込めばパリティの割合が少なくなるが、第１３行の
ＰＯパリティデータ（及びＰＩパリティデータ）のみの
方がアドレス管理が簡単になる。
ＤＲＡＭ２１上に２ＥＣＣブロックのＰＯパリティのデ
ータ量分（１６セクタの各第１３行×２ＥＣＣブロック
分で１８２×１６×２バイト）を冗長データ領域として
確保し、この１６セクタの各第１３行分の領域をＥＣＣ
ブロック毎にトグルして１６セクタの各第１３行のＰＯ
パリティ（及びＰＩパリティ）を上書きして書き込む。
また、他の領域を第１〜第１２行のセクタ内のメインデ
ータとＰＩパリティデータ用として確保する。また、第
１〜第１２行のＰＩパリティも同様に冗長データ領域に
書き込めばパリティの割合が少なくなるが、第１３行の
ＰＯパリティデータ（及びＰＩパリティデータ）のみの
方がアドレス管理が簡単になる。
【００１２】ＮＲＺ変換／シンク検出・保護回路１４に
より検出されたフレームシンク信号及びセクタシンク信
号と、８／１６復調部１５からの書き込みリクエスト信
号と、ＥＣＣブロックシンク生成部１８により検出され
たＥＣＣブロックシンク信号が制御部２０に送られる。
制御部２０はこれらの信号に基づいて、図３に示すＥＣ
Ｃブロックの先頭から２４フレームシンク信号分のデー
タ、すなわち第１行〜第１２行分のメインデータ、ＰＩ
パリティデータをＤＲＡＭ（以下、メモリ）２１のメイ
ンデータ、ＰＩパリティデータ領域に書き込み、残りの
２フレームシンク信号分、すなわち第１３行のＰＯデー
タをメモリ２１の冗長データ領域に書き込むようにデー
タ入出力制御部１６、アドレス生成部２２などを制御す
る。また、制御部２０は各ブロックからのリクエスト信
号に基づいてメモリ２１へのデータアクセスが重ならな
いようにアドレスを監視し、例えばＥＣＣ部２３による
読み出しが媒体からの書き込みより先行しないように制
御する。
より検出されたフレームシンク信号及びセクタシンク信
号と、８／１６復調部１５からの書き込みリクエスト信
号と、ＥＣＣブロックシンク生成部１８により検出され
たＥＣＣブロックシンク信号が制御部２０に送られる。
制御部２０はこれらの信号に基づいて、図３に示すＥＣ
Ｃブロックの先頭から２４フレームシンク信号分のデー
タ、すなわち第１行〜第１２行分のメインデータ、ＰＩ
パリティデータをＤＲＡＭ（以下、メモリ）２１のメイ
ンデータ、ＰＩパリティデータ領域に書き込み、残りの
２フレームシンク信号分、すなわち第１３行のＰＯデー
タをメモリ２１の冗長データ領域に書き込むようにデー
タ入出力制御部１６、アドレス生成部２２などを制御す
る。また、制御部２０は各ブロックからのリクエスト信
号に基づいてメモリ２１へのデータアクセスが重ならな
いようにアドレスを監視し、例えばＥＣＣ部２３による
読み出しが媒体からの書き込みより先行しないように制
御する。
【００１３】図４を参照してＤＲＡＭ２１に対する再生
データの書き込みとＥＣＣ部２３によるアクセスを説明
する。まず、ディスク１１からの最初のＥＣＣブロック
のメインデータ、ＰＩパリティデータとＰＯパリティデ
ータをＤＲＡＭ２１に書き込み、次いで次のＥＣＣブロ
ックのメインデータ、ＰＩパリティデータ及びＰＯパリ
ティデータをＤＲＡＭ２１に書き込むと共にＥＣＣ部２
３が最初のＥＣＣブロックのデータをＤＲＡＭ２１から
読み出してエラーを検出し、訂正（ＥＣＣ訂正処理）を
行う。次いで３番目のＥＣＣブロックのメインデータ、
ＰＩパリティデータ及びＰＯパリティデータをＤＲＡＭ
２１に書き込むが、このときＰＯパリティは最初のＥＣ
ＣブロックのＰＯパリティが記憶されている１６セクタ
の第１３行分の領域に上書きし、また、この時に２番目
のＥＣＣブロックのＥＣＣ訂正処理を行う。
データの書き込みとＥＣＣ部２３によるアクセスを説明
する。まず、ディスク１１からの最初のＥＣＣブロック
のメインデータ、ＰＩパリティデータとＰＯパリティデ
ータをＤＲＡＭ２１に書き込み、次いで次のＥＣＣブロ
ックのメインデータ、ＰＩパリティデータ及びＰＯパリ
ティデータをＤＲＡＭ２１に書き込むと共にＥＣＣ部２
３が最初のＥＣＣブロックのデータをＤＲＡＭ２１から
読み出してエラーを検出し、訂正（ＥＣＣ訂正処理）を
行う。次いで３番目のＥＣＣブロックのメインデータ、
ＰＩパリティデータ及びＰＯパリティデータをＤＲＡＭ
２１に書き込むが、このときＰＯパリティは最初のＥＣ
ＣブロックのＰＯパリティが記憶されている１６セクタ
の第１３行分の領域に上書きし、また、この時に２番目
のＥＣＣブロックのＥＣＣ訂正処理を行う。
【００１４】同様に、４番目のＥＣＣブロックのＰＯパ
リティを２番目のＥＣＣブロックのＰＯパリティが記憶
されている領域に上書きし、同時に３番目のＥＣＣブロ
ックのＥＣＣ訂正処理を行う。すなわち、ＥＣＣ訂正処
理を行った後にはそのＥＣＣブロックのＰＯパリティは
不要であるので、ｋ番目のＥＣＣブロックのＰＯパリテ
ィをｋ−２番目のＥＣＣブロックのＰＯパリティが記憶
されている領域に上書きし、同時にｋ−１番目のＥＣＣ
ブロックのＥＣＣ訂正処理を行う。
リティを２番目のＥＣＣブロックのＰＯパリティが記憶
されている領域に上書きし、同時に３番目のＥＣＣブロ
ックのＥＣＣ訂正処理を行う。すなわち、ＥＣＣ訂正処
理を行った後にはそのＥＣＣブロックのＰＯパリティは
不要であるので、ｋ番目のＥＣＣブロックのＰＯパリテ
ィをｋ−２番目のＥＣＣブロックのＰＯパリティが記憶
されている領域に上書きし、同時にｋ−１番目のＥＣＣ
ブロックのＥＣＣ訂正処理を行う。
【００１５】次に、具体的な動作について説明する。ま
ず、制御部２０が８／１６復調部１５からの書き込みリ
クエスト信号を受けると、アドレス生成部２２に対し
て、データ領域書き込みアドレスＩＮＣ．要求信号と冗
長領域書き込みアドレスＩＮＣ．要求信号を順次それぞ
れディスクデータ書き込みアドレス生成部１０６内のデ
ータ領域書き込みアドレスカウンタ１０６ａと冗長領域
書き込みアドレスカウンタ１０６ｂに送り、これにより
カウンタ１０６ａ、１０６ｂがイネーブル状態になって
それぞれデータ書き込み領域アドレス、冗長領域書き込
みアドレスをカウントする。
ず、制御部２０が８／１６復調部１５からの書き込みリ
クエスト信号を受けると、アドレス生成部２２に対し
て、データ領域書き込みアドレスＩＮＣ．要求信号と冗
長領域書き込みアドレスＩＮＣ．要求信号を順次それぞ
れディスクデータ書き込みアドレス生成部１０６内のデ
ータ領域書き込みアドレスカウンタ１０６ａと冗長領域
書き込みアドレスカウンタ１０６ｂに送り、これにより
カウンタ１０６ａ、１０６ｂがイネーブル状態になって
それぞれデータ書き込み領域アドレス、冗長領域書き込
みアドレスをカウントする。
【００１６】同時に、制御部２０がマルチプレクサ（Ｍ
ＰＸ）１０８に対して、カウンタ１０６ａ、１０６ｂを
選択するアドレス選択信号を送ることにより、カウンタ
１０６ａ、１０６ｂのデータ書き込み領域アドレス、冗
長領域書き込みアドレスがマルチプレクサ１０８により
選択されてＤＲＡＭ２１に送られる。
ＰＸ）１０８に対して、カウンタ１０６ａ、１０６ｂを
選択するアドレス選択信号を送ることにより、カウンタ
１０６ａ、１０６ｂのデータ書き込み領域アドレス、冗
長領域書き込みアドレスがマルチプレクサ１０８により
選択されてＤＲＡＭ２１に送られる。
【００１７】また、制御部２０がデータ入出力制御部１
６に対してデータ選択信号を送ることにより、８／１６
復調部１５の出力データがデータ入出力制御部１６を介
してＤＲＡＭ２１に送られる。更に制御部２０からＤＲ
ＡＭ２１に対して書き込みイネーブル信号ＷＥとストロ
ーブ信号が送られ、これにより８／１６復調部１５の出
力データがＤＲＡＭ２１内のメインデータ、ＰＩデータ
領域と冗長データ領域に書き込まれる。なお、図示され
ていないが、ＤＲＡＭ２１では通常、ストローブ信号は
ＲＡＳ（row address strobe）信号とＣＡＳ（column a
ddress strobe）信号より成り、上位アドレスをＲＡＳ
信号でストローブし、下位アドレスをＣＡＳ信号でスト
ローブするので、アドレス生成部２２内の各カウンタは
上位アドレスと下位アドレスに分けて出力する。
６に対してデータ選択信号を送ることにより、８／１６
復調部１５の出力データがデータ入出力制御部１６を介
してＤＲＡＭ２１に送られる。更に制御部２０からＤＲ
ＡＭ２１に対して書き込みイネーブル信号ＷＥとストロ
ーブ信号が送られ、これにより８／１６復調部１５の出
力データがＤＲＡＭ２１内のメインデータ、ＰＩデータ
領域と冗長データ領域に書き込まれる。なお、図示され
ていないが、ＤＲＡＭ２１では通常、ストローブ信号は
ＲＡＳ（row address strobe）信号とＣＡＳ（column a
ddress strobe）信号より成り、上位アドレスをＲＡＳ
信号でストローブし、下位アドレスをＣＡＳ信号でスト
ローブするので、アドレス生成部２２内の各カウンタは
上位アドレスと下位アドレスに分けて出力する。
【００１８】次に、ＥＣＣ部２３がＤＲＡＭ２１から第
１〜第１３行×１６セクタ分のデータを読み出し、メイ
ンデータをＰＩパリティデータとＰＯパリティデータに
基づいてエラー訂正処理を行う。この場合、制御部２０
はＥＣＣ部２３からＥＣＣ読み出しリクエストを受けた
後、１ＥＣＣブロック分のデータがＤＲＡＭ２１に書き
込まれていれば、ＰＩコードワードのアドレスを生成す
るＰＩ読み出しアドレスカウンタ１０１と、ＰＯコード
ワードのアドレスを生成するＰＯ読み出しアドレスカウ
ンタ１０２に対してＥＣＣ読み出しアドレスＩＮＣ．要
求信号と、ＰＩ訂正かＰＯ訂正かを示すＰＩ／ＰＯ信号
を送出し、カウンタ１０１、１０２がイネーブル状態に
なってＥＣＣ読み出しアドレスを発生する。このとき同
様に、制御部２０がアドレス選択信号をマルチプレクサ
１０８に送ることによりＥＣＣ読み出しアドレスがマル
チプレクサ１０８により選択されてＤＲＡＭ２１に送ら
れる。
１〜第１３行×１６セクタ分のデータを読み出し、メイ
ンデータをＰＩパリティデータとＰＯパリティデータに
基づいてエラー訂正処理を行う。この場合、制御部２０
はＥＣＣ部２３からＥＣＣ読み出しリクエストを受けた
後、１ＥＣＣブロック分のデータがＤＲＡＭ２１に書き
込まれていれば、ＰＩコードワードのアドレスを生成す
るＰＩ読み出しアドレスカウンタ１０１と、ＰＯコード
ワードのアドレスを生成するＰＯ読み出しアドレスカウ
ンタ１０２に対してＥＣＣ読み出しアドレスＩＮＣ．要
求信号と、ＰＩ訂正かＰＯ訂正かを示すＰＩ／ＰＯ信号
を送出し、カウンタ１０１、１０２がイネーブル状態に
なってＥＣＣ読み出しアドレスを発生する。このとき同
様に、制御部２０がアドレス選択信号をマルチプレクサ
１０８に送ることによりＥＣＣ読み出しアドレスがマル
チプレクサ１０８により選択されてＤＲＡＭ２１に送ら
れる。
【００１９】同時に、制御部２０はＥＣＣ部２３に対し
て、ＰＩ訂正、ＰＯ訂正のどれを行うかを指示するため
にＰＩ／ＰＯ信号を送る。また、制御部２０はＤＲＡＭ
２１に対して読み出しイネーブル信号ＯＥを送る。更
に、制御部２０はデータ入出力制御部１６に対してデー
タ選択信号を送ることにより、ＤＲＡＭ２１から読み出
されたデータがデータ入出力制御部１６を介してＥＣＣ
部２３に送られる。
て、ＰＩ訂正、ＰＯ訂正のどれを行うかを指示するため
にＰＩ／ＰＯ信号を送る。また、制御部２０はＤＲＡＭ
２１に対して読み出しイネーブル信号ＯＥを送る。更
に、制御部２０はデータ入出力制御部１６に対してデー
タ選択信号を送ることにより、ＤＲＡＭ２１から読み出
されたデータがデータ入出力制御部１６を介してＥＣＣ
部２３に送られる。
【００２０】ただし、図示されていないが、ＰＯコード
ワード読み出しの場合には、セクタの第１〜第１２行の
データが記録されているメインデータ、ＰＩデータ領域
のデータを列方向に１６セクタ分読み出した後に、セク
タの第１３行目のデータが記録されている冗長データ領
域のＰＯデータを列方向に１６セクタ分読み出すよう
に、データ領域読み出しカウンタがメインデータ、ＰＩ
データの読み出しアドレスをカウントし、また、冗長領
域読み出しカウンタがＰＯデータの読み出しアドレスを
カウントする。
ワード読み出しの場合には、セクタの第１〜第１２行の
データが記録されているメインデータ、ＰＩデータ領域
のデータを列方向に１６セクタ分読み出した後に、セク
タの第１３行目のデータが記録されている冗長データ領
域のＰＯデータを列方向に１６セクタ分読み出すよう
に、データ領域読み出しカウンタがメインデータ、ＰＩ
データの読み出しアドレスをカウントし、また、冗長領
域読み出しカウンタがＰＯデータの読み出しアドレスを
カウントする。
【００２１】また、ＤＲＡＭ１に対してデータ入力順
（ＰＩ方向順）に書き込む場合には、データ領域読み出
しカウンタと冗長領域読み出しカウンタはＰＩワードコ
ード読み出し時には＋１ずつカウントアップし、ＰＯワ
ードコード読み出し時には＋１８２ずつカウントアップ
する。また、データ領域読み出しカウンタは冗長領域を
飛ばしてカウントアップし、冗長領域読み出しカウンタ
はデータ領域を飛ばしてカウントアップする。例えば冗
長領域読み出しカウンタは２ＥＣＣブロックの書き込み
終了後に冗長領域読み出しカウンタの出力をデコード
し、冗長領域及び初期アドレスをロードする。
（ＰＩ方向順）に書き込む場合には、データ領域読み出
しカウンタと冗長領域読み出しカウンタはＰＩワードコ
ード読み出し時には＋１ずつカウントアップし、ＰＯワ
ードコード読み出し時には＋１８２ずつカウントアップ
する。また、データ領域読み出しカウンタは冗長領域を
飛ばしてカウントアップし、冗長領域読み出しカウンタ
はデータ領域を飛ばしてカウントアップする。例えば冗
長領域読み出しカウンタは２ＥＣＣブロックの書き込み
終了後に冗長領域読み出しカウンタの出力をデコード
し、冗長領域及び初期アドレスをロードする。
【００２２】次に、ＥＣＣ部２３ではＤＲＡＭ１からの
ＥＣＣ読み出しデータに対し、制御部２０からのＰＩ／
ＰＯ信号に基づいてＰＩ訂正又はＰＯ訂正の処理を行
う。この場合、エラー検出部２３ａでは入力したデータ
系列からエラーを検出し、エラーが存在する場合に何番
目のデータにエラーが存在するかを示すエラーロケーシ
ョン（ＰＩ：０〜１８１，ＰＯ：０〜２８７）とエラー
値（正常な値と間違っている値の差分値）を計算する。
エラー訂正部２３ｂはエラーのあるデータをＤＲＡＭ１
から読み出して訂正後、訂正データをＤＲＡＭ１に書き
込むために、エラーロケーションを訂正アドレス生成部
１０３に送るとともに訂正読み出しリクエスト信号を制
御部２０に送る。
ＥＣＣ読み出しデータに対し、制御部２０からのＰＩ／
ＰＯ信号に基づいてＰＩ訂正又はＰＯ訂正の処理を行
う。この場合、エラー検出部２３ａでは入力したデータ
系列からエラーを検出し、エラーが存在する場合に何番
目のデータにエラーが存在するかを示すエラーロケーシ
ョン（ＰＩ：０〜１８１，ＰＯ：０〜２８７）とエラー
値（正常な値と間違っている値の差分値）を計算する。
エラー訂正部２３ｂはエラーのあるデータをＤＲＡＭ１
から読み出して訂正後、訂正データをＤＲＡＭ１に書き
込むために、エラーロケーションを訂正アドレス生成部
１０３に送るとともに訂正読み出しリクエスト信号を制
御部２０に送る。
【００２３】制御部２０は訂正読み出しリクエスト信号
を受けると、訂正アドレス要求信号をアドレス生成部２
２に送るとともに、訂正アドレス生成部１０３を選択す
るアドレス選択信号をマルチプレクサ１０８に送る。訂
正アドレス生成部１０３はエラーロケーションとＥＣＣ
データ読み出し時のＰＩコードワード又はＰＯコードワ
ードのスタートアドレス（ＰＩ訂正の場合には各行の先
頭アドレス、ＰＯ訂正の場合には各列の先頭アドレス）
を用いて訂正アドレスを生成し、これを出力する。
を受けると、訂正アドレス要求信号をアドレス生成部２
２に送るとともに、訂正アドレス生成部１０３を選択す
るアドレス選択信号をマルチプレクサ１０８に送る。訂
正アドレス生成部１０３はエラーロケーションとＥＣＣ
データ読み出し時のＰＩコードワード又はＰＯコードワ
ードのスタートアドレス（ＰＩ訂正の場合には各行の先
頭アドレス、ＰＯ訂正の場合には各列の先頭アドレス）
を用いて訂正アドレスを生成し、これを出力する。
【００２４】ここで、ＰＩ訂正では単純に、エラーロケ
ーションとスタートアドレスを加算すればよいが、ＰＯ
訂正ではエラーロケーションを用いて、エラーのある位
置がメインデータ、ＰＩデータ領域のデータか又は冗長
データ領域のデータを判別して訂正アドレスを生成す
る。簡単には、スタートアドレスとしてＥＣＣ読み出し
の際のデータ領域読み出しカウンタのスタートアドレス
と冗長領域のスタートアドレスを用い、エラーロケーシ
ョンＮが０〜１９１まではデータ領域読み出しカウンタ
のスタートアドレスにＮ×１８２を加算し、エラーロケ
ーションＮが１９２〜２０７のときには冗長領域読み出
しカウンタのスタートアドレスに（Ｎ−１９２）×１８
２を加算すればよい。
ーションとスタートアドレスを加算すればよいが、ＰＯ
訂正ではエラーロケーションを用いて、エラーのある位
置がメインデータ、ＰＩデータ領域のデータか又は冗長
データ領域のデータを判別して訂正アドレスを生成す
る。簡単には、スタートアドレスとしてＥＣＣ読み出し
の際のデータ領域読み出しカウンタのスタートアドレス
と冗長領域のスタートアドレスを用い、エラーロケーシ
ョンＮが０〜１９１まではデータ領域読み出しカウンタ
のスタートアドレスにＮ×１８２を加算し、エラーロケ
ーションＮが１９２〜２０７のときには冗長領域読み出
しカウンタのスタートアドレスに（Ｎ−１９２）×１８
２を加算すればよい。
【００２５】制御部２０はデータ入出力制御部１６に対
し、ＤＲＡＭ１から読み出されたエラーのあるデータ
（訂正前データ）をエラー訂正部２３ｂに送るためのデ
ータ選択信号を送出し、また、読み出しイネーブル信号
ＯＥとストローブ信号をＤＲＡＭ１に送出する。エラー
訂正部２３ｂは入力データにエラー値を加算して正常な
データを計算した後、訂正書き込みリクエスト信号を制
御部２０に送る。制御部２０はこれを受けて、訂正アド
レス生成部１０３を選択するアドレス選択信号をマルチ
プレクサ１０８に送り、また、書き込みイネーブル信号
ＷＥとストローブ信号をＤＲＡＭ１に送出する。このと
き、訂正アドレス生成部１０３により生成される書き込
みアドレスは読み出し時と同一であり、したがって、エ
ラー訂正部２３ｂが訂正データをＤＲＡＭ１に書き込む
ことができる。
し、ＤＲＡＭ１から読み出されたエラーのあるデータ
（訂正前データ）をエラー訂正部２３ｂに送るためのデ
ータ選択信号を送出し、また、読み出しイネーブル信号
ＯＥとストローブ信号をＤＲＡＭ１に送出する。エラー
訂正部２３ｂは入力データにエラー値を加算して正常な
データを計算した後、訂正書き込みリクエスト信号を制
御部２０に送る。制御部２０はこれを受けて、訂正アド
レス生成部１０３を選択するアドレス選択信号をマルチ
プレクサ１０８に送り、また、書き込みイネーブル信号
ＷＥとストローブ信号をＤＲＡＭ１に送出する。このと
き、訂正アドレス生成部１０３により生成される書き込
みアドレスは読み出し時と同一であり、したがって、エ
ラー訂正部２３ｂが訂正データをＤＲＡＭ１に書き込む
ことができる。
【００２６】ＥＣＣ訂正処理では、１組のＰＩ訂正とＰ
Ｏ訂正で終了する場合には、ＰＩ訂正を１ＥＣＣブロッ
ク当たり２０８回（２０８行＝１３行×１６セクタ分）
行った後にＰＯ訂正処理に移行する。ＰＩパリティ（１
７３〜１８２列目）に対するＰＯ訂正は行う必要がない
ので、１ＥＣＣブロック当たり１７２回行われる。ＰＯ
訂正が終了するとデータをＤＲＡＭ１からデ・スクラン
ブルしながら（図示２４）ＥＤＣ（エラーディテクショ
ンコード）部２５に読み出し、ＥＣＣ訂正によるデータ
の誤訂正を判別する。ここで、制御部２０はＥＤＣ読み
出しアドレスＩＮＣ．要求信号をＥＤＣアドレスカウン
タ１０４に出力し、また、そのアドレス選択信号をマル
チプレクサ１０８に送り、また、読み出しイネーブル信
号ＯＥとストローブ信号をＤＲＡＭ１に送出する。ま
た、詳述しないが、ＥＤＣはＩＤやパリティを除くメイ
ンデータのみに対して行われる。
Ｏ訂正で終了する場合には、ＰＩ訂正を１ＥＣＣブロッ
ク当たり２０８回（２０８行＝１３行×１６セクタ分）
行った後にＰＯ訂正処理に移行する。ＰＩパリティ（１
７３〜１８２列目）に対するＰＯ訂正は行う必要がない
ので、１ＥＣＣブロック当たり１７２回行われる。ＰＯ
訂正が終了するとデータをＤＲＡＭ１からデ・スクラン
ブルしながら（図示２４）ＥＤＣ（エラーディテクショ
ンコード）部２５に読み出し、ＥＣＣ訂正によるデータ
の誤訂正を判別する。ここで、制御部２０はＥＤＣ読み
出しアドレスＩＮＣ．要求信号をＥＤＣアドレスカウン
タ１０４に出力し、また、そのアドレス選択信号をマル
チプレクサ１０８に送り、また、読み出しイネーブル信
号ＯＥとストローブ信号をＤＲＡＭ１に送出する。ま
た、詳述しないが、ＥＤＣはＩＤやパリティを除くメイ
ンデータのみに対して行われる。
【００２７】ＥＤＣ訂正が終了した後、制御部２０はＭ
ＰＥＧデコーダからデコーダ読み出しリクエスト信号を
受けると、データをＤＲＡＭ１からデ・スクランブルし
ながら（図示２６）ＭＰＥＧデコーダに読み出すため
に、デコーダデータ読み出しアドレスカウンタ１０７を
選択する信号をマルチプレクサ１０８に送り、また、読
み出しイネーブル信号ＯＥとストローブ信号をＤＲＡＭ
１に送出する。なお、この例ではＤＲＡＭ１へのアクセ
ス回数を減らすために、ＤＲＡＭ１上ではデータをスク
ランブルされた状態で記憶し、ＥＤＣ部２５やＭＰＥＧ
デコーダへの読み出し時にデ・スクランブルしている
が、本発明はこれに限定されない。
ＰＥＧデコーダからデコーダ読み出しリクエスト信号を
受けると、データをＤＲＡＭ１からデ・スクランブルし
ながら（図示２６）ＭＰＥＧデコーダに読み出すため
に、デコーダデータ読み出しアドレスカウンタ１０７を
選択する信号をマルチプレクサ１０８に送り、また、読
み出しイネーブル信号ＯＥとストローブ信号をＤＲＡＭ
１に送出する。なお、この例ではＤＲＡＭ１へのアクセ
ス回数を減らすために、ＤＲＡＭ１上ではデータをスク
ランブルされた状態で記憶し、ＥＤＣ部２５やＭＰＥＧ
デコーダへの読み出し時にデ・スクランブルしている
が、本発明はこれに限定されない。
【００２８】また、上記実施形態によれば、ＰＯパリテ
ィについて３２行分のみをＤＲＡＭ１に書き込み、ＥＣ
Ｃ訂正処理後にこれをＥＣＣブロック毎に上書きするこ
とにより、ＤＲＡＭ１内の冗長データの割合を約７．７
％少なくすることができ、また、ＰＩパリティについて
も行えば約１３％少なくすることができるので、耐振動
性、耐衝撃性を向上させることができる。また、本発明
は上記実施形態に限定されず、エラー訂正用のパリティ
が付加されたデータを処理する場合全てに適用すること
ができる。
ィについて３２行分のみをＤＲＡＭ１に書き込み、ＥＣ
Ｃ訂正処理後にこれをＥＣＣブロック毎に上書きするこ
とにより、ＤＲＡＭ１内の冗長データの割合を約７．７
％少なくすることができ、また、ＰＩパリティについて
も行えば約１３％少なくすることができるので、耐振動
性、耐衝撃性を向上させることができる。また、本発明
は上記実施形態に限定されず、エラー訂正用のパリティ
が付加されたデータを処理する場合全てに適用すること
ができる。
【００２９】
【発明の効果】以上説明したように本発明によれば、メ
モリの領域をエラー訂正ブロック上のメインデータを少
なくとも書き込み第１の領域と、冗長データの全て又は
その一部を書き込む第２の領域に分割してメインデータ
と冗長データをそれぞれ第１、第２の領域に書き込むよ
うにしたので、メモリ内の冗長データの割合を減少して
耐振動性、耐衝撃性を向上させることができる。
モリの領域をエラー訂正ブロック上のメインデータを少
なくとも書き込み第１の領域と、冗長データの全て又は
その一部を書き込む第２の領域に分割してメインデータ
と冗長データをそれぞれ第１、第２の領域に書き込むよ
うにしたので、メモリ内の冗長データの割合を減少して
耐振動性、耐衝撃性を向上させることができる。
【図１】本発明に係る信号処理装置の一実施形態を示す
ブロック図である。
ブロック図である。
【図２】図１のＤＶＤのＥＣＣブロックとインターリー
ブを示す説明図である。
ブを示す説明図である。
【図３】図１のＤＶＤの物理セクタを示す説明図であ
る。
る。
【図４】図１のＤＲＡＭの領域と書き込み及びＥＣＣ訂
正処理を示す説明図である。
正処理を示す説明図である。
１６ ＤＲＡＭ（メモリ） ２０ 制御部（アドレス生成部とともにメモリ制御手段
を構成する。） ２２ アドレス生成部 ２３ ＥＣＣ部（エラー訂正手段）
を構成する。） ２２ アドレス生成部 ２３ ＥＣＣ部（エラー訂正手段）
Claims (3)
- 【請求項１】 メインデータとエラー訂正用の冗長デー
タが所定の比率で構成されたエラー訂正ブロックにより
情報が記録された媒体から再生された信号を処理する信
号処理装置において、 前記媒体から再生されたデータを一時記憶するメモリ
と、 前記メモリの領域を、エラー訂正ブロック上のメインデ
ータを少なくとも第１の領域と、冗長データの全て又は
その一部を書き込む第２の領域に分割して、前記媒体か
ら再生されたメインデータと冗長データをそれぞれ前記
第１、第２の領域に書き込むメモリ制御手段と、 前記メモリの第２の領域に記憶された冗長データに基づ
いて、第１の領域に記憶されたそのエラー訂正ブロック
内のメインデータのエラーを訂正するエラー訂正手段と
を、 有することを特徴とする信号処理装置。 - 【請求項２】 前記メモリ制御手段は、前記エラー訂正
手段によるエラー訂正ブロックの訂正が終了する毎に、
前記第２の領域に次のエラー訂正ブロックの冗長データ
を上書きすることを特徴とする請求項１記載の信号処理
装置。 - 【請求項３】 前記メモリの第２の領域は、エラー訂正
を行うために必要な冗長データ量の２倍以内であること
を特徴とする請求項１又は２記載の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9251333A JPH1186465A (ja) | 1997-09-01 | 1997-09-01 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9251333A JPH1186465A (ja) | 1997-09-01 | 1997-09-01 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1186465A true JPH1186465A (ja) | 1999-03-30 |
Family
ID=17221270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9251333A Pending JPH1186465A (ja) | 1997-09-01 | 1997-09-01 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1186465A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335438B1 (ko) * | 1999-03-22 | 2002-05-04 | 윤종용 | 고밀도 디스크를 위한 에러 정정 코드 블록 구조와 그 에러 정정방법 |
| KR100378098B1 (ko) * | 1999-05-17 | 2003-03-29 | 가부시끼가이샤 도시바 | 신호 처리 회로 및 정보 기록 장치 |
| WO2003079354A1 (en) * | 2002-03-20 | 2003-09-25 | Reigncom | Method and system for sensing a shock in optical disk device |
| US7627725B2 (en) | 2006-09-22 | 2009-12-01 | Fujitsu Limited | Stored data processing apparatus, storage apparatus, and stored data processing program |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0877727A (ja) * | 1994-09-07 | 1996-03-22 | Toshiba Corp | Ｃｄ−ｒｏｍディスク再生装置 |
-
1997
- 1997-09-01 JP JP9251333A patent/JPH1186465A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0877727A (ja) * | 1994-09-07 | 1996-03-22 | Toshiba Corp | Ｃｄ−ｒｏｍディスク再生装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335438B1 (ko) * | 1999-03-22 | 2002-05-04 | 윤종용 | 고밀도 디스크를 위한 에러 정정 코드 블록 구조와 그 에러 정정방법 |
| KR100378098B1 (ko) * | 1999-05-17 | 2003-03-29 | 가부시끼가이샤 도시바 | 신호 처리 회로 및 정보 기록 장치 |
| WO2003079354A1 (en) * | 2002-03-20 | 2003-09-25 | Reigncom | Method and system for sensing a shock in optical disk device |
| US7627725B2 (en) | 2006-09-22 | 2009-12-01 | Fujitsu Limited | Stored data processing apparatus, storage apparatus, and stored data processing program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569478B2 (ja) | デ−タ記録装置 | |
| US7047476B2 (en) | Code error corrector | |
| KR100580988B1 (ko) | 데이터 재생 제어 장치 | |
| JPH1186465A (ja) | 信号処理装置 | |
| KR100494252B1 (ko) | 정보 재생 장치 | |
| JPH11102576A (ja) | データ再生装置 | |
| US5931921A (en) | System for CD-ROM audio playback utilizing blocking of data writing, resuming writing responsive to detecting data in response to difference between desired address and present address | |
| JP3564910B2 (ja) | データ再生装置及びデータ再生方法 | |
| US5805618A (en) | Reproducing apparatus for reproducing video information recorded together with error correction codes | |
| JPH09265730A (ja) | データ再生装置、再生方法 | |
| US6775721B1 (en) | Method and system for handling a data stream from optical media utilizing automatic link sector detection | |
| JP3759992B2 (ja) | 記録情報再生装置 | |
| JPH09330569A (ja) | ディジタル信号再生方法及びディジタル信号再生装置 | |
| JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
| US5815691A (en) | Method for controlling an external memory for a CD-ROM decoder and apparatus therefor | |
| JPH0877727A (ja) | Ｃｄ−ｒｏｍディスク再生装置 | |
| KR100195016B1 (ko) | 디지탈 비디오 디스크 재생 장치의 메모리 제어 회로 및 방법 | |
| KR100216026B1 (ko) | 디지탈 비디오 디스크 시스템의 디코딩 장치 | |
| JP2000090595A (ja) | デ・スクランブル装置 | |
| JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
| JPH1186464A (ja) | 信号処理装置 | |
| JP2003091942A (ja) | デジタル情報再生装置 | |
| JP2005166117A (ja) | 誤り訂正回路 | |
| KR100214310B1 (ko) | 기록재생이 가능한 디지털 비디오 디스크 재생시 디펙트 섹터의 데이터 처리방법 | |
| JP3628532B2 (ja) | デジタル再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050624 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051104 |