JPH1116298A - 符号誤り訂正検出装置 - Google Patents
符号誤り訂正検出装置Info
- Publication number
- JPH1116298A JPH1116298A JP9162794A JP16279497A JPH1116298A JP H1116298 A JPH1116298 A JP H1116298A JP 9162794 A JP9162794 A JP 9162794A JP 16279497 A JP16279497 A JP 16279497A JP H1116298 A JPH1116298 A JP H1116298A
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- code
- internal memory
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 ＣＤ−ＲＯＭデータの符号誤りの訂正処理及
び検出処理を高速化する。 【解決手段】 入力インタフェース１１、誤り訂正回路
１２、誤り検出回路１３及び出力インタフェース１４に
対して、内部メモリ制御回路１５及び外部メモリ制御回
路１６を設け、内部メモリ１６と共にＣＤ−ＲＯＭデコ
ーダ１０を構成する。ＣＤ−ＲＯＭデータが、入力イン
タフェース１１から内部メモリ１７及び外部メモリ２０
にそれぞれ記憶され、内部メモリ１６から誤り訂正回路
１２に取り込まれる。誤り訂正回路１２で算出される符
号誤りの位置及び誤差に基づいて、内部メモリ１７及び
外部メモリ２０に記憶されたＣＤ−ＲＯＭデータに対し
てそれぞれ誤り部分の書き換えが行われる。訂正処理が
完了したＣＤ−ＲＯＭデータは、外部メモリ２０から出
力インタフェース１４に取り込まれてホストコンピュー
タ側へ転送される。
び検出処理を高速化する。 【解決手段】 入力インタフェース１１、誤り訂正回路
１２、誤り検出回路１３及び出力インタフェース１４に
対して、内部メモリ制御回路１５及び外部メモリ制御回
路１６を設け、内部メモリ１６と共にＣＤ−ＲＯＭデコ
ーダ１０を構成する。ＣＤ−ＲＯＭデータが、入力イン
タフェース１１から内部メモリ１７及び外部メモリ２０
にそれぞれ記憶され、内部メモリ１６から誤り訂正回路
１２に取り込まれる。誤り訂正回路１２で算出される符
号誤りの位置及び誤差に基づいて、内部メモリ１７及び
外部メモリ２０に記憶されたＣＤ−ＲＯＭデータに対し
てそれぞれ誤り部分の書き換えが行われる。訂正処理が
完了したＣＤ−ＲＯＭデータは、外部メモリ２０から出
力インタフェース１４に取り込まれてホストコンピュー
タ側へ転送される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤ(Compact Dis
c)やＤＶＤ(Digital Video Disc)等の記録媒体から読み
出されるデジタルデータに対し、データに含まれる誤り
訂正符号及び誤り検出符号に従う処理を施す符号誤り訂
正検出装置に関する。
c)やＤＶＤ(Digital Video Disc)等の記録媒体から読み
出されるデジタルデータに対し、データに含まれる誤り
訂正符号及び誤り検出符号に従う処理を施す符号誤り訂
正検出装置に関する。
【０００２】
【従来の技術】デジタルオーディオに用いられるＣＤを
デジタルデータの読み出し専用メモリ（ＲＯＭ）として
活用するＣＤ−ＲＯＭシステムにおいては、ディスクか
ら読み出されるデータの信頼性を高めるため、読み出さ
れたデジタルデータに対して符号誤りの訂正処理が二重
に施される。これらの訂正処理は、オーディオシステム
と共通のデジタル信号処理部で１回目を実行し、ＣＤ−
ＲＯＭシステム専用に設けられるＣＤ−ＲＯＭデコーダ
で２回目を実行するように構成される。
デジタルデータの読み出し専用メモリ（ＲＯＭ）として
活用するＣＤ−ＲＯＭシステムにおいては、ディスクか
ら読み出されるデータの信頼性を高めるため、読み出さ
れたデジタルデータに対して符号誤りの訂正処理が二重
に施される。これらの訂正処理は、オーディオシステム
と共通のデジタル信号処理部で１回目を実行し、ＣＤ−
ＲＯＭシステム専用に設けられるＣＤ−ＲＯＭデコーダ
で２回目を実行するように構成される。
【０００３】図７は、ＣＤ−ＲＯＭシステムの構成を示
すブロック図で、図８は、このシステムの各部で取り扱
われるデータの構成図である。ピックアップ部１は、デ
ィスク２に照射される光の反射光を受け、その光の強弱
を電圧値の変化として取り出す。ピックアップ制御部３
は、ピックアップ部１がディスク２に記憶されたデータ
を正しい順序で読み出すことができるように、ディスク
２に対するＣＤピックアップ部１の読み取り位置を制御
する。ディスク２の再生では、ピックアップ部１で読み
取られるトラックの線速度を一定に保つようにするた
め、ピックアップ制御部３によるピックアップ部１の位
置の制御に合わせて、ディスク２を所定の速度で回転駆
動するようにサーボ制御が行われる。
すブロック図で、図８は、このシステムの各部で取り扱
われるデータの構成図である。ピックアップ部１は、デ
ィスク２に照射される光の反射光を受け、その光の強弱
を電圧値の変化として取り出す。ピックアップ制御部３
は、ピックアップ部１がディスク２に記憶されたデータ
を正しい順序で読み出すことができるように、ディスク
２に対するＣＤピックアップ部１の読み取り位置を制御
する。ディスク２の再生では、ピックアップ部１で読み
取られるトラックの線速度を一定に保つようにするた
め、ピックアップ制御部３によるピックアップ部１の位
置の制御に合わせて、ディスク２を所定の速度で回転駆
動するようにサーボ制御が行われる。
【０００４】アナログ信号処理部４は、ピックアップ部
１から出力される電圧値の変化を読み取り、５８８ビッ
トを１フレームとするＥＦＭ(Eight to Fourteen Modul
ation)信号を生成する。このＥＦＭ信号は、図８に示す
ように、各フレームの始まりの２４ビットが同期信号に
割り当てられ、その後に３ビットの接続ビットを挟んで
１４ビットがデータビットに繰り返し割り当てられる。
デジタル信号処理部５は、アナログ信号処理部４から入
力されるＥＦＭ信号に対してＥＦＭ復調を施し、１４ビ
ットを８ビットに変換する。このＥＦＭ復調の際には、
同期信号に続く最初のデータビットから８ビットのサブ
コードデータが生成され、残された３２個のデータビッ
トから３２バイトのシンボルデータが生成される。さら
に、３２バイトのシンボルデータに対して、ＣＩＲＣ(C
ross-Interleave Reed-Solomon Code)復号を施し、１フ
レームが２４バイトからなるＣＤ−ＲＯＭデータが生成
される。このＣＩＲＣ復号によって最初の符号誤りの訂
正処理が完了する。
１から出力される電圧値の変化を読み取り、５８８ビッ
トを１フレームとするＥＦＭ(Eight to Fourteen Modul
ation)信号を生成する。このＥＦＭ信号は、図８に示す
ように、各フレームの始まりの２４ビットが同期信号に
割り当てられ、その後に３ビットの接続ビットを挟んで
１４ビットがデータビットに繰り返し割り当てられる。
デジタル信号処理部５は、アナログ信号処理部４から入
力されるＥＦＭ信号に対してＥＦＭ復調を施し、１４ビ
ットを８ビットに変換する。このＥＦＭ復調の際には、
同期信号に続く最初のデータビットから８ビットのサブ
コードデータが生成され、残された３２個のデータビッ
トから３２バイトのシンボルデータが生成される。さら
に、３２バイトのシンボルデータに対して、ＣＩＲＣ(C
ross-Interleave Reed-Solomon Code)復号を施し、１フ
レームが２４バイトからなるＣＤ−ＲＯＭデータが生成
される。このＣＩＲＣ復号によって最初の符号誤りの訂
正処理が完了する。
【０００５】このＣＤ−ＲＯＭデータは、２４バイト×
９８フレームの合計２３５２バイトが１ブロックとして
取り扱われる。この１ブロックのデータに対しては、通
常（モード１の場合）は図９に示すように、同期信号
〔１２バイト〕、ヘッダ〔４バイト〕、ユーザデータ
〔２０４８バイト〕、誤り検出符号ＥＤＣ(Error Detec
tion Code)〔４バイト〕及び誤り訂正符号ＥＣＣ(Error
Correction Code)〔２７６バイト〕がそれぞれ割り当
てられる。また、このＣＤ−ＲＯＭデータについては、
１ブロックのデータうち、同期信号１２バイトを除いた
２３４０バイトにスクランブル処理が施されており、再
生時にディスクランブル処理が施されて元の状態に戻さ
れる。
９８フレームの合計２３５２バイトが１ブロックとして
取り扱われる。この１ブロックのデータに対しては、通
常（モード１の場合）は図９に示すように、同期信号
〔１２バイト〕、ヘッダ〔４バイト〕、ユーザデータ
〔２０４８バイト〕、誤り検出符号ＥＤＣ(Error Detec
tion Code)〔４バイト〕及び誤り訂正符号ＥＣＣ(Error
Correction Code)〔２７６バイト〕がそれぞれ割り当
てられる。また、このＣＤ−ＲＯＭデータについては、
１ブロックのデータうち、同期信号１２バイトを除いた
２３４０バイトにスクランブル処理が施されており、再
生時にディスクランブル処理が施されて元の状態に戻さ
れる。
【０００６】ＣＤ−ＲＯＭデコーダ６は、デジタル信号
処理部５から入力されるＣＤ−ＲＯＭデータに対して、
誤り訂正符号ＥＣＣ及び誤り検出符号ＥＤＣに基づく符
号誤りの訂正処理及び検出処理を行い、処理が完了した
ＣＤ−ＲＯＭデータをホストコンピュータへ出力する。
このＣＤ−ＲＯＭデコーダ６における処理では、通常、
誤り訂正符号ＥＣＣによってデータの符号誤りを訂正し
た後、誤り検出符号ＥＤＣによって符号誤りが正しく訂
正されているか否かを確認するようにしている。そし
て、符号の誤りが残されているときには、再度誤り訂正
符号ＥＣＣによる符号誤りの訂正処理を施すか、あるい
は、エラーフラグを付加した状態で、符号誤りを含んだ
ままのＣＤ−ＲＯＭデータをホストコンピュータへ出力
するように構成される。
処理部５から入力されるＣＤ−ＲＯＭデータに対して、
誤り訂正符号ＥＣＣ及び誤り検出符号ＥＤＣに基づく符
号誤りの訂正処理及び検出処理を行い、処理が完了した
ＣＤ−ＲＯＭデータをホストコンピュータへ出力する。
このＣＤ−ＲＯＭデコーダ６における処理では、通常、
誤り訂正符号ＥＣＣによってデータの符号誤りを訂正し
た後、誤り検出符号ＥＤＣによって符号誤りが正しく訂
正されているか否かを確認するようにしている。そし
て、符号の誤りが残されているときには、再度誤り訂正
符号ＥＣＣによる符号誤りの訂正処理を施すか、あるい
は、エラーフラグを付加した状態で、符号誤りを含んだ
ままのＣＤ−ＲＯＭデータをホストコンピュータへ出力
するように構成される。
【０００７】バッファＲＡＭ７は、ＣＤ−ＲＯＭデコー
ダ６に接続され、デジタル信号処理部５からＣＤ−ＲＯ
Ｍデコーダ６に入力されるＣＤ−ＲＯＭデータを１ブロ
ック単位で一時的に記憶する。誤り訂正符号ＥＣＣ及び
誤り検出符号ＥＤＣは、１ブロック分のＣＤ−ＲＯＭデ
ータに対して付加されるため、ＣＤ−ＲＯＭデコーダ６
での処理には少なくとも１ブロック分のＣＤ−ＲＯＭデ
ータが必要となる。そこで、それぞれの処理で必要な１
ブロック分のＣＤ−ＲＯＭデータを記憶するようにバッ
ファＲＡＭ７が設けられる。制御マイコン８は、制御プ
ログラムが記憶されたメモリを内蔵する所謂ワンチップ
マイコンで構成され、その制御プログラムに従ってＣＤ
−ＲＯＭデコーダ６の動作を制御する。同時に、制御マ
イコン８は、ホストコンピュータから入力されるコマン
ドデータあるいはデジタル信号処理部５から入力される
サブコードデータを一旦内蔵のメモリに記憶する。これ
により制御マイコン８は、ホストコンピュータからの指
示に応答して各部の動作を制御し、ＣＤ−ＲＯＭデコー
ダ６からホストコンピュータへ所望のＣＤ−ＲＯＭデー
タを出力させる。
ダ６に接続され、デジタル信号処理部５からＣＤ−ＲＯ
Ｍデコーダ６に入力されるＣＤ−ＲＯＭデータを１ブロ
ック単位で一時的に記憶する。誤り訂正符号ＥＣＣ及び
誤り検出符号ＥＤＣは、１ブロック分のＣＤ−ＲＯＭデ
ータに対して付加されるため、ＣＤ−ＲＯＭデコーダ６
での処理には少なくとも１ブロック分のＣＤ−ＲＯＭデ
ータが必要となる。そこで、それぞれの処理で必要な１
ブロック分のＣＤ−ＲＯＭデータを記憶するようにバッ
ファＲＡＭ７が設けられる。制御マイコン８は、制御プ
ログラムが記憶されたメモリを内蔵する所謂ワンチップ
マイコンで構成され、その制御プログラムに従ってＣＤ
−ＲＯＭデコーダ６の動作を制御する。同時に、制御マ
イコン８は、ホストコンピュータから入力されるコマン
ドデータあるいはデジタル信号処理部５から入力される
サブコードデータを一旦内蔵のメモリに記憶する。これ
により制御マイコン８は、ホストコンピュータからの指
示に応答して各部の動作を制御し、ＣＤ−ＲＯＭデコー
ダ６からホストコンピュータへ所望のＣＤ−ＲＯＭデー
タを出力させる。
【０００８】
【発明が解決しようとする課題】ＣＤ−ＲＯＭデコーダ
６では、ＣＤ−ＲＯＭデータに対する符号誤りの訂正検
出の処理に加えて、デジタル信号処理部５からのＣＤ−
ＲＯＭデータの入力及びホストコンピュータへのＣＤ−
ＲＯＭデータの出力が並列して行われる。そして、それ
ぞれの処理に合わせて、バッファＲＡＭ７に対するＣＤ
−ＲＯＭデータの書き込み及び読み出しが繰り返され
る。このとき、ＣＤ−ＲＯＭデコーダ６からバッファＲ
ＡＭ７へのアクセスは、それぞれの処理毎にバイト単位
または符号単位で時分割に割り当てられる。
６では、ＣＤ−ＲＯＭデータに対する符号誤りの訂正検
出の処理に加えて、デジタル信号処理部５からのＣＤ−
ＲＯＭデータの入力及びホストコンピュータへのＣＤ−
ＲＯＭデータの出力が並列して行われる。そして、それ
ぞれの処理に合わせて、バッファＲＡＭ７に対するＣＤ
−ＲＯＭデータの書き込み及び読み出しが繰り返され
る。このとき、ＣＤ−ＲＯＭデコーダ６からバッファＲ
ＡＭ７へのアクセスは、それぞれの処理毎にバイト単位
または符号単位で時分割に割り当てられる。
【０００９】一般に、ＣＤ−ＲＯＭデコーダ６において
は、１つのブロックのＣＤ−ＲＯＭデータに対する符号
誤りの訂正及び検出のための処理を１ブロック期間以内
で完了させるようにしている。ここで、再生速度の高速
化に伴い、１ブロック期間内で所定の処理を完了できな
くなることが生じると、連続して入力されるＣＤ−ＲＯ
Ｍデータが次々にバッファＲＡＭ７に書き込まれるた
め、ＣＤ−ＲＯＭデータが未処理のままバッファＲＡＭ
７内に残される。このような状態が続けば、バッファＲ
ＡＭ７がオーバーフロー状態となり、ＣＤ−ＲＯＭデコ
ーダ６へのＣＤ−ＲＯＭデータの入力を一時的に中断し
なければならなくなる。
は、１つのブロックのＣＤ−ＲＯＭデータに対する符号
誤りの訂正及び検出のための処理を１ブロック期間以内
で完了させるようにしている。ここで、再生速度の高速
化に伴い、１ブロック期間内で所定の処理を完了できな
くなることが生じると、連続して入力されるＣＤ−ＲＯ
Ｍデータが次々にバッファＲＡＭ７に書き込まれるた
め、ＣＤ−ＲＯＭデータが未処理のままバッファＲＡＭ
７内に残される。このような状態が続けば、バッファＲ
ＡＭ７がオーバーフロー状態となり、ＣＤ−ＲＯＭデコ
ーダ６へのＣＤ−ＲＯＭデータの入力を一時的に中断し
なければならなくなる。
【００１０】ＣＤ−ＲＯＭシステムにおいて、各部の動
作の基準となるシステムクロックの周波数を変更するこ
となくディスク２の再生速度を上げる（倍速再生等の場
合）と、１ブロック期間のクロックの総数が減少する。
このため、ＣＤ−ＲＯＭデコーダ６での符号誤りの検出
及び訂正のためのクロック数が不足し、所定の処理を１
ブロック期間内に完了できなくなる可能性が高くなる。
また、ＣＤ−ＲＯＭデータをホストコンピュータへ転送
するためのバッファＲＡＭ７に対する読み出し頻度を高
くすると、ＣＤ−ＲＯＭデータの転送速度自体は高くな
る。しかしながら、符号誤りの訂正及び検出のためのバ
ッファＲＡＭ７に対する読み出し及び書き込みが時間的
に制限を受けるようになるため、ＣＤ−ＲＯＭデコーダ
６での符号誤りの訂正及び検出のための処理が遅れ、１
ブロック期間内で所定の処理を完了できなくなる可能性
はさらに高くなる。
作の基準となるシステムクロックの周波数を変更するこ
となくディスク２の再生速度を上げる（倍速再生等の場
合）と、１ブロック期間のクロックの総数が減少する。
このため、ＣＤ−ＲＯＭデコーダ６での符号誤りの検出
及び訂正のためのクロック数が不足し、所定の処理を１
ブロック期間内に完了できなくなる可能性が高くなる。
また、ＣＤ−ＲＯＭデータをホストコンピュータへ転送
するためのバッファＲＡＭ７に対する読み出し頻度を高
くすると、ＣＤ−ＲＯＭデータの転送速度自体は高くな
る。しかしながら、符号誤りの訂正及び検出のためのバ
ッファＲＡＭ７に対する読み出し及び書き込みが時間的
に制限を受けるようになるため、ＣＤ−ＲＯＭデコーダ
６での符号誤りの訂正及び検出のための処理が遅れ、１
ブロック期間内で所定の処理を完了できなくなる可能性
はさらに高くなる。
【００１１】これらの問題は、倍速再生のＣＤ−ＲＯＭ
システムに限らず、高密度記録媒体であるＤＶＤをＲＯ
Ｍとして利用するＤＶＤ−ＲＯＭシステムにおいても同
様に発生する。ＣＤの約７倍の記憶容量を有するＤＶＤ
においては、その再生速度をＣＤ以上に高速化すること
が望まれており、データの転送やデコード処理（符号誤
りの訂正検出）の速度の向上は重要な課題の一つであ
る。
システムに限らず、高密度記録媒体であるＤＶＤをＲＯ
Ｍとして利用するＤＶＤ−ＲＯＭシステムにおいても同
様に発生する。ＣＤの約７倍の記憶容量を有するＤＶＤ
においては、その再生速度をＣＤ以上に高速化すること
が望まれており、データの転送やデコード処理（符号誤
りの訂正検出）の速度の向上は重要な課題の一つであ
る。
【００１２】そこで本発明は、一定時間内に所定の処理
を完了させながら、データの転送速度の高速化に有利な
誤り訂正検出装置を提供することを目的とする。
を完了させながら、データの転送速度の高速化に有利な
誤り訂正検出装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、記録媒体から読み出される誤り訂正符号及び誤り検
出符号を含むデジタルデータに対して、誤り訂正符号及
び誤り検出符号に基づく処理を施し、処理済みのデジタ
ルデータをコンピュータ機器側へ転送する符号誤り訂正
検出装置において、所定のバイト数で構成されるブロッ
ク単位で記録媒体から読み出されたデジタルデータを取
り込む入力インタフェースと、上記入力インタフェース
回路に取り込まれる上記デジタルデータをブロック単位
で記憶する内部メモリと、上記内部メモリと共に、上記
デジタルデータをブロック単位で記憶する外部メモリ
と、上記内部メモリに記憶された上記デジタルデータを
取り込み、１ブロック毎に上記誤り訂正符号に基づく訂
正処理を施した後、上記内部メモリ及び上記外部メモリ
に記憶された上記デジタルデータの誤り箇所をそれぞれ
書き換える訂正回路と、上記訂正回路で誤り箇所が書き
換えられて上記内部メモリに記憶された上記デジタルデ
ータを取り込み、１ブロック毎に上記誤り検出符号に基
づく検出処理を施した後、検出結果に応じてエラーフラ
グを設定する検出回路と、上記外部メモリに記憶された
上記デジタルデータを外部コンピュータ機器へ出力する
出力インタフェースと、を備えたことにある。
解決するために成されたもので、その特徴とするところ
は、記録媒体から読み出される誤り訂正符号及び誤り検
出符号を含むデジタルデータに対して、誤り訂正符号及
び誤り検出符号に基づく処理を施し、処理済みのデジタ
ルデータをコンピュータ機器側へ転送する符号誤り訂正
検出装置において、所定のバイト数で構成されるブロッ
ク単位で記録媒体から読み出されたデジタルデータを取
り込む入力インタフェースと、上記入力インタフェース
回路に取り込まれる上記デジタルデータをブロック単位
で記憶する内部メモリと、上記内部メモリと共に、上記
デジタルデータをブロック単位で記憶する外部メモリ
と、上記内部メモリに記憶された上記デジタルデータを
取り込み、１ブロック毎に上記誤り訂正符号に基づく訂
正処理を施した後、上記内部メモリ及び上記外部メモリ
に記憶された上記デジタルデータの誤り箇所をそれぞれ
書き換える訂正回路と、上記訂正回路で誤り箇所が書き
換えられて上記内部メモリに記憶された上記デジタルデ
ータを取り込み、１ブロック毎に上記誤り検出符号に基
づく検出処理を施した後、検出結果に応じてエラーフラ
グを設定する検出回路と、上記外部メモリに記憶された
上記デジタルデータを外部コンピュータ機器へ出力する
出力インタフェースと、を備えたことにある。
【００１４】本発明によれば、内部メモリに記憶された
データに基づいて符号誤りの訂正処理のための演算が行
われ、その結果に従って内部メモリ及び外部メモリの両
方のデータに対して誤り部分の書き換えが行われる。誤
り訂正処理の演算ために内部メモリからデータが読み出
される間、外部メモリに対してはアクセスが停止するた
め、訂正処理が完了しているデータを外部メモリから出
力インタフェースへ読み出すことができる。従って、外
部メモリから出力インタフェースに対してデータを読み
出すための時間を十分に確保できるようになる。
データに基づいて符号誤りの訂正処理のための演算が行
われ、その結果に従って内部メモリ及び外部メモリの両
方のデータに対して誤り部分の書き換えが行われる。誤
り訂正処理の演算ために内部メモリからデータが読み出
される間、外部メモリに対してはアクセスが停止するた
め、訂正処理が完了しているデータを外部メモリから出
力インタフェースへ読み出すことができる。従って、外
部メモリから出力インタフェースに対してデータを読み
出すための時間を十分に確保できるようになる。
【００１５】
【発明の実施の形態】図１は、本発明の符号誤り訂正検
出装置の実施の形態を示すブロック図であり、図２は、
その動作において各部のデータの流れを説明するタイミ
ング図である。この実施の形態においては、ＣＤ−ＲＯ
Ｍデコーダ１０及びバッファＲＡＭ２０によって符号誤
り訂正検出装置を構成している。尚、このＣＤ−ＲＯＭ
デコーダ１０及びバッファＲＡＭ２０は、図７に示すＣ
Ｄ−ＲＯＭシステムのＣＤ−ＲＯＭデコーダ６及びバッ
ファＲＡＭ７にそれぞれ対応するものである。
出装置の実施の形態を示すブロック図であり、図２は、
その動作において各部のデータの流れを説明するタイミ
ング図である。この実施の形態においては、ＣＤ−ＲＯ
Ｍデコーダ１０及びバッファＲＡＭ２０によって符号誤
り訂正検出装置を構成している。尚、このＣＤ−ＲＯＭ
デコーダ１０及びバッファＲＡＭ２０は、図７に示すＣ
Ｄ−ＲＯＭシステムのＣＤ−ＲＯＭデコーダ６及びバッ
ファＲＡＭ７にそれぞれ対応するものである。
【００１６】ＣＤ−ＲＯＭデコーダ１０は、入力インタ
フェース１１、誤り訂正回路１２、誤り検出回路１３、
出力インタフェース１４、内部メモリ制御回路１５、外
部メモリ制御回路１６及び内部メモリ１７より構成さ
れ、外部メモリ２０が接続される。尚、ＣＤ−ＲＯＭデ
コーダ１０の各部は、単一の半導体基板上に集積化して
形成される。
フェース１１、誤り訂正回路１２、誤り検出回路１３、
出力インタフェース１４、内部メモリ制御回路１５、外
部メモリ制御回路１６及び内部メモリ１７より構成さ
れ、外部メモリ２０が接続される。尚、ＣＤ−ＲＯＭデ
コーダ１０の各部は、単一の半導体基板上に集積化して
形成される。
【００１７】入力インタフェース１１は、１ブロックが
２３５２バイトからなるＣＤ−ＲＯＭデータ（図９）を
生成するデジタル信号処理部とのインタフェースを成
し、そのＣＤ−ＲＯＭデータを受けて内部メモリ制御回
路１５及び外部メモリ制御回路１６へ供給する。この入
力インタフェース１１では、１２バイトの同期信号を除
いた２３４０バイトのＣＤ−ＲＯＭデータに対してスク
ランブル処理が施されているため、入力段階でディスク
ランブル処理が施される。同時に、ＣＤ−ＲＯＭデータ
から同期信号が取り出され、各ブロック毎の先頭のタイ
ミングを示すブロック同期信号が生成される。このブロ
ック同期信号は、ＣＤ−ＲＯＭデコーダ１０の各部に供
給され、それぞれの処理のタイミングの同期に用いられ
る。
２３５２バイトからなるＣＤ−ＲＯＭデータ（図９）を
生成するデジタル信号処理部とのインタフェースを成
し、そのＣＤ−ＲＯＭデータを受けて内部メモリ制御回
路１５及び外部メモリ制御回路１６へ供給する。この入
力インタフェース１１では、１２バイトの同期信号を除
いた２３４０バイトのＣＤ−ＲＯＭデータに対してスク
ランブル処理が施されているため、入力段階でディスク
ランブル処理が施される。同時に、ＣＤ−ＲＯＭデータ
から同期信号が取り出され、各ブロック毎の先頭のタイ
ミングを示すブロック同期信号が生成される。このブロ
ック同期信号は、ＣＤ−ＲＯＭデコーダ１０の各部に供
給され、それぞれの処理のタイミングの同期に用いられ
る。
【００１８】誤り訂正回路１２は、ＣＤ−ＲＯＭデータ
を１ブロック単位で取り込み、各ブロック毎の誤り訂正
符号（ＥＣＣ）に基づいて、そのブロックに含まれる符
号誤りに対して訂正処理を施す。ＣＤ−ＲＯＭデータの
誤り訂正処理においては、１ブロック（２３５２バイ
ト）のデータが、上位バイト及び下位バイトの２組のプ
レーン（１１７６バイト）に分離され、各プレーン毎に
設定される２系列の符号語（Ｐ、Ｑ）に基づくシンドロ
ーム演算が行われる。ＥＣＣのＰ符号語及びＱ符号語
は、図３に示すように、同期信号及びＥＣＣを除いた１
プレーン中の１０３２個のシンボルデータに対して、Ｐ
シーケンス及びＱシーケンスに従い、２４個毎及び４３
個毎にそれぞれ２個ずつ付される。これにより、４３組
のシンボルデータに対応する８６個のＰ符号語と、２６
組のシンボルデータ（Ｐ符号語を含む）に対応する５２
個のＱ符号語とが設定される。そこで、Ｐシーケンス及
びＱシーケンスに従う順序で、各符号語を含むシンボル
データに対してシンドローム演算を行うことにより、プ
レーン内の符号誤りの位置及びその誤りによって生じる
誤差が算出される。誤り訂正回路１２は、その算出結果
に基づいて、その誤り位置に対応したシンボルデータに
誤差分を加算することにより、符号誤りを訂正するよう
に構成される。
を１ブロック単位で取り込み、各ブロック毎の誤り訂正
符号（ＥＣＣ）に基づいて、そのブロックに含まれる符
号誤りに対して訂正処理を施す。ＣＤ−ＲＯＭデータの
誤り訂正処理においては、１ブロック（２３５２バイ
ト）のデータが、上位バイト及び下位バイトの２組のプ
レーン（１１７６バイト）に分離され、各プレーン毎に
設定される２系列の符号語（Ｐ、Ｑ）に基づくシンドロ
ーム演算が行われる。ＥＣＣのＰ符号語及びＱ符号語
は、図３に示すように、同期信号及びＥＣＣを除いた１
プレーン中の１０３２個のシンボルデータに対して、Ｐ
シーケンス及びＱシーケンスに従い、２４個毎及び４３
個毎にそれぞれ２個ずつ付される。これにより、４３組
のシンボルデータに対応する８６個のＰ符号語と、２６
組のシンボルデータ（Ｐ符号語を含む）に対応する５２
個のＱ符号語とが設定される。そこで、Ｐシーケンス及
びＱシーケンスに従う順序で、各符号語を含むシンボル
データに対してシンドローム演算を行うことにより、プ
レーン内の符号誤りの位置及びその誤りによって生じる
誤差が算出される。誤り訂正回路１２は、その算出結果
に基づいて、その誤り位置に対応したシンボルデータに
誤差分を加算することにより、符号誤りを訂正するよう
に構成される。
【００１９】誤り検出回路１３は、誤り訂正回路１２に
よって符号の誤りが訂正されたＣＤ−ＲＯＭデータ（Ｅ
ＣＣを除く）をブロック毎に順次取り込み、誤り検出符
号（ＥＤＣ）に基づく演算処理を施すことにより、符号
誤りの有無を検出する。ＥＤＣ自身は、誤りを訂正する
機能を有していないため、誤り検出回路１３において
は、誤りが検出された場合には、ＣＤ−ＲＯＭデータに
エラーフラグを付して出力するように構成される。
よって符号の誤りが訂正されたＣＤ−ＲＯＭデータ（Ｅ
ＣＣを除く）をブロック毎に順次取り込み、誤り検出符
号（ＥＤＣ）に基づく演算処理を施すことにより、符号
誤りの有無を検出する。ＥＤＣ自身は、誤りを訂正する
機能を有していないため、誤り検出回路１３において
は、誤りが検出された場合には、ＣＤ−ＲＯＭデータに
エラーフラグを付して出力するように構成される。
【００２０】出力インタフェース回路１４は、ホストコ
ンピュータとのインタフェースを成し、ホストコンピュ
ータ側からの指示に応答して、所定の処理が完了したＣ
Ｄ−ＲＯＭデータをブロック単位で出力する。また、必
要に応じては、ホストコンピュータ側からの制御情報を
受け取り、各部の動作を制御する制御マイコンに供給す
る。
ンピュータとのインタフェースを成し、ホストコンピュ
ータ側からの指示に応答して、所定の処理が完了したＣ
Ｄ−ＲＯＭデータをブロック単位で出力する。また、必
要に応じては、ホストコンピュータ側からの制御情報を
受け取り、各部の動作を制御する制御マイコンに供給す
る。
【００２１】内部メモリ制御回路１５は、内部メモリ１
７に接続され、入力インタフェース１１から内部メモリ
１７へのＣＤ−ＲＯＭデータの書き込みと、内部メモリ
１７から誤り訂正回路１２あるいは誤り検出回路１３へ
のＣＤ−ＲＯＭデータの読み出しとを制御する。さら
に、内部メモリ制御回路１５は、誤り訂正回路１２にお
ける訂正処理の結果に応じて、内部メモリ１７に記憶さ
れたＣＤ−ＲＯＭデータの一部を書き換えるように構成
される。即ち、誤り訂正回路１２において、符号誤りの
位置が算出されると、その誤り位置に対応するデータが
記憶されている内部メモリ１７のアドレスにアクセス
し、そのデータを読み出して誤り訂正回路１２に供給す
る。さらに、そのデータに対する訂正処理が完了した
後、訂正データを内部メモリ１７の同一アドレスに書き
込むことにより、内部メモリ１７内の誤りを含むデータ
の書き換えを完了する。
７に接続され、入力インタフェース１１から内部メモリ
１７へのＣＤ−ＲＯＭデータの書き込みと、内部メモリ
１７から誤り訂正回路１２あるいは誤り検出回路１３へ
のＣＤ−ＲＯＭデータの読み出しとを制御する。さら
に、内部メモリ制御回路１５は、誤り訂正回路１２にお
ける訂正処理の結果に応じて、内部メモリ１７に記憶さ
れたＣＤ−ＲＯＭデータの一部を書き換えるように構成
される。即ち、誤り訂正回路１２において、符号誤りの
位置が算出されると、その誤り位置に対応するデータが
記憶されている内部メモリ１７のアドレスにアクセス
し、そのデータを読み出して誤り訂正回路１２に供給す
る。さらに、そのデータに対する訂正処理が完了した
後、訂正データを内部メモリ１７の同一アドレスに書き
込むことにより、内部メモリ１７内の誤りを含むデータ
の書き換えを完了する。
【００２２】外部メモリ制御回路１６は、ＣＤ−ＲＯＭ
デコーダ１０に外付けされる外部メモリ２０に接続さ
れ、入力インタフェース１１から外部メモリ２０へのＣ
Ｄ−ＲＯＭデータの書き込みと、外部メモリ２０から出
力インタフェース１４へのＣＤ−ＲＯＭデータの読み出
しとを制御する。また、外部メモリ制御回路１６は、内
部メモリ制御回路１５と同様に、誤り訂正回路１２にお
ける訂正処理の結果に応じて、外部メモリ２０に記憶さ
れたＣＤ−ＲＯＭデータの一部を書き換えるように構成
される。即ち、誤り部分の書き換え処理については、外
部メモリ２０に記憶されたＣＤ−ＲＯＭデータに対して
も、内部メモリ１７に記憶されたＣＤ−ＲＯＭデータに
対する書き換え処理と同時に行われる。
デコーダ１０に外付けされる外部メモリ２０に接続さ
れ、入力インタフェース１１から外部メモリ２０へのＣ
Ｄ−ＲＯＭデータの書き込みと、外部メモリ２０から出
力インタフェース１４へのＣＤ−ＲＯＭデータの読み出
しとを制御する。また、外部メモリ制御回路１６は、内
部メモリ制御回路１５と同様に、誤り訂正回路１２にお
ける訂正処理の結果に応じて、外部メモリ２０に記憶さ
れたＣＤ−ＲＯＭデータの一部を書き換えるように構成
される。即ち、誤り部分の書き換え処理については、外
部メモリ２０に記憶されたＣＤ−ＲＯＭデータに対して
も、内部メモリ１７に記憶されたＣＤ−ＲＯＭデータに
対する書き換え処理と同時に行われる。
【００２３】内部メモリ１７は、ＳＲＡＭ(Static Rand
om Access Memory)等の読み出し及び書き込みが自由な
記録媒体からなり、入力インタフェース１１に取り込ま
れるＣＤ−ＲＯＭデータを一時的に記憶する。この内部
メモリ１７は、ＣＤ−ＲＯＭデータを少なくとも２ブロ
ック分記憶できる容量に形成される。通常のフォーマッ
トのＣＤ−ＲＯＭデータは、１ブロックが２３５２バイ
トで構成されていることから、内部メモリ１７の容量
は、４．８Ｋバイト以上必要になる。
om Access Memory)等の読み出し及び書き込みが自由な
記録媒体からなり、入力インタフェース１１に取り込ま
れるＣＤ−ＲＯＭデータを一時的に記憶する。この内部
メモリ１７は、ＣＤ−ＲＯＭデータを少なくとも２ブロ
ック分記憶できる容量に形成される。通常のフォーマッ
トのＣＤ−ＲＯＭデータは、１ブロックが２３５２バイ
トで構成されていることから、内部メモリ１７の容量
は、４．８Ｋバイト以上必要になる。
【００２４】外部メモリ２０は、内部メモリ１７と同様
の読み出し及び書き込みが可能な記録媒体からなり、出
力インタフェース１４を介してホストコンピュータ側へ
転送するＣＤ−ＲＯＭデータを一時的に記憶する。この
外部メモリ２０については、ＣＤ−ＲＯＭデータを少な
くとも２ブロック分記憶できる容量があれば動作上は問
題ないが、ホストコンピュータ側へのＣＤ−ＲＯＭデー
タの転送のタイミングに余裕を持たせるためには、内部
メモリ１７よりも容量を大きくすることが好ましい。こ
の外部メモリ２０については、ＣＤ−ＲＯＭデコーダ１
０とは別に集積化されるため、内部メモリ１０に比べて
容量を大きくすることは容易である。
の読み出し及び書き込みが可能な記録媒体からなり、出
力インタフェース１４を介してホストコンピュータ側へ
転送するＣＤ−ＲＯＭデータを一時的に記憶する。この
外部メモリ２０については、ＣＤ−ＲＯＭデータを少な
くとも２ブロック分記憶できる容量があれば動作上は問
題ないが、ホストコンピュータ側へのＣＤ−ＲＯＭデー
タの転送のタイミングに余裕を持たせるためには、内部
メモリ１７よりも容量を大きくすることが好ましい。こ
の外部メモリ２０については、ＣＤ−ＲＯＭデコーダ１
０とは別に集積化されるため、内部メモリ１０に比べて
容量を大きくすることは容易である。
【００２５】続いて、上述の符号誤り訂正検出装置の動
作について、図２に従い説明する。ＤＳＰ側から１ブロ
ック毎に入力されるデータＳ(n)は、先ず、入力インタ
フェース１１に入力され、この入力インタフェース１１
から、内部メモリ１７及び外部メモリ２０にそれぞれ書
き込まれる。内部メモリ１７に書き込まれたデータＳ
(n)は、次のデータＳ(n+1)が入力されるのに並行して、
誤り訂正回路１２へ読み出され、符号誤りの訂正処理を
受ける。そして、訂正処理の結果、データＳ(n)に誤り
があれば、その誤りのある部分のみが正しいデータに書
き換えられる。この書き換えは、内部メモリ１７に記憶
されたデータＳ(n)と外部メモリ２０に記憶されたデー
タＳ(n)とのそれぞれに対して同時に行われる。訂正処
理が完了したデータＳ(n)は、内部メモリ１７から誤り
検出回路１３へ読み出される。これらのデータＳ(n)の
誤り訂正回路１２及び誤り検出回路１３への読み出し動
作は、次のデータＳ(n+1)が前段のデジタル信号処理部
から入力される期間（１ブロック期間）内に完了する。
そして、外部メモリ２０に記憶されたデータＳ(n)は、
ホストコンピュータからの要求に応答して順次出力イン
タフェースへ読み出される。
作について、図２に従い説明する。ＤＳＰ側から１ブロ
ック毎に入力されるデータＳ(n)は、先ず、入力インタ
フェース１１に入力され、この入力インタフェース１１
から、内部メモリ１７及び外部メモリ２０にそれぞれ書
き込まれる。内部メモリ１７に書き込まれたデータＳ
(n)は、次のデータＳ(n+1)が入力されるのに並行して、
誤り訂正回路１２へ読み出され、符号誤りの訂正処理を
受ける。そして、訂正処理の結果、データＳ(n)に誤り
があれば、その誤りのある部分のみが正しいデータに書
き換えられる。この書き換えは、内部メモリ１７に記憶
されたデータＳ(n)と外部メモリ２０に記憶されたデー
タＳ(n)とのそれぞれに対して同時に行われる。訂正処
理が完了したデータＳ(n)は、内部メモリ１７から誤り
検出回路１３へ読み出される。これらのデータＳ(n)の
誤り訂正回路１２及び誤り検出回路１３への読み出し動
作は、次のデータＳ(n+1)が前段のデジタル信号処理部
から入力される期間（１ブロック期間）内に完了する。
そして、外部メモリ２０に記憶されたデータＳ(n)は、
ホストコンピュータからの要求に応答して順次出力イン
タフェースへ読み出される。
【００２６】以上のような処理においては、内部メモリ
制御回路１５から内部メモリ１７へのアクセスが、入力
インタフェース１１からのデータの書き込みと、誤り訂
正回路１２あるいは誤り検出回路１３へのデータの読み
出しとに時分割で割り当てられる。そして、外部メモリ
制御回路１６から外部メモリ２０へのアクセスが、入力
インタフェース１１からのデータの書き込みと、誤り訂
正回路１２からの訂正データの書き込みと、出力インタ
フェース１４へのデータの読み出しとに割り当てられ
る。内部メモリ１７から誤り訂正回路１２あるいは誤り
検出回路１３にデータが読み出さる間は、外部メモリ２
０に対するアクセスが停止するため、ホストコンピュー
タへのＣＤ−ＲＯＭデータの転送のタイミングを広い範
囲で設定できるようになる。
制御回路１５から内部メモリ１７へのアクセスが、入力
インタフェース１１からのデータの書き込みと、誤り訂
正回路１２あるいは誤り検出回路１３へのデータの読み
出しとに時分割で割り当てられる。そして、外部メモリ
制御回路１６から外部メモリ２０へのアクセスが、入力
インタフェース１１からのデータの書き込みと、誤り訂
正回路１２からの訂正データの書き込みと、出力インタ
フェース１４へのデータの読み出しとに割り当てられ
る。内部メモリ１７から誤り訂正回路１２あるいは誤り
検出回路１３にデータが読み出さる間は、外部メモリ２
０に対するアクセスが停止するため、ホストコンピュー
タへのＣＤ−ＲＯＭデータの転送のタイミングを広い範
囲で設定できるようになる。
【００２７】図４は、内部メモリ１７または外部メモリ
２０に対する書き込みアドレス信号及び読み出しアドレ
ス信号を供給するアドレス発生回路の構成を示すブロッ
ク図であり、図５及び図６は、各アドレス信号に対応し
た内部メモリ１６及び外部メモリ２０の利用状態の一例
を説明する模式図である。アドレス発生回路は、第１の
アドレス発生器２１、第２のアドレス発生器２２、ラッ
チ２３及び加算器２４より構成される。このアドレス発
生回路については、内部メモリ１７及び外部メモリ２０
のそれぞれに対応して独立に設けられる。
２０に対する書き込みアドレス信号及び読み出しアドレ
ス信号を供給するアドレス発生回路の構成を示すブロッ
ク図であり、図５及び図６は、各アドレス信号に対応し
た内部メモリ１６及び外部メモリ２０の利用状態の一例
を説明する模式図である。アドレス発生回路は、第１の
アドレス発生器２１、第２のアドレス発生器２２、ラッ
チ２３及び加算器２４より構成される。このアドレス発
生回路については、内部メモリ１７及び外部メモリ２０
のそれぞれに対応して独立に設けられる。
【００２８】第１のアドレス発生器２１は、カウンタに
よって構成され、内部メモリ１７あるいは外部メモリ２
０に対して、図５及び図６に示すように、全ての記憶領
域を０番地から最終番地まで所定の順序で指定する書き
込みアドレス信号ＷＡを発生する。この書き込みアドレ
ス信号ＷＡについては、アドレス位置が最終番地に達し
た後、０番地に戻って繰り返し同一順序でアドレスを指
定するように生成される。従って、内部メモリ１７及び
外部メモリ２０においては、入力インタフェース１１に
取り込まれるＣＤ−ＲＯＭデータが入力順序に従って順
次書き込まれるようになる。
よって構成され、内部メモリ１７あるいは外部メモリ２
０に対して、図５及び図６に示すように、全ての記憶領
域を０番地から最終番地まで所定の順序で指定する書き
込みアドレス信号ＷＡを発生する。この書き込みアドレ
ス信号ＷＡについては、アドレス位置が最終番地に達し
た後、０番地に戻って繰り返し同一順序でアドレスを指
定するように生成される。従って、内部メモリ１７及び
外部メモリ２０においては、入力インタフェース１１に
取り込まれるＣＤ−ＲＯＭデータが入力順序に従って順
次書き込まれるようになる。
【００２９】第２のアドレス発生器２２は、図５及び図
６に示すように、１ブロック分のＣＤ−ＲＯＭデータに
対応する内部メモリ１７及び外部メモリ２０の一部領域
を各処理毎に定められた固有の順序で指定する巡回アド
レス信号ＣＡを発生する。この巡回アドレス信号ＣＡ
は、内部メモリ１７に対応する場合、誤り訂正符号の各
シーケンスに従う順序で１ブロック分のＣＤ−ＲＯＭデ
ータを読み出すようにして生成される。例えば、図３に
示すように、Ｐ符号語のＰシーケンスに従い、１ブロッ
ク分のデータを４２個おきにに読み出し、Ｑ符号語のＱ
シーケンスに従い１ブロック分のデータを４３個おきに
読み出すことができるように生成される。また、外部メ
モリ２０に対応する場合には、巡回アドレスＣＡは、１
ブロック分のデータを書き込みアドレスと同様の順序で
読み出すように生成される。
６に示すように、１ブロック分のＣＤ−ＲＯＭデータに
対応する内部メモリ１７及び外部メモリ２０の一部領域
を各処理毎に定められた固有の順序で指定する巡回アド
レス信号ＣＡを発生する。この巡回アドレス信号ＣＡ
は、内部メモリ１７に対応する場合、誤り訂正符号の各
シーケンスに従う順序で１ブロック分のＣＤ−ＲＯＭデ
ータを読み出すようにして生成される。例えば、図３に
示すように、Ｐ符号語のＰシーケンスに従い、１ブロッ
ク分のデータを４２個おきにに読み出し、Ｑ符号語のＱ
シーケンスに従い１ブロック分のデータを４３個おきに
読み出すことができるように生成される。また、外部メ
モリ２０に対応する場合には、巡回アドレスＣＡは、１
ブロック分のデータを書き込みアドレスと同様の順序で
読み出すように生成される。
【００３０】ラッチ２３は、第１のアドレス発生器２１
に接続され、書き込みアドレス信号ＷＡの内、ＲＡＭに
記憶されるデータの各ブロックの先頭に対応するアドレ
ス情報ＷＡhをラッチする。このラッチ２３は、２段構
成であり、それぞれラッチした先頭アドレス情報ＷＡh
を１ブロック分の処理が進む毎に１段ずつシフトする。
これにより、１段目には、現在入力されつつあるブロッ
クの先頭のデータが記憶される先頭アドレス情報ＷＡh
(0)が保持される。そして、２段目には、１ブロック先
に入力されてエラー訂正処理が施されているブロックの
先頭のデータが記憶されたＲＡＭの先頭アドレス情報Ｗ
Ａh(1)が保持される。
に接続され、書き込みアドレス信号ＷＡの内、ＲＡＭに
記憶されるデータの各ブロックの先頭に対応するアドレ
ス情報ＷＡhをラッチする。このラッチ２３は、２段構
成であり、それぞれラッチした先頭アドレス情報ＷＡh
を１ブロック分の処理が進む毎に１段ずつシフトする。
これにより、１段目には、現在入力されつつあるブロッ
クの先頭のデータが記憶される先頭アドレス情報ＷＡh
(0)が保持される。そして、２段目には、１ブロック先
に入力されてエラー訂正処理が施されているブロックの
先頭のデータが記憶されたＲＡＭの先頭アドレス情報Ｗ
Ａh(1)が保持される。
【００３１】加算器２４は、第２のアドレス発生器２２
及びラッチ２３に接続され、第２のアドレス発生器２２
から出力される巡回アドレス信号ＣＡに、先頭アドレス
情報ＷＡhを加算することにより、ＲＡＭに対する実際
の読み出しアドレス信号ＲＡを生成する。即ち、巡回ア
ドレス信号ＣＡについては、先頭のアドレスが０番地で
あり、ＲＡＭの記憶領域を１ブロックに対応する範囲で
指定するため、加算器２４において、巡回アドレス信号
ＣＡに先頭アドレス情報ＷＡhを加算することで、ＲＡ
Ｍの記憶領域全体のアクセスを可能にしている。例え
ば、図５に示すように、ブロックｎのＣＤ−ＲＯＭデー
タが記憶された内部メモリ１７の先頭アドレス情報ＷＡ
h(0)を巡回アドレス信号ＣＡに加算することにより、ブ
ロックｎのＣＤ−ＲＯＭデータが記憶された領域を指定
する読み出しアドレス信号ＲＡ(0)が生成される。これ
により、訂正処理あるいは検出処理のため、内部メモリ
１７から誤り訂正回路１２あるいは誤り検出回路１３へ
１ブロック分のＣＤ−ＲＯＭデータが読み出される。ま
た、外部メモリ２０についても、図６に示すように、ブ
ロックｎのＣＤ−ＲＯＭデータが記憶された外部メモリ
２０の先頭アドレス情報ＷＡh(0)を巡回アドレス信号Ｃ
Ａに加算することにより、ブロックｎのＣＤ−ＲＯＭデ
ータが記憶された領域を指定する読み出しアドレス信号
ＲＡ(0)が生成される。これにより、ホストコンピュー
タ側へ転送するため、外部メモリ２０から出力インタフ
ェース１４へ訂正処理が完了した１ブロック分のＣＤ−
ＲＯＭデータが読み出される。
及びラッチ２３に接続され、第２のアドレス発生器２２
から出力される巡回アドレス信号ＣＡに、先頭アドレス
情報ＷＡhを加算することにより、ＲＡＭに対する実際
の読み出しアドレス信号ＲＡを生成する。即ち、巡回ア
ドレス信号ＣＡについては、先頭のアドレスが０番地で
あり、ＲＡＭの記憶領域を１ブロックに対応する範囲で
指定するため、加算器２４において、巡回アドレス信号
ＣＡに先頭アドレス情報ＷＡhを加算することで、ＲＡ
Ｍの記憶領域全体のアクセスを可能にしている。例え
ば、図５に示すように、ブロックｎのＣＤ−ＲＯＭデー
タが記憶された内部メモリ１７の先頭アドレス情報ＷＡ
h(0)を巡回アドレス信号ＣＡに加算することにより、ブ
ロックｎのＣＤ−ＲＯＭデータが記憶された領域を指定
する読み出しアドレス信号ＲＡ(0)が生成される。これ
により、訂正処理あるいは検出処理のため、内部メモリ
１７から誤り訂正回路１２あるいは誤り検出回路１３へ
１ブロック分のＣＤ−ＲＯＭデータが読み出される。ま
た、外部メモリ２０についても、図６に示すように、ブ
ロックｎのＣＤ−ＲＯＭデータが記憶された外部メモリ
２０の先頭アドレス情報ＷＡh(0)を巡回アドレス信号Ｃ
Ａに加算することにより、ブロックｎのＣＤ−ＲＯＭデ
ータが記憶された領域を指定する読み出しアドレス信号
ＲＡ(0)が生成される。これにより、ホストコンピュー
タ側へ転送するため、外部メモリ２０から出力インタフ
ェース１４へ訂正処理が完了した１ブロック分のＣＤ−
ＲＯＭデータが読み出される。
【００３２】以上のようにして生成される書き込みアド
レス信号ＷＡ及び読み出しアドレス信号ＲＡについて
は、何れか一方が選択されて内部メモリ１７及び外部メ
モリ２０に供給される。通常、入力インタフェース１
１、誤り訂正回路１２及び誤り検出回路１３は、それぞ
れ並列に動作しており、各部から内部メモリ１７あるい
は外部メモリ２０へのアクセスは、それぞれ１ワード単
位の時分割で割り当てられる。このとき、外部メモリ制
御回路１６の動作タイミングは、誤り訂正回路１２ある
いは誤り検出回路１３の読み出し動作のタイミングに直
接関係していないため、外部メモリ２０に対してＣＤ−
ＲＯＭデータを自由なタイミングで入出力することがで
きる。従って、誤り訂正回路１２や誤り検出回路１３の
動作の間隙を待つことなく、ホストコンピュータ側へＣ
Ｄ−ＲＯＭデータを転送することができる。
レス信号ＷＡ及び読み出しアドレス信号ＲＡについて
は、何れか一方が選択されて内部メモリ１７及び外部メ
モリ２０に供給される。通常、入力インタフェース１
１、誤り訂正回路１２及び誤り検出回路１３は、それぞ
れ並列に動作しており、各部から内部メモリ１７あるい
は外部メモリ２０へのアクセスは、それぞれ１ワード単
位の時分割で割り当てられる。このとき、外部メモリ制
御回路１６の動作タイミングは、誤り訂正回路１２ある
いは誤り検出回路１３の読み出し動作のタイミングに直
接関係していないため、外部メモリ２０に対してＣＤ−
ＲＯＭデータを自由なタイミングで入出力することがで
きる。従って、誤り訂正回路１２や誤り検出回路１３の
動作の間隙を待つことなく、ホストコンピュータ側へＣ
Ｄ−ＲＯＭデータを転送することができる。
【００３３】以上の実施の形態においては、記録媒体と
してＣＤを用いるＣＤ−ＲＯＭシステムを例示したが、
記録媒体としては、ＤＶＤ等のその他の媒体を用いるシ
ステムにも採用することができる。
してＣＤを用いるＣＤ−ＲＯＭシステムを例示したが、
記録媒体としては、ＤＶＤ等のその他の媒体を用いるシ
ステムにも採用することができる。
【００３４】
【発明の効果】本発明によれば、ＣＤ−ＲＯＭデコーダ
に内蔵した内部メモリに誤り訂正処理のためにＣＤ−Ｒ
ＯＭデータを一時的に記憶するようにしたことで、外部
メモリとＣＤ−ＲＯＭデコーダとの間のＣＤ−ＲＯＭデ
ータの入出力の頻度を少なくすることができる。このた
め、ホストコンピュータ側へＣＤ−ＲＯＭデータを転送
する際、外部メモリからの読み出しタイミングの自由度
が拡大され、結果的にＣＤ−ＲＯＭデータの転送速度を
高速化することができる。また、内部メモリが誤り訂正
回路と同一の基板上に集積化されるため、内部メモリと
誤り訂正回路との間のＣＤ−ＲＯＭデータの入出力の速
度を高速化できる。
に内蔵した内部メモリに誤り訂正処理のためにＣＤ−Ｒ
ＯＭデータを一時的に記憶するようにしたことで、外部
メモリとＣＤ−ＲＯＭデコーダとの間のＣＤ−ＲＯＭデ
ータの入出力の頻度を少なくすることができる。このた
め、ホストコンピュータ側へＣＤ−ＲＯＭデータを転送
する際、外部メモリからの読み出しタイミングの自由度
が拡大され、結果的にＣＤ−ＲＯＭデータの転送速度を
高速化することができる。また、内部メモリが誤り訂正
回路と同一の基板上に集積化されるため、内部メモリと
誤り訂正回路との間のＣＤ−ＲＯＭデータの入出力の速
度を高速化できる。
【図１】本発明の符号誤り訂正検出装置の構成を示すブ
ロック図である。
ロック図である。
【図２】ＣＤ−ＲＯＭデータの流れを説明するタイミン
グ図である。
グ図である。
【図３】誤り訂正処理でのＣＤ−ＲＯＭデータのアクセ
ス順序を説明する図である。
ス順序を説明する図である。
【図４】アドレス発生回路の構成例を示すブロック図で
ある。
ある。
【図５】内部メモリのアクセスの状態の一例を説明する
模式図である。
模式図である。
【図６】外部メモリのアクセスの状態の一例を説明する
模式図である。
模式図である。
【図７】ＣＤ−ＲＯＭシステムの構成を示すブロック図
である。
である。
【図８】ディスクから読み出されるデータのフォーマッ
ト図である。
ト図である。
【図９】ＣＤ−ＲＯＭデータのフォーマット図である。
１ ピックアップ部 ２ ディスク ３ ピックアップ制御部 ４ アナログ信号処理部 ５ デジタル信号処理部 ６ ＣＤ−ＲＯＭデコーダ ７ バッファＲＡＭ ８ 制御マイコン １０ ＣＤ−ＲＯＭデコーダ １１ 入力インタフェース １２ 誤り訂正回路 １３ 誤り検出回路 １４ 出力インタフェース １５ 内部メモリ制御回路 １６ 外部メモリ制御回路 １７ 内部メモリ ２０ 外部メモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ１１Ｂ 20/18 ５７２ Ｇ１１Ｂ 20/18 ５７２Ｆ ５７４ ５７４Ｅ
Claims (3)
- 【請求項１】 記録媒体から読み出される誤り訂正符号
及び誤り検出符号を含むデジタルデータに対して、誤り
訂正符号及び誤り検出符号に基づく処理を施し、処理済
みのデジタルデータをコンピュータ機器側へ転送する符
号誤り訂正検出装置において、所定のバイト数で構成さ
れるブロック単位で記録媒体から読み出されたデジタル
データを取り込む入力インタフェースと、上記入力イン
タフェース回路に取り込まれる上記デジタルデータをブ
ロック単位で記憶する内部メモリと、上記内部メモリと
共に、上記デジタルデータをブロック単位で記憶する外
部メモリと、上記内部メモリに記憶された上記デジタル
データを取り込み、１ブロック毎に上記誤り訂正符号に
基づく訂正処理を施した後、上記内部メモリ及び上記外
部メモリに記憶された上記デジタルデータの誤り箇所を
それぞれ書き換える訂正回路と、上記訂正回路で誤り箇
所が書き換えられて上記内部メモリに記憶された上記デ
ジタルデータを取り込み、１ブロック毎に上記誤り検出
符号に基づく検出処理を施した後、検出結果に応じてエ
ラーフラグを設定する検出回路と、上記外部メモリに記
憶された上記デジタルデータを外部コンピュータ機器へ
出力する出力インタフェースと、を備えたことを特徴と
する符号誤り訂正検出装置。 - 【請求項２】 上記内部メモリに接続され、上記入力イ
ンタフェースあるいは上記訂正回路から上記内部メモリ
への上記デジタルデータの書き込み及び上記内部メモリ
から上記訂正回路あるいは上記検出回路への上記デジタ
ルデータの読み出しを制御する内部メモリ制御回路と、
上記外部メモリに接続され、上記入力インタフェースあ
るいは上記誤り訂正回路から上記外部メモリへの上記デ
ジタルデータの書き込み及び上記外部メモリから上記出
力インタフェースへの上記デジタルデータの読み出しを
制御する外部メモリ制御回路と、をさらに備えたことを
特徴とする請求項１に記載の符号誤り訂正検出装置。 - 【請求項３】 上記内部メモリは、上記デジタルデータ
を少なくとも２ブロック分記憶可能な容量を有すること
を特徴する請求項２に記載の符号誤り訂正検出装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9162794A JPH1116298A (ja) | 1997-06-19 | 1997-06-19 | 符号誤り訂正検出装置 |
| US09/098,095 US6243845B1 (en) | 1997-06-19 | 1998-06-16 | Code error correcting and detecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9162794A JPH1116298A (ja) | 1997-06-19 | 1997-06-19 | 符号誤り訂正検出装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005218582A Division JP3995693B2 (ja) | 2005-07-28 | 2005-07-28 | 符号誤り訂正検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1116298A true JPH1116298A (ja) | 1999-01-22 |
Family
ID=15761343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9162794A Pending JPH1116298A (ja) | 1997-06-19 | 1997-06-19 | 符号誤り訂正検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1116298A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006217318A (ja) * | 2005-02-04 | 2006-08-17 | Nec Electronics Corp | データ通信システム |
| JP2009514126A (ja) * | 2003-07-09 | 2009-04-02 | トムソン ライセンシング | リードソロモンプロダクトコードのためのエラー訂正方法 |
-
1997
- 1997-06-19 JP JP9162794A patent/JPH1116298A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514126A (ja) * | 2003-07-09 | 2009-04-02 | トムソン ライセンシング | リードソロモンプロダクトコードのためのエラー訂正方法 |
| JP2006217318A (ja) * | 2005-02-04 | 2006-08-17 | Nec Electronics Corp | データ通信システム |
| JP4563834B2 (ja) * | 2005-02-04 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | データ通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818801A (en) | Shockproof optical reproduction device | |
| US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
| US6243845B1 (en) | Code error correcting and detecting apparatus | |
| JPS62298970A (ja) | シ−ケンシャルバッファ装置 | |
| KR100373467B1 (ko) | 어드레스 발생 회로 | |
| JP3530388B2 (ja) | 符号誤り訂正装置 | |
| US7127657B2 (en) | System and method for processing digital data while buffering digital data in a buffer memory | |
| JPH1116298A (ja) | 符号誤り訂正検出装置 | |
| JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
| JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
| JP2001291326A (ja) | 光ディスク再生装置及びそれに用いる半導体集積回路 | |
| JP2854208B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH0917124A (ja) | ディスク再生装置 | |
| KR100398719B1 (ko) | 디스크 재생 장치 | |
| JPH1186465A (ja) | 信号処理装置 | |
| JP3670758B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3152525B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3454669B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH11339402A (ja) | 符号誤り訂正検出装置 | |
| JPS63167482A (ja) | 磁気記録装置 | |
| JP2000339700A (ja) | ショックプルーフ制御装置 | |
| JPS63167483A (ja) | 磁気記録装置 | |
| JPH08273307A (ja) | 符号装置及び復号装置 | |
| JPH09297962A (ja) | 同期化回路およびこれを備えたデータ処理装置 | |
| JPH10261263A (ja) | ディスク再生装置及びその再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050614 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |