JP3737405B2 - チップ製造方法およびシステム、回路基板、回路チップ - Google Patents
チップ製造方法およびシステム、回路基板、回路チップ Download PDFInfo
- Publication number
- JP3737405B2 JP3737405B2 JP2001277877A JP2001277877A JP3737405B2 JP 3737405 B2 JP3737405 B2 JP 3737405B2 JP 2001277877 A JP2001277877 A JP 2001277877A JP 2001277877 A JP2001277877 A JP 2001277877A JP 3737405 B2 JP3737405 B2 JP 3737405B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- circuit board
- dividing line
- test pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、回路基板から回路チップを製造するチップ製造方法およびシステム、そのチップ製造方法に利用される回路基板、そのチップ製造方法で製造された回路チップ、に関する。
【0002】
【従来の技術】
現在、各種の電子機器に集積回路の回路チップが使用されており、その回路チップを製造する手法やテストする手法にも各種が存在する。一般的なチップ製造方法では、回路基板であるシリコンウェハの表面に、多数の矩形の集積回路をスクライブラインを介して配列された状態に形成し、そのシリコンウェハをスクライビングやダイシングによりスクライブラインで分断して集積回路ごとに多数の回路チップを形成する。
【0003】
このように回路チップを製造する場合、集積回路に回路テストを実行するためにテスト配線とテストパッドとを形成することもある。その場合、集積回路を形成するときに各部にテスト配線でテストパッドを接続しておき、例えば、シリコンウェハを分断して回路チップを形成してから、そのテストパッドにテスタ装置を接続して集積回路を回路テストする。
【0004】
また、シリコンウェハに形成された集積回路のテストパッドにテスタ装置を接続して回路テストを実行し、この回路テストが完了してからシリコンウェハを分断して回路チップを形成する手法もある。このように集積回路を回路テストしてからシリコンウェハを分断する手法では、シリコンウェハを分断した回路チップの状態ではテストパッドは無用である。
【0005】
一方、シリコンウェハをスクライブラインでダイシングなどにより分断する場合、そのスクライブラインには所定の横幅が必要となる。そこで、このスクライブラインをスクライブ領域としてテストパッドを配置することで、回路チップにテストパッドが残存しないようにした技術が、特公平07−120696号公報、特公平08−030820号公報、特公平08−008288号公報、特許第003093216号、等に開示されている。
【0006】
このような回路チップでは、シリコンウェハの分断に利用されるスクライブ領域にテストパッドが位置しているので、分断された回路チップにはテストパッドが存在しない。このため、回路チップを小型化することができ、悪意のユーザがテストパッドから集積回路に不正にアクセスすることも防止できる。
【0007】
【発明が解決しようとする課題】
しかし、近年はスクライビングやダイシングの精度が向上するとともにスクライブラインが幅狭となっており、そこをスクライブ領域としてテストパッドを配置することが困難となっている。
【0008】
また、前述のように集積回路を回路テストしてからシリコンウェハを分断する手法では、スクライブ領域にテストパッドを配置することが可能であるが、シリコンウェハを分断してから集積回路を回路テストする手法では、スクライブ領域にテストパッドを配置することができない。
【0009】
本発明は上述のような課題に鑑みてなされたものであり、高精度で幅狭のスクライブラインでシリコンウェハを分断してから集積回路を回路テストする手法でも、回路チップへの不正なアクセスを防止することができるチップ製造方法およびシステム、そのチップ製造方法に利用される回路基板、そのチップ製造方法で製造された回路チップ、を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の第一のチップ製造方法は、従来と同様に少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に形成し、回路基板を分断ラインで集積回路ごとに分断して多数の回路チップを形成し、その回路チップのテストパッドから集積回路に回路テストを実行する。
【0011】
ただし、回路基板の表面に配列されて形成される略矩形状の集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させる。回路基板を外側に位置する第一分断ラインで分断してから回路テストを実行し、この回路テストを実行してから第二分断ラインで回路チップからテストパッドとテストパッドに接続されたテスト配線が位置する部分を切除する。このため、回路基板から回路チップが個々に分断されたときには、集積回路にテスト配線で結線されたテストパッドが存在するが、回路テストが完了して出荷されるときには、集積回路にテスト配線で結線されたテストパッドは存在しない。
【0012】
本発明の第二のチップ製造方法では、回路テストを実行する回路チップの集積回路は外側に位置する第一分断ラインで回路基板から分断し、回路テストを実行しない回路チップの集積回路は内側に位置する第二分断ラインで回路基板から分断する。このため、出荷することなく回路テストを実行する回路チップと回路テストを実行することなく出荷する回路チップとを並列に製造する場合、回路テストが実行される回路チップにはテストパッドが存在するが、出荷される回路チップにはテスト配線で結線されたテストパッドは存在しない。
【0013】
本発明の第三のチップ製造方法では、従来と同様に回路基板に形成された多数の集積回路の少なくとも一部にテストパッドから回路テストを実行し、この回路テストが完了してから回路基板を分断ラインで集積回路ごとに分断して多数の回路チップを形成するが、回路テストが完了してから回路基板を少なくとも内側に位置する第二分断ラインで分断する。このため、回路テストが実行される時点では、集積回路にテスト配線で結線されたテストパッドが存在するが、回路テストが完了して出荷されるときには、集積回路にテスト配線で結線されたテストパッドは存在しない。
【0014】
また、本発明の他の形態としては、テストパッドが第一第二分断ラインの間隙に位置しており、第二分断ラインより内側に位置する集積回路と外側に位置するテストパッドとをテスト配線が結線していることにより、
回路チップから第二分断ラインより外側の部分が切除されると、回路チップにテストパッドが存在しない状態となる。
【0016】
なお、本発明で云う各種手段は、その機能を実現するように形成されていれば良く、例えば、専用のハードウェア、適正な機能がプログラムにより付与されたコンピュータ、適正なプログラムによりコンピュータの内部に実現された機能、これらの組み合わせ、等を許容する。また、本発明で云う各種手段は、個々に独立した存在である必要もなく、ある手段が他の手段の一部であることや、ある手段の一部と他の手段の一部とが重複していることなども許容する。
【0017】
【発明の実施の形態】
本発明の実施の一形態を図面を参照して以下に説明する。まず、本形態のチップ製造システム(図示せず)は、ハードウェアの構成は従来と同一であり、回路形成手段、基板分断手段、回路テスト手段、を具備しているが、これらの手段の動作内容が従来とは相違している。
【0018】
回路形成手段は、ウェハ搬入機構やスパッタリング装置やCVD(Chemical Vapor Deposition)装置などからなり、図1(a)に示すように、回路基板であるシリコンウェハ100の表面に矩形の多数の集積回路101を形成する。これら多数の集積回路101は分断ラインであるスクライブライン102〜104を介して配列された状態に形成されるが、集積回路101の図中右側には第一第二スクライブライン103,104が並列に設定される。
【0019】
そして、多数の集積回路101は、所定部分に複数のテスト配線105で複数のテストパッド106が個々に結線された状態に各々形成されるが、これらのテストパッド106は第一第二スクライブライン103,104の間隙に形成され、テスト配線105は第一スクライブライン103を通過した状態に形成される。
【0020】
基板分断手段は、ウェハ搬送機構やスクライビング装置やダイシング装置などからなり、上述の回路形成手段で集積回路101が形成されたシリコンウェハ100を、後述する回路テストの実行以前に、同図(b)に示すように、前後方向にはスクライブライン102で分断するとともに左右方向には外側に位置する第一スクライブライン103で分断して製造過程の回路チップ110を形成する。
【0021】
回路テスト手段は、回路テスト装置やウェハ分別機構などからなり、上述の基板分断手段により形成された製造過程の回路チップ110に対し、テスト端子をテストパッド106に導通させて集積回路101に各種の回路テストを実行する。
【0022】
この回路テストの実行以後には、前述の基板分断手段は、同図(c)に示すように、回路チップ110を第二スクライブライン104で分断することにより、テストパッド106とテスト配線105の一部とが位置する部分を切除して回路チップ110を完成させる。
【0023】
このように完成される本形態の回路チップ110は、分断されたシリコンウェハ100の表面に集積回路101が形成されており、この集積回路101の各部にテスト配線105が結線されているが、このテスト配線105が第二スクライブライン104の位置で分断されている構造となる。
【0024】
上述のような構成において、図2に示すように、本形態のチップ製造システムによるチップ製造方法では、シリコンウェハ100の表面に矩形の多数の集積回路101がスクライブライン102〜104を介して形成されるが、図1(a)に示すように、集積回路101の図中右側には第一第二スクライブライン103,104が並列に設定される。
【0025】
このとき、多数の集積回路101は、所定部分に複数のテスト配線105で複数のテストパッド106が個々に結線された状態に各々形成されるが、これらのテストパッド106は第一第二スクライブライン103,104の間隙に形成され、テスト配線105は第一スクライブライン103を通過した状態に形成される。
【0026】
このような回路形成が完了すると、シリコンウェハ100は前後方向にスクライブライン102で分断されるとともに左右方向に第一スクライブライン103で分断されるので、これで集積回路101ごとに製造過程の回路チップ110が形成される。
【0027】
このように形成された回路チップ110では、同図(b)に示すように、集積回路101の右側に第二スクライブライン104を介して複数のテストパッド106が位置しており、これらのテストパッド106の各々が第二スクライブライン104を通過した複数のテスト配線105で集積回路101の各部に個々に接続されているので、この集積回路101にテストパッド106から回路テストが実行される。
【0028】
この回路テストで良品と判定された回路チップ110は、第二スクライブライン104で分断されるので、同図(c)に示すように、これでテストパッド106とテスト配線105の一部とが位置する部分が切除される。このように完成された回路チップ110は、例えば、各部にリード端子がボンディング接続されてから樹脂パッケージに封入され、実装部品として電子機器に使用される。
【0029】
本形態の回路チップ110は、上述のように製造されることにより、同図(b)に示すように、集積回路101ごとに分断された状態では専用のテストパッド106を具備しているので、そのテストパッド106から集積回路101に回路テストを容易に実行することができる。
【0030】
しかし、製品として出荷される完成状態では、同図(c)に示すように、集積回路101の各部にテスト配線105が結線されているが、このテスト配線105が第二スクライブライン104の位置で分断されている状態となるので、悪意のユーザがテストパッド106から集積回路101に不正にアクセスすることを良好に防止できる。
【0031】
しかも、本形態のチップ製造方法では、集積回路101の一方に第一第二スクライブライン103,104を並列に設定して間隙にテストパッド106を配置しているので、特公平07−120696号公報、特公平08−030820号公報、特公平08−008288号公報、特許第003093216号、等に開示されている従来技術とは相違して、回路チップ110を分断した状態で回路テストを実行することができ、第一第二スクライブライン103,104が高精度で幅狭でも完成した回路チップ110からテストパッド106を排除することができる。
【0032】
なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態ではシリコンウェハ100から分断した回路チップ110の全部を回路テストしてから出荷することを例示したが、一部のみ回路テストして全部を出荷することも可能である。
【0033】
また、回路テストする一部と出荷する一部とを分別することや、あるシリコンウェハ100の回路チップ110は出荷することなく回路テストし、あるシリコンウェハ100の回路チップ110は回路テストすることなく出荷するようなことも可能である。
【0034】
ただし、これらの場合には、出荷しない回路チップ110にはテストパッド106が残存しても問題ないので、図1(b)の状態のまま第二スクライブライン104での分断を省略することが可能であり、図3に示すように、出荷する回路チップ111では最初からテストパッド106が無用なので、第一スクライブライン103での分断を省略することが可能である。
【0035】
さらに、上記形態では回路チップ110をシリコンウェハ100から分断してから集積回路101を回路テストすることを例示したが、例えば、シリコンウェハ100に形成された状態で集積回路101を回路テストすることも可能である。この場合は集積回路101の回路テストが完了してからシリコンウェハ100を分断するので、同図に示すように、第一スクライブライン103での分断を省略して回路チップ111を形成することが可能である。
【0036】
また、上記形態ではシリコンウェハ100の表面に九個の集積回路101を三行三列に配列した状態を例示したが、当然ながら集積回路101の個数や配列は所望により各種に設定することが可能である。同様に、上記形態ではテスト配線105およびテストパッド106が集積回路101ごとに三個ずつ形成されていることを例示したが、これらの個数も各種に設定することが可能である。
【0037】
さらに、上記形態では矩形の集積回路101の一方のみに第一第二スクライブライン103,104を並列に設定することを例示したが、図4に示すように、集積回路101の二方に第一第二スクライブライン103,104を並列に設定した回路チップ112も実施可能である。
【0038】
また、上記形態では第一第二スクライブライン103,104の間隙にテストパッド106を配置することを例示したが、図5に示すように、テストパッド106は集積回路101の位置に配置してテスト配線105のみ第一第二スクライブライン103,104の間隙に形成した回路チップ113も実施可能である。
【0039】
前述の回路チップ110では、テストパッド106が位置する第一第二スクライブライン103,104の間隙に所定の横幅が必要なのでシリコンウェハ100の廃棄部分が増加するが、完成した状態では集積回路101にテストパッド106が位置しないので小型化が可能である。
【0040】
一方、回路チップ113では、完成した状態では集積回路101にテストパッド106が位置するので大型化するが、テスト配線105しか位置しない第一第二スクライブライン103,104の間隙を縮小してシリコンウェハ100の廃棄部分を削減することができる。
【0041】
つまり、上述した回路チップ110,113は相互に一長一短を有するので、各種条件を考慮して最適な一方を選択することが好適である。例えば、集積回路101にテストパッド106を配置できるデッドスペースが存在する場合には、回路チップ113を大型化することなくシリコンウェハ100の廃棄部分を削減することが可能である。
【0042】
また、図6に示すように、テスト配線105を第一第二スクライブライン103,104の間隙に形成してテストパッド106を第二スクライブライン104の位置に形成した回路チップ114も実施可能である。この場合、前述した回路チップ110よりも第一第二スクライブライン103,104の間隙を縮小することができ、回路チップ113よりも集積回路101の面積を削減することができる。
【0043】
【発明の効果】
本発明の第一のチップ製造方法では、回路基板の表面に配列されて形成される略矩形状の集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させ、回路基板を外側に位置する第一分断ラインで分断してから回路テストを実行し、この回路テストを実行してから第二分断ラインで回路チップからテストパッドとテストパッドに接続されたテスト配線が位置する部分を切除することにより、回路基板から回路チップが個々に分断されたときには集積回路にテスト配線で結線されたテストパッドが存在するので、テストパッドから集積回路を簡単かつ良好に回路テストすることができ、回路テストが完了して出荷されるときには集積回路にテスト配線で結線されたテストパッドが存在しないので、テストパッドから集積回路に不正なアクセスが発生することを確実に防止できる。
【0044】
本発明の第二のチップ製造方法では、回路テストを実行する回路チップの集積回路は外側に位置する第一分断ラインで回路基板から分断し、回路テストを実行しない回路チップの集積回路は内側に位置する第二分断ラインで回路基板から分断することにより、
出荷されることなく回路テストが実行される回路チップにはテストパッドが存在するので、テストパッドから集積回路を簡単かつ良好に回路テストすることができ、回路テストが実行されることなく出荷される回路チップにはテスト配線で結線されたテストパッドが存在しないので、テストパッドから集積回路に不正なアクセスが発生することを確実に防止できる。
【0045】
本発明の第三のチップ製造方法では、回路テストが完了してから回路基板を少なくとも内側に位置する第二分断ラインで分断することにより、
回路テストが実行される時点では、集積回路にテスト配線で結線されたテストパッドが存在するので、テストパッドから集積回路を簡単かつ良好に回路テストすることができ、回路テストが完了して出荷されるときには集積回路にテスト配線で結線されたテストパッドが存在しないので、テストパッドから集積回路に不正なアクセスが発生することを確実に防止できる。
【0046】
また、本発明の他の形態としては、テストパッドが第一第二分断ラインの間隙に位置しており、第二分断ラインより内側に位置する集積回路と外側に位置するテストパッドとをテスト配線が結線していることにより、
回路チップから第二分断ラインより外側の部分が切除されると、回路チップにテストパッドが存在しない状態となるので、不正なアクセスを確実に防止することができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態のチップ製造方法を示す工程図である。
【図2】チップ製造方法を示す模式的なフローチャートである。
【図3】回路チップの第一の変形例を示す平面図である。
【図4】第二の変形例を示す平面図である。
【図5】第三の変形例を示す平面図である。
【図6】第四の変形例を示す平面図である。
【符号の説明】
100 回路基板であるシリコンウェハ
101 集積回路
102 スクライブライン
103 第一スクライブライン
104 第二スクライブライン
105 テスト配線
106 テストパッド
110〜114 回路チップ
Claims (10)
- 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に形成し、前記回路基板を前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成し、必要により多数の前記回路チップの少なくとも一部の前記集積回路に前記テストパッドから回路テストを実行するチップ製造方法であって、
前記回路基板の表面に配列されて形成される略矩形状の前記集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、
これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させ、
前記回路基板を外側に位置する前記第一分断ラインで分断してから前記回路テストを実行し、
この回路テストを実行してから前記第二分断ラインで前記回路チップから前記テストパッドと前記テスト配線との少なくとも一部が位置する部分を切除するチップ製造方法。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に形成し、前記回路基板を前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成し、必要により多数の前記回路チップの少なくとも一部の前記集積回路に前記テストパッドから回路テストを実行するチップ製造方法であって、
前記回路基板の表面に配列されて形成される略矩形状の前記集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、
これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させ、
前記回路テストを実行する前記回路チップの集積回路は外側に位置する前記第一分断ラインで前記回路基板から分断し、
前記回路テストを実行しない前記回路チップの集積回路は内側に位置する前記第二分断ラインで前記回路基板から分断するチップ製造方法。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に形成し、この回路基板に形成された多数の前記集積回路の少なくとも一部に前記テストパッドから回路テストを実行し、この回路テストが完了してから前記回路基板を前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成するチップ製造方法であって、
前記回路基板の表面に配列されて形成される略矩形状の前記集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、
これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させ、
前記回路テストが完了してから前記回路基板を少なくとも内側に位置する前記第二分断ラインで分断するチップ製造方法。 - 前記テストパッドが前記第一第二分断ラインの間隙に位置しており、
前記第二分断ラインより内側に位置する前記集積回路と外側に位置する前記テストパッドとを前記テスト配線が結線している請求項1ないし3の何れか一項に記載のチップ製造方法。 - 前記第一第二分断ラインの間隙に位置している前記テスト配線が、
前記第一第二分断ラインに隣接する集積回路のうちの一方にのみ全て結線されている請求項1ないし3の何れか一項に記載のチップ製造方法。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に回路形成手段で形成し、前記回路基板を基板分断手段により前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成し、その回路チップのテストパッドから回路テスト手段により前記集積回路に回路テストを実行するチップ製造システムであって、
前記回路形成手段は、前記回路基板の表面に略矩形状の前記集積回路を四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定した状態で形成するとともに、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させて形成し、
前記基板分断手段は、前記回路テストの実行以前に前記回路基板を外側に位置する前記第一分断ラインで分断するとともに、前記回路テストの実行以後に前記第二分断ラインで前記回路チップから前記テストパッドと前記テスト配線との少なくとも一部が位置する部分を切除する、チップ製造システム。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に回路形成手段で形成し、前記回路基板を基板分断手段により前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成し、その回路チップのテストパッドから回路テスト手段により前記集積回路に回路テストを実行するチップ製造システムであって、
前記回路形成手段は、前記回路基板の表面に略矩形状の前記集積回路を四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定した状態で形成するとともに、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させて形成し、
前記基板分断手段は、前記回路テストを実行する前記回路チップの集積回路は外側に位置する前記第一分断ラインで前記回路基板から分断し、前記回路テストを実行しない前記回路チップの集積回路は内側に位置する前記第二分断ラインで前記回路基板から分断する、チップ製造システム。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に回路形成手段で形成し、この回路基板に形成された多数の前記集積回路の少なくとも一部に回路テスト手段により前記テストパッドから回路テストを実行し、この回路テストが完了してから前記回路基板を基板分断手段により前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成するチップ製造システムであって、
前記回路形成手段は、前記回路基板の表面に略矩形状の前記集積回路を四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定した状態で形成するとともに、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させて形成し、
前記基板分断手段は、前記回路テストが完了してから前記回路基板を少なくとも内側に位置する前記第二分断ラインで分断する、チップ製造システム。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路が分断ラインを介して配列された状態で表面に形成されている回路基板であって、
略矩形状の前記集積回路が四辺の少なくとも一つの位置に第一第二分断ラインが並列に設定された状態で形成されており、
これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみが位置している回路基板。 - 請求項1ないし5の何れか一項に記載のチップ製造方法で製造されており、
前記集積回路に結線されている前記テスト配線が前記第二分断ラインの位置で分断されている回路チップ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001277877A JP3737405B2 (ja) | 2001-09-13 | 2001-09-13 | チップ製造方法およびシステム、回路基板、回路チップ |
US10/208,496 US6686224B2 (en) | 2001-09-13 | 2002-07-30 | Chip manufacturing method for cutting test pads from integrated circuits by sectioning circuit chips from circuit substrate |
CN02130413A CN1404121A (zh) | 2001-09-13 | 2002-08-19 | 一种芯片制造方法 |
EP02090329A EP1294017A3 (en) | 2001-09-13 | 2002-09-12 | Chip manufacturing method for cutting test pads from integrated circuits by sectioning circuit chips from circuit substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001277877A JP3737405B2 (ja) | 2001-09-13 | 2001-09-13 | チップ製造方法およびシステム、回路基板、回路チップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003086643A JP2003086643A (ja) | 2003-03-20 |
JP3737405B2 true JP3737405B2 (ja) | 2006-01-18 |
Family
ID=19102331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001277877A Expired - Fee Related JP3737405B2 (ja) | 2001-09-13 | 2001-09-13 | チップ製造方法およびシステム、回路基板、回路チップ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6686224B2 (ja) |
EP (1) | EP1294017A3 (ja) |
JP (1) | JP3737405B2 (ja) |
CN (1) | CN1404121A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4405719B2 (ja) * | 2002-10-17 | 2010-01-27 | 株式会社ルネサステクノロジ | 半導体ウエハ |
KR100529670B1 (ko) * | 2003-10-01 | 2005-11-17 | 동부아남반도체 주식회사 | Cmos 이미지 센서 및 그 제조 방법 |
DE102004020187B4 (de) * | 2004-04-22 | 2006-07-13 | Infineon Technologies Ag | Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen |
US7808115B2 (en) * | 2004-05-03 | 2010-10-05 | Broadcom Corporation | Test circuit under pad |
FR2875624A1 (fr) * | 2004-09-23 | 2006-03-24 | St Microelectronics Sa | Generation deterministe d'un numero d'identifiant d'un circuit integre |
DE102005022600A1 (de) * | 2005-05-10 | 2006-11-23 | Atmel Germany Gmbh | Integrierter Schaltkreis mit Abgleichelementen und Verfahren zu seiner Herstellung |
KR100691282B1 (ko) | 2005-09-22 | 2007-03-12 | 삼성전기주식회사 | 탐침장치 보정용 칩 세트 마스터 |
KR100754140B1 (ko) * | 2005-12-21 | 2007-08-31 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기 발광 표시장치 및 모기판과그 검사방법 |
KR100793558B1 (ko) * | 2006-09-18 | 2008-01-14 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그의 모기판과 유기전계발광표시장치의 제조방법 |
US7563694B2 (en) * | 2006-12-01 | 2009-07-21 | Atmel Corporation | Scribe based bond pads for integrated circuits |
CN101398861B (zh) * | 2007-09-28 | 2010-08-11 | 英业达股份有限公司 | 电子元件焊接区域布局检测方法 |
WO2010119762A1 (ja) * | 2009-04-15 | 2010-10-21 | オリンパスメディカルシステムズ株式会社 | 半導体装置、半導体装置の製造方法 |
TW201340283A (zh) * | 2012-03-23 | 2013-10-01 | Chipmos Technologies Inc | 晶圓結構、晶片結構以及堆疊型晶片結構 |
KR101913839B1 (ko) | 2012-04-10 | 2018-12-31 | 삼성디스플레이 주식회사 | 표시 장치 및 그것의 테스트 방법 |
US20220386475A1 (en) * | 2021-06-01 | 2022-12-01 | Innolux Corporation | Manufacturing method of electronic device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07120696B2 (ja) | 1986-02-26 | 1995-12-20 | 富士通株式会社 | 半導体装置の製造方法 |
JPH0830820B2 (ja) | 1986-03-07 | 1996-03-27 | セイコー電子工業株式会社 | マトリクス表示装置 |
JPH02211648A (ja) * | 1989-02-11 | 1990-08-22 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
JP3093216B2 (ja) | 1989-06-19 | 2000-10-03 | 日本電気株式会社 | 半導体装置及びその検査方法 |
US5059899A (en) * | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
DE4200586A1 (de) * | 1992-01-11 | 1993-07-15 | Philips Patentverwaltung | Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung |
JPH088288B2 (ja) | 1993-02-17 | 1996-01-29 | 日本電気株式会社 | 集積回路及びその製造方法 |
JPH07147386A (ja) * | 1993-09-29 | 1995-06-06 | Toshiba Micro Electron Kk | 半導体装置とその製造方法およびそれに用いる器具 |
JP3529581B2 (ja) * | 1997-03-14 | 2004-05-24 | 東芝マイクロエレクトロニクス株式会社 | 半導体ウェーハ及びicカード |
JP2001135597A (ja) * | 1999-08-26 | 2001-05-18 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2001
- 2001-09-13 JP JP2001277877A patent/JP3737405B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-30 US US10/208,496 patent/US6686224B2/en not_active Expired - Lifetime
- 2002-08-19 CN CN02130413A patent/CN1404121A/zh active Pending
- 2002-09-12 EP EP02090329A patent/EP1294017A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1294017A3 (en) | 2004-12-08 |
CN1404121A (zh) | 2003-03-19 |
EP1294017A2 (en) | 2003-03-19 |
JP2003086643A (ja) | 2003-03-20 |
US6686224B2 (en) | 2004-02-03 |
US20030049871A1 (en) | 2003-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3737405B2 (ja) | チップ製造方法およびシステム、回路基板、回路チップ | |
US5691570A (en) | Integrated circuits having patterns of mirror images and packages incorporating the same | |
US20020149120A1 (en) | Semiconductor device having TEG elements | |
JPS61111561A (ja) | 半導体装置 | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
US20080169467A1 (en) | Semiconductor device | |
KR100723518B1 (ko) | 패드 체인을 구비하는 인터포우저 패턴 | |
US20200303268A1 (en) | Semiconductor device including residual test pattern | |
KR20040080739A (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
US11923317B2 (en) | Semiconductor devices | |
US7714429B2 (en) | Wafer structure with a plurality of functional macro chips for chip-on-chip configuration | |
JP2003218178A (ja) | 半導体装置および半導体チップ | |
US8618678B2 (en) | Chip structure and chip package structure | |
JPH02184043A (ja) | 半導体装置の製造方法 | |
JPH0547892A (ja) | 半導体装置 | |
US20070181967A1 (en) | Semiconductor device with visible indicator and method of fabricating the same | |
JPH05343489A (ja) | 半導体装置 | |
JPH08298273A (ja) | 半導体集積回路装置 | |
JP2000232127A (ja) | 半導体装置 | |
JPH05267257A (ja) | スクライブラインを有する半導体装置 | |
JP4572564B2 (ja) | 半導体装置 | |
JP3466289B2 (ja) | 半導体装置 | |
US20080078995A1 (en) | Chip structure | |
JP2008026105A (ja) | 接続用基板及び半導体装置の製造方法 | |
JP2004193300A (ja) | 配線用補助パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051026 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |