JPH0547892A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0547892A
JPH0547892A JP19916991A JP19916991A JPH0547892A JP H0547892 A JPH0547892 A JP H0547892A JP 19916991 A JP19916991 A JP 19916991A JP 19916991 A JP19916991 A JP 19916991A JP H0547892 A JPH0547892 A JP H0547892A
Authority
JP
Japan
Prior art keywords
semiconductor
monitor
pads
scribe line
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19916991A
Other languages
English (en)
Other versions
JP3354949B2 (ja
Inventor
Masaki Nagasawa
正樹 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19916991A priority Critical patent/JP3354949B2/ja
Publication of JPH0547892A publication Critical patent/JPH0547892A/ja
Application granted granted Critical
Publication of JP3354949B2 publication Critical patent/JP3354949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】スクライブライン上にモニター素子を有する半
導体ウェハから分割された半導体チップを有する半導体
装置に関し、分割された半導体チップ上にあるパッド同
士の短絡を防止することを目的とする。 【構成】スクライブライン12上に形成されたモニター用
素子14と、前記スクライブライン12に囲まれた半導体回
路領域に形成されるモニター用パッド20,24,25と、前
記半導体回路領域に設けられるパッド同士の距離よりも
狭い幅に形成されて前記モニター用素子14と前記モニタ
ー用パッド20,24,25を接続する金属配線電極21,22,
23とを有する半導体ウェハ11から分割された半導体チッ
プを含み構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、半導体ウェハから分割された半導体チップ
を有する半導体装置に関する。
【0002】
【従来の技術】半導体集積回路が形成された半導体チッ
プは、図2(a) に示すような半導体ウェハ1を分割した
ものであり、半導体集積回路毎の特性のバラツキや、製
造ラインにおける半導体ウェハ1毎の回路特性のバラツ
キを調査するためには、図2(b) (c) に示すような位置
にモニター用素子3が形成されている。
【0003】即ち、図2(b) に示すものは、半導体ウェ
ハ1に複数形成された矩形状の半導体集積回路領域2の
四隅にモニター用素子3を形成したものであり、半導体
集積回路の特性のバラツキを調査するために用いられて
いる。
【0004】これに対して、図2(c) に示すものは、半
導体ウェハ1上における複数の半導体集積回路領域2を
区画するスクライブライン4上にモニター用素子5を形
成したもので、製造ラインのバラツキを調査するために
設けられている。このモニター用素子5は、半導体集積
回路領域2の外に設けられているためにその回路構成に
無関係であり、しかも、半導体ウェハ1を分割する際に
同時に破壊される点で図2(b) のものと相違する。
【0005】このモニター用素子5は、スクライブライ
ン4上に形成されたモニター用パッド6に接続されてお
り、モニター用パッド6にはウェハ検査用のプローブの
針が当てられることになる。
【0006】
【発明が解決しようとする課題】しかし、モニター用パ
ッド6の平面の大きさは、プローブの針を当てる関係上
80μm×80μm以上の大きさが必要となるために、
図2(c) に示すスクライブライン4に沿って半導体ウェ
ハ1を分割する際にモニター用素子5とともにモニター
用パッド6を構成する金属片が飛散して分割された半導
体集積回路領域2(半導体チップ)の上に付着し、その
上のパッド7同士を短絡して半導体集積回路2の動作不
良の原因となったり、製品の歩留りを低下させるといっ
た問題が生じる。
【0007】この場合、エアブロー等によって半導体チ
ップ上の金属片を除去することも考えられるが、多数枚
について行うのは手間がかかる。しかも、金属片が、分
割された半導体チップの側部で完全に切断されずに突出
した状態で残り、これが後に分離して半導体チップの上
に載ることもあり、エアブローによる効果はあまり期待
できない。
【0008】本発明はこのような問題に鑑みてなされた
ものであって、分割された半導体チップ上にあるパッド
同士の短絡を防止できる半導体装置を提供することを目
的とする。
【0009】
【課題を解決するための手段】上記した課題は、図1に
例示するように、スクライブライン12上に形成されたモ
ニター用素子14と、前記スクライブライン12に囲まれた
半導体回路領域に形成されるモニター用パッド20,24,
25と、前記半導体回路領域に設けられるパッド間の距離
よりも狭い幅に形成されて前記モニター用素子14,26と
前記モニター用パッド20,24,25を接続する金属配線電
極21,22,23とを有する半導体ウェハ11から分割された
半導体チップを備えたことを特徴とする半導体装置によ
って達成する。
【0010】または、前記モニター用パッド20,24,25
は、前記半導体回路領域に形成される半導体回路に接続
されていることを特徴とする前記半導体装置により達成
する。
【0011】前記スクライブライン(12)内に配線する
前記金属配線電極21,22,23はスクライブ方向と直交す
る向きに形成されていることを特徴とする前記半導体装
置。
【0012】
【作 用】本発明によれば、スクライブライン12に囲
まれた半導体集積回路領域にモニター用パッド20,2
4…を設け、スクライブライン12上にモニター用素子
14を形成するとともに、細い金属配線電極21,22
…を介してモニター用パッド20,24…とモニター用
素子14とを接続するようにしている。
【0013】このため、スクライブライン12に沿って
半導体ウェハ11を切断する際に、パッド20,24…
程度の大きさ、即ち数十μm程度の金属片が飛び散るこ
とはなく、金属片により半導体チップ上のパッド同士は
短絡しなくなる。
【0014】また、第2の発明によれば、モニター用パ
ッドは内部回路に接続されて分割後にボンディングパッ
トとして使用される。このため、モニター専用のパッド
を設ける余裕のない半導体ウェハを切断分割する場合に
も大きな金属片の飛散がなくなる。
【0015】さらに、第3の発明によれば、金属配線電
極をスクライブラインと直交する向きに配線しているた
めに、スクライブラインに形成される金属の形成面積は
さらに小さくなり、ウェハ分割の際に飛び散る金属片が
より小さくなって短絡等の事故の発生は確実に回避され
る。
【0016】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 (a)本発明の第1実施例の説明 図1は、本発明の一実施例を示す装置の平面図及び部分
拡大平面図である。
【0017】図1(a) において符号11は、シリコン、
ゲルマニウム等よりなる半導体ウェハで、その半導体ウ
ェハ11の上面側には、窪みのあるスクライブライン1
2により平面矩形状に区画された半導体集積回路装置1
3が複数形成されており、半導体ウェハ11はウェハ試
験後にスクライブライン12に沿って切断されることに
なる。
【0018】スクライブライン12の表面のうち半導体
集積回路13の隅の近傍には、図1(b) に示すように、
モニター用のMOSトランジスタ14や抵抗素子26が
形成されている。モニター用の素子14,26は、例え
ば製造ラインの半導体ウェハ11毎の素子や回路特性の
バラツキを調査するために設けられるものである。
【0019】そのMOSトランジスタ14は、周囲がSi
O2等の絶縁膜15により囲まれた半導体領域に形成され
たもので、半導体上にゲート絶縁膜16を介して形成さ
れたゲート電極17と、その両側に不純物導入により形
成された2つのソース/ドレイン(S/D)層18,1
9から構成されている。ゲート電極17は、第一の半導
体集積回路装置13aの四隅に設けられたモニター用パ
ッド20に幅1μm程度のアルミニウム配線電極21を
介して接続され、また、S/D層18,19の上に接続
されたアルミニウム配線電極22,23は隣の半導体集
積回路装置13bの隅に設けられた2つのモニター用パ
ッド24,25に個々に接続されている。
【0020】また、抵抗素子26は、スクライブライン
12の別の領域にある絶縁膜15の上に形成されたもの
で、例えば不純物を含む多結晶シリコンからなり、その
両端に接続されるアルミニウム配線電極27,28は第
三の半導体集積回路装置13cの隅にあるモニター用パ
ッド29,30に接続されている。
【0021】上記モニター用パッド20,24,25,
29,30の平面の大きさは、80μm×80μm、ま
たはこれ以上の大きさであり、その間隔は40μm以上
となっている。
【0022】なお、上記した半導体ウェハ11は、その
上面全体がパッシベーション膜(不図示)に覆われ、そ
こに設けた複数の窓を通してモニター用パッド20,2
4…とそれ以外のパッド31を外部に露出するようにし
ている。
【0023】次に、上記した実施例の作用について説明
する。上述した実施例において、半導体ウェハ11をス
クライブライン12に沿って分割する前に、モニター用
の素子14,26に繋がるパッド20,24…にウェハ
試験装置の探針(不図示)を当て、その素子の特性を検
出して半導体ウェハ11毎の特性のバラツキを検査す
る。
【0024】そして、半導体ウェハ11毎のバラツキが
許容範囲にある場合には、各半導体集積回路13の素子
特性を調査して不良な回路をチェックしてから、半導体
ウェハ11をスクライブライン12に沿ってダイシング
して複数のチップに分割することになる。
【0025】この場合、スクライブライン12上に形成
されたモニター用のMOSトランジスタ14、抵抗素子
26等が破壊されるが、スクライブライン12上におけ
る金属は、幅1μm程度の細いアルミニウム配線電極2
1〜23,27,28だけであり、この配線電極21〜
23,27,28がチップ分割の際に金属片となって飛
散しても、半導体集積回路13上の40μm程度離れた
パッド31同士を短絡することはなく、半導体装置の動
作不良を生じさせない。
【0026】なお、上記した実施例ではモニター用素子
14,26を専用のモニター用パッド20,24…に接
続しているが、このパッド20は半導体集積回路13に
繋がるパッド31でもよい。これによれば、モニター専
用のパッドスペースを設けられない場合にもパッド同士
の短絡が防止できる。ただし、この場合には、モニター
用電圧の影響を受けない回路のパッド31を選択する必
要がある。
【0027】(b)本発明の他の実施例の説明 上記した実施例では、図1(b) に示すようにモニター用
素子14、16とそこから遠いパッド24,30とを接
続する電極配線22,28の一部をスクライブライン1
2中央のカッター通過領域Sを通して配置している。こ
のため、電極配線24,30はその領域Sを通るカッタ
ーによって小さく砕かれ、半導体チップの縁部に残存す
ることはない。
【0028】しかし、図2(a) に示すように、電極配線
22がスクライブライン12のカッター通過領域Sから
ずれている場合には、分割された半導体集積回路装置1
3bの縁部にパッド間隔程度の長い配線電極22が残存
することがある。
【0029】そこで、図2(b) に示すように、モニター
用素子14,26とそこから遠いパッド24とを配線電
極22a,28aによって接続する場合には、スクライ
ブ方向の部分を半導体集積回路装置13b内に形成する
とともに、スクライブライン12内に形成される部分は
スクライブに直交する方向に配置することになる。
【0030】
【発明の効果】以上述べたように本発明によれば、スク
ライブラインに囲まれた半導体集積回路領域にモニター
用パッドを設け、このモニター用パッドをスクライブラ
イン上のモニター用素子に接続するようにしたので、ス
クライブラインに沿って半導体ウェハを切断する際にパ
ッド程度の大きさの金属片は飛び散らず、これにより半
導体チップ上のパッドの短絡を未然に防止することがで
きる。
【0031】また、第2の発明によれば、モニター用パ
ッドを内部回路に接続してウェハ分割後にボンディング
パットとして使用しているので、モニター専用のパッド
を設ける余裕のない半導体ウェハにも適用することが可
能になる。
【0032】さらに、第3の発明によれば、金属配線電
極をスクライブラインと直交する向きに配線しているの
で、ウェハ分割の際に飛び散る金属片を小さくして短絡
等の事故の発生を確実に回避することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す装置の平面図及び部
分拡大断面図である。
【図2】本発明の他の実施例を示す装置の部分拡大断面
図である。
【図3】従来装置の一例を示す平面図及び部分拡大断面
図である。
【符号の説明】
11 半導体ウェハ 12 スクライブライン 13 半導体集積回路装置 14 MOSトランジスタ 15 絶縁膜 16 ゲート絶縁膜 17 ゲート電極 18、19 S/D層 20,24,25,29,30 モニター用パッド 26 抵抗素子 21,22,23,27,28 配線電極 22a、28a 配線電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】スクライブライン(12)上に形成されたモ
    ニター用素子(14)と、前記スクライブライン(12)に
    囲まれた半導体回路領域に形成されたモニタ用パッド
    (20,24,25)と、前記半導体回路領域に設けられるパ
    ッド間の距離よりも狭い幅に形成されて前記モニター用
    素子(14)と前記パッド(20,24,25)を接続する金属
    配線電極(21,22,23)とを有する半導体ウェハ(11)
    から分割された半導体チップを備えてなることを特徴と
    する半導体装置。
  2. 【請求項2】前記モニター用パッド(20,24,25)は、
    前記半導体回路領域に形成される半導体回路に接続され
    ていることを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】前記スクライブライン(12)内に配線する
    前記金属配線電極(21,22,23)は、スクライプ方向と
    直交する向きに形成されていることを特徴とする請求項
    1、2記載の半導体装置。
JP19916991A 1991-08-08 1991-08-08 半導体装置及びその製造方法 Expired - Fee Related JP3354949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19916991A JP3354949B2 (ja) 1991-08-08 1991-08-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19916991A JP3354949B2 (ja) 1991-08-08 1991-08-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0547892A true JPH0547892A (ja) 1993-02-26
JP3354949B2 JP3354949B2 (ja) 2002-12-09

Family

ID=16403306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19916991A Expired - Fee Related JP3354949B2 (ja) 1991-08-08 1991-08-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3354949B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116197A (ja) * 2007-01-22 2007-05-10 Matsushita Electric Ind Co Ltd 半導体装置の特性評価方法
JP2012004202A (ja) * 2010-06-15 2012-01-05 Renesas Electronics Corp 半導体装置
US8704223B2 (en) 2007-01-12 2014-04-22 Minoru Yamagami Semiconductor device
WO2016046872A1 (ja) * 2014-09-22 2016-03-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2016143553A1 (ja) * 2015-03-11 2017-12-21 ソニー株式会社 固体撮像装置および製造方法、半導体ウェハ、並びに電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704223B2 (en) 2007-01-12 2014-04-22 Minoru Yamagami Semiconductor device
JP2007116197A (ja) * 2007-01-22 2007-05-10 Matsushita Electric Ind Co Ltd 半導体装置の特性評価方法
JP4510034B2 (ja) * 2007-01-22 2010-07-21 パナソニック株式会社 半導体装置の特性評価方法
JP2012004202A (ja) * 2010-06-15 2012-01-05 Renesas Electronics Corp 半導体装置
WO2016046872A1 (ja) * 2014-09-22 2016-03-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2016046872A1 (ja) * 2014-09-22 2017-04-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2016143553A1 (ja) * 2015-03-11 2017-12-21 ソニー株式会社 固体撮像装置および製造方法、半導体ウェハ、並びに電子機器

Also Published As

Publication number Publication date
JP3354949B2 (ja) 2002-12-09

Similar Documents

Publication Publication Date Title
US7612419B2 (en) Wafer, semiconductor chip, and semiconductor device
US5654582A (en) Circuit wafer and TEG test pad electrode
JP2003045876A (ja) 半導体装置
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
JPH07169807A (ja) 半導体ウェハ
US6291835B1 (en) Semiconductor device
US20070187838A1 (en) Pad structure for bonding pad and probe pad and manufacturing method thereof
JP3737405B2 (ja) チップ製造方法およびシステム、回路基板、回路チップ
JP4405719B2 (ja) 半導体ウエハ
TW201503273A (zh) 偵測晶粒裂縫的方法與佈局
JP3354949B2 (ja) 半導体装置及びその製造方法
KR20200111369A (ko) 잔여 테스트 패턴을 포함하는 반도체 장치
JPH11243120A (ja) 半導体装置およびその製造方法
JPS62261139A (ja) 半導体装置
US20160276233A1 (en) System and Method for Dual-Region Singulation
JPH02184043A (ja) 半導体装置の製造方法
JPH05299484A (ja) 半導体ウェハ
JPS6387736A (ja) 半導体装置
US20230187289A1 (en) Semiconductor device and method of forming the same
JPH11297782A (ja) テスト回路
JP2001148406A (ja) 評価用半導体装置
JPH0514513Y2 (ja)
JPS61187354A (ja) 半導体集積回路装置
JP2855884B2 (ja) 半導体装置
JPH0496343A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees