JP3685445B2 - 固体撮像装置及び撮像システム - Google Patents
固体撮像装置及び撮像システム Download PDFInfo
- Publication number
- JP3685445B2 JP3685445B2 JP2000041295A JP2000041295A JP3685445B2 JP 3685445 B2 JP3685445 B2 JP 3685445B2 JP 2000041295 A JP2000041295 A JP 2000041295A JP 2000041295 A JP2000041295 A JP 2000041295A JP 3685445 B2 JP3685445 B2 JP 3685445B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- solid
- imaging device
- state imaging
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 45
- 230000003321 amplification Effects 0.000 claims description 47
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 47
- 230000003287 optical effect Effects 0.000 claims description 39
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 15
- 101100495267 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CDC25 gene Proteins 0.000 description 7
- 101000942118 Homo sapiens C-reactive protein Proteins 0.000 description 5
- 101000920800 Homo sapiens Endoplasmic reticulum-Golgi intermediate compartment protein 2 Proteins 0.000 description 5
- 101000583156 Homo sapiens Pituitary homeobox 1 Proteins 0.000 description 5
- KJWMGLBVDNMNQW-VWTMXFPPSA-N Pectenotoxin 1 Chemical compound O[C@@H]1[C@H](C)CCO[C@]1(O)[C@H]1O[C@@H]2/C=C/C(/C)=C/[C@H](C)C[C@](C)(O3)CC[C@@H]3[C@](O3)(O4)CC[C@@]3(CO)C[C@@H]4[C@@H](O3)C(=O)C[C@]3(C)[C@@H](O)[C@@H](O3)CC[C@@]3(O3)CCC[C@H]3[C@@H](C)C(=O)O[C@@H]2C1 KJWMGLBVDNMNQW-VWTMXFPPSA-N 0.000 description 5
- 102100030345 Pituitary homeobox 1 Human genes 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000001094 photothermal spectroscopy Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 208000009989 Posterior Leukoencephalopathy Syndrome Diseases 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ビデオカメラやデジタルスチルカメラ用のイメージ入力装置等として広範に用いられる固体撮像装置、及びそれを用いた撮像システムに関するものである。
【０００２】
【従来の技術】
近年、高解像化のため、微細化プロセスを用いた光電変換素子のセルサイズ縮小が精力的に行われる一方、光電変換信号出力が低下すること等から光電変換信号を増幅して出力することが可能な増幅型の固体撮像装置が注目されている。このような増幅型光電変換装置には、ＭＯＳ型、ＡＭＩ、ＣＭＤ、ＢＡＳＩＳ等がある。このうち、ＭＯＳ型はフォトダイオードで発生した光キャリアをＭＯＳトランジスタのゲート電極に蓄積し、走査回路からの駆動タイミングに従ってその電位変化を出力部へ電荷増幅して出力するものである。近年、このＭＯＳ型のうち、光電変換部や、その周辺回路部を含め全てＣＭＯＳプロセスで実現するＣＭＯＳ型固体撮像装置が特に注目されている。
【０００３】
図９は従来のＣＭＯＳ型固体撮像装置の構成を示すブロック図である。図９において、１は画素部、２は垂直走査を行うための垂直走査回路ブロックである。画素部１内のＤ１１〜Ｄ３３はフォトダイオード、Ｍ２１１〜Ｍ２３３はフォトダイオードの電荷をリセットするためのリセットＭＯＳ（ＭＯＳトランジスタをＭＯＳと略す）、Ｍ３１１〜Ｍ３３３はフォトダイオードの電荷を増加するための増幅ＭＯＳ、Ｍ４１１〜Ｍ４３３は行を選択するための選択ＭＯＳ、Ｖ１〜Ｖ３は垂直出力線である。また、Ｍ５１〜Ｍ５３は増幅ＭＯＳの負荷となる負荷ＭＯＳ、Ｍ５０は負荷ＭＯＳに流す定電流を設定するための入力ＭＯＳ、５は入力ＭＯＳのゲート電圧を設定するための電圧入力端子である。
【０００４】
次に、図９の固体撮像装置の動作について説明する。まず、フォトダイオードＤ１１〜Ｄ３３に光が入射されると、各々のフォトダイオードは光信号電荷を発生し蓄積する。信号を読み出す時は垂直走査回路ブロック２によって垂直走査しながら行毎に順次垂直出力線Ｖ１〜Ｖ３に読み出す。まず、１行目が選択されると選択ＭＯＳＭ４１１〜Ｍ４３１のゲートが接続された第２の行選択線ＰＳＥＬ１の信号がハイレベルとなり、増幅ＭＯＳＭ３１１〜Ｍ３３１がアクティブとなる。これによって、１行目の信号が垂直出力線Ｖ１〜Ｖ３に読み出される。次いで、リセットＭＯＳＭ２１１〜Ｍ２３１のゲートが接続された第１の行選択線ＰＲＥＳ１の信号がハイレベルとなり、フォトダイオードＤ１１〜Ｄ３１に蓄積された電荷がリセットされる。次に、２行目が選択され、同様にして２行目の信号が垂直出力線Ｖ１〜Ｖ３に読み出される。３行目以降も同様にして垂直出力線Ｖ１〜Ｖ３に順次読み出される。
【０００５】
【発明が解決しようとする課題】
図９の固体撮像装置では、読み出し動作時において光信号が大きいほど垂直出力線Ｖ１〜Ｖ３上の電圧は低くなる。また、垂直出力線Ｖ１〜Ｖ３は負荷ＭＯＳＭ５１〜Ｍ５３のドレインに接続されているため、非常に強い光が入射されている画素の信号を読み出している列は、負荷ＭＯＳのソース・ドレイン間の電圧が０Ｖとなり、負荷ＭＯＳがＯＦＦしてしまう。従って、ある行を読み出している時に共通のＧＮＤライン４に流れる電流は、ＯＦＦしている負荷ＭＯＳの数によって異なることになる。一方で、チップサイズ等の制約からＧＮＤライン４の配線幅は有限の値しかとれず、あるインピーダンスを持つ。
【０００６】
また、負荷ＭＯＳに流す定電流の値は、入力ＭＯＳＭ５０のゲートと絶対的なＧＮＤ（例えば外部基板の接地電位）との間に入力端子５の電圧を与えることにより設定しているため、ＧＮＤライン４のインピーダンスと流れる電流で決まる電圧降下によって設定電流の値が変化する。これは、強い光が入射している画素の数が多い行ほどＯＦＦしている負荷ＭＯＳの数が多いため、ＧＮＤライン４の電圧降下が小さく負荷ＭＯＳの設定電流が多くなり、増幅ＭＯＳのゲート・ソース間電圧が大きくなることを意味している。この現象によって、強い光が入射されている画素を含む行と、そうでない行とのダーク画素及びオプティカル・ブラック（ＯＢ）画素の出力電圧が異なり、強いスポット光が入射された画像で、スポットの左右に白っぽい帯が発生するという問題があった。
【０００７】
本発明は、上記問題点を解決すべくなされたものであり、その目的は画素部からの光信号電荷を増幅して出力する増幅手段の出力が所定電圧以下にならないように制限することにより、鮮明な画像を得ることが可能な固体撮像装置及び撮像システムを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の目的は、各々が、光信号を信号電荷に変換して蓄積する光電変換手段と、前記光電変換手段に蓄積された信号電荷を増幅する増幅手段とを含む複数の画素と、前記増幅手段の出力側に接続され、前記増幅手段に流れる電流を設定する負荷手段と、前記増幅手段の出力が所定電圧以下にならないように制限する制限手段とを有し、前記増幅手段の出力が所定電圧以下となり前記負荷手段がオフすることが防止されていることを特徴とする固体撮像装置によって達成される。
【０００９】
また、本発明の目的は、各々が、光信号を信号電荷に変換して蓄積する光電変換手段と、前記光電変換手段に蓄積された信号電荷を増幅する増幅手段とを含む複数の画素と、前記増幅手段の出力側に接続され、前記増幅手段に流れる電流を設定するＭＯＳトランジスタと、前記増幅手段の出力が所定電圧以下にならないように制限する制限手段とを有し、前記増幅手段の出力が所定電圧以下となり前記ＭＯＳトランジスタが飽和領域で動作しなくなることが防止されていることを特徴とする固体撮像装置によって達成される。
【００１１】
【作用】
本発明によれば、強い光が入射されている画素の信号を読み出す場合においても、垂直出力線の電圧が所定電圧以下にならないため、負荷ＭＯＳがＯＦＦすることを防ぐことができる。このため、強い光が入射されている画素の数によってＧＮＤラインの電圧降下量が変化することはなく、負荷ＭＯＳの設定電流は一定に保たれる。従って、強いスポット光が入射された画像においても白っぽい帯の発生はなく、鮮明な画像を得ることができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下の実施の形態において固体撮像装置を構成する各回路素子は、例えば、半導体集積回路の製造技術によって単結晶シリコンのような１個の半導体基板上に形成されているものとするが、これに限定されるものではない。また、以下の実施形態においては簡単のため３行３列の画素アレイとしているが、もちろんこれに限定されるものではない。更に、以下の実施形態においてＭＯＳトランジスタは単にＭＯＳと略している。
【００１３】
［第１の実施形態］
図１は本発明の固体撮像装置の第１の実施形態を示すブロック図である。なお図１では図９の従来装置と同一部分は同一符号を付している。即ち、１は画素部、２は垂直走査回路ブロック、４はＧＮＤラインである。これらは、いずれも図９のものと同じである。また、３は後述するように垂直出力線をクリップするためのクリップ手段である。画素部１について説明すると、まず、光信号電荷を発生するフォトダイオードＤ１１〜Ｄ３３は、この例ではアノード側が接地され、カソード側が増幅ＭＯＳＭ３１１からＭ３３３のゲートに接続されている。また、増幅ＭＯＳＭ３１１〜Ｍ３３３のゲートには、これをリセットするためのリセットＭＯＳＭ２１１〜Ｍ２３３のソースが接続され、リセットＭＯＳＭ２１１〜Ｍ２３３のドレインはリセット電源に接続されている。増幅ＭＯＳＭ３１１〜Ｍ３３３のドレインは、電源電圧を供給するための選択ＭＯＳＭ４１１〜Ｍ４３３に接続されている。
【００１４】
リセットＭＯＳＭ２１１のゲートは、横方向に延長して配置された第１の行選択線（垂直走査線）ＰＲＥＳ１に接続されている。同じ行に配置された他の画素セルのリセットＭＯＳＭ２２１，Ｍ２３１のゲートも第１の行選択線ＰＲＥＳ１に共通に接続されている。選択ＭＯＳＭ４１１のゲートは、横方向に延長して配置された第２の行選択線（垂直走査線）ＰＳＥＬ１に接続されている。同じ行に配置された他の画素セルの選択ＭＯＳＭ４２１，Ｍ４３１のゲートも第２の行選択線ＰＳＥＬ１に共通に接続されている。これら第１〜第２の行選択線は、垂直走査回路ブロック２に接続され、後述する動作タイミングに基づいて信号電圧が供給される。
【００１５】
図１の残りの行においても同様の構成の画素セルと、行選択線が設けられている。これらの行選択線には、垂直走査回路ブロック２からの行選択線ＰＲＥＳ２〜ＰＲＥＳ３、ＰＳＥＬ２〜ＰＳＥＬ３の信号が供給される。増幅ＭＯＳＭ３１１のソースは、縦方向に延長して配置された垂直信号線Ｖ１に接続されている。同じ列に配置された画素セルの増幅ＭＯＳＭ３１２，Ｍ３１３のソースも垂直信号線Ｖ１に接続されている。垂直信号線Ｖ１には、負荷手段である負荷ＭＯＳＭ５１に接続されると共に、垂直出力線Ｖ１をクリップするためのクリップ手段３が接続されている。
【００１６】
クリップ手段３はクリップＭＯＳＭ７１とクリップ動作をアクティブにするためのＭＯＳＭ８１からなっていて、垂直出力線Ｖ１にはＭＯＳＭ７１のソースが接続されている。ＭＯＳＭ７１のドレインはＭＯＳＭ８１を介して電源に接続され、ゲートはクリップ電圧を設定するための電源線７に接続されている。ＭＯＳＭ８１のゲートはクリップ動作を制御するための制御パルス線６に接続されている。図１の残りの垂直出力線Ｖ２〜Ｖ３においても同様に増幅ＭＯＳ、負荷ＭＯＳ、クリップ手段３が接続されている。更に、負荷ＭＯＳＭ５１〜Ｍ５３のソースは共通のＧＮＤライン４に、ゲートは入力ＭＯＳＭ５０のゲートに接続されると共に電圧入力端子５に接続されている。
【００１７】
次に、本実施形態の動作について説明する。フォトダイオードＤ１１〜Ｄ３３に光が入射されると、各フォトダイオードは光信号電荷を発生し蓄積する。信号を読み出す時は垂直走査回路ブロック２によって垂直走査しながら行毎に順次垂直出力線Ｖ１〜Ｖ３に読み出す。まず、１行目が選択されると、選択ＭＯＳＭ４１１〜Ｍ４３１のゲートが接続された第２の行選択線ＰＳＥＬ１がハイレベルとなり、増幅ＭＯＳＭ３１１〜Ｍ３３１がアクティブとなる。同時に、クリップ手段３を駆動する制御パルス線６の信号もハイレベルとなり、クリップＭＯＳＭ７１〜Ｍ７３もアクティブとなる。これによって１行目の信号が垂直出力線Ｖ１〜Ｖ３に読み出される。次いで、リセットＭＯＳＭ２１１〜Ｍ２３１のゲートの第１の行選択線ＰＲＥＳ１がハイレベルとなり、フォトダイオードＤ１１〜Ｄ３１に蓄積された電荷がリセットされる。次に、２行目が選択され同様にして２行目の信号が垂直出力線Ｖ１〜Ｖ３に読み出される。３行目以降も同様にして垂直出力線Ｖ１〜Ｖ３に順次読み出される。
【００１８】
ここで、このような動作において、例えば１行目を読み出している時、増幅ＭＯＳＭ３１１とクリップＭＯＳＭ７１、増幅ＭＯＳＭ３２１とクリップＭＯＳＭ７２、増幅ＭＯＳＭ３３１とクリップＭＯＳＭ７３はそれぞれソースが共通に接続され、差動の構成となっている。例えば、垂直出力線Ｖ１に読み出される信号電圧は、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７よりも十分高い場合には、クリップＭＯＳＭ７１がＯＦＦしているため、増幅ＭＯＳＭ３１１のゲートの信号電圧に基づいた電圧が読み出される。しかし、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７に近づいてくると、クリップＭＯＳＭ７１がＯＮしてクリップが効き始め、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７より十分に低い場合には、垂直出力線Ｖ１は設定されたクリップ電圧７で決まる電圧以下には下がらない。
【００１９】
図１の残りの垂直出力線Ｖ２〜Ｖ３においても同様である。このため、垂直出力線Ｖ１〜Ｖ３の電圧が、負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないようにクリップ電圧７を設定することによって非常に大きい信号電荷を読み出す場合においても、負荷ＭＯＳＭ５１〜Ｍ５３がＯＦＦしないようにすることができる。従って、強い光が入射されている画素の数によってＧＮＤライン４の電圧降下量が変化することはないため、どの行を読み出している場合においても負荷ＭＯＳＭ５１〜Ｍ５３の設定電流が一定に保たれる。このように本実施形態では、強い光が入射されている画素を含む行と、そうでない行とのダーク画素及びＯＢ画素の出力電圧が等しくなり、強いスポット光が入射された画像において白っぽい帯が発生するという問題はなく、鮮明な画像を得ることができる。
【００２０】
［第２の実施形態］
図２は本発明の固体撮像装置の第２の実施形態を示すブロック図である。第２の実施形態では、画素部１は第１の実施形態に対しフォトダイオードＤ１１〜Ｄ３３のカソード側と増幅ＭＯＳＭ３１１〜Ｍ３３３のゲートとの間にフォトダイオードに蓄積された光信号電荷を転送するための転送ＭＯＳＭ１１１〜Ｍ１３３を追加した構成となっている。転送ＭＯＳＭ３１１のゲートは、横方向に延長して配置された第３の行選択線（垂直走査線）ＰＴＸ１に接続されている。同じ行に配置された他の画素セルの転送ＭＯＳＭ１２１，Ｍ１３１のゲートも第３の行選択線ＰＴＸ１に共通に接続されている。第３の行選択線も第１、第２の行選択線と同様に垂直走査回路ブロック２に接続され、後述する動作タイミングに基づいて信号電圧が供給される。上記以外の画素部の構成については図１と同様であり、同じ構成要素については同じ番号を付している。
【００２１】
更に、垂直信号線Ｖ１はノイズ信号転送スイッチＭ１１を介してノイズ信号を一時保持するための容量ＣＴＮ１に、また、光信号転送スイッチＭ２１を介して光信号を一時保持するための容量ＣＴＳ１に同時に接続されている。ノイズ信号保持容量ＣＴＮ１と光信号保持容量ＣＴＳ１の逆側の端子は接地されている。ノイズ信号転送スイッチＭ１１とノイズ信号保持容量ＣＴＮ１との接続点と、光信号転送スイッチＭ２１と光信号保持容量ＣＴＳ１との接続点はそれぞれ、保持容量リセットスイッチＭ３１，Ｍ３２を介して接地されると共に、水平転送スイッチＭ４１，Ｍ４２を介して光信号とノイズ信号の差をとるための差動回路ブロック８に接続されている。
【００２２】
水平転送スイッチＭ４１，Ｍ４２のゲートは列選択線Ｈ１に共通に接続され、水平走査回路ブロック１０に接続されている。図２の残りの列Ｖ２〜Ｖ３においても同様の構成の読み出し回路が設けられている。また、各列に接続されたノイズ信号転送スイッチＭ１１〜Ｍ１３、光信号転送スイッチＭ２１〜Ｍ２３のゲートは、ＰＴＮ、ＰＴＳにそれぞれ共通に接続され、後述する動作タイミングに基づいてそれぞれ信号電圧が供給される。
【００２３】
次に、本実施形態の動作について説明する。フォトダイオードＤ１１〜Ｄ３３からの光信号電荷の読み出しに先立ってリセットＭＯＳＭ２１１〜Ｍ２３１のゲートの第１の行選択線ＰＲＥＳ１がハイレベルとなる。これによって、増幅ＭＯＳＭ３１１〜Ｍ３３１のゲートがリセット電源にリセットされる。また、リセットＭＯＳＭ２１１〜Ｍ２３１のゲートの第１の行選択線ＰＲＥＳ１がローレベルに復帰した後に、選択ＭＯＳＭ４１１〜Ｍ４３１のゲートの第２の行選択線ＰＳＥＬ１、クリップ手段３の制御パルス線６の制御パルス及びノイズ信号転送スイッチＭ１１〜Ｍ１３のゲートのＰＴＮがハイレベルとなる。これによって、リセットノイズが重畳されたリセット信号（ノイズ信号）がノイズ信号保持容量ＣＴＮ１〜ＣＴＮ３に読み出される。
【００２４】
次いで、ノイズ信号転送スイッチＭ１１〜Ｍ１３のゲートのＰＴＮがローレベルに復帰する。次に、転送ＭＯＳＭ１１１〜Ｍ１３１のゲートＰＴＸ１がハイレベルとなり、フォトダイオードＤ１１〜Ｄ３３の光信号電荷が増幅ＭＯＳＭ３１１〜Ｍ３３１のゲートに転送される。また、転送ＭＯＳＭ１１１〜Ｍ１３１のゲートのＰＴＸ１がローレベルに復帰した後に、光信号転送スイッチＭ２１〜Ｍ２３のゲートのＰＴＳがハイレベルとなる。これによって、光信号が光信号保持容量ＣＴＳ１〜ＣＴＳ３に読み出される。次に、選択ＭＯＳＭ４１１〜Ｍ４３１のゲートのＰＳＥＬ１、クリップ手段３の制御パルス線６及び光信号転送スイッチＭ２１〜Ｍ２３のゲートのＰＴＳがローレベルに復帰する。ここまでの動作で、第１行目に接続された画素セルのノイズ信号と光信号が、それぞれの列に接続されたノイズ信号保持容量ＣＴＮ１〜ＣＴＮ３と光信号保持容量ＣＴＳ１〜ＣＴＳ３に保持される。
【００２５】
次に、リセットＭＯＳＭ２１１〜Ｍ２３１のゲートの第１の行選択線ＰＲＥＳ１及び転送ＭＯＳＭ１１１〜Ｍ１３１のゲートのＰＴＸ１がハイレベルとなり、フォトダイオードＤ１１〜Ｄ３３の光信号電荷がリセットされる。この後、水平走査回路ブロック１０からの信号Ｈ１〜Ｈ３によって各列の水平転送スイッチＭ４１〜Ｍ４６のゲートが順次ハイレベルとなり、ノイズ保持容量ＣＴＮ１〜ＣＴＮ３と光信号保持容量ＣＴＳ１〜ＣＴＳ３に保持されている電圧が順次差動回路ブロック８に読み出される。差動回路ブロック８では光信号とノイズ信号の差がとられ、出力端子ＯＵＴに順次出力される。以上で第１行目に接続された画素セルの読み出しを完了する。この後、第２行目の読み出しに先立ってノイズ信号保持容量ＣＴＮ１〜ＣＴＮ３及び光信号保持容量ＣＴＳ１〜ＣＴＳ３のリセットスイッチＭ３１〜Ｍ３６のゲートのＰＣＴＲがハイレベルとなり、ＧＮＤにリセットされる。以下、同様に垂直走査回路ブロック２からの信号によって第２行目以降に接続された画素セルの信号が順次読み出され、全画素セルの読み出しを完了する。
【００２６】
このような動作で、例えば１行目を読み出している時、増幅ＭＯＳＭ３１１とクリップＭＯＳＭ７１，増幅ＭＯＳＭ３２１とクリップＭＯＳＭ７２，増幅ＭＯＳＭ３３１とクリップＭＯＳＭ７３はそれぞれソースが共通に接続され、差動の構成となる。例えば、垂直出力線Ｖ１に読み出される光信号電圧は、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７よりも十分高い場合には、クリップＭＯＳＭ７１がＯＦＦしているため、増幅ＭＯＳＭ３１１のゲートの信号電圧に基づいた電圧が読み出される。しかし、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７に近づいてくると、クリップＭＯＳＭ７１がＯＮしクリップが効き始め、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７より十分に低い場合には、垂直出力線Ｖ１は設定されたクリップ電圧７で決まる電圧以下には下がらない。
【００２７】
図２の残りの垂直出力線Ｖ２〜Ｖ３においても同様である。このため、垂直出力線Ｖ１〜Ｖ３の電圧が負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないようにクリップ電圧７を設定することによって、非常に大きい信号電荷を読み出す場合においても、負荷ＭＯＳＭ５１〜Ｍ５３がＯＦＦしないようにすることができる。従って、強い光が入射されている画素の数によってＧＮＤライン４の電圧降下量が変化することはないため、どの行を読み出している場合においても負荷ＭＯＳの設定電流が一定に保たれる。本実施形態においても、同様に強い光が入射されている画素を含む行と、そうでない行とのダーク画素及びＯＢ画素の出力電圧が等しくなるため、強いスポット光が入射された画像において白っぽい帯が発生するという問題はなく、鮮明な画像を得ることができる。
【００２８】
［第３の実施形態］
図３は本発明の固体撮像装置の第３の実施形態を示すブロック図である。第３の実施形態では、クリップ手段３がクリップダイオードＤ４１〜Ｄ４３とクリップ動作をアクティブにするためのＭＯＳＭ８１〜Ｍ８３で構成されている以外は第２の実施形態とまったく同様の構成である。クリップダイオードＤ４１〜Ｄ４３のカソードは垂直出力線Ｖ１〜Ｖ３に接続されている。クリップダイオードＤ４１〜Ｄ４３のアノードは、ＭＯＳＭ８１〜Ｍ８３を介してクリップ電圧を設定するための電源線７に接続されている。ＭＯＳＭ８１〜Ｍ８３のゲートはクリップ動作を制御するための制御パルス線６に接続されている。この実施形態の動作については図２と同様であるが、クリップ手段にダイオードを用いているため、より急峻にクリップすることができる。
【００２９】
［第４の実施形態］
図４は本発明の固体撮像装置の第４の実施形態を示すブロック図である。第４の実施形態では、第２の実施形態に対し画素部１及びクリップ手段３の構成が異っている。即ち、増幅ＭＯＳＭ３１１〜Ｍ３３３のドレインは直接電源に接続されている。増幅ＭＯＳＭ３１１のソースは、縦方向に延長して配置された垂直信号線Ｖ１に選択ＭＯＳＭ４１１を介して接続されている。同じ列に配置された画素セルの増幅ＭＯＳＭ３１２，Ｍ３１３のソースも垂直信号線Ｖ１に選択ＭＯＳＭ４１２，Ｍ４１３を介して接続されている。
【００３０】
また、クリップ手段３はクリップＭＯＳＭ７１とクリップ動作をアクティブにするためのＭＯＳＭ８１からなっていて、垂直出力線Ｖ１にはＭＯＳＭ８１のソースが接続されている。クリップＭＯＳＭ７１は画素部１の構成と同様に直接電源に接続され、ゲートはクリップ電圧を設定するための電源線７に接続されている。ＭＯＳＭ８１のゲートはクリップ動作を制御するための制御パルス線６に接続されている。図４の残りの垂直出力線Ｖ２〜Ｖ３においても同様に増幅ＭＯＳ、選択ＭＯＳ及びクリップ手段３が接続されている。本実施形態の動作は第２の実施形態の動作と同様であるので説明を省略する。また、本実施形態では、第２の実施形態と同様の効果が得られる。
【００３１】
［第５の実施形態］
図５は本発明の固体撮像装置の第５の実施形態を示すブロック図である。第５の実施形態では、第１の実施形態に対しクリップ手段３の構成が異なっている。即ち、本実施形態では、クリップ手段３はクリップＭＯＳＭ７１〜Ｍ７３からなり、垂直出力線Ｖ１〜Ｖ３にはクリップＭＯＳ７１〜Ｍ７３のソースが接続されている。また、ＭＯＳＭ７０〜Ｍ７３のゲートは共通に入力端子５に接続され、ＭＯＳＭ７０〜Ｍ７３のドレインは電源に接続されている。
【００３２】
次に、動作について説明する。フォトダイオードＤ１１〜Ｄ３３に光が入射され、蓄積された光信号電荷を垂直出力線Ｖ１〜Ｖ３に順次読み出す動作は第１の実施形態と同様である。ここで、例えば、垂直出力線Ｖ１に読み出される信号電圧は、増幅ＭＯＳＭ３１１のゲート電圧が入力端子５の電圧よりも十分高い場合には、クリップＭＯＳＭ７１がＯＦＦしているため、増幅ＭＯＳＭ３１１のゲートの信号電圧に基づいた電圧が読み出される。しかし、増幅ＭＯＳＭ３１１のゲート電圧が入力端子５の電圧に近づいてくると、クリップＭＯＳＭ７１がＯＮしクリップが効き始め、増幅ＭＯＳＭ３１１のゲート電圧が入力端子電圧５より十分に低い場合には垂直出力線Ｖ１は入力端子５の電圧で決まる電圧以下には下がらない。図１の残りの垂直出力線Ｖ２〜Ｖ３においても同様である。このため、垂直出力線Ｖ１〜Ｖ３の電圧が、負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないため、非常に大きい信号電荷を読み出す場合においても、負荷ＭＯＳＭ５１からＭ５３がＯＦＦしないようにすることができる。従って、第１の実施形態と同様の効果が得られる。また、本実施形態においては第１の実施形態におけるクリップ電圧７を入力端子５の電圧と独立に設定する必要がない。
【００３３】
［第６の実施形態］
図６は本発明の固体撮像装置の第６の実施形態を示すブロック図である。第６の実施形態では、第１の実施形態のクリップ手段３の代わりにリセットＭＯＳＭ２１１〜Ｍ２３３のゲートを駆動するパルスのローレベルの電圧をＶＲＥＳＬ端子９から設定することにより同等の機能を持たせている。この場合、ＶＲＥＳＬ端子９はＢＵＦ（バッファ）１〜３のグランド側電源端子に接続され、ＶＲＥＳＬ端子９の電圧によりリセットＭＯＳのゲート駆動パルスのローレベル電圧を設定するように構成されている。
【００３４】
次に、本実施形態の動作について説明する。フォトダイオードＤ１１〜Ｄ３３に光が入射され、蓄積された光信号電荷を垂直出力線Ｖ１〜Ｖ３に順次読み出す動作は、第１実施形態と同様である。ここで、上記のような動作で１行目を読み出している時、例えば、フォトダイオードＤ１１の光信号電荷で決まるリセットＭＯＳＭ２１１のソース電圧がゲート電圧（ＶＲＥＳＬ端子９の電圧）よりも高い場合は、リセットＭＯＳＭ２１１がＯＦＦしているため、フォトダイオードＤ１１の光信号電荷で決まる増幅ＭＯＳＭ３１１のゲートの信号電圧に基づいた電圧が読み出される。
【００３５】
しかし、フォトダイオードＤ１１の光信号電荷で決まるリセットＭＯＳＭ２１１のソース電圧がゲート電圧（ＶＲＥＳＬ端子９の電圧）−Ｖｔｈ（リセットＭＯＳＭ２１１のスレッショールド電圧）よりも低くなると、リセットＭＯＳＭ２１１がＯＮし、増幅ＭＯＳＭ３１１のゲート電圧はクリップされる。従って、垂直出力線Ｖ１はＶＲＥＳＬ端子９の電圧−Ｖｔｈで決まる電圧以下には下がらない。図６の残りの垂直出力線Ｖ２〜Ｖ３においても同様である。このため、垂直出力線Ｖ１〜Ｖ３の電圧が、負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないようにＶＲＥＳＬ端子９の電圧を設定することによって、非常に大きい信号電荷を読み出す場合においても、負荷ＭＯＳＭ５１〜Ｍ５３がＯＦＦしないようにすることができる。従って、第１の実施形態と同様の効果が得られる。
【００３６】
［第７の実施形態］
図７は本発明の固体撮像装置の第７の実施形態を示すブロック図である。第７の実施形態では、画素部１の構成を１次元のラインセンサーとしている。画素部１の構成は第１の実施形態に対して行を選択する選択ＭＯＳがない構成であり、増幅ＭＯＳＭ３１３〜Ｍ３３３のドレインが直接電源に接続されている。また、増幅ＭＯＳＭ３１３〜Ｍ３３３の出力をクリップするためのクリップ手段３はクリップＭＯＳＭ７１〜Ｍ７３のみで構成されており、ドレインは直接電源に接続されている。フォトダイオードＤ１３〜Ｄ３３に光が入射されると光信号電荷を発生し蓄積されると同時に、増幅ＭＯＳＭ３１３〜Ｍ３３３の出力ラインＶ４〜Ｖ６に出力される。次に、リセットＭＯＳＭ２１３〜Ｍ２３３のゲートのＰＲＥＳがハイレベルとなり、フォトダイオードＤ１３〜Ｄ３３に蓄積された電荷がリセットされる。
【００３７】
このような動作で、増幅ＭＯＳＭ３１３とクリップＭＯＳＭ７１、増幅ＭＯＳＭ３２３とクリップＭＯＳＭ７２、増幅ＭＯＳＭ３３３とクリップＭＯＳＭ７３はそれぞれソースが共通に接続されており、差動の構成となっている。例えば、出力線Ｖ４に読み出される信号電圧は、増幅ＭＯＳＭ３１３のゲート電圧が設定された電源線７のクリップ電圧よりも十分高い場合には、クリップＭＯＳＭ７１がＯＦＦしているため、増幅ＭＯＳＭ３１３のゲートの信号電圧に基づいた電圧が読み出される。しかし、増幅ＭＯＳＭ３１３のゲート電圧が設定されたクリップ電圧に近づいてくると、クリップＭＯＳＭ７１がＯＮしクリップが効き始めるため、増幅ＭＯＳＭ３１３のゲート電圧が設定されたクリップ電圧より十分に低い場合には、垂直出力線Ｖ４は設定されたクリップ電圧で決まる電圧以下には下がらない。
【００３８】
図７の残りの出力線Ｖ５〜Ｖ６においても同様である。このため、出力線Ｖ４〜Ｖ６の電圧が、負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないようにクリップ電圧を設定することによって、非常に大きい信号電荷を読み出す場合においても負荷ＭＯＳＭ５１〜Ｍ５３がＯＦＦしないようにすることができる。従って、強い光が入射されている画素の数によってＧＮＤライン４の電圧降下量が変化することはないため、負荷ＭＯＳＭ５１〜Ｍ５３の設定電流が一定に保たれる。本実施形態では、強い光が入射されている画素の数によってダーク画素及びＯＢ画素の出力電圧が変化することがないため、後段でＯＢをクランプする回路を設ける必要がなく回路を単純にできる。
【００３９】
［第８の実施形態］
図８は本発明の固体撮像装置を用いた撮像システムの一実施形態を示すブロック図である。１１は固体撮像装置、１２は固体撮像装置１１の出力信号の振幅をコントロールするためのプログラマブル・ゲインアンプ（ＰＧＡ）、１３はＡＤコンバータ（ＡＤＣ）、１４はデジタル出力である。固体撮像装置１１としては第１〜第７の実施形態のいずれかを用いるものとする。このように上記固体撮像装置を用いた場合、強い光が入射されている画素を含む行と、そうでない行との水平ＯＢ画素の出力が変化することがないため、水平ＯＢをクランプする必要がなく図８のようにＤＣ直結で構成できる。これによって、水平ＯＢクランプレベルが行毎にずれることによって発生する横スジ等は発生せず、簡潔なブロック構成で高画質の撮像システムを構築できる。
【００４０】
【発明の効果】
以上説明したように本発明によれば、フォトダイオードからの光信号電荷を増幅する増幅手段の出力が所定電圧以下にならないように制限することにより、強い光が入射されている画素を含む行と、そうでない行とのダーク画素及びＯＢ画素の出力電圧が等しくなり、強いスポット光が入射された画像において白っぽい帯が発生するという問題はなく、鮮明な画像を得ることができる。また、本発明の固体撮像装置を用いることにより、強い光が入射されている画素を含む行と、そうでない行との水平ＯＢ画素の出力が変化することがないため、水平ＯＢをクランプする必要がない。これによって、水平ＯＢクランプレベルが行毎にずれることによって発生する横スジ等は発生せず、簡潔なブロック構成で高画質の撮像システムを構築することができる。
【図面の簡単な説明】
【図１】本発明の固体撮像装置の第１の実施形態の構成を示すブロック図である。
【図２】本発明の第２の実施形態を示すブロック図である。
【図３】本発明の第３の実施形態を示すブロック図である。
【図４】本発明の第４の実施形態を示すブロック図である。
【図５】本発明の第５の実施形態を示すブロック図である。
【図６】本発明の第６の実施形態を示すブロック図である。
【図７】本発明の第７の実施形態を示すブロック図である。
【図８】本発明の第８の実施形態を示すブロック図である。
【図９】従来の固体撮像装置を示すブロック図である。
【符号の説明】
１ 画素部
２ 垂直走査回路ブロック
３ クリップ手段
４ ＧＮＤライン
５ 電圧入力端子
６ 制御パルス線
７ 電源線
８ 差動回路ブロック
１０ 水平走査回路ブロック
１１ 固体撮像装置
１２ プログラマブル・ゲインアンプ
１３ ＡＤコンバータ
Ｄ１１〜Ｄ１３ フォトダイオード
Ｄ４１〜Ｄ４３ クリップダイオード
Ｍ１１１〜Ｍ１３３ 転送ＭＯＳ
Ｍ２１１〜Ｍ２３３ リセットＭＯＳ
Ｍ３１１〜Ｍ３３３ 増幅ＭＯＳ
Ｍ４１１〜Ｍ４３３ 選択ＭＯＳ
Ｍ１１〜Ｍ１３ ノイズ信号転送スイッチ
Ｍ２１〜Ｍ２３ 光信号転送スイッチ
Ｍ３１〜Ｍ３６ 保持容量リセットスイッチ
Ｍ４１〜Ｍ４６ 水平転送スイッチ
Ｍ５０ 入力ＭＯＳ
Ｍ５１〜Ｍ５３ 負荷ＭＯＳ
Ｍ７１〜Ｍ７３ クリップＭＯＳ
Ｖ１〜Ｖ３ 垂直出力線
ＰＲＥＳ１ 第１の行選択線
ＰＳＥＬ１ 第２の行選択線
【発明の属する技術分野】
本発明は、ビデオカメラやデジタルスチルカメラ用のイメージ入力装置等として広範に用いられる固体撮像装置、及びそれを用いた撮像システムに関するものである。
【０００２】
【従来の技術】
近年、高解像化のため、微細化プロセスを用いた光電変換素子のセルサイズ縮小が精力的に行われる一方、光電変換信号出力が低下すること等から光電変換信号を増幅して出力することが可能な増幅型の固体撮像装置が注目されている。このような増幅型光電変換装置には、ＭＯＳ型、ＡＭＩ、ＣＭＤ、ＢＡＳＩＳ等がある。このうち、ＭＯＳ型はフォトダイオードで発生した光キャリアをＭＯＳトランジスタのゲート電極に蓄積し、走査回路からの駆動タイミングに従ってその電位変化を出力部へ電荷増幅して出力するものである。近年、このＭＯＳ型のうち、光電変換部や、その周辺回路部を含め全てＣＭＯＳプロセスで実現するＣＭＯＳ型固体撮像装置が特に注目されている。
【０００３】
図９は従来のＣＭＯＳ型固体撮像装置の構成を示すブロック図である。図９において、１は画素部、２は垂直走査を行うための垂直走査回路ブロックである。画素部１内のＤ１１〜Ｄ３３はフォトダイオード、Ｍ２１１〜Ｍ２３３はフォトダイオードの電荷をリセットするためのリセットＭＯＳ（ＭＯＳトランジスタをＭＯＳと略す）、Ｍ３１１〜Ｍ３３３はフォトダイオードの電荷を増加するための増幅ＭＯＳ、Ｍ４１１〜Ｍ４３３は行を選択するための選択ＭＯＳ、Ｖ１〜Ｖ３は垂直出力線である。また、Ｍ５１〜Ｍ５３は増幅ＭＯＳの負荷となる負荷ＭＯＳ、Ｍ５０は負荷ＭＯＳに流す定電流を設定するための入力ＭＯＳ、５は入力ＭＯＳのゲート電圧を設定するための電圧入力端子である。
【０００４】
次に、図９の固体撮像装置の動作について説明する。まず、フォトダイオードＤ１１〜Ｄ３３に光が入射されると、各々のフォトダイオードは光信号電荷を発生し蓄積する。信号を読み出す時は垂直走査回路ブロック２によって垂直走査しながら行毎に順次垂直出力線Ｖ１〜Ｖ３に読み出す。まず、１行目が選択されると選択ＭＯＳＭ４１１〜Ｍ４３１のゲートが接続された第２の行選択線ＰＳＥＬ１の信号がハイレベルとなり、増幅ＭＯＳＭ３１１〜Ｍ３３１がアクティブとなる。これによって、１行目の信号が垂直出力線Ｖ１〜Ｖ３に読み出される。次いで、リセットＭＯＳＭ２１１〜Ｍ２３１のゲートが接続された第１の行選択線ＰＲＥＳ１の信号がハイレベルとなり、フォトダイオードＤ１１〜Ｄ３１に蓄積された電荷がリセットされる。次に、２行目が選択され、同様にして２行目の信号が垂直出力線Ｖ１〜Ｖ３に読み出される。３行目以降も同様にして垂直出力線Ｖ１〜Ｖ３に順次読み出される。
【０００５】
【発明が解決しようとする課題】
図９の固体撮像装置では、読み出し動作時において光信号が大きいほど垂直出力線Ｖ１〜Ｖ３上の電圧は低くなる。また、垂直出力線Ｖ１〜Ｖ３は負荷ＭＯＳＭ５１〜Ｍ５３のドレインに接続されているため、非常に強い光が入射されている画素の信号を読み出している列は、負荷ＭＯＳのソース・ドレイン間の電圧が０Ｖとなり、負荷ＭＯＳがＯＦＦしてしまう。従って、ある行を読み出している時に共通のＧＮＤライン４に流れる電流は、ＯＦＦしている負荷ＭＯＳの数によって異なることになる。一方で、チップサイズ等の制約からＧＮＤライン４の配線幅は有限の値しかとれず、あるインピーダンスを持つ。
【０００６】
また、負荷ＭＯＳに流す定電流の値は、入力ＭＯＳＭ５０のゲートと絶対的なＧＮＤ（例えば外部基板の接地電位）との間に入力端子５の電圧を与えることにより設定しているため、ＧＮＤライン４のインピーダンスと流れる電流で決まる電圧降下によって設定電流の値が変化する。これは、強い光が入射している画素の数が多い行ほどＯＦＦしている負荷ＭＯＳの数が多いため、ＧＮＤライン４の電圧降下が小さく負荷ＭＯＳの設定電流が多くなり、増幅ＭＯＳのゲート・ソース間電圧が大きくなることを意味している。この現象によって、強い光が入射されている画素を含む行と、そうでない行とのダーク画素及びオプティカル・ブラック（ＯＢ）画素の出力電圧が異なり、強いスポット光が入射された画像で、スポットの左右に白っぽい帯が発生するという問題があった。
【０００７】
本発明は、上記問題点を解決すべくなされたものであり、その目的は画素部からの光信号電荷を増幅して出力する増幅手段の出力が所定電圧以下にならないように制限することにより、鮮明な画像を得ることが可能な固体撮像装置及び撮像システムを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の目的は、各々が、光信号を信号電荷に変換して蓄積する光電変換手段と、前記光電変換手段に蓄積された信号電荷を増幅する増幅手段とを含む複数の画素と、前記増幅手段の出力側に接続され、前記増幅手段に流れる電流を設定する負荷手段と、前記増幅手段の出力が所定電圧以下にならないように制限する制限手段とを有し、前記増幅手段の出力が所定電圧以下となり前記負荷手段がオフすることが防止されていることを特徴とする固体撮像装置によって達成される。
【０００９】
また、本発明の目的は、各々が、光信号を信号電荷に変換して蓄積する光電変換手段と、前記光電変換手段に蓄積された信号電荷を増幅する増幅手段とを含む複数の画素と、前記増幅手段の出力側に接続され、前記増幅手段に流れる電流を設定するＭＯＳトランジスタと、前記増幅手段の出力が所定電圧以下にならないように制限する制限手段とを有し、前記増幅手段の出力が所定電圧以下となり前記ＭＯＳトランジスタが飽和領域で動作しなくなることが防止されていることを特徴とする固体撮像装置によって達成される。
【００１１】
【作用】
本発明によれば、強い光が入射されている画素の信号を読み出す場合においても、垂直出力線の電圧が所定電圧以下にならないため、負荷ＭＯＳがＯＦＦすることを防ぐことができる。このため、強い光が入射されている画素の数によってＧＮＤラインの電圧降下量が変化することはなく、負荷ＭＯＳの設定電流は一定に保たれる。従って、強いスポット光が入射された画像においても白っぽい帯の発生はなく、鮮明な画像を得ることができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下の実施の形態において固体撮像装置を構成する各回路素子は、例えば、半導体集積回路の製造技術によって単結晶シリコンのような１個の半導体基板上に形成されているものとするが、これに限定されるものではない。また、以下の実施形態においては簡単のため３行３列の画素アレイとしているが、もちろんこれに限定されるものではない。更に、以下の実施形態においてＭＯＳトランジスタは単にＭＯＳと略している。
【００１３】
［第１の実施形態］
図１は本発明の固体撮像装置の第１の実施形態を示すブロック図である。なお図１では図９の従来装置と同一部分は同一符号を付している。即ち、１は画素部、２は垂直走査回路ブロック、４はＧＮＤラインである。これらは、いずれも図９のものと同じである。また、３は後述するように垂直出力線をクリップするためのクリップ手段である。画素部１について説明すると、まず、光信号電荷を発生するフォトダイオードＤ１１〜Ｄ３３は、この例ではアノード側が接地され、カソード側が増幅ＭＯＳＭ３１１からＭ３３３のゲートに接続されている。また、増幅ＭＯＳＭ３１１〜Ｍ３３３のゲートには、これをリセットするためのリセットＭＯＳＭ２１１〜Ｍ２３３のソースが接続され、リセットＭＯＳＭ２１１〜Ｍ２３３のドレインはリセット電源に接続されている。増幅ＭＯＳＭ３１１〜Ｍ３３３のドレインは、電源電圧を供給するための選択ＭＯＳＭ４１１〜Ｍ４３３に接続されている。
【００１４】
リセットＭＯＳＭ２１１のゲートは、横方向に延長して配置された第１の行選択線（垂直走査線）ＰＲＥＳ１に接続されている。同じ行に配置された他の画素セルのリセットＭＯＳＭ２２１，Ｍ２３１のゲートも第１の行選択線ＰＲＥＳ１に共通に接続されている。選択ＭＯＳＭ４１１のゲートは、横方向に延長して配置された第２の行選択線（垂直走査線）ＰＳＥＬ１に接続されている。同じ行に配置された他の画素セルの選択ＭＯＳＭ４２１，Ｍ４３１のゲートも第２の行選択線ＰＳＥＬ１に共通に接続されている。これら第１〜第２の行選択線は、垂直走査回路ブロック２に接続され、後述する動作タイミングに基づいて信号電圧が供給される。
【００１５】
図１の残りの行においても同様の構成の画素セルと、行選択線が設けられている。これらの行選択線には、垂直走査回路ブロック２からの行選択線ＰＲＥＳ２〜ＰＲＥＳ３、ＰＳＥＬ２〜ＰＳＥＬ３の信号が供給される。増幅ＭＯＳＭ３１１のソースは、縦方向に延長して配置された垂直信号線Ｖ１に接続されている。同じ列に配置された画素セルの増幅ＭＯＳＭ３１２，Ｍ３１３のソースも垂直信号線Ｖ１に接続されている。垂直信号線Ｖ１には、負荷手段である負荷ＭＯＳＭ５１に接続されると共に、垂直出力線Ｖ１をクリップするためのクリップ手段３が接続されている。
【００１６】
クリップ手段３はクリップＭＯＳＭ７１とクリップ動作をアクティブにするためのＭＯＳＭ８１からなっていて、垂直出力線Ｖ１にはＭＯＳＭ７１のソースが接続されている。ＭＯＳＭ７１のドレインはＭＯＳＭ８１を介して電源に接続され、ゲートはクリップ電圧を設定するための電源線７に接続されている。ＭＯＳＭ８１のゲートはクリップ動作を制御するための制御パルス線６に接続されている。図１の残りの垂直出力線Ｖ２〜Ｖ３においても同様に増幅ＭＯＳ、負荷ＭＯＳ、クリップ手段３が接続されている。更に、負荷ＭＯＳＭ５１〜Ｍ５３のソースは共通のＧＮＤライン４に、ゲートは入力ＭＯＳＭ５０のゲートに接続されると共に電圧入力端子５に接続されている。
【００１７】
次に、本実施形態の動作について説明する。フォトダイオードＤ１１〜Ｄ３３に光が入射されると、各フォトダイオードは光信号電荷を発生し蓄積する。信号を読み出す時は垂直走査回路ブロック２によって垂直走査しながら行毎に順次垂直出力線Ｖ１〜Ｖ３に読み出す。まず、１行目が選択されると、選択ＭＯＳＭ４１１〜Ｍ４３１のゲートが接続された第２の行選択線ＰＳＥＬ１がハイレベルとなり、増幅ＭＯＳＭ３１１〜Ｍ３３１がアクティブとなる。同時に、クリップ手段３を駆動する制御パルス線６の信号もハイレベルとなり、クリップＭＯＳＭ７１〜Ｍ７３もアクティブとなる。これによって１行目の信号が垂直出力線Ｖ１〜Ｖ３に読み出される。次いで、リセットＭＯＳＭ２１１〜Ｍ２３１のゲートの第１の行選択線ＰＲＥＳ１がハイレベルとなり、フォトダイオードＤ１１〜Ｄ３１に蓄積された電荷がリセットされる。次に、２行目が選択され同様にして２行目の信号が垂直出力線Ｖ１〜Ｖ３に読み出される。３行目以降も同様にして垂直出力線Ｖ１〜Ｖ３に順次読み出される。
【００１８】
ここで、このような動作において、例えば１行目を読み出している時、増幅ＭＯＳＭ３１１とクリップＭＯＳＭ７１、増幅ＭＯＳＭ３２１とクリップＭＯＳＭ７２、増幅ＭＯＳＭ３３１とクリップＭＯＳＭ７３はそれぞれソースが共通に接続され、差動の構成となっている。例えば、垂直出力線Ｖ１に読み出される信号電圧は、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７よりも十分高い場合には、クリップＭＯＳＭ７１がＯＦＦしているため、増幅ＭＯＳＭ３１１のゲートの信号電圧に基づいた電圧が読み出される。しかし、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７に近づいてくると、クリップＭＯＳＭ７１がＯＮしてクリップが効き始め、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７より十分に低い場合には、垂直出力線Ｖ１は設定されたクリップ電圧７で決まる電圧以下には下がらない。
【００１９】
図１の残りの垂直出力線Ｖ２〜Ｖ３においても同様である。このため、垂直出力線Ｖ１〜Ｖ３の電圧が、負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないようにクリップ電圧７を設定することによって非常に大きい信号電荷を読み出す場合においても、負荷ＭＯＳＭ５１〜Ｍ５３がＯＦＦしないようにすることができる。従って、強い光が入射されている画素の数によってＧＮＤライン４の電圧降下量が変化することはないため、どの行を読み出している場合においても負荷ＭＯＳＭ５１〜Ｍ５３の設定電流が一定に保たれる。このように本実施形態では、強い光が入射されている画素を含む行と、そうでない行とのダーク画素及びＯＢ画素の出力電圧が等しくなり、強いスポット光が入射された画像において白っぽい帯が発生するという問題はなく、鮮明な画像を得ることができる。
【００２０】
［第２の実施形態］
図２は本発明の固体撮像装置の第２の実施形態を示すブロック図である。第２の実施形態では、画素部１は第１の実施形態に対しフォトダイオードＤ１１〜Ｄ３３のカソード側と増幅ＭＯＳＭ３１１〜Ｍ３３３のゲートとの間にフォトダイオードに蓄積された光信号電荷を転送するための転送ＭＯＳＭ１１１〜Ｍ１３３を追加した構成となっている。転送ＭＯＳＭ３１１のゲートは、横方向に延長して配置された第３の行選択線（垂直走査線）ＰＴＸ１に接続されている。同じ行に配置された他の画素セルの転送ＭＯＳＭ１２１，Ｍ１３１のゲートも第３の行選択線ＰＴＸ１に共通に接続されている。第３の行選択線も第１、第２の行選択線と同様に垂直走査回路ブロック２に接続され、後述する動作タイミングに基づいて信号電圧が供給される。上記以外の画素部の構成については図１と同様であり、同じ構成要素については同じ番号を付している。
【００２１】
更に、垂直信号線Ｖ１はノイズ信号転送スイッチＭ１１を介してノイズ信号を一時保持するための容量ＣＴＮ１に、また、光信号転送スイッチＭ２１を介して光信号を一時保持するための容量ＣＴＳ１に同時に接続されている。ノイズ信号保持容量ＣＴＮ１と光信号保持容量ＣＴＳ１の逆側の端子は接地されている。ノイズ信号転送スイッチＭ１１とノイズ信号保持容量ＣＴＮ１との接続点と、光信号転送スイッチＭ２１と光信号保持容量ＣＴＳ１との接続点はそれぞれ、保持容量リセットスイッチＭ３１，Ｍ３２を介して接地されると共に、水平転送スイッチＭ４１，Ｍ４２を介して光信号とノイズ信号の差をとるための差動回路ブロック８に接続されている。
【００２２】
水平転送スイッチＭ４１，Ｍ４２のゲートは列選択線Ｈ１に共通に接続され、水平走査回路ブロック１０に接続されている。図２の残りの列Ｖ２〜Ｖ３においても同様の構成の読み出し回路が設けられている。また、各列に接続されたノイズ信号転送スイッチＭ１１〜Ｍ１３、光信号転送スイッチＭ２１〜Ｍ２３のゲートは、ＰＴＮ、ＰＴＳにそれぞれ共通に接続され、後述する動作タイミングに基づいてそれぞれ信号電圧が供給される。
【００２３】
次に、本実施形態の動作について説明する。フォトダイオードＤ１１〜Ｄ３３からの光信号電荷の読み出しに先立ってリセットＭＯＳＭ２１１〜Ｍ２３１のゲートの第１の行選択線ＰＲＥＳ１がハイレベルとなる。これによって、増幅ＭＯＳＭ３１１〜Ｍ３３１のゲートがリセット電源にリセットされる。また、リセットＭＯＳＭ２１１〜Ｍ２３１のゲートの第１の行選択線ＰＲＥＳ１がローレベルに復帰した後に、選択ＭＯＳＭ４１１〜Ｍ４３１のゲートの第２の行選択線ＰＳＥＬ１、クリップ手段３の制御パルス線６の制御パルス及びノイズ信号転送スイッチＭ１１〜Ｍ１３のゲートのＰＴＮがハイレベルとなる。これによって、リセットノイズが重畳されたリセット信号（ノイズ信号）がノイズ信号保持容量ＣＴＮ１〜ＣＴＮ３に読み出される。
【００２４】
次いで、ノイズ信号転送スイッチＭ１１〜Ｍ１３のゲートのＰＴＮがローレベルに復帰する。次に、転送ＭＯＳＭ１１１〜Ｍ１３１のゲートＰＴＸ１がハイレベルとなり、フォトダイオードＤ１１〜Ｄ３３の光信号電荷が増幅ＭＯＳＭ３１１〜Ｍ３３１のゲートに転送される。また、転送ＭＯＳＭ１１１〜Ｍ１３１のゲートのＰＴＸ１がローレベルに復帰した後に、光信号転送スイッチＭ２１〜Ｍ２３のゲートのＰＴＳがハイレベルとなる。これによって、光信号が光信号保持容量ＣＴＳ１〜ＣＴＳ３に読み出される。次に、選択ＭＯＳＭ４１１〜Ｍ４３１のゲートのＰＳＥＬ１、クリップ手段３の制御パルス線６及び光信号転送スイッチＭ２１〜Ｍ２３のゲートのＰＴＳがローレベルに復帰する。ここまでの動作で、第１行目に接続された画素セルのノイズ信号と光信号が、それぞれの列に接続されたノイズ信号保持容量ＣＴＮ１〜ＣＴＮ３と光信号保持容量ＣＴＳ１〜ＣＴＳ３に保持される。
【００２５】
次に、リセットＭＯＳＭ２１１〜Ｍ２３１のゲートの第１の行選択線ＰＲＥＳ１及び転送ＭＯＳＭ１１１〜Ｍ１３１のゲートのＰＴＸ１がハイレベルとなり、フォトダイオードＤ１１〜Ｄ３３の光信号電荷がリセットされる。この後、水平走査回路ブロック１０からの信号Ｈ１〜Ｈ３によって各列の水平転送スイッチＭ４１〜Ｍ４６のゲートが順次ハイレベルとなり、ノイズ保持容量ＣＴＮ１〜ＣＴＮ３と光信号保持容量ＣＴＳ１〜ＣＴＳ３に保持されている電圧が順次差動回路ブロック８に読み出される。差動回路ブロック８では光信号とノイズ信号の差がとられ、出力端子ＯＵＴに順次出力される。以上で第１行目に接続された画素セルの読み出しを完了する。この後、第２行目の読み出しに先立ってノイズ信号保持容量ＣＴＮ１〜ＣＴＮ３及び光信号保持容量ＣＴＳ１〜ＣＴＳ３のリセットスイッチＭ３１〜Ｍ３６のゲートのＰＣＴＲがハイレベルとなり、ＧＮＤにリセットされる。以下、同様に垂直走査回路ブロック２からの信号によって第２行目以降に接続された画素セルの信号が順次読み出され、全画素セルの読み出しを完了する。
【００２６】
このような動作で、例えば１行目を読み出している時、増幅ＭＯＳＭ３１１とクリップＭＯＳＭ７１，増幅ＭＯＳＭ３２１とクリップＭＯＳＭ７２，増幅ＭＯＳＭ３３１とクリップＭＯＳＭ７３はそれぞれソースが共通に接続され、差動の構成となる。例えば、垂直出力線Ｖ１に読み出される光信号電圧は、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７よりも十分高い場合には、クリップＭＯＳＭ７１がＯＦＦしているため、増幅ＭＯＳＭ３１１のゲートの信号電圧に基づいた電圧が読み出される。しかし、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７に近づいてくると、クリップＭＯＳＭ７１がＯＮしクリップが効き始め、増幅ＭＯＳＭ３１１のゲート電圧が設定されたクリップ電圧７より十分に低い場合には、垂直出力線Ｖ１は設定されたクリップ電圧７で決まる電圧以下には下がらない。
【００２７】
図２の残りの垂直出力線Ｖ２〜Ｖ３においても同様である。このため、垂直出力線Ｖ１〜Ｖ３の電圧が負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないようにクリップ電圧７を設定することによって、非常に大きい信号電荷を読み出す場合においても、負荷ＭＯＳＭ５１〜Ｍ５３がＯＦＦしないようにすることができる。従って、強い光が入射されている画素の数によってＧＮＤライン４の電圧降下量が変化することはないため、どの行を読み出している場合においても負荷ＭＯＳの設定電流が一定に保たれる。本実施形態においても、同様に強い光が入射されている画素を含む行と、そうでない行とのダーク画素及びＯＢ画素の出力電圧が等しくなるため、強いスポット光が入射された画像において白っぽい帯が発生するという問題はなく、鮮明な画像を得ることができる。
【００２８】
［第３の実施形態］
図３は本発明の固体撮像装置の第３の実施形態を示すブロック図である。第３の実施形態では、クリップ手段３がクリップダイオードＤ４１〜Ｄ４３とクリップ動作をアクティブにするためのＭＯＳＭ８１〜Ｍ８３で構成されている以外は第２の実施形態とまったく同様の構成である。クリップダイオードＤ４１〜Ｄ４３のカソードは垂直出力線Ｖ１〜Ｖ３に接続されている。クリップダイオードＤ４１〜Ｄ４３のアノードは、ＭＯＳＭ８１〜Ｍ８３を介してクリップ電圧を設定するための電源線７に接続されている。ＭＯＳＭ８１〜Ｍ８３のゲートはクリップ動作を制御するための制御パルス線６に接続されている。この実施形態の動作については図２と同様であるが、クリップ手段にダイオードを用いているため、より急峻にクリップすることができる。
【００２９】
［第４の実施形態］
図４は本発明の固体撮像装置の第４の実施形態を示すブロック図である。第４の実施形態では、第２の実施形態に対し画素部１及びクリップ手段３の構成が異っている。即ち、増幅ＭＯＳＭ３１１〜Ｍ３３３のドレインは直接電源に接続されている。増幅ＭＯＳＭ３１１のソースは、縦方向に延長して配置された垂直信号線Ｖ１に選択ＭＯＳＭ４１１を介して接続されている。同じ列に配置された画素セルの増幅ＭＯＳＭ３１２，Ｍ３１３のソースも垂直信号線Ｖ１に選択ＭＯＳＭ４１２，Ｍ４１３を介して接続されている。
【００３０】
また、クリップ手段３はクリップＭＯＳＭ７１とクリップ動作をアクティブにするためのＭＯＳＭ８１からなっていて、垂直出力線Ｖ１にはＭＯＳＭ８１のソースが接続されている。クリップＭＯＳＭ７１は画素部１の構成と同様に直接電源に接続され、ゲートはクリップ電圧を設定するための電源線７に接続されている。ＭＯＳＭ８１のゲートはクリップ動作を制御するための制御パルス線６に接続されている。図４の残りの垂直出力線Ｖ２〜Ｖ３においても同様に増幅ＭＯＳ、選択ＭＯＳ及びクリップ手段３が接続されている。本実施形態の動作は第２の実施形態の動作と同様であるので説明を省略する。また、本実施形態では、第２の実施形態と同様の効果が得られる。
【００３１】
［第５の実施形態］
図５は本発明の固体撮像装置の第５の実施形態を示すブロック図である。第５の実施形態では、第１の実施形態に対しクリップ手段３の構成が異なっている。即ち、本実施形態では、クリップ手段３はクリップＭＯＳＭ７１〜Ｍ７３からなり、垂直出力線Ｖ１〜Ｖ３にはクリップＭＯＳ７１〜Ｍ７３のソースが接続されている。また、ＭＯＳＭ７０〜Ｍ７３のゲートは共通に入力端子５に接続され、ＭＯＳＭ７０〜Ｍ７３のドレインは電源に接続されている。
【００３２】
次に、動作について説明する。フォトダイオードＤ１１〜Ｄ３３に光が入射され、蓄積された光信号電荷を垂直出力線Ｖ１〜Ｖ３に順次読み出す動作は第１の実施形態と同様である。ここで、例えば、垂直出力線Ｖ１に読み出される信号電圧は、増幅ＭＯＳＭ３１１のゲート電圧が入力端子５の電圧よりも十分高い場合には、クリップＭＯＳＭ７１がＯＦＦしているため、増幅ＭＯＳＭ３１１のゲートの信号電圧に基づいた電圧が読み出される。しかし、増幅ＭＯＳＭ３１１のゲート電圧が入力端子５の電圧に近づいてくると、クリップＭＯＳＭ７１がＯＮしクリップが効き始め、増幅ＭＯＳＭ３１１のゲート電圧が入力端子電圧５より十分に低い場合には垂直出力線Ｖ１は入力端子５の電圧で決まる電圧以下には下がらない。図１の残りの垂直出力線Ｖ２〜Ｖ３においても同様である。このため、垂直出力線Ｖ１〜Ｖ３の電圧が、負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないため、非常に大きい信号電荷を読み出す場合においても、負荷ＭＯＳＭ５１からＭ５３がＯＦＦしないようにすることができる。従って、第１の実施形態と同様の効果が得られる。また、本実施形態においては第１の実施形態におけるクリップ電圧７を入力端子５の電圧と独立に設定する必要がない。
【００３３】
［第６の実施形態］
図６は本発明の固体撮像装置の第６の実施形態を示すブロック図である。第６の実施形態では、第１の実施形態のクリップ手段３の代わりにリセットＭＯＳＭ２１１〜Ｍ２３３のゲートを駆動するパルスのローレベルの電圧をＶＲＥＳＬ端子９から設定することにより同等の機能を持たせている。この場合、ＶＲＥＳＬ端子９はＢＵＦ（バッファ）１〜３のグランド側電源端子に接続され、ＶＲＥＳＬ端子９の電圧によりリセットＭＯＳのゲート駆動パルスのローレベル電圧を設定するように構成されている。
【００３４】
次に、本実施形態の動作について説明する。フォトダイオードＤ１１〜Ｄ３３に光が入射され、蓄積された光信号電荷を垂直出力線Ｖ１〜Ｖ３に順次読み出す動作は、第１実施形態と同様である。ここで、上記のような動作で１行目を読み出している時、例えば、フォトダイオードＤ１１の光信号電荷で決まるリセットＭＯＳＭ２１１のソース電圧がゲート電圧（ＶＲＥＳＬ端子９の電圧）よりも高い場合は、リセットＭＯＳＭ２１１がＯＦＦしているため、フォトダイオードＤ１１の光信号電荷で決まる増幅ＭＯＳＭ３１１のゲートの信号電圧に基づいた電圧が読み出される。
【００３５】
しかし、フォトダイオードＤ１１の光信号電荷で決まるリセットＭＯＳＭ２１１のソース電圧がゲート電圧（ＶＲＥＳＬ端子９の電圧）−Ｖｔｈ（リセットＭＯＳＭ２１１のスレッショールド電圧）よりも低くなると、リセットＭＯＳＭ２１１がＯＮし、増幅ＭＯＳＭ３１１のゲート電圧はクリップされる。従って、垂直出力線Ｖ１はＶＲＥＳＬ端子９の電圧−Ｖｔｈで決まる電圧以下には下がらない。図６の残りの垂直出力線Ｖ２〜Ｖ３においても同様である。このため、垂直出力線Ｖ１〜Ｖ３の電圧が、負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないようにＶＲＥＳＬ端子９の電圧を設定することによって、非常に大きい信号電荷を読み出す場合においても、負荷ＭＯＳＭ５１〜Ｍ５３がＯＦＦしないようにすることができる。従って、第１の実施形態と同様の効果が得られる。
【００３６】
［第７の実施形態］
図７は本発明の固体撮像装置の第７の実施形態を示すブロック図である。第７の実施形態では、画素部１の構成を１次元のラインセンサーとしている。画素部１の構成は第１の実施形態に対して行を選択する選択ＭＯＳがない構成であり、増幅ＭＯＳＭ３１３〜Ｍ３３３のドレインが直接電源に接続されている。また、増幅ＭＯＳＭ３１３〜Ｍ３３３の出力をクリップするためのクリップ手段３はクリップＭＯＳＭ７１〜Ｍ７３のみで構成されており、ドレインは直接電源に接続されている。フォトダイオードＤ１３〜Ｄ３３に光が入射されると光信号電荷を発生し蓄積されると同時に、増幅ＭＯＳＭ３１３〜Ｍ３３３の出力ラインＶ４〜Ｖ６に出力される。次に、リセットＭＯＳＭ２１３〜Ｍ２３３のゲートのＰＲＥＳがハイレベルとなり、フォトダイオードＤ１３〜Ｄ３３に蓄積された電荷がリセットされる。
【００３７】
このような動作で、増幅ＭＯＳＭ３１３とクリップＭＯＳＭ７１、増幅ＭＯＳＭ３２３とクリップＭＯＳＭ７２、増幅ＭＯＳＭ３３３とクリップＭＯＳＭ７３はそれぞれソースが共通に接続されており、差動の構成となっている。例えば、出力線Ｖ４に読み出される信号電圧は、増幅ＭＯＳＭ３１３のゲート電圧が設定された電源線７のクリップ電圧よりも十分高い場合には、クリップＭＯＳＭ７１がＯＦＦしているため、増幅ＭＯＳＭ３１３のゲートの信号電圧に基づいた電圧が読み出される。しかし、増幅ＭＯＳＭ３１３のゲート電圧が設定されたクリップ電圧に近づいてくると、クリップＭＯＳＭ７１がＯＮしクリップが効き始めるため、増幅ＭＯＳＭ３１３のゲート電圧が設定されたクリップ電圧より十分に低い場合には、垂直出力線Ｖ４は設定されたクリップ電圧で決まる電圧以下には下がらない。
【００３８】
図７の残りの出力線Ｖ５〜Ｖ６においても同様である。このため、出力線Ｖ４〜Ｖ６の電圧が、負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないようにクリップ電圧を設定することによって、非常に大きい信号電荷を読み出す場合においても負荷ＭＯＳＭ５１〜Ｍ５３がＯＦＦしないようにすることができる。従って、強い光が入射されている画素の数によってＧＮＤライン４の電圧降下量が変化することはないため、負荷ＭＯＳＭ５１〜Ｍ５３の設定電流が一定に保たれる。本実施形態では、強い光が入射されている画素の数によってダーク画素及びＯＢ画素の出力電圧が変化することがないため、後段でＯＢをクランプする回路を設ける必要がなく回路を単純にできる。
【００３９】
［第８の実施形態］
図８は本発明の固体撮像装置を用いた撮像システムの一実施形態を示すブロック図である。１１は固体撮像装置、１２は固体撮像装置１１の出力信号の振幅をコントロールするためのプログラマブル・ゲインアンプ（ＰＧＡ）、１３はＡＤコンバータ（ＡＤＣ）、１４はデジタル出力である。固体撮像装置１１としては第１〜第７の実施形態のいずれかを用いるものとする。このように上記固体撮像装置を用いた場合、強い光が入射されている画素を含む行と、そうでない行との水平ＯＢ画素の出力が変化することがないため、水平ＯＢをクランプする必要がなく図８のようにＤＣ直結で構成できる。これによって、水平ＯＢクランプレベルが行毎にずれることによって発生する横スジ等は発生せず、簡潔なブロック構成で高画質の撮像システムを構築できる。
【００４０】
【発明の効果】
以上説明したように本発明によれば、フォトダイオードからの光信号電荷を増幅する増幅手段の出力が所定電圧以下にならないように制限することにより、強い光が入射されている画素を含む行と、そうでない行とのダーク画素及びＯＢ画素の出力電圧が等しくなり、強いスポット光が入射された画像において白っぽい帯が発生するという問題はなく、鮮明な画像を得ることができる。また、本発明の固体撮像装置を用いることにより、強い光が入射されている画素を含む行と、そうでない行との水平ＯＢ画素の出力が変化することがないため、水平ＯＢをクランプする必要がない。これによって、水平ＯＢクランプレベルが行毎にずれることによって発生する横スジ等は発生せず、簡潔なブロック構成で高画質の撮像システムを構築することができる。
【図面の簡単な説明】
【図１】本発明の固体撮像装置の第１の実施形態の構成を示すブロック図である。
【図２】本発明の第２の実施形態を示すブロック図である。
【図３】本発明の第３の実施形態を示すブロック図である。
【図４】本発明の第４の実施形態を示すブロック図である。
【図５】本発明の第５の実施形態を示すブロック図である。
【図６】本発明の第６の実施形態を示すブロック図である。
【図７】本発明の第７の実施形態を示すブロック図である。
【図８】本発明の第８の実施形態を示すブロック図である。
【図９】従来の固体撮像装置を示すブロック図である。
【符号の説明】
１ 画素部
２ 垂直走査回路ブロック
３ クリップ手段
４ ＧＮＤライン
５ 電圧入力端子
６ 制御パルス線
７ 電源線
８ 差動回路ブロック
１０ 水平走査回路ブロック
１１ 固体撮像装置
１２ プログラマブル・ゲインアンプ
１３ ＡＤコンバータ
Ｄ１１〜Ｄ１３ フォトダイオード
Ｄ４１〜Ｄ４３ クリップダイオード
Ｍ１１１〜Ｍ１３３ 転送ＭＯＳ
Ｍ２１１〜Ｍ２３３ リセットＭＯＳ
Ｍ３１１〜Ｍ３３３ 増幅ＭＯＳ
Ｍ４１１〜Ｍ４３３ 選択ＭＯＳ
Ｍ１１〜Ｍ１３ ノイズ信号転送スイッチ
Ｍ２１〜Ｍ２３ 光信号転送スイッチ
Ｍ３１〜Ｍ３６ 保持容量リセットスイッチ
Ｍ４１〜Ｍ４６ 水平転送スイッチ
Ｍ５０ 入力ＭＯＳ
Ｍ５１〜Ｍ５３ 負荷ＭＯＳ
Ｍ７１〜Ｍ７３ クリップＭＯＳ
Ｖ１〜Ｖ３ 垂直出力線
ＰＲＥＳ１ 第１の行選択線
ＰＳＥＬ１ 第２の行選択線
Claims (9)
- 各々が、光信号を信号電荷に変換して蓄積する光電変換手段と、前記光電変換手段に蓄積された信号電荷を増幅する増幅手段とを含む複数の画素と、
前記増幅手段の出力側に接続され、前記増幅手段に流れる電流を設定する負荷手段と、
前記増幅手段の出力が所定電圧以下にならないように制限する制限手段とを有し、
前記増幅手段の出力が所定電圧以下となり前記負荷手段がオフすることが防止されていることを特徴とする固体撮像装置。 - 各々が、光信号を信号電荷に変換して蓄積する光電変換手段と、前記光電変換手段に蓄積された信号電荷を増幅する増幅手段とを含む複数の画素と、
前記増幅手段の出力側に接続され、前記増幅手段に流れる電流を設定するＭＯＳトランジスタと、
前記増幅手段の出力が所定電圧以下にならないように制限する制限手段とを有し、
前記増幅手段の出力が所定電圧以下となり前記ＭＯＳトランジスタが飽和領域で動作しなくなることが防止されていることを特徴とする固体撮像装置。 - 前記制限手段は、前記増幅手段の出力をクリップすることにより前記増幅手段の出力が所定電圧以下にならないように制限するクリップ手段より成ることを特徴とする請求項１又は２に記載の固体撮像装置。
- 更に、前記増幅手段の信号電荷をリセットするリセット手段を画素の構成要素として含むことを特徴とする請求項１又は２に記載の固体撮像装置。
- 前記制限手段は、前記リセット手段のゲートを駆動する信号のローレベルを制御することにより前記増幅手段の出力が所定電圧以下にならないように制限することを特徴とする請求項１又は２に記載の固体撮像装置。
- 更に、画素を選択する選択手段を画素の構成要素として含むことを特徴とする請求項１又は２に記載の固体撮像装置。
- 前記クリップ手段は、クリップ用ＭＯＳトランジスタと、前記クリップ用ＭＯＳトランジスタのクリップ動作を制御し、設定されたクリップ電圧を前記クリップ用ＭＯＳトランジスタを介して前記増幅手段の出力に供給するＭＯＳトランジスタとで構成されることを特徴とする請求項３に記載の固体撮像装置。
- 前記クリップ手段は、クリップ用ダイオードと、該ダイオードを制御信号に応じて駆動し、設定されたクリップ電圧をダイオードを介して前記増幅手段の出力に供給するスイッチ手段とで構成されることを特徴とする請求項３に記載の固体撮像装置。
- 請求項１〜８のいずれか１項に記載の固体撮像装置と、前記固体撮像装置の出力信号の振幅をコントロールするためのゲインアンプと、ＡＤコンバータとを有することを特徴とする撮像システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000041295A JP3685445B2 (ja) | 2000-02-18 | 2000-02-18 | 固体撮像装置及び撮像システム |
| US09/783,556 US6963371B2 (en) | 2000-02-18 | 2001-02-15 | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level |
| US11/119,932 US7576788B2 (en) | 2000-02-18 | 2005-05-03 | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000041295A JP3685445B2 (ja) | 2000-02-18 | 2000-02-18 | 固体撮像装置及び撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001230974A JP2001230974A (ja) | 2001-08-24 |
| JP3685445B2 true JP3685445B2 (ja) | 2005-08-17 |
Family
ID=18564555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000041295A Expired - Lifetime JP3685445B2 (ja) | 2000-02-18 | 2000-02-18 | 固体撮像装置及び撮像システム |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6963371B2 (ja) |
| JP (1) | JP3685445B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3962561B2 (ja) * | 2001-07-12 | 2007-08-22 | キヤノン株式会社 | 固体撮像装置及びそれを用いた撮像システム |
| JP4195802B2 (ja) * | 2001-09-21 | 2008-12-17 | イーエヌジー株式会社 | 半導体撮像素子 |
| EP1463306B8 (en) * | 2003-03-25 | 2009-11-11 | Panasonic Corporation | Imaging device that prevents loss of shadow detail |
| JP4378137B2 (ja) * | 2003-09-04 | 2009-12-02 | キヤノン株式会社 | 読み出し回路、固体撮像装置、及びこれを用いたカメラシステム |
| JP4144535B2 (ja) | 2004-03-03 | 2008-09-03 | ソニー株式会社 | 固体撮像装置、画素信号読出方法 |
| JP5340374B2 (ja) * | 2005-06-09 | 2013-11-13 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP5247007B2 (ja) | 2005-06-09 | 2013-07-24 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP4834345B2 (ja) * | 2005-08-01 | 2011-12-14 | キヤノン株式会社 | 撮像装置及びその制御方法及びプログラム及び記憶媒体 |
| JP4713997B2 (ja) * | 2005-10-28 | 2011-06-29 | 株式会社東芝 | 固体撮像装置 |
| JP4861015B2 (ja) * | 2006-01-13 | 2012-01-25 | キヤノン株式会社 | 撮像素子及び撮像装置 |
| US7538304B2 (en) * | 2006-03-30 | 2009-05-26 | Aptina Imaging Corporation | Reducing noise in an imager by sampling signals with a plurality of capacitances connected to an output line |
| JP4416753B2 (ja) * | 2006-03-31 | 2010-02-17 | キヤノン株式会社 | 固体撮像装置 |
| JP4475665B2 (ja) * | 2006-03-31 | 2010-06-09 | キヤノン株式会社 | 固体撮像装置 |
| JP4670764B2 (ja) * | 2006-07-28 | 2011-04-13 | 株式会社ニコン | 電子カメラ |
| JP4194633B2 (ja) | 2006-08-08 | 2008-12-10 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP4952301B2 (ja) * | 2007-03-01 | 2012-06-13 | ソニー株式会社 | 撮像装置およびカメラ |
| JP5105907B2 (ja) * | 2007-03-06 | 2012-12-26 | キヤノン株式会社 | 撮像システム |
| JP4065979B1 (ja) * | 2007-06-18 | 2008-03-26 | キヤノン株式会社 | 撮像システム、撮像センサ、及び撮像システムの制御方法 |
| JP4931233B2 (ja) | 2007-07-04 | 2012-05-16 | キヤノン株式会社 | 撮像装置及びその処理方法 |
| JP2009038531A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 固体撮像装置及びその駆動方法 |
| JP5094324B2 (ja) | 2007-10-15 | 2012-12-12 | キヤノン株式会社 | 撮像装置 |
| JP5119000B2 (ja) * | 2008-02-26 | 2013-01-16 | オリンパス株式会社 | 固体撮像装置 |
| JP5224899B2 (ja) * | 2008-05-13 | 2013-07-03 | オリンパス株式会社 | 固体撮像装置 |
| US8659682B2 (en) | 2008-05-30 | 2014-02-25 | Olympus Corporation | Solid-state imaging apparatus |
| JP5224914B2 (ja) * | 2008-06-03 | 2013-07-03 | オリンパス株式会社 | 固体撮像装置 |
| JP5103325B2 (ja) * | 2008-08-18 | 2012-12-19 | プライムアースＥｖエナジー株式会社 | 二次電池の再利用方法 |
| JP4617372B2 (ja) | 2008-08-29 | 2011-01-26 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP2010093498A (ja) * | 2008-10-07 | 2010-04-22 | Olympus Corp | 固体撮像装置 |
| JP5481230B2 (ja) * | 2010-02-26 | 2014-04-23 | パナソニック株式会社 | 撮像装置及び固体撮像装置 |
| US8582003B2 (en) | 2010-05-21 | 2013-11-12 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
| JP5882041B2 (ja) * | 2011-12-08 | 2016-03-09 | ルネサスエレクトロニクス株式会社 | Ａｄコンバータおよびそれを用いた固体撮像装置 |
| JP6004652B2 (ja) | 2012-01-18 | 2016-10-12 | キヤノン株式会社 | 揚像装置及びその駆動方法 |
| JP5802180B2 (ja) * | 2012-09-10 | 2015-10-28 | 株式会社東芝 | 半導体集積回路およびイメージセンサ |
| JP6415187B2 (ja) | 2014-08-29 | 2018-10-31 | キヤノン株式会社 | 固体撮像装置および撮像システム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3018546B2 (ja) * | 1991-03-18 | 2000-03-13 | ソニー株式会社 | 固体撮像装置 |
| US6903771B2 (en) * | 2000-03-02 | 2005-06-07 | Canon Kabushiki Kaisha | Image pickup apparatus |
| EP1711002A3 (en) * | 1997-08-15 | 2011-06-08 | Sony Corporation | Solid-state image sensor and method of driving same |
| JP3693281B2 (ja) * | 1999-09-30 | 2005-09-07 | シャープ株式会社 | 増幅型固体撮像装置 |
| JP3962561B2 (ja) * | 2001-07-12 | 2007-08-22 | キヤノン株式会社 | 固体撮像装置及びそれを用いた撮像システム |
-
2000
- 2000-02-18 JP JP2000041295A patent/JP3685445B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-15 US US09/783,556 patent/US6963371B2/en not_active Expired - Lifetime
-
2005
- 2005-05-03 US US11/119,932 patent/US7576788B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050195307A1 (en) | 2005-09-08 |
| US20030206234A1 (en) | 2003-11-06 |
| US7576788B2 (en) | 2009-08-18 |
| JP2001230974A (ja) | 2001-08-24 |
| US6963371B2 (en) | 2005-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3685445B2 (ja) | 固体撮像装置及び撮像システム | |
| KR100498222B1 (ko) | 촬상장치 | |
| CN107770461B (zh) | 固体摄像装置、固体摄像装置的驱动方法以及电子设备 | |
| US7511275B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
| US7812876B2 (en) | Photoelectric conversion device and image capturing device with variable amplifier for amplifying signal by a selected gain | |
| JP5250474B2 (ja) | 固体撮像装置 | |
| EP2448254B1 (en) | Solid-state image pickup device | |
| JP2003051989A (ja) | 光電変換装置、固体撮像装置及びシステム | |
| JP4048415B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP4006111B2 (ja) | 固体撮像装置 | |
| US8120688B2 (en) | Solid state imaging device | |
| JP4708583B2 (ja) | 撮像装置 | |
| JP2005086225A (ja) | 固体撮像素子および固体撮像素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050527 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3685445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |