JP4048415B2 - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4048415B2 JP4048415B2 JP2002067896A JP2002067896A JP4048415B2 JP 4048415 B2 JP4048415 B2 JP 4048415B2 JP 2002067896 A JP2002067896 A JP 2002067896A JP 2002067896 A JP2002067896 A JP 2002067896A JP 4048415 B2 JP4048415 B2 JP 4048415B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- transfer gate
- reset
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、撮像領域部を構成する各画素毎に光電変換素子とその読み出し回路を設けたＭＯＳセンサ型の固体撮像装置及びその駆動方法に関する。
【０００２】
【従来の技術】
図１０は、ＭＯＳセンサ型の固体撮像装置における主要部の構成例を示す回路図である。
画素１０は、撮像領域内に２次元配列で多数配置されるものであり、各画素には、光電変換素子としてのフォトダイオードＰＤと、その読み出し回路を構成する４つのＭＯＳトランジスタＴｒ１〜Ｔｒ４が設けられている。
フォトダイオードＰＤは、受光量に応じた信号電荷を生成するものであり、転送トランジスタ（転送ゲート手段）Ｔｒ１は、転送パルスに基づいてフォトダイオードＰＤの信号電荷をフローティングデフュージョン（ＦＤ）部に転送するものである。
リセットトランジスタ（リセット手段）Ｔｒ２は、リセットパルスに基づいてＦＤ部の電圧を定期的に電源電圧Ｖｄｄにリセットするものである。
増幅トランジスタ（増幅手段）Ｔｒ３は、そのゲートにＦＤ部が接続され、このＦＤ部の電圧変動に応じた出力信号を出力するものである。
選択トランジスタＴｒ４は、画素行を選択する選択パルスに基づいて増幅トランジスタＴｒ３の出力信号を垂直信号線（出力信号線）１２に出力するものである。
【０００３】
垂直信号線１２は、画素列毎に設けられており、一方の端部は撮像領域外で定電流源としてのＬｏａｄトランジスタＴｒ５に接続されている。また、垂直信号線１２の他方の端部は、撮像領域外で各画素列毎に設けられた信号処理回路に接続されている。
この信号処理回路は、撮像領域の次段に設けられて画素信号に各種の信号処理を施すものであり、この信号処理回路には図１０に示すようなＣＤＳ（Correlated Double Sampling）回路が含まれている。
このＣＤＳ回路は、ＣＤＳ（Correlated Double Sampling）回路とは、時系列に２つの信号を入力し、その差に比例する信号を出力する回路である。具体的には、トランジスタＴｒ６、Ｔｒ７、Ｔｒ８、コンデンサＣｓ、Ｃｒ、差動アンプ１４を有する。
【０００４】
そして、フォトダイオードＰＤの信号電荷がＦＤ部に蓄積された時点でのタイミング信号ＳＨＳによってトランジスタＴｒ６をオンすることにより、コンデンサＣｓによって出力信号をホールドするとともに、ＦＤ部がリセットされた時点でのタイミング信号ＳＨＲによってトランジスタＴｒ７をオンすることにより、コンデンサＣｒによって出力信号をホールドする。そして、これら２つのコンデンサＣｓ、Ｃｒにホールドしたレベルを差動アンプ１４で比較して両者の差分をとり、この差分値をトランジスタＴｒ８を介して水平信号線１６に出力する。
【０００５】
図１１は、このような構成の固体撮像装置における従来の動作例を示すタイミングチャートであり、図１２は、図１１に示す動作時における信号電荷の遷移を示すポテンシャル図である。なお、図１１と図１２でタイミングを示す番号は対応しているものとする。
まず、タイミング０の間、フォトダイオードＰＤに光電子が溜まっている。そして、タイミング１で、選択トランジスタＴｒ４をオンすると、その画素の増幅トランジスタＴｒ３が垂直信号線１２に接続される。
すると、ＬｏａｄトランジスタＴｒ５によって決められる定電流が、Ｖｄｄ（電源電圧端子）から増幅トランジスタＴｒ３→垂直信号線１２→ＬｏａｄトランジスタＴｒ５という経路で流れる。
増幅トランジスタＴｒ３とＬｏａｄトランジスタＴｒ５はソースフォロアを組むので、増幅トランジスタＴｒ３のゲート電圧、すなわちＦＤ部の電圧に対応した電圧が、垂直信号線１２に現れる。これは選択トランジスタＴｒ４をオンしている間、ずっと継続する。
【０００６】
次に、タイミング２のリセットパルスで、ＦＤ部をリセットする。この直後のタイミング３におけるポテンシャルは、図１２の（３）に示すようになる。図示のように、この時点でフォトダイオードＰＤに光電子が溜まっており、ＦＤ部はリセット直後の状態である。
なお、これ以後の説明を分かりやすくするため、このＦＤ部の電圧がＶｄｄにほぼ等しいものとする。
タイミング３では、そのＦＤ部の電位に対応した電圧（リセットレベル）が垂直信号線１２に現れているので、ＳＨＲパルスを入力することにより、これをＣＤＳ回路のコンデンサＣｒにサンプルホールドする。
【０００７】
次に、タイミング４のパルスで、フォトダイオードＰＤの光電子をＦＤ部に転送する。この直後のタイミング５でのポテンシャルは、図１２の（５）に示すようになる。図示のように、ＦＤ部の電位は、光電子の分だけマイナス側にシフトしている。
そして、このＦＤ部の電位に対応した電圧（信号レベル）が垂直信号線１２に現れているので、ＳＨＳパルスを入力することにより、これをＣＤＳ回路のコンデンサＣｓにサンプルホールドする。
ＣＤＳ回路の差動アンプ１４は、以上のようにして各コンデンサＣｓ、Ｃｒにホールドされた信号レベルとリセットレベルの差に比例する電圧を出力する。
次に、タイミング６で、選択トランジスタＴｒ４をオフして増幅トランジスタＴｒ３を垂直信号線１２から切り離す。
この後、Ｈ選択手段（水平スキャナ回路）からのトランジスタＴｒ８の制御により、ＣＤＳ回路の差動アンプ１４の出力を水平信号線１６に読み出す。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のような従来技術では、以下のような問題点があった。
（１）低電圧化が困難である。すなわち、ＦＤ部が実際にはＶｄｄより低い電圧でしかリセットできないため、そのリセット電圧から信号電圧振幅をとった上でソースフォロアを安定して動作させなければならないため、リセットの電圧降下分と信号振幅分とソースフォロアの動作電圧とそれらのマージンを見込むと、周辺回路は低電圧化できるのに、画素の動作電圧が電源電圧を律則してしまい、低電圧化できないものとなる。
【０００９】
（２）フォトダイオードの大容量化ができないため、ダイナミックレンジが狭い。すなわち、フォトダイオードを大容量化すると、それに対してＦＤ部の容量も大きくしないと、フォトダイオードの光電子をＦＤ部が受けきれず、フォトダイオードに電子が残ってしまうという問題がある。しかし、ＦＤ部の容量を大きくすることは電荷を電圧に変換する効率を下げることになり、感度を落とす要因となる。また、画素面積も大きくしてしまう。したがって、フォトダイオードの大容量化ができず、ダイナミックレンジの拡大が困難なものとなる。
【００１０】
そこで本発明の目的は、ダイナミックレンジを拡大できるとともに、低電圧化を図ることが可能な固体撮像装置及びその駆動方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は前記目的を達成するため、半導体基板に複数の画素よりなる撮像領域部と、前記撮像領域部を制御する周辺回路部とを設けて構成され、前記撮像領域部の各画素が、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷をフローティングデフュージョン部に転送する転送ゲート手段と、前記フローティングデフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅手段と、前記フローティングデフュージョン部の電圧をリセットするリセット手段とを有して構成された固体撮像装置において、前記周辺回路部は、前記光電変換素子によって生成された信号電荷を前記転送ゲート手段によってフローティングデフュージョン部に転送した際の信号レベルと前記リセット手段によってフローティングデフュージョン部がリセットされた際の信号レベルとをそれぞれ前記転送ゲート手段がオンした状態で取り込み、その差分値に応じた信号を出力する信号処理回路を有し、前記転送ゲート手段がオンした状態で前記出力信号線に出力される電気信号を前記周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成することを特徴とする。
【００１２】
また、本発明は、半導体基板に複数の画素よりなる撮像領域部と、前記撮像領域部を制御する周辺回路部とを設けて構成され、前記撮像領域部の各画素が、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷をフローティングデフュージョン部に転送する転送ゲート手段と、前記フローティングデフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅手段と、前記フローティングデフュージョン部の電圧をリセットするリセット手段とを有して構成された固体撮像装置の駆動方法において、前記周辺回路部は、前記光電変換素子によって生成された信号電荷を前記転送ゲート手段によってフローティングデフュージョン部に転送した際の信号レベルと前記リセット手段によってフローティングデフュージョン部がリセットされた際の信号レベルとをそれぞれ前記転送ゲート手段がオンした状態で取り込み、その差分値に応じた信号を出力する信号処理回路を有し、前記転送ゲート手段がオンした状態で前記出力信号線に出力される電気信号を前記周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成することを特徴とする。
【００１３】
本発明の固体撮像装置及びその駆動方法では、転送ゲート手段がオンした状態で出力信号線に出力される電気信号を周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成するようにした。
したがって、転送ゲート手段とフローティングデフュージョン部との容量結合を使ってフローティングデフュージョン部の電圧を上げることができ、その分、画素内の低電圧化を図ることができる。
また、フローティングデフュージョン部と転送ゲート手段のチャネルと光電変換素子とを信号電荷の受け皿として使えるので、取り扱い電子数を増やすことができ、ダイナミックレンジを拡大できる。
【００１４】
【発明の実施の形態】
以下、本発明による固体撮像装置及びその駆動方法の実施の形態例について説明する。
本実施の形態例は、ＣＭＯＳセンサ型固体撮像装置を低電圧で広ダイナミックレンジに駆動する方法を提供するものであり、ＣＭＯＳセンサの各画素信号を読み出す際に、各画素の転送ゲート手段をオンしたまま画素信号の出力信号線の電圧を読み出すことにより、容量結合の分だけ低電圧化を実現し、かつ、取り扱い電荷量を増やすことで、飽和不足を解決し、ダイナミックレンジを拡大するようにしたものである。
【００１５】
図１は、本実施の形態によるＭＯＳセンサ型の固体撮像装置の全体構成例を示す概略平面図である。
この固体撮像装置は、半導体チップ１１０上に形成された撮像画素部１１２、Ｖ選択手段１１４、Ｈ選択手段１１６、タイミングジェネレータ（ＴＧ）１１８、ＣＤＳ部１２０、定電流部１２２、水平信号線１２４、出力部１２６等を含んでいる。
【００１６】
撮像画素部１１２には、上述した撮像領域を構成するものであり、多数の画素が２次元マトリクス状に配列され、各画素には、図１０に示したものと同様に、フォトダイオードＰＤ、ＦＤ部、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４等が設けられている。なお、以下の説明では、図１０に示す符号を適宜援用して説明する。
また、撮像画素部１１２の各画素は、Ｖ選択手段１１４によって垂直方向に水平ライン（画素行）単位で順次選択され、タイミングジェネレータ１１８からの各種パルス信号によって各画素のＭＯＳトランジスタが制御されることにより、各画素信号が垂直信号線を通して画素列毎にＣＤＳ部１２０に読み出される。
【００１７】
ＣＤＳ部１２０は、撮像画素部１１２の画素列毎に、上述した図１０に示すＣＤＳ回路を設けたものであり、撮像画素部１１２の各画素列から読み出された画素信号に対し、ＣＤＳ処理を行い、その画素信号を水平信号線１２４を介して出力部１２６に出力する。
出力部１２６には、ＣＤＳ回路からの画素信号に対し、自動利得変換（ＡＧＣ）、アナログ／デジタル（Ａ／Ｄ）変換、増幅等の処理を行う各回路を設けたものである。
また、Ｈ選択手段１１６は、ＣＤＳ部１２０からの画素信号出力を水平方向に選択して、これを水平信号線１２４に出力するものである。
【００１８】
また、定電流部１２２は、上述のような撮像画素部１１２に対し、各画素列毎に定電流源を供給するものである。
また、タイミングジェネレータ１１８は、上述した撮像画素部１１２の各画素以外の各部にも各種のタイミング信号を供給している。
また、出力部１２６は、水平信号線１２４から送られてきたデジタル信号を半導体チップ１１０の外部端子に出力するものである。
なお、このような構成自体は、基本的に従来と同様のものであり、本発明は、以下に説明する駆動方法に特徴を有するものである。
【００１９】
図２は、本実施の形態例による固体撮像装置における第１の動作例（第１実施例）を示すタイミングチャートであり、図３は、図２に示す第１実施例の動作時における信号電荷の遷移を示すポテンシャル図である。なお、図２と図３でタイミングを示す番号は対応しているものとする。
本例において、図２のタイミング２〜６で選択トランジスタＴｒ４がオンしている期間は、ＦＤ部の電位に対応する電圧が垂直信号線に出力されているのは従来例と同じである。
しかし、図２では、タイミング２のリセットパルス（第１のリセットパルス）でＦＤ部をリセットする。また、タイミング３で転送ゲートＴｒ１をオンした状態でＣＤＳ回路のトランジスタＴｒ６にＳＨＳパルスを入力し、垂直信号線１２の電圧（信号レベル）をＣＤＳ回路のコンデンサＣｓに取り込む。ここではフォトダイオードＰＤの光電子がＦＤ部に転送されてポテンシャルは図３の（３）に示す状態となっている。
【００２０】
ここで従来例と異なるのは、
（１）転送ゲートＴｒ１にＨｉｇｈレベルのゲート信号が入っているので、転送ゲートＴｒ１のチャネル下も電圧の高い状態になっていることと、
（２）ＦＤ部に光電子が存在するが、転送ゲートＴｒ１とＦＤ部との容量結合によって、リセット電圧（ここではおよそＶｄｄ）よりも高い電圧から光電子が溜まっている、
ことである。
本例では、特に後者が重要である。これによって画素の駆動電圧が低電圧化できる。この転送ゲートＴｒ１とＦＤ部の容量結合分は、電源電圧２．５Ｖに対して、およそ０．５Ｖ程度であり、低電圧化に重要な役割を果たすことになる。
【００２１】
次に、図２に戻って説明を続けると、上述したタイミング３の後で転送パルスを立ち下げた後、タイミング４でＦＤ部を第２のリセットパルスによってリセットし、再び転送パルスを立上げ、タイミング５で、トランジスタＴｒ７にＳＨＲパルスを入力し、垂直信号線１２の電圧（リセットレベル）をＣＤＳ回路のコンデンサＣｒに入力する。
この時点でのポテンシャルは、図３の（５）に示すような状態となる。
ここでは転送ゲートＴｒ１とＦＤ部との容量結合によって、ＦＤ部はリセット電圧（およそＶｄｄ）よりも高い電圧になっている。この分が上述のように低電圧化に寄与する。
この後、ＣＤＳ回路の差動アンプ１４は上記信号レベルとリセットレベルの差に比例する信号を出力し、次いで、転送ゲートＴｒ１、選択ゲートＴｒ４を閉じて画素の動作が終了する。
【００２２】
なお、撮像画素部１１２において、各画素１０は行列状に配列されており、この走査で１行分の画素が全て同時に駆動され、１行分の画素信号がＣＤＳ回路を配列したＣＤＳ部に同時に読み出されて、保持される。その後、光電子蓄積期間に入る。
そして、図２では省略しているが、この期間にＨ選択手段１１６を動作させて、ＣＤＳ回路の出力を順番に水平信号線１１６に導いて出力する。
この後、Ｖ選択手段１１４で次の行を選択し、同様の動作を行えば、次の行の信号が読み出さる。そして、このＶ選択手段１１４で順次走査することによって、全ての行の信号を読み出すことができる。
このようにして低電圧、広ダイナミックレンジの固体撮像装置を実現することができる。
【００２３】
次に、第２の動作例（第２実施例）について説明する。
この第２実施例は、フォトダイオードＰＤのポテンシャル井戸が深かったり、容量が大きくて光電子をＦＤ部で受けきれない場合に対応することを目的としたものである。
図４は、この第２実施例における動作を示すタイミングチャートであり、図５は、図４に示す第２実施例の動作時における信号電荷の遷移を示すポテンシャル図である。なお、図４と図５でタイミングを示す番号は対応しているものとする。まず、選択トランジスタＴｒ４をオンした後、リセットパルス（第１のリセットパルス）を入力してから転送ゲートＴｒ１をオンし、タイミング３でＳＨＳパルスにより垂直信号線１２の電圧（信号レベル）をコンデンサＣｓに取り込むことは第１実施例と同じである。
このとき、ＦＤ部で光電子が受けきれないと、図５の（３）に示すように転送ゲートＴｒ１のチャネルやフォトダイオードＰＤにまで光電子が存在する。この状態で信号を出すので、従来の転送ゲートＴｒ１をオフしてフォトダイオードＰＤとＦＤ部を分離する場合と異なり、全光電子の信号を読み出すことができる。
【００２４】
図６は、フォトダイオードにおける受光光量と出力信号量との関係を示す説明図である。
図示のように、光量が小さい場合はＦＤ部で光電子を受けきれるので、光量−出力曲線の傾きが比較的大きい。
また、光量が増えると、ＦＤ部と転送ゲートＴｒ１のチャネルで受けるようになるので、傾きがなだらかになる。そして、光量がさらに増えると、フォトダイオードＰＤにも光電子が残るようになるので、さらに傾きがなだらかになる。
このように、光電子をＦＤ部で受けきれない場合でも、暗いところは感度を高くし、明るいところは感度を落とすことにより、取り扱い光電子数を多くした出力が可能である。
次に、リセットゲートＴｒ２もオン（活性化）すると、ＦＤ部とフォトダイオードＰＤが両方リセットされる。特にＦＤ部はおよそＶｄｄの電圧にリセットされる。それからタイミング４で転送ゲートＴｒ１をオフすると、容量結合でＦＤ部の電圧が下がろうとするが、リセットゲートＴｒ２がオン（活性化）しているので、ＦＤ部の電位はやはりおよそＶｄｄに保たれる。この順番が図２で示した第１実施例との相違であり、順番が逆であるとフォトダイオードＰＤに残った光電子がリセットされないことになる。
【００２５】
それからリセットゲートＴｒ２をオフ（不活性化）して、次に転送ゲートＴｒ１をオンすると、タイミング５では第１実施例と同じ状態に復帰する。このときの垂直信号線１２の電圧（リセットレベル）をＳＨＲパルスによりコンデンサＣｒに取り込んで処理し、転送ゲートＴｒ１と選択トランジスタＴｒ４をオフするのは第１実施例と同様である。
これにより、フォトダイオードＰＤの飽和電子数が多くてＦＤ部で受けきれない場合でも、暗いところは感度が高く、明るいところは感度が落ち、取り扱い光電子数を多くした出力が可能である。また、転送ゲートＴｒ１とＦＤ部の容量結合を用いた低電圧化の効果も第１実施例と同じなのは明らかである。
もちろん、フォトダイオードＰＤの飽和光電子数が少なく、ＦＤ部で全て受けきれる場合に、この動作を行っても何ら問題は無いものである。
【００２６】
次に、第３の動作例（第３実施例）について説明する。
この第３実施例は、ダイナミックレンジをさらに拡大することが可能な駆動方法を提供するものである。
図７は、この第３実施例における動作を示すタイミングチャートである。また、この第３実施例におけるポテンシャル図は図５と共通であるので、これを援用して説明する。なお、図７と図５でタイミングを示す番号は対応しているものとする。
この第３実施例は、上記第２実施例の動作に対して、図４に示した選択トランジスタＴｒ４のオン直後のリセットパルスが無いことが異なる。
光量が大きい場合には、タイミング０の光電子蓄積期間中にフォトダイオードＰＤからＦＤ部に電子が溢れ、ＦＤ部にも光電子が溜まっているが、タイミング３では、これをリセットすることなく、フォトダイオードＰＤから転送された光電子が加算された状態になっている（図５参照）。
【００２７】
この後の動作は第２実施例と同じである。したがって、この第３実施例では、第２実施例と同じ効果を保持したまま、取り扱い電荷量がフォトダイオードＰＤの飽和量ではなく、フォトダイオードＰＤの飽和量とＦＤ部の飽和量の和まで増える。
ただし、この第３実施例では、タイミング０の期間にＦＤ部に溜まっていた暗電荷（光に関係なく発生する雑音成分）を一緒に読み出してしまうことになるため、ノイズ的には不利である。
そこで、固体撮像装置の用途に応じて、低ノイズ化が可能な第２実施例の駆動方法と、ダイナミックレンジの拡大が可能な第３実施例の駆動方法を適宜選択して採用することが好ましい。
【００２８】
次に、第４の動作例（第４実施例）について説明する。
この第４実施例は、ダイナミックレンジを拡大しつつ、動作時間を節約する駆動方法を提供するものである。
図８は、この第４実施例における動作を示すタイミングチャートであり、図９は、図８に示す第４実施例の動作時における信号電荷の遷移を示すポテンシャル図である。なお、図８と図９でタイミングを示す番号は対応しているものとする。
この第４実施例において、選択トランジスタＴｒ４のオン直後のリセットパルスが無いことは、上記第３実施例と同様である。
次に、タイミング２で転送ゲートＴｒ１をオンし、タイミング３でＳＨＳパルスを入力して信号レベルをコンデンサＣｓに取り込む。そして、タイミング４でリセットし、タイミング５でＳＨＲパルスを入力してリセットレベルをコンデンサＣｒに取り込む。
この場合のタイミング３とタイミング５のポテンシャルは、図９の（３）（５）に示すような状態となる。
【００２９】
また、ＦＤ部をリセットするときも、転送ゲートＴｒ１をオンしているので、タイミング５のＦＤ部のリセット電圧は、これまでの結合容量による上昇効果は無く、この場合、およそＶｄｄになっている。
また、タイミング３ではＦＤ部に光電子が転送されているが、上述した図５の（３）のように、その電圧から光電子が溜まる。したがって、低電圧化の効果は無い。
しかし、取り扱い電荷量がフォトダイオードＰＤの飽和量とＦＤ部の飽和量の和となり、ダイナミックレンジが広がることは第３実施例と同じてあり、ダイナミックレンジを拡大する効果は得ることができる。
そして、この第４実施例では、駆動パルスが簡単であるので、動作時間を節約したい場合に有効である。
【００３０】
以上、本実施の形態例における４つの実施例について説明してきたが、いずれも電子シャッタ機能を設けることが可能である。
また、画素のトランジスタをＮＭＯＳとしたが、これをＰＭＯＳとして電圧の極性を入れ替えても同様である。
また、光電変換素子はフォトダイオードでなくともよく、例えばフォトゲート等であっても良い。
また、駆動方法は、例えば上述の例でリセットパルスを１個としたところを、複数個のパルスで実行するなど、本発明の趣旨を変えない範囲で種々変形することが可能である。
【００３１】
また、上述の例では、垂直信号線に画素から電圧が出力される構成としたが、出力信号線は水平方向の配線であってもよく、また、出力信号は電流信号であっても良い。
また、画素構造としては、上述のように４つのトランジスタで構成する方式のものに限らない。
また、次段の信号処理回路として、ＣＤＳ回路を例としたが、例えばＣＤＳの効果をもつＡ／Ｄ変換器等であっても良いし、単にリセットレベルと信号レベルを保持するだけの回路として、ＣＤＳについては、さらに後段に配置するような構成を採用することも可能である。このように本発明は種々の構成で実施することができる。
【００３２】
【発明の効果】
以上説明したように本発明の固体撮像装置によれば、転送ゲート手段がオンした状態で出力信号線に出力される電気信号を周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成することから、転送ゲート手段とフローティングデフュージョン部との容量結合を使ってフローティングデフュージョン部の電圧を上げることができ、その分、画素内の低電圧化を図ることができる。
また、フローティングデフュージョン部と転送ゲート手段のチャネルと光電変換素子とを信号電荷の受け皿として使えるので、取り扱い電子数を増やすことができ、ダイナミックレンジを拡大できる。
【００３３】
また同様に、本発明の固体撮像装置の駆動方法によれば、転送ゲート手段がオンした状態で出力信号線に出力される電気信号を周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成することから、転送ゲート手段とフローティングデフュージョン部との容量結合を使ってフローティングデフュージョン部の電圧を上げることができ、その分、画素内の低電圧化を図ることができる。
また、フローティングデフュージョン部と転送ゲート手段のチャネルと光電変換素子とを信号電荷の受け皿として使えるので、取り扱い電子数を増やすことができ、ダイナミックレンジを拡大できる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＭＯＳセンサ型の固体撮像装置の全体構成例を示す概略平面図である。
【図２】本発明の第１実施例における動作を示すタイミングチャートである。
【図３】図２に示す第１実施例の動作時における信号電荷の遷移を示すポテンシャル図である。
【図４】本発明の第２実施例における動作を示すタイミングチャートである。
【図５】図４に示す第２実施例の動作時における信号電荷の遷移を示すポテンシャル図である。
【図６】本発明の第２〜第４実施例におけるフォトダイオードの受光光量と出力信号量との関係を示す説明図である。
【図７】本発明の第３実施例における動作を示すタイミングチャートである。
【図８】本発明の第４実施例における動作を示すタイミングチャートである。
【図９】図８に示す第４実施例の動作時における信号電荷の遷移を示すポテンシャル図である。
【図１０】従来のＭＯＳセンサ型の固体撮像装置における出力要部の構成例を示す回路図である。
【図１１】図１０に示す固体撮像装置の動作例を示すタイミングチャートである。
【図１２】図１１に示す動作時における信号電荷の遷移を示すポテンシャル図である。
【符号の説明】
１１０……半導体チップ、１１２……撮像画素部、１１４……Ｖ選択手段、１１６……Ｈ選択手段、１１８……タイミングジェネレータ（ＴＧ）、１２０……ＣＤＳ部、１２２……定電流部、１２４……水平信号線、１２６……出力部。
【発明の属する技術分野】
本発明は、撮像領域部を構成する各画素毎に光電変換素子とその読み出し回路を設けたＭＯＳセンサ型の固体撮像装置及びその駆動方法に関する。
【０００２】
【従来の技術】
図１０は、ＭＯＳセンサ型の固体撮像装置における主要部の構成例を示す回路図である。
画素１０は、撮像領域内に２次元配列で多数配置されるものであり、各画素には、光電変換素子としてのフォトダイオードＰＤと、その読み出し回路を構成する４つのＭＯＳトランジスタＴｒ１〜Ｔｒ４が設けられている。
フォトダイオードＰＤは、受光量に応じた信号電荷を生成するものであり、転送トランジスタ（転送ゲート手段）Ｔｒ１は、転送パルスに基づいてフォトダイオードＰＤの信号電荷をフローティングデフュージョン（ＦＤ）部に転送するものである。
リセットトランジスタ（リセット手段）Ｔｒ２は、リセットパルスに基づいてＦＤ部の電圧を定期的に電源電圧Ｖｄｄにリセットするものである。
増幅トランジスタ（増幅手段）Ｔｒ３は、そのゲートにＦＤ部が接続され、このＦＤ部の電圧変動に応じた出力信号を出力するものである。
選択トランジスタＴｒ４は、画素行を選択する選択パルスに基づいて増幅トランジスタＴｒ３の出力信号を垂直信号線（出力信号線）１２に出力するものである。
【０００３】
垂直信号線１２は、画素列毎に設けられており、一方の端部は撮像領域外で定電流源としてのＬｏａｄトランジスタＴｒ５に接続されている。また、垂直信号線１２の他方の端部は、撮像領域外で各画素列毎に設けられた信号処理回路に接続されている。
この信号処理回路は、撮像領域の次段に設けられて画素信号に各種の信号処理を施すものであり、この信号処理回路には図１０に示すようなＣＤＳ（Correlated Double Sampling）回路が含まれている。
このＣＤＳ回路は、ＣＤＳ（Correlated Double Sampling）回路とは、時系列に２つの信号を入力し、その差に比例する信号を出力する回路である。具体的には、トランジスタＴｒ６、Ｔｒ７、Ｔｒ８、コンデンサＣｓ、Ｃｒ、差動アンプ１４を有する。
【０００４】
そして、フォトダイオードＰＤの信号電荷がＦＤ部に蓄積された時点でのタイミング信号ＳＨＳによってトランジスタＴｒ６をオンすることにより、コンデンサＣｓによって出力信号をホールドするとともに、ＦＤ部がリセットされた時点でのタイミング信号ＳＨＲによってトランジスタＴｒ７をオンすることにより、コンデンサＣｒによって出力信号をホールドする。そして、これら２つのコンデンサＣｓ、Ｃｒにホールドしたレベルを差動アンプ１４で比較して両者の差分をとり、この差分値をトランジスタＴｒ８を介して水平信号線１６に出力する。
【０００５】
図１１は、このような構成の固体撮像装置における従来の動作例を示すタイミングチャートであり、図１２は、図１１に示す動作時における信号電荷の遷移を示すポテンシャル図である。なお、図１１と図１２でタイミングを示す番号は対応しているものとする。
まず、タイミング０の間、フォトダイオードＰＤに光電子が溜まっている。そして、タイミング１で、選択トランジスタＴｒ４をオンすると、その画素の増幅トランジスタＴｒ３が垂直信号線１２に接続される。
すると、ＬｏａｄトランジスタＴｒ５によって決められる定電流が、Ｖｄｄ（電源電圧端子）から増幅トランジスタＴｒ３→垂直信号線１２→ＬｏａｄトランジスタＴｒ５という経路で流れる。
増幅トランジスタＴｒ３とＬｏａｄトランジスタＴｒ５はソースフォロアを組むので、増幅トランジスタＴｒ３のゲート電圧、すなわちＦＤ部の電圧に対応した電圧が、垂直信号線１２に現れる。これは選択トランジスタＴｒ４をオンしている間、ずっと継続する。
【０００６】
次に、タイミング２のリセットパルスで、ＦＤ部をリセットする。この直後のタイミング３におけるポテンシャルは、図１２の（３）に示すようになる。図示のように、この時点でフォトダイオードＰＤに光電子が溜まっており、ＦＤ部はリセット直後の状態である。
なお、これ以後の説明を分かりやすくするため、このＦＤ部の電圧がＶｄｄにほぼ等しいものとする。
タイミング３では、そのＦＤ部の電位に対応した電圧（リセットレベル）が垂直信号線１２に現れているので、ＳＨＲパルスを入力することにより、これをＣＤＳ回路のコンデンサＣｒにサンプルホールドする。
【０００７】
次に、タイミング４のパルスで、フォトダイオードＰＤの光電子をＦＤ部に転送する。この直後のタイミング５でのポテンシャルは、図１２の（５）に示すようになる。図示のように、ＦＤ部の電位は、光電子の分だけマイナス側にシフトしている。
そして、このＦＤ部の電位に対応した電圧（信号レベル）が垂直信号線１２に現れているので、ＳＨＳパルスを入力することにより、これをＣＤＳ回路のコンデンサＣｓにサンプルホールドする。
ＣＤＳ回路の差動アンプ１４は、以上のようにして各コンデンサＣｓ、Ｃｒにホールドされた信号レベルとリセットレベルの差に比例する電圧を出力する。
次に、タイミング６で、選択トランジスタＴｒ４をオフして増幅トランジスタＴｒ３を垂直信号線１２から切り離す。
この後、Ｈ選択手段（水平スキャナ回路）からのトランジスタＴｒ８の制御により、ＣＤＳ回路の差動アンプ１４の出力を水平信号線１６に読み出す。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のような従来技術では、以下のような問題点があった。
（１）低電圧化が困難である。すなわち、ＦＤ部が実際にはＶｄｄより低い電圧でしかリセットできないため、そのリセット電圧から信号電圧振幅をとった上でソースフォロアを安定して動作させなければならないため、リセットの電圧降下分と信号振幅分とソースフォロアの動作電圧とそれらのマージンを見込むと、周辺回路は低電圧化できるのに、画素の動作電圧が電源電圧を律則してしまい、低電圧化できないものとなる。
【０００９】
（２）フォトダイオードの大容量化ができないため、ダイナミックレンジが狭い。すなわち、フォトダイオードを大容量化すると、それに対してＦＤ部の容量も大きくしないと、フォトダイオードの光電子をＦＤ部が受けきれず、フォトダイオードに電子が残ってしまうという問題がある。しかし、ＦＤ部の容量を大きくすることは電荷を電圧に変換する効率を下げることになり、感度を落とす要因となる。また、画素面積も大きくしてしまう。したがって、フォトダイオードの大容量化ができず、ダイナミックレンジの拡大が困難なものとなる。
【００１０】
そこで本発明の目的は、ダイナミックレンジを拡大できるとともに、低電圧化を図ることが可能な固体撮像装置及びその駆動方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は前記目的を達成するため、半導体基板に複数の画素よりなる撮像領域部と、前記撮像領域部を制御する周辺回路部とを設けて構成され、前記撮像領域部の各画素が、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷をフローティングデフュージョン部に転送する転送ゲート手段と、前記フローティングデフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅手段と、前記フローティングデフュージョン部の電圧をリセットするリセット手段とを有して構成された固体撮像装置において、前記周辺回路部は、前記光電変換素子によって生成された信号電荷を前記転送ゲート手段によってフローティングデフュージョン部に転送した際の信号レベルと前記リセット手段によってフローティングデフュージョン部がリセットされた際の信号レベルとをそれぞれ前記転送ゲート手段がオンした状態で取り込み、その差分値に応じた信号を出力する信号処理回路を有し、前記転送ゲート手段がオンした状態で前記出力信号線に出力される電気信号を前記周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成することを特徴とする。
【００１２】
また、本発明は、半導体基板に複数の画素よりなる撮像領域部と、前記撮像領域部を制御する周辺回路部とを設けて構成され、前記撮像領域部の各画素が、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷をフローティングデフュージョン部に転送する転送ゲート手段と、前記フローティングデフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅手段と、前記フローティングデフュージョン部の電圧をリセットするリセット手段とを有して構成された固体撮像装置の駆動方法において、前記周辺回路部は、前記光電変換素子によって生成された信号電荷を前記転送ゲート手段によってフローティングデフュージョン部に転送した際の信号レベルと前記リセット手段によってフローティングデフュージョン部がリセットされた際の信号レベルとをそれぞれ前記転送ゲート手段がオンした状態で取り込み、その差分値に応じた信号を出力する信号処理回路を有し、前記転送ゲート手段がオンした状態で前記出力信号線に出力される電気信号を前記周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成することを特徴とする。
【００１３】
本発明の固体撮像装置及びその駆動方法では、転送ゲート手段がオンした状態で出力信号線に出力される電気信号を周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成するようにした。
したがって、転送ゲート手段とフローティングデフュージョン部との容量結合を使ってフローティングデフュージョン部の電圧を上げることができ、その分、画素内の低電圧化を図ることができる。
また、フローティングデフュージョン部と転送ゲート手段のチャネルと光電変換素子とを信号電荷の受け皿として使えるので、取り扱い電子数を増やすことができ、ダイナミックレンジを拡大できる。
【００１４】
【発明の実施の形態】
以下、本発明による固体撮像装置及びその駆動方法の実施の形態例について説明する。
本実施の形態例は、ＣＭＯＳセンサ型固体撮像装置を低電圧で広ダイナミックレンジに駆動する方法を提供するものであり、ＣＭＯＳセンサの各画素信号を読み出す際に、各画素の転送ゲート手段をオンしたまま画素信号の出力信号線の電圧を読み出すことにより、容量結合の分だけ低電圧化を実現し、かつ、取り扱い電荷量を増やすことで、飽和不足を解決し、ダイナミックレンジを拡大するようにしたものである。
【００１５】
図１は、本実施の形態によるＭＯＳセンサ型の固体撮像装置の全体構成例を示す概略平面図である。
この固体撮像装置は、半導体チップ１１０上に形成された撮像画素部１１２、Ｖ選択手段１１４、Ｈ選択手段１１６、タイミングジェネレータ（ＴＧ）１１８、ＣＤＳ部１２０、定電流部１２２、水平信号線１２４、出力部１２６等を含んでいる。
【００１６】
撮像画素部１１２には、上述した撮像領域を構成するものであり、多数の画素が２次元マトリクス状に配列され、各画素には、図１０に示したものと同様に、フォトダイオードＰＤ、ＦＤ部、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４等が設けられている。なお、以下の説明では、図１０に示す符号を適宜援用して説明する。
また、撮像画素部１１２の各画素は、Ｖ選択手段１１４によって垂直方向に水平ライン（画素行）単位で順次選択され、タイミングジェネレータ１１８からの各種パルス信号によって各画素のＭＯＳトランジスタが制御されることにより、各画素信号が垂直信号線を通して画素列毎にＣＤＳ部１２０に読み出される。
【００１７】
ＣＤＳ部１２０は、撮像画素部１１２の画素列毎に、上述した図１０に示すＣＤＳ回路を設けたものであり、撮像画素部１１２の各画素列から読み出された画素信号に対し、ＣＤＳ処理を行い、その画素信号を水平信号線１２４を介して出力部１２６に出力する。
出力部１２６には、ＣＤＳ回路からの画素信号に対し、自動利得変換（ＡＧＣ）、アナログ／デジタル（Ａ／Ｄ）変換、増幅等の処理を行う各回路を設けたものである。
また、Ｈ選択手段１１６は、ＣＤＳ部１２０からの画素信号出力を水平方向に選択して、これを水平信号線１２４に出力するものである。
【００１８】
また、定電流部１２２は、上述のような撮像画素部１１２に対し、各画素列毎に定電流源を供給するものである。
また、タイミングジェネレータ１１８は、上述した撮像画素部１１２の各画素以外の各部にも各種のタイミング信号を供給している。
また、出力部１２６は、水平信号線１２４から送られてきたデジタル信号を半導体チップ１１０の外部端子に出力するものである。
なお、このような構成自体は、基本的に従来と同様のものであり、本発明は、以下に説明する駆動方法に特徴を有するものである。
【００１９】
図２は、本実施の形態例による固体撮像装置における第１の動作例（第１実施例）を示すタイミングチャートであり、図３は、図２に示す第１実施例の動作時における信号電荷の遷移を示すポテンシャル図である。なお、図２と図３でタイミングを示す番号は対応しているものとする。
本例において、図２のタイミング２〜６で選択トランジスタＴｒ４がオンしている期間は、ＦＤ部の電位に対応する電圧が垂直信号線に出力されているのは従来例と同じである。
しかし、図２では、タイミング２のリセットパルス（第１のリセットパルス）でＦＤ部をリセットする。また、タイミング３で転送ゲートＴｒ１をオンした状態でＣＤＳ回路のトランジスタＴｒ６にＳＨＳパルスを入力し、垂直信号線１２の電圧（信号レベル）をＣＤＳ回路のコンデンサＣｓに取り込む。ここではフォトダイオードＰＤの光電子がＦＤ部に転送されてポテンシャルは図３の（３）に示す状態となっている。
【００２０】
ここで従来例と異なるのは、
（１）転送ゲートＴｒ１にＨｉｇｈレベルのゲート信号が入っているので、転送ゲートＴｒ１のチャネル下も電圧の高い状態になっていることと、
（２）ＦＤ部に光電子が存在するが、転送ゲートＴｒ１とＦＤ部との容量結合によって、リセット電圧（ここではおよそＶｄｄ）よりも高い電圧から光電子が溜まっている、
ことである。
本例では、特に後者が重要である。これによって画素の駆動電圧が低電圧化できる。この転送ゲートＴｒ１とＦＤ部の容量結合分は、電源電圧２．５Ｖに対して、およそ０．５Ｖ程度であり、低電圧化に重要な役割を果たすことになる。
【００２１】
次に、図２に戻って説明を続けると、上述したタイミング３の後で転送パルスを立ち下げた後、タイミング４でＦＤ部を第２のリセットパルスによってリセットし、再び転送パルスを立上げ、タイミング５で、トランジスタＴｒ７にＳＨＲパルスを入力し、垂直信号線１２の電圧（リセットレベル）をＣＤＳ回路のコンデンサＣｒに入力する。
この時点でのポテンシャルは、図３の（５）に示すような状態となる。
ここでは転送ゲートＴｒ１とＦＤ部との容量結合によって、ＦＤ部はリセット電圧（およそＶｄｄ）よりも高い電圧になっている。この分が上述のように低電圧化に寄与する。
この後、ＣＤＳ回路の差動アンプ１４は上記信号レベルとリセットレベルの差に比例する信号を出力し、次いで、転送ゲートＴｒ１、選択ゲートＴｒ４を閉じて画素の動作が終了する。
【００２２】
なお、撮像画素部１１２において、各画素１０は行列状に配列されており、この走査で１行分の画素が全て同時に駆動され、１行分の画素信号がＣＤＳ回路を配列したＣＤＳ部に同時に読み出されて、保持される。その後、光電子蓄積期間に入る。
そして、図２では省略しているが、この期間にＨ選択手段１１６を動作させて、ＣＤＳ回路の出力を順番に水平信号線１１６に導いて出力する。
この後、Ｖ選択手段１１４で次の行を選択し、同様の動作を行えば、次の行の信号が読み出さる。そして、このＶ選択手段１１４で順次走査することによって、全ての行の信号を読み出すことができる。
このようにして低電圧、広ダイナミックレンジの固体撮像装置を実現することができる。
【００２３】
次に、第２の動作例（第２実施例）について説明する。
この第２実施例は、フォトダイオードＰＤのポテンシャル井戸が深かったり、容量が大きくて光電子をＦＤ部で受けきれない場合に対応することを目的としたものである。
図４は、この第２実施例における動作を示すタイミングチャートであり、図５は、図４に示す第２実施例の動作時における信号電荷の遷移を示すポテンシャル図である。なお、図４と図５でタイミングを示す番号は対応しているものとする。まず、選択トランジスタＴｒ４をオンした後、リセットパルス（第１のリセットパルス）を入力してから転送ゲートＴｒ１をオンし、タイミング３でＳＨＳパルスにより垂直信号線１２の電圧（信号レベル）をコンデンサＣｓに取り込むことは第１実施例と同じである。
このとき、ＦＤ部で光電子が受けきれないと、図５の（３）に示すように転送ゲートＴｒ１のチャネルやフォトダイオードＰＤにまで光電子が存在する。この状態で信号を出すので、従来の転送ゲートＴｒ１をオフしてフォトダイオードＰＤとＦＤ部を分離する場合と異なり、全光電子の信号を読み出すことができる。
【００２４】
図６は、フォトダイオードにおける受光光量と出力信号量との関係を示す説明図である。
図示のように、光量が小さい場合はＦＤ部で光電子を受けきれるので、光量−出力曲線の傾きが比較的大きい。
また、光量が増えると、ＦＤ部と転送ゲートＴｒ１のチャネルで受けるようになるので、傾きがなだらかになる。そして、光量がさらに増えると、フォトダイオードＰＤにも光電子が残るようになるので、さらに傾きがなだらかになる。
このように、光電子をＦＤ部で受けきれない場合でも、暗いところは感度を高くし、明るいところは感度を落とすことにより、取り扱い光電子数を多くした出力が可能である。
次に、リセットゲートＴｒ２もオン（活性化）すると、ＦＤ部とフォトダイオードＰＤが両方リセットされる。特にＦＤ部はおよそＶｄｄの電圧にリセットされる。それからタイミング４で転送ゲートＴｒ１をオフすると、容量結合でＦＤ部の電圧が下がろうとするが、リセットゲートＴｒ２がオン（活性化）しているので、ＦＤ部の電位はやはりおよそＶｄｄに保たれる。この順番が図２で示した第１実施例との相違であり、順番が逆であるとフォトダイオードＰＤに残った光電子がリセットされないことになる。
【００２５】
それからリセットゲートＴｒ２をオフ（不活性化）して、次に転送ゲートＴｒ１をオンすると、タイミング５では第１実施例と同じ状態に復帰する。このときの垂直信号線１２の電圧（リセットレベル）をＳＨＲパルスによりコンデンサＣｒに取り込んで処理し、転送ゲートＴｒ１と選択トランジスタＴｒ４をオフするのは第１実施例と同様である。
これにより、フォトダイオードＰＤの飽和電子数が多くてＦＤ部で受けきれない場合でも、暗いところは感度が高く、明るいところは感度が落ち、取り扱い光電子数を多くした出力が可能である。また、転送ゲートＴｒ１とＦＤ部の容量結合を用いた低電圧化の効果も第１実施例と同じなのは明らかである。
もちろん、フォトダイオードＰＤの飽和光電子数が少なく、ＦＤ部で全て受けきれる場合に、この動作を行っても何ら問題は無いものである。
【００２６】
次に、第３の動作例（第３実施例）について説明する。
この第３実施例は、ダイナミックレンジをさらに拡大することが可能な駆動方法を提供するものである。
図７は、この第３実施例における動作を示すタイミングチャートである。また、この第３実施例におけるポテンシャル図は図５と共通であるので、これを援用して説明する。なお、図７と図５でタイミングを示す番号は対応しているものとする。
この第３実施例は、上記第２実施例の動作に対して、図４に示した選択トランジスタＴｒ４のオン直後のリセットパルスが無いことが異なる。
光量が大きい場合には、タイミング０の光電子蓄積期間中にフォトダイオードＰＤからＦＤ部に電子が溢れ、ＦＤ部にも光電子が溜まっているが、タイミング３では、これをリセットすることなく、フォトダイオードＰＤから転送された光電子が加算された状態になっている（図５参照）。
【００２７】
この後の動作は第２実施例と同じである。したがって、この第３実施例では、第２実施例と同じ効果を保持したまま、取り扱い電荷量がフォトダイオードＰＤの飽和量ではなく、フォトダイオードＰＤの飽和量とＦＤ部の飽和量の和まで増える。
ただし、この第３実施例では、タイミング０の期間にＦＤ部に溜まっていた暗電荷（光に関係なく発生する雑音成分）を一緒に読み出してしまうことになるため、ノイズ的には不利である。
そこで、固体撮像装置の用途に応じて、低ノイズ化が可能な第２実施例の駆動方法と、ダイナミックレンジの拡大が可能な第３実施例の駆動方法を適宜選択して採用することが好ましい。
【００２８】
次に、第４の動作例（第４実施例）について説明する。
この第４実施例は、ダイナミックレンジを拡大しつつ、動作時間を節約する駆動方法を提供するものである。
図８は、この第４実施例における動作を示すタイミングチャートであり、図９は、図８に示す第４実施例の動作時における信号電荷の遷移を示すポテンシャル図である。なお、図８と図９でタイミングを示す番号は対応しているものとする。
この第４実施例において、選択トランジスタＴｒ４のオン直後のリセットパルスが無いことは、上記第３実施例と同様である。
次に、タイミング２で転送ゲートＴｒ１をオンし、タイミング３でＳＨＳパルスを入力して信号レベルをコンデンサＣｓに取り込む。そして、タイミング４でリセットし、タイミング５でＳＨＲパルスを入力してリセットレベルをコンデンサＣｒに取り込む。
この場合のタイミング３とタイミング５のポテンシャルは、図９の（３）（５）に示すような状態となる。
【００２９】
また、ＦＤ部をリセットするときも、転送ゲートＴｒ１をオンしているので、タイミング５のＦＤ部のリセット電圧は、これまでの結合容量による上昇効果は無く、この場合、およそＶｄｄになっている。
また、タイミング３ではＦＤ部に光電子が転送されているが、上述した図５の（３）のように、その電圧から光電子が溜まる。したがって、低電圧化の効果は無い。
しかし、取り扱い電荷量がフォトダイオードＰＤの飽和量とＦＤ部の飽和量の和となり、ダイナミックレンジが広がることは第３実施例と同じてあり、ダイナミックレンジを拡大する効果は得ることができる。
そして、この第４実施例では、駆動パルスが簡単であるので、動作時間を節約したい場合に有効である。
【００３０】
以上、本実施の形態例における４つの実施例について説明してきたが、いずれも電子シャッタ機能を設けることが可能である。
また、画素のトランジスタをＮＭＯＳとしたが、これをＰＭＯＳとして電圧の極性を入れ替えても同様である。
また、光電変換素子はフォトダイオードでなくともよく、例えばフォトゲート等であっても良い。
また、駆動方法は、例えば上述の例でリセットパルスを１個としたところを、複数個のパルスで実行するなど、本発明の趣旨を変えない範囲で種々変形することが可能である。
【００３１】
また、上述の例では、垂直信号線に画素から電圧が出力される構成としたが、出力信号線は水平方向の配線であってもよく、また、出力信号は電流信号であっても良い。
また、画素構造としては、上述のように４つのトランジスタで構成する方式のものに限らない。
また、次段の信号処理回路として、ＣＤＳ回路を例としたが、例えばＣＤＳの効果をもつＡ／Ｄ変換器等であっても良いし、単にリセットレベルと信号レベルを保持するだけの回路として、ＣＤＳについては、さらに後段に配置するような構成を採用することも可能である。このように本発明は種々の構成で実施することができる。
【００３２】
【発明の効果】
以上説明したように本発明の固体撮像装置によれば、転送ゲート手段がオンした状態で出力信号線に出力される電気信号を周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成することから、転送ゲート手段とフローティングデフュージョン部との容量結合を使ってフローティングデフュージョン部の電圧を上げることができ、その分、画素内の低電圧化を図ることができる。
また、フローティングデフュージョン部と転送ゲート手段のチャネルと光電変換素子とを信号電荷の受け皿として使えるので、取り扱い電子数を増やすことができ、ダイナミックレンジを拡大できる。
【００３３】
また同様に、本発明の固体撮像装置の駆動方法によれば、転送ゲート手段がオンした状態で出力信号線に出力される電気信号を周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成することから、転送ゲート手段とフローティングデフュージョン部との容量結合を使ってフローティングデフュージョン部の電圧を上げることができ、その分、画素内の低電圧化を図ることができる。
また、フローティングデフュージョン部と転送ゲート手段のチャネルと光電変換素子とを信号電荷の受け皿として使えるので、取り扱い電子数を増やすことができ、ダイナミックレンジを拡大できる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＭＯＳセンサ型の固体撮像装置の全体構成例を示す概略平面図である。
【図２】本発明の第１実施例における動作を示すタイミングチャートである。
【図３】図２に示す第１実施例の動作時における信号電荷の遷移を示すポテンシャル図である。
【図４】本発明の第２実施例における動作を示すタイミングチャートである。
【図５】図４に示す第２実施例の動作時における信号電荷の遷移を示すポテンシャル図である。
【図６】本発明の第２〜第４実施例におけるフォトダイオードの受光光量と出力信号量との関係を示す説明図である。
【図７】本発明の第３実施例における動作を示すタイミングチャートである。
【図８】本発明の第４実施例における動作を示すタイミングチャートである。
【図９】図８に示す第４実施例の動作時における信号電荷の遷移を示すポテンシャル図である。
【図１０】従来のＭＯＳセンサ型の固体撮像装置における出力要部の構成例を示す回路図である。
【図１１】図１０に示す固体撮像装置の動作例を示すタイミングチャートである。
【図１２】図１１に示す動作時における信号電荷の遷移を示すポテンシャル図である。
【符号の説明】
１１０……半導体チップ、１１２……撮像画素部、１１４……Ｖ選択手段、１１６……Ｈ選択手段、１１８……タイミングジェネレータ（ＴＧ）、１２０……ＣＤＳ部、１２２……定電流部、１２４……水平信号線、１２６……出力部。
Claims (10)
- 半導体基板に複数の画素よりなる撮像領域部と、前記撮像領域部を制御する周辺回路部とを設けて構成され、
前記撮像領域部の各画素が、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷をフローティングデフュージョン部に転送する転送ゲート手段と、前記フローティングデフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅手段と、前記フローティングデフュージョン部の電圧をリセットするリセット手段とを有して構成された固体撮像装置において、
前記周辺回路部は、前記光電変換素子によって生成された信号電荷を前記転送ゲート手段によってフローティングデフュージョン部に転送した際の信号レベルと前記リセット手段によってフローティングデフュージョン部がリセットされた際の信号レベルとをそれぞれ前記転送ゲート手段がオンした状態で取り込み、その差分値に応じた信号を出力する信号処理回路を有し、
前記転送ゲート手段がオンした状態で前記出力信号線に出力される電気信号を前記周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成する、
ことを特徴とする固体撮像装置。 - 前記リセット手段に第１のリセットパルスを入力した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込んだ後に転送ゲート手段をオフし、次に、リセット手段に第２のリセットパルスを入力した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込むことを特徴とする請求項１記載の固体撮像装置。
- 前記リセット手段に第１のリセットパルスを入力した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込んだ後にリセット手段を活性化し、転送ゲート手段をオフし、次に、リセット手段を不活性化した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込むことを特徴とする請求項１記載の固体撮像装置。
- 前記リセット手段を不活性化した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込んだ後にリセット手段を活性化し、転送ゲート手段をオフし、次に、リセット手段を不活性化した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込むことを特徴とする請求項１記載の固体撮像装置。
- 前記転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込んだ後、リセット手段にリセットパルスに入力し、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込むことを特徴とする請求項１記載の固体撮像装置。
- 半導体基板に複数の画素よりなる撮像領域部と、前記撮像領域部を制御する周辺回路部とを設けて構成され、
前記撮像領域部の各画素が、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷をフローティングデフュージョン部に転送する転送ゲート手段と、前記フローティングデフュージョン部の電圧に応じた電気信号を出力信号線に出力する増幅手段と、前記フローティングデフュージョン部の電圧をリセットするリセット手段とを有して構成された固体撮像装置の駆動方法において、
前記周辺回路部は、前記光電変換素子によって生成された信号電荷を前記転送ゲート手段によってフローティングデフュージョン部に転送した際の信号レベルと前記リセット手段によってフローティングデフュージョン部がリセットされた際の信号レベルとをそれぞれ前記転送ゲート手段がオンした状態で取り込み、その差分値に応じた信号を出力する信号処理回路を有し、
前記転送ゲート手段がオンした状態で前記出力信号線に出力される電気信号を前記周辺回路部に設けられた信号処理回路で取り込み、この取り込んだ信号から撮像信号を生成する、
ことを特徴とする固体撮像装置の駆動方法。 - 前記リセット手段に第１のリセットパルスを入力した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込んだ後に転送ゲート手段をオフし、次に、リセット手段に第２のリセットパルスを入力した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込むことを特徴とする請求項６記載の固体撮像装置の駆動方法。
- 前記リセット手段に第１のリセットパルスを入力した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込んだ後にリセット手段を活性化し、転送ゲート手段をオフし、次に、リセット手段を不活性化した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込むことを特徴とする請求項６記載の固体撮像装置の駆動方法。
- 前記リセット手段を不活性化した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込んだ後にリセット手段を活性化し、転送ゲート手段をオフし、次に、リセット手段を不活性化した後、転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込むことを特徴とする請求項６記載の固体撮像装置の駆動方法。
- 前記転送ゲート手段をオンし、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込んだ後、リセット手段にリセットパルスに入力し、その状態で出力信号線に出力される電気信号を前記信号処理回路に取り込むことを特徴とする請求項６記載の固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067896A JP4048415B2 (ja) | 2002-03-13 | 2002-03-13 | 固体撮像装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067896A JP4048415B2 (ja) | 2002-03-13 | 2002-03-13 | 固体撮像装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003274290A JP2003274290A (ja) | 2003-09-26 |
| JP4048415B2 true JP4048415B2 (ja) | 2008-02-20 |
Family
ID=29199129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002067896A Expired - Fee Related JP4048415B2 (ja) | 2002-03-13 | 2002-03-13 | 固体撮像装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4048415B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9083902B2 (en) | 2012-02-14 | 2015-07-14 | Sony Corporation | Camera system and method of driving a solid-state imaging apparatus |
| US10171762B2 (en) | 2015-12-28 | 2019-01-01 | Renesas Electronics Corporation | Image sensing device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7573519B2 (en) * | 2005-10-26 | 2009-08-11 | Eastman Kodak Company | Method for correcting eclipse or darkle |
| JP4974701B2 (ja) * | 2007-02-21 | 2012-07-11 | オリンパス株式会社 | 固体撮像装置 |
| JP5400432B2 (ja) * | 2009-03-05 | 2014-01-29 | キヤノン株式会社 | 撮像装置、その制御方法及びカメラ |
| US8233070B2 (en) * | 2009-03-27 | 2012-07-31 | International Business Machines Corporation | Variable dynamic range pixel sensor cell, design structure and method |
| JP2010268111A (ja) * | 2009-05-13 | 2010-11-25 | Seiko Epson Corp | センシング装置および電子機器 |
| JP6238558B2 (ja) * | 2013-04-26 | 2017-11-29 | キヤノン株式会社 | 撮像装置、および、撮像システム。 |
| CN113488489B (zh) * | 2021-06-02 | 2024-02-23 | 汇顶科技私人有限公司 | 像素单元、光传感器及基于飞行时间的测距*** |
-
2002
- 2002-03-13 JP JP2002067896A patent/JP4048415B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9083902B2 (en) | 2012-02-14 | 2015-07-14 | Sony Corporation | Camera system and method of driving a solid-state imaging apparatus |
| US10171762B2 (en) | 2015-12-28 | 2019-01-01 | Renesas Electronics Corporation | Image sensing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003274290A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7141775B2 (en) | Solid-state image-pickup device with column-line amplifiers and limiters | |
| US9001243B2 (en) | Imaging apparatus and processing method thereof | |
| JP4161855B2 (ja) | 固体撮像装置、駆動制御方法及び駆動制御装置 | |
| KR100712950B1 (ko) | 증폭형 고체 촬상 장치 | |
| US7692702B2 (en) | Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage | |
| JP2008067344A (ja) | 光電変換装置及びその制御方法並びに撮像装置 | |
| JP5019705B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| JP2008263546A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム | |
| JPWO2013179597A1 (ja) | 固体撮像装置、その駆動方法及び撮影装置 | |
| JP2005295346A (ja) | 増幅型固体撮像装置 | |
| JP2008022259A (ja) | 固体撮像装置 | |
| KR100992065B1 (ko) | 촬상장치 | |
| JP4048415B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP4590458B2 (ja) | 光電変換装置、撮像装置及び撮像システム | |
| JP3536896B2 (ja) | 固体撮像素子 | |
| JP2007180654A (ja) | 撮像装置 | |
| JP2000078472A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JP2007096791A (ja) | 増幅型固体撮像装置 | |
| JP4453306B2 (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
| JP2008042675A (ja) | 光電変換装置及び撮像装置 | |
| JP3697164B2 (ja) | 走査回路とそれを用いた撮像装置 | |
| JP2011114731A (ja) | 固体撮像装置、その駆動方法、及び撮像装置 | |
| JP2007214791A (ja) | 撮像素子、撮像装置、及び撮像素子の駆動方法 | |
| JP4269957B2 (ja) | 直流レベル変換回路および直流レベル変換回路を制御する方法 | |
| JP2009177542A (ja) | 固体撮像装置および撮像機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |