JP2003051989A

JP2003051989A - 光電変換装置、固体撮像装置及びシステム

Info

Publication number: JP2003051989A
Application number: JP2001239322A
Authority: JP
Inventors: Masato Shinohara; 真人篠原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-08-07
Filing date: 2001-08-07
Publication date: 2003-02-21
Anticipated expiration: 2021-08-07
Also published as: JP4557469B2

Abstract

(57)【要約】【課題】ＦＰＮやランダムノイズを減らしてＳ／Ｎ比
を向上させる。【解決手段】光信号を電気信号に変換し、当該電気信
号に基づく増幅信号を生成する画素を配列した光電変換
装置において、少なくとも前記画素から出力される増幅
信号を増幅するアンプと、前記画素で増幅信号を生成す
る際の生じるノイズ信号を当該画素から出力していると
きに前記アンプにクランプ電位を印加する印加手段と、
前記アンプのオフセットが蓄積される第１容量と、前記
アンプのオフセットと前記アンプの出力とが蓄積される
第２容量と、前記第１及び第２容量で保持されている各
信号を差分する差分手段とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電変換装置、固
体撮像装置及びシステムに関し、特に、デジタルカメラ
などの光電変換装置、固体撮像装置及びシステムに関す
るものである。

【０００２】

【従来の技術】従来、固体撮像装置としては、そのＳ／
Ｎ比の良さからＣＣＤ撮像素子が多く使われている。し
かし、一方では、使い方の簡便さや消費電力の小ささを
長所とするいわゆる増幅型固体撮像装置の開発も行われ
てきた。

【０００３】増幅型固体撮像装置とは、フォトダイオー
ド等の光電変換素子で光信号を電気信号に変換し、この
電気信号をトランジスタの制御電極に導くことで、トラ
ンジスタの主電極から電気信号に基づく増幅信号を出力
するものであり、増幅用トランジスタとしてSITを使っ
たSIT型イメージセンサ（A．Yusa、J．Nishizawa eta
l., "SIT image sensor: Design consideration and
characteristics," IEEE trans. Vol. ED-33, pp.735-7
42, June 1986.）、バイポーラトランジスタを使ったBA
SIS (N.Tanaka et al., "A 310K pixel bipolar imager
(BASIS)," IEEE Trans. Electron Devices, vol.35, p
p. 646-652, may 1990)、制御電極が空乏化するJFETを
使ったCMD (中村ほか“ゲート蓄積型ＭＯＳフォトトラ
ンジスタイメージセンサ”,テレビ学会誌,41,11,pp.107
5-1082 Nov．，1987)、ＭＯＳトランジスタを使ったＣ
ＭＯＳセンサ (S.K.Mendis, S.E.Kemeny and E.R.Fossu
m,"A 128 ×128 ＣＭＯＳ active image sensor for hi
ghly integrated imagingsystems," in IEDM Tech. Di
g., 1993, pp. 583-586.) などがある。

【０００４】特に、ＣＭＯＳセンサはＣＭＯＳプロセス
とのマッチングがよく、周辺ＣＭＯＳ回路をオンチップ
化できることから，開発に力が注がれている。しかし、
これらの増幅型固体撮像装置に共通する欠点は、各画素
に備わる増幅用トランジスタの出力オフセットが各画素
毎に異なるため、イメージセンサの信号としては固定パ
ターンノイズ（ＦＰＮ）がのるということである。この
ＦＰＮを除くため、従来色々な信号読み出し回路が工夫
されているが、ここではＣＭＯＳセンサの代表的な例を
以下に説明する。

【０００５】図８は、従来のＣＭＯＳイメージセンサを
示す回路図である。図８において、１は画素、２は光信
号を電気信号に変換し蓄積するフォトダイオード、４は
フォトダイオード２に蓄積された電気信号を転送する転
送用ＭＯＳトランジスタ、３はフォトダイオード２から
転送された光信号を増幅する増幅用ＭＯＳトランジス
タ、５は増幅用ＭＯＳトランジスタ３のゲート電極電位
をリセットするリセット用ＭＯＳトランジスタ、６はリ
セット用ＭＯＳトランジスタ５のドレイン電極と増幅用
ＭＯＳトランジスタ３のドレイン電極に接続され画素１
側へ電源電位を供給する電源電位供給線、７は電気信号
に基づく増幅信号の出力元の画素１を選択する選択スイ
ッチ用ＭＯＳトランジスタ、８は増幅信号を伝送する信
号出力線、９は垂直出力線８に定電流を供給するための
定電流供給用ＭＯＳトランジスタである。

【０００６】また、１０はリセット用ＭＯＳトランジス
タ５のゲート電位を制御するためのリセット制御線、１
１は転送用ＭＯＳトランジスタ４のゲート電位を制御す
るための転送制御線、１２は選択用ＭＯＳトランジスタ
７のゲート電位を制御するための選択制御線、１３はＭ
ＯＳトランジスタ９が定電流供給源となるような飽和領
域動作をするようにＭＯＳトランジスタ９のゲートに一
定の電位を供給するための定電位供給線である。

【０００７】さらに、１４はリセット制御線１１にリセ
ットパルスを供給するためのパルス端子、１５は転送制
御線１０に転送パルスを供給するためのパルス端子、１
６は選択制御線１２に選択パルスを供給するためのパル
ス端子、１７は行列配置の画素１の行を順次選択走査す
るための垂直走査回路、１８−１，１８−２は垂直走査
回路の第１，第２行選択出力線、１９はリセット制御線
１０にパルス端子１５からのパルスを導くスイッチ用Ｍ
ＯＳトランジスタ、２０は転送制御線１１にパルス端子
１４からのパルスを導くスイッチ用ＭＯＳトランジス
タ、２１は選択制御線１２にパルス端子１６からのパル
スを導くためのスイッチ用ＭＯＳトランジスタである。

【０００８】さらにまた、２２は画素１からの信号を読
み出す読み出し回路、２３は画素１のリセット信号出力
を保持する容量、２４は画素１の光信号出力を保持する
容量、２５は垂直出力線８と容量２３との導通を制御す
るスイッチ用ＭＯＳトランジスタ、２６は垂直出力線８
と容量２４との導通を制御するスイッチ用ＭＯＳトラン
ジスタ、３７，３８は各々スイッチ用ＭＯＳトランジス
タ２５，２６のゲートにパルスを印加するパルス供給端
子、２７は容量２３に保持されたノイズ信号が伝送され
る水平出力線、２８は容量２４に保持された光信号が伝
送水平出力線、２９は容量２３と水平出力線２７との導
通を制御するスイッチ用ＭＯＳトランジスタ、３０は容
量２４と信号出力線２８との導通を制御するスイッチ用
ＭＯＳトランジスタである。

【０００９】また、３１は水平出力線２７の電位をリセ
ットする水平出力線リセット用ＭＯＳトランジスタ、３
２は水平出力線２８の電位をリセットする水平出力線リ
セット用ＭＯＳトランジスタ、３３は水平出力線リセッ
ト用ＭＯＳトランジスタ３１，３２のソース電極にリセ
ット電位を供給する電源端子、３４は行列配置の画素１
の列毎に設けられた容量２３，２４を順次選択する水平
走査回路、３５−１，３５−２はスイッチ用ＭＯＳトラ
ンジスタ２９，３０に接続され、３６は水平出力線リセ
ット用ＭＯＳトランジスタ３１，３２のゲートにパルス
を印加するパルス供給端子、３９は水平出力線２７の電
位と信号出力線２８の電位との差電圧分を増幅して出力
する差動アンプ、４０は差動アンプ３９の出力端子であ
る。

【００１０】なお、図８には、簡単のため２行２列の画
素１を示しているが、実際には用途に応じた行列数とな
る。

【００１１】図９は、図８の動作を示すタイミングチャ
ートである。なお、図８で示されているＭＯＳトランジ
スタはすべてＮ型とし、ゲート電位がハイレベルでオン
状態、ローレベルでオフ状態になるとして説明する。
まず、垂直走査回路１７によって第１行選択出力線１８
−１に印加しているパルス信号がハイレベルに切り替え
られると、第１行の画素１の動作が可能となる。パルス
端子１６に印加しているパルス信号がハイレベルに切り
替わると、画素１の増幅用ＭＯＳトランジスタ３のソー
スと定電流供給用ＭＯＳトランジスタ９とが接続され、
画素１側からの信号が垂直出力線８へ出力可能になる。

【００１２】パルス端子１５に印加しているパルス信号
をハイレベルにすることで、リセット用ＭＯＳトランジ
スタ５をオンして、増幅用ＭＯＳトランジスタ３のゲー
ト部をリセット電位にリセットする。

【００１３】つぎに、パルス供給端子３７に印加してい
るパルスをハイレベルに切り替え、画素１の出力信号を
読み出して、ＭＯＳトランジスタ２５を通して容量２３
に蓄積する。

【００１４】次に、パルス端子１４に印加しているパル
スをハイレベルにすることで、フォトダイオード２で生
成された光信号を、転送用ＭＯＳトランジスタ４を通し
てＭＯＳトランジスタ３のゲートに転送する。

【００１５】ここで、ＭＯＳトランジスタ３のゲートに
転送した光信号には、画素１の電位のリセット時に発生
したノイズ信号が重畳される。

【００１６】引き続き、パルス供給端子３８にハイレベ
ルのパルスを印加すると、ノイズ信号が重畳された光信
号に基づく増幅信号がＭＯＳトランジスタ２６を通して
容量２４に蓄積される。

【００１７】そして、水平走査回路３４が駆動されれ
ば、第１列選択出力線３５−１、第２列選択出力線３５
−２に出力されているパルス信号が順次ハイレベルとな
り、容量２３，２４に蓄積された信号は、それぞれＭＯ
Ｓトランジスタ２９，３０を通して水平出力線２７，２
８に出力される。

【００１８】第１列選択出力線３５−１、第２列選択出
力線３５−２に、ハイレベルのパルスが出力される前に
はパルス供給端子３６に印加しているパルスをハイレベ
ルとし、水平出力線リセット用ＭＯＳトランジスタ３
１，３２を通して水平出力線２７，２８の電位をリセッ
トしておくことが必要である。

【００１９】水平出力線２７，２８に導かれた各信号は
差動アンプ３９に入力され、差分がとられ、出力端子４
０から光信号に基づく増幅信号が出力される。

【００２０】同様に、２行目の画素１からも信号の読み
出しを行えば、出力端子４０から光信号に基づく増幅信
号が出力される。

【００２１】

【発明が解決しようとする課題】しかし、従来の技術
は、次のような問題点がある。すなわち、差動アンプに
入力される信号のゲインが以下説明するように少し異な
るので、ノイズが完全に除去できないことである。

【００２２】容量２３、２４をそれぞれＣＴＮ、ＣＴＳ
とし、水平出力線２７，２８の容量をそれぞれＣＨＮ、
ＣＨＳとすると、差動アンプ３９にいたるまでのゲイン
はそれぞれ、ＣＴＮ／（ＣＴＮ＋ＣＨＮ）ＣＴＳ／（ＣＴＳ＋ＣＨＳ）である。

【００２３】設計段階では、ＣＴＮ＝ＣＴＳＣＨＮ＝ＣＨＳとして両者のゲインが等しくなるようにするのである
が、２つの出力経路を完全に合同なレイアウトとするの
は難しいこと、また実際のプロセス工程においては設計
からのずれが生ずることのために、実際には２つの経路
のゲインはわずかに異なる。

【００２４】以上説明した理由で、画素のノイズ信号の
ばらつきの除去残りが、いわゆる固定パターンノイズ
（ＦＰＮ）として表れ、画素のＳ／Ｎ比が十分あがらな
い。

【００２５】また、差動アンプ３９に至るまでの信号出
力のゲイン落ちである。すなわち、差動アンプに入力さ
れる信号電圧は、画素出力電圧に対して、ＣＴＳ／（ＣＴＳ＋ＣＨＳ）＜１のゲイン分小さくなっている。

【００２６】一方、差動アンプ３９は必ずいくらかのラ
ンダム雑音を生じる。また差動アンプ３９に至る蓄積容
量２３，２４や水平出力線２７，２８の寄生容量に起因
する熱ノイズが生ずる。これによってランダムノイズに
関するセンサのＳ／Ｎ比が落ちることになる。

【００２７】そこで、本発明はＦＰＮを減らしてＳ／Ｎ
比を向上させることを課題とする。

【００２８】また、本発明は、ランダムノイズを減らし
てＳ／Ｎ比を向上させることを課題とする。

【００２９】

【課題を解決するための手段】上記課題を解決するため
に、光信号を電気信号に変換し、当該電気信号に基づく
増幅信号を生成する画素を配列した光電変換装置におい
て、前記画素の電位をリセットする際に発生したノイズ
信号が重畳された増幅信号を少なくとも増幅するアンプ
と、前記ノイズ信号又は前記アンプのオフセットを除去
する除去手段とを備えることを特徴とする。

【００３０】また、本発明は、光信号を電気信号に変換
し、当該電気信号に基づく増幅信号を生成する画素を配
列した光電変換装置において、前記画素から出力される
増幅信号を少なくとも増幅するアンプと、前記画素の電
位をリセットする際に生じるノイズ信号を当該画素から
出力しているときに前記アンプにクランプ電位を印加す
る印加手段と、前記アンプのオフセットが蓄積される第
１容量と、前記アンプのオフセットと前記アンプの出力
とが蓄積される第２容量と、前記第１及び第２容量で保
持されている各信号を差分する差分手段とを備えること
を特徴とする。

【００３１】さらに、本発明の固体撮像装置は、上記光
電変換装置を備えることを特徴とする。

【００３２】さらにまた、本発明の固体撮像システム
は、上記固体撮像装置を備えることを特徴とする。

【００３３】

【発明の実施の形態】（実施形態１）図１は、本発明の
実施形態１の固体撮像装置の等価回路図である。図１に
おいて、１は画素、２は光信号を電気信号に変換し蓄積
するフォトダイオード、４はフォトダイオード２に蓄積
された電気信号を転送する転送用ＭＯＳトランジスタ、
３はフォトダイオード２から転送された電気信号を増幅
する増幅用ＭＯＳトランジスタ、５は増幅用ＭＯＳトラ
ンジスタ３のゲート電極等の電位をリセットするリセッ
ト用ＭＯＳトランジスタ、６はリセット用ＭＯＳトラン
ジスタ５のドレイン電極と増幅用ＭＯＳトランジスタ３
のドレイン電極に接続され画素１へ電源電位を供給する
電源電位供給線、７は電気信号に基づく増幅信号の出力
元の画素を選択する選択スイッチ用ＭＯＳトランジス
タ、８は増幅信号を伝送する垂直出力線、９は垂直出力
線８に定電流を供給するための定電流供給用ＭＯＳトラ
ンジスタである。

【００３４】また、１０はリセット用ＭＯＳトランジス
タ５のゲート電位を制御するためのリセット制御線、１
１は転送用ＭＯＳトランジスタ４のゲート電位を制御す
るための転送制御線、１２は選択用ＭＯＳトランジスタ
７のゲート電位を制御するための選択制御線、１３はＭ
ＯＳトランジスタ９が定電流供給源となるような飽和領
域動作をするようにＭＯＳトランジスタ９のゲートに一
定の電位を供給するための定電位供給線である。

【００３５】さらに、１４はリセット制御線１１にリセ
ットパルスを供給するためのパルス端子、１５は転送制
御線１０に転送パルスを供給するためのパルス端子、１
６は選択制御線１２に選択パルスを供給するためのパル
ス端子、１７は画素１の行を順次選択走査する垂直走査
回路、１８−１，１８−２は垂直走査回路１７の第１，
第２行選択出力線、１９はリセット制御線１０にパルス
端子１５からのパルスを導くスイッチ用ＭＯＳトランジ
スタ、２０は転送制御線１１にパルス端子１４からのパ
ルスを導くスイッチ用ＭＯＳトランジスタ、２１は選択
制御線１２にパルス端子１６からのパルスを導くための
スイッチ用ＭＯＳトランジスタである。

【００３６】また、４１は各列にあって画素１からの各
信号を増幅するゲインアンプ、４２は画素１からの出力
をクランプするクランプ容量、４３はゲインアンプ４１
の入力電位をクランプするためのＭＯＳスイッチ、４４
はクランプ電位供給端子、４５はクランプスイッチ４３
のゲートにスイッチパルスを供給するための供給端子で
ある。

【００３７】さらにまた、２２は画素１からの信号を読
み出す読み出し回路（除去回路）、２３は画素１の電位
のリセット時に発生するノイズ信号に基づく信号の出力
時にゲインアンプ４１のオフセットを保持する容量、２
４はゲインアンプ４１のオフセットとゲインアンプ４１
の出力を保持する容量、２５は垂直出力線８と容量２３
との導通を制御するスイッチ用ＭＯＳトランジスタ、２
６は垂直出力線８と容量２４との導通を制御するスイッ
チ用ＭＯＳトランジスタ、３７，３８は各々スイッチ用
ＭＯＳトランジスタ２５，２６のゲートにパルスを印加
するパルス供給端子、２７は容量２３に保持された信号
が伝送される水平出力線、２８は容量２４に保持された
信号が伝送される水平出力線、２９は容量２３と水平出
力線２７との導通を制御するスイッチ用ＭＯＳトランジ
スタ、３０は容量２４と信号出力線２８との導通を制御
するスイッチ用ＭＯＳトランジスタである。

【００３８】また、３１は水平出力線２７の電位をリセ
ットする水平出力線リセット用ＭＯＳトランジスタ、３
２は水平出力線２８の電位をリセットする水平出力線リ
セット用ＭＯＳトランジスタ、３３は水平出力線リセッ
ト用ＭＯＳトランジスタ３１，３２のソース電極にリセ
ット電位を供給する電源端子、３４は容量２３，２４を
順次選択する水平走査回路、３５−１，３５−２はスイ
ッチ用ＭＯＳトランジスタ２９，３０に水平走査回路３
４からの信号を伝送する第１，第２列選択出力線、３６
は水平出力線リセット用ＭＯＳトランジスタ３１，３２
のゲートにパルスを印加するパルス供給端子、３９は水
平出力線２７の電位と信号出力線２８の電位との差電圧
分を増幅して出力する差動アンプ、４０は差動アンプ３
９の出力端子である。

【００３９】なお、図１には、簡単のため画素１を２行
２列に配列した様子を示しているが、実際には、画素１
の数は用途に応じた数となる。また、画素１は、マトリ
クス状の配列に限定されるものではなく、デルタ状や、
ハニカム状に配列するようにしてもよい。

【００４０】図２は、図１のゲインアンプ４１の等価回
路図である。図２において、４６は差動入力段、４７は
非反転入力部、４８は反転入力部、４９は定電流供給用
のＭＯＳトランジスタ、５０は出力段であるソースフォ
ロワ、５１は出力部、５２は定電流供給用のＭＯＳトラ
ンジスタ、５３は差動入力段４６の出力部とソースフォ
ロワ５０の入力部とを接続する結線、５４は出力部５１
と反転入力部４８とを接続するＭＯＳトランジスタ、５
５は一方の電極が反転入力部４８に接続され他方の電極
が接地又は固定電位に接続されている容量、５６は一方
の電極が反転入力部４８に接続され他方の電極が出力部
５１に接続されている容量、５７はＭＯＳトランジスタ
４９，５２のゲートに一定電位を供給する端子、５８は
ＭＯＳトランジスタ５４のゲートに制御パルスを印加す
る端子である。

【００４１】なお、ゲインアンプ４１は、オフセットば
らつきが画素１のリセットばらつきよりも小さくなるよ
うに設計されるものであって、ゲインの絶対値が１より
も大きいものであれば、構成は図２に示すものに限定さ
れず、例えば他のトランジスタを使って差動入力段が構
成されていても、また、ソースフォロワに代えてエミッ
タフォロワとしてもよい。

【００４２】オフセットに関しては、ゲインアンプ４１
のレイアウトに関する制約が画素１のレイアウトに関す
る制約よりも一般にずっと緩やかであるので、オフセッ
トばらつきを小さく設計することは十分可能である。

【００４３】また、ゲインアンプ４１のゲインを１より
も大きくすることによって、画素１から出力される信号
は最終的にゲイン倍されたものとなる。よって差動アン
プ３９のノイズや容量２３，２４に起因する熱雑音が変
わらなくても、ランダムノイズに関するＳ／Ｎ比が向上
する。

【００４４】ちなみに、図２に示すゲインアンプ４１
は、動作が信号電圧の大小に依存しない一定の電流で行
うことが可能である。また、後述するように容量５５，
５６の容量分割比を変えるだけでゲインを簡易に設定で
き、容量分割比は製造ばらつきを受けることが小さく、
一般に安定して形成されるため、一定のゲインを得やす
いというメリットがある。

【００４５】ゲインアンプ４１の電流が信号電圧に依存
すると、ゲインアンプ４１に供給する接地線、電源線の
抵抗に起因する電圧降下量が変動するため、容量２３，
２４におけるオフセットレベルが異なり、かつその差異
が信号量によって変動するので、オフセット除去率が低
下してＦＰＮに対するＳ／Ｎ比が低下するが、ゲインア
ンプ４１によればそのようなＳ／Ｎ比低下を防ぐことが
できるというメリットがある。

【００４６】図３は、図１の動作を示すタイミングチャ
ートである。なお、図１で示されているＭＯＳトランジ
スタはすべてＮ型とし、ゲート電位がハイレベルでオン
状態、ローレベルでオフ状態になるとして説明する。

【００４７】まず、垂直走査回路１７によって第１行選
択出力線１８−１に印加しているパルス信号がハイレベ
ルに切り替えられると、第１行の画素１の動作が可能と
なる。パルス端子１６に印加しているパルス信号がハイ
レベルに切り替わると、画素１の増幅用ＭＯＳトランジ
スタ３のソースと定電流供給用ＭＯＳトランジスタ９と
が接続され、画素１側からの信号が垂直出力線８へ出力
可能になる。

【００４８】パルス端子１５に印加しているパルス信号
をハイレベルにすることで、リセット用ＭＯＳトランジ
スタ５をオンして、増幅用ＭＯＳトランジスタ３のゲー
ト部をリセット電位にリセットする。

【００４９】次に、供給端子４５からＭＯＳトランジス
タ４３のゲートに印加しているパルスをハイレベルに切
り替えて、さらに、パルス供給端子３７に印加している
パルスをハイレベルに切り替え、ゲインアンプ４１の入
力電位をクランプ電位とする。

【００５０】ここで、ゲインアンプ４１の入力部及び出
力部は、それぞれ図２の非反転入力部４７及び出力部５
１である。

【００５１】ＭＯＳスイッチ５４をオンしている時に
は、ゲインアンプ４１はヴォルテージフォロワとして動
作し、反転入力部４８が初期化される。このため、供給
端子４５に印加しているパルスに同期したパルスを供給
端子５８に印加することによって、出力部５１の電位
を、非反転入力部４７の電位にゲインアンプ４１のオフ
セット電圧を上乗せしたものとし、容量２３にゲインア
ンプ４１のオフセットを蓄積する。

【００５２】次に、パルス端子１４に印加しているパル
スをハイレベルにすることで、フォトダイオード２で生
成された光信号を、転送用ＭＯＳトランジスタ４を通し
てＭＯＳトランジスタ３のゲートに転送する。

【００５３】ここで、ＭＯＳトランジスタ３のゲートに
転送した光信号には、画素１の電位のリセット時に発生
したノイズ信号が重畳される。

【００５４】引き続き、パルス供給端子３８にハイレベ
ルのパルスを印加すると、ゲインアンプ４１に、ノイズ
信号が重畳された光信号に基づく増幅信号が入力される
ことになる。このとき、ＭＯＳスイッチ５４がオフであ
るので、この入力信号は電圧帰還型の演算増幅器（オペ
アンプ）として動作し、容量５５，５６の容量分割比で
決まるゲイン倍に増幅される。

【００５５】このため、容量２４にはゲインアンプの出
力信号に、ゲインアンプ４１のオフセットレベルが重畳
された信号が蓄積される。ちなみに、容量５５，５６の
値をそれぞれＣ１、Ｃ２とすると、（Ｃ１＋Ｃ２）／Ｃ
２がゲインとなる。

【００５６】そして、水平走査回路３４が駆動されれ
ば、第１列選択出力線３５−１、第２列選択出力線３５
−２に出力されているパルス信号が順次ハイレベルとな
り、容量２３，２４に蓄積された信号は、それぞれＭＯ
Ｓトランジスタ２９，３０を通して水平出力線２７，２
８に出力される。

【００５７】第１列選択出力線３５−１、第２列選択出
力線３５−２に、ハイレベルのパルスが出力される前に
はパルス供給端子３６に印加しているパルスをハイレベ
ルとし、水平出力線リセット用ＭＯＳトランジスタ３
１，３２を通して水平出力線２７，２８の電位をリセッ
トしておくことが必要である。

【００５８】水平出力線２７，２８に導かれた各信号は
差動アンプ３９に入力され、差分がとられ、出力端子４
０から光信号に基づく増幅信号が出力される。

【００５９】同様に、２行目の画素１からも信号の読み
出しを行えば、出力端子４０から光信号に基づく増幅信
号が出力される。

【００６０】このように、画素１のノイズ信号の出力期
間にＭＯＳスイッチ４３によってクランプを行い、ゲイ
ンアンプ４１の入力電位をクランプ電位にすると、ゲイ
ンアンプ４１のオフセットは差動アンプ３９によって除
去され、最終的にはオフセットばらつきの小さいセンサ
信号を得ることができる。

【００６１】（実施形態２）図４は、本発明の実施形態
２の固体撮像装置の等価回路図である。図４において、
５９はクランプ回路を含む読み出し回路（除去手段）、
６０はクランプ後の信号を保持するための容量、６１は
クランプ容量４２と容量６０との導通を制御するスイッ
チ用ＭＯＳトランジスタ、６２は容量６０に保持された
信号が出力される水平出力線、６５は水平出力線６２の
電位をリセットするＭＯＳトランジスタ、６６は水平出
力線６２を通じて伝送される信号を増幅するアンプ、６
７はアンプ６６の出力端子である。なお、図４において
図１と同様の部分については同一符号を付している。

【００６２】図５は、図４の動作を示すタイミングチャ
ートである。なお、図４で示されているＭＯＳトランジ
スタはすべてＮ型とし、ゲート電位がハイレベルでオン
し、ローレベルでオフになるとして説明する。

【００６３】まず、垂直走査回路１７によって第１行選
択出力線１８−１に印加しているパルス信号がハイレベ
ルに切り替えられると、第１行の画素１の動作が可能と
なる。パルス端子１６に印加しているパルス信号がハイ
レベルに切り替わると、画素１の増幅用ＭＯＳトランジ
スタ３のソースと定電流供給用ＭＯＳトランジスタ９と
が接続され、画素１側からの信号が垂直出力線８へ出力
可能となる。

【００６４】パルス端子１５に印加しているパルス信号
をハイレベルにすることで、リセット用ＭＯＳトランジ
スタ５をオンして、増幅用ＭＯＳトランジスタ３のゲー
ト部をリセット電位にリセットする。

【００６５】すると、画素１から垂直出力線８に、リセ
ット時に生じるノイズ信号に基づく増幅信号が出力され
る、この増幅信号は、ゲインアンプ４１によって増幅さ
れる。

【００６６】この後、パルス入力端子６４から入力して
いるパルス信号をハイレベルとすると共に、供給端子４
５に印加しているパルスをハイレベルにすると、容量６
０がクランプ電位供給端子４４から供給するクランプ電
位となる。

【００６７】次に、パルス端子１４に印加しているパル
スをハイレベルにすることで、フォトダイオード２で生
成された光信号を、転送用ＭＯＳトランジスタ４を通し
てＭＯＳトランジスタ３のゲートに転送する。

【００６８】すると、ＭＯＳトランジスタ３のゲートが
オンされ、画素１からノイズ信号が重畳された光信号に
基づく増幅信号が画素１から出力され、ゲインアンプ４
１に入力される。

【００６９】この結果、容量６０にはゲインアンプ４１
の出力信号に基づく電位にクランプ電位が加算された状
態になる。この時点でパルス入力端子６４に印加してい
るパルス信号をローレベルに戻す。容量６０に蓄積され
た信号は、クランプ動作によって画素１のノイズ信号も
ゲインアンプ４１のオフセットも含まない信号となる。

【００７０】この後、水平走査回路３４が駆動されれ
ば、第１列選択出力線３５−１、第２列選択出力線３５
−２に出力されているパルス信号が順次ハイレベルとな
り、画素１の各列の容量６０に蓄積された信号は、それ
ぞれＭＯＳトランジスタ６３を通して水平出力線６２に
導かれる。

【００７１】第１列選択出力線３５−１、第２列選択出
力線３５−２に出力されているパルス信号を順次ハイレ
ベルに切り替える前には、実施形態１と同様に水平出力
線６２の電位をリセットしておくことが必要である。水
平出力線６２に導かれた信号出力はアンプ６６に入力さ
れ、光信号に基づく増幅信号が出力端子６７から出力さ
れる。

【００７２】同様に、２行目の画素１からも信号の読み
出しを行えば、出力端子６７から光信号に基づく増幅信
号が出力される。

【００７３】なお、画素１からの信号の電圧は、クラン
プ容量４２と蓄積容量６０との容量分割、及び容量６０
と信号出力線６２の容量との容量分割と、２度の容量分
割を受けるが、ゲインアンプ４１によってゲイン倍され
るので、アンプ６６に入力される時の信号電圧が大きく
低下することはない。

【００７４】一方、画素１のノイズ信号のばらつき、及
びゲインアンプ４１のオフセットばらつきは、クランプ
回路によって除去されるので、ＦＰＮに関してもランダ
ムノイズに関しても、高いＳ／Ｎ比となる。

【００７５】また、本実施形態におけるゲインアンプ４
１の入力部容量は、十分に小さくなるので、任意画素１
から出力される信号は、実際上、垂直出力線８の容量の
みをチャージアップすればよく、画素出力を高速化でき
る。

【００７６】（実施形態３）図６は、本発明の実施形態
３の固体撮像装置の等価回路図である。図６に示す固体
撮像装置の動作は図１の固体撮像装置の動作と同様であ
る。但し、本実施形態の固体撮像装置は、クランプ回路
を備えていないので、蓄積容量２３にはゲインアンプ４
１のオフセットに加え画素１のノイズ信号に基づく信号
が蓄積され、蓄積容量２４には、ゲインアンプ４１のオ
フセットとゲインアンプ４１の出力信号に加え画素１の
ノイズ信号に基づく信号が蓄積される。

【００７７】このため、アンプ３９の出力端子４０に
は、固定パターンノイズとして、画素１のノイズ信号に
基づく信号とゲインアンプ４１のオフセットとのばらつ
きの除去残りがあらわれるが、ゲインアンプ４１のオフ
セットのばらつきは小さいので、さほど問題はない。

【００７８】また、ゲインアンプ４１では、１よりも大
きなゲインで信号増幅を行うので、ＦＰＮに関する本実
施形態のＳ／Ｎ比は向上するし、ランダムノイズに関す
るＳ／Ｎ比も、信号がゲインアンプ４１でゲイン倍され
ることにより向上する。

【００７９】また、実施形態２と同様に、画素１からの
出力は、実際上、垂直出力線８の寄生容量のみをチャー
ジアップすればよく、画素出力を高速化できるという効
果がある。

【００８０】以上、各実施形態では、画素１においてＭ
ＯＳトランジスタによって信号増幅を行っている場合を
例に説明したが、他のトランジスタによって信号増幅を
行ってもよい。

【００８１】（実施形態４）図７は、本発明の実施形態
４の撮像システムの構成的な構成を示すブロック図であ
る。図７において、１０５１はレンズのプロテクトとメ
インスイッチを兼ねるバリア、１０５２は被写体の光学
像を実施形態１〜３で説明した固体撮像装置１０５４に
結像させるレンズ、１０５３はレンズ１０５２を通った
光量を可変するための絞り、１０５４はレンズ１０５２
で結像された被写体を画像信号として取り込むための固
体撮像素子、１０５５は固体撮像素子１０５４から出力
される画像信号に各種の補正、クランプ等の処理を行う
撮像信号処理回路、１０５６は固体撮像素子１０５４よ
り出力される画像信号のアナログ−ディジタル変換を行
うＡ／Ｄ変換器、１０５７はＡ／Ｄ変換器１０５６より
出力された画像データに各種の補正を行ったりデータを
圧縮する信号処理部、１０５８は固体撮像装置１０５
４，撮像信号処理回路１０５５，Ａ／Ｄ変換器１０５
６，信号処理部１０５７に各種タイミング信号を出力す
るタイミング発生部、１０５９は各種演算とスチルビデ
オカメラ全体を制御する全体制御・演算部、１０６０は
画像データを一時的に記憶するためのメモリ部、１０６
１は記録媒体に記録又は読み出しを行うための記録媒体
制御インターフェース（Ｉ／Ｆ）部、１０６２は画像デ
ータの記録又は読み出しを行うための半導体メモリ等の
着脱可能な記録媒体、１０６３は外部コンピュータ等と
通信するための外部インターフェース（Ｉ／Ｆ）部であ
る。

【００８２】つぎに、前述の構成における撮影時のスチ
ルビデオカメラの動作について、説明する。バリア１０
５１がオープンされるとメイン電源がオンされ、つぎに
コントロール系の電源がオンし、さらに、Ａ／Ｄ変換器
１０５６などの撮像系回路の電源がオンされる。

【００８３】それから、露光量を制御するために、全体
制御・演算部１０５９は絞り１０５３を開放にし、固体
撮像装置１０５４から出力された信号は、撮像信号処理
回路１０５５をスルーしてＡ／Ｄ変換器１０５６へ出力
される。

【００８４】Ａ／Ｄ変換器１０５６は、その信号をＡ／
Ｄ変換して、信号処理部１０５７に出力する。信号処理
部１０５７は、そのデータを基に露出の演算を全体制御
・演算部１０５９で行う。

【００８５】この測光を行った結果により明るさを判断
し、その結果に応じて全体制御・演算部１０５９は絞り
を制御する。

【００８６】つぎに、固体撮像素子１０５４から出力さ
れた信号をもとに、高周波成分を取り出し被写体までの
距離の演算を全体制御・演算部１０５９で行う。その
後、レンズ１０５２を駆動して合焦か否かを判断し、合
焦していないと判断したときは、再びレンズ１０５２を
駆動し測距を行う。

【００８７】そして、合焦が確認された後に本露光が始
まる。露光が終了すると、固体撮像装置１０５４から出
力された画像信号は、撮像信号処理回路１０５５におい
て補正等がされ、さらにＡ／Ｄ変換器１０５６でＡ／Ｄ
変換され、信号処理部１０５７を通り全体制御・演算１
０５９によりメモリ部１０６０に蓄積される。

【００８８】その後、メモリ部１０６０に蓄積されたデ
ータは、全体制御・演算部１０５９の制御により記録媒
体制御Ｉ／Ｆ部１０６１を通り半導体メモリ等の着脱可
能な記録媒体１０６２に記録される。また外部Ｉ／Ｆ部
１０６３を通り直接コンピュータ等に入力して画像の加
工を行ってもよい。

【００８９】

【発明の効果】以上説明したように、本発明によると、
ＦＰＮやランダムノイズを減らすことが可能となり、Ｓ
／Ｎ比を向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施形態１の固体撮像装置の等価回路
図である。

【図２】図１のゲインアンプ４１の等価回路図である。

【図３】図１の動作を示すタイミングチャートである。

【図４】本発明の実施形態２の固体撮像装置の等価回路
図である。

【図５】図４の動作を示すタイミングチャートである。

【図６】本発明の実施形態３の固体撮像装置の等価回路
図である。

【図７】本発明の実施形態４の固体撮像システムの模式
的な構成を示すブロック図である。

【図８】従来のＣＭＯＳイメージセンサを示す回路図で
ある。

【図９】図８の動作を示すタイミングチャートである。

【符号の説明】

１画素２フォトダイオード３ＭＯＳトランジスタ４転送用ＭＯＳスイッチ５リセット用ＭＯＳスイッチ６電源電位供給線７選択スイッチ用ＭＯＳスイッチ８垂直出力線９定電流供給用ＭＯＳトランジスタ１０リセット制御線１１転送制御線１２選択制御線１３定電位供給線１４〜１６パルス端子１７垂直走査回路１８−１第１行選択出力線１８−２第２行選択出力線１９〜２１スイッチ用ＭＯＳトランジスタ２２読み出し回路２３，２４容量２５，２６スイッチ用ＭＯＳトランジスタ２７，２８，６２水平出力線３０スイッチ用ＭＯＳトランジスタ３１，３２水平出力線リセット用ＭＯＳトランジスタ３３電源端子３４水平走査回路３５−１第１列選択出力線３５−２第２列選択出力線３６〜３８パルス供給端子３９差動アンプ４０出力端子４１，６６ゲインアンプ４２クランプ容量４３ＭＯＳトランジスタ４４クランプ電位供給端子４５供給端子４６差動入力段４７非反転入力部４８反転入力部４９ＭＯＳトランジスタ５０ソースフォロワ５１出力部５２ＭＯＳトランジスタ５３結線５４ＭＯＳトランジスタ５５，５６容量５７，５８端子

Claims

【特許請求の範囲】

【請求項１】光信号を電気信号に変換し、当該電気信
号に基づく増幅信号を生成する画素を配列した光電変換
装置において、前記画素の電位をリセットする際に発生したノイズ信号
が重畳された増幅信号を少なくとも増幅するアンプと、
前記ノイズ信号又は前記アンプのオフセットを除去する
除去手段とを備えることを特徴とする光電変換装置。
【請求項２】前記アンプは、前記画素と前記除去手段
との間に設けていることを特徴とする請求項１記載の光
電変換装置。
【請求項３】前記除去手段は、前記ノイズ信号と前記
アンプのオフセットとを蓄積する第１容量と、前記ノイ
ズ信号と前記アンプのオフセットと前記アンプの出力信
号を蓄積する第２容量と、前記第１及び第２容量で保持
されている各信号を差分する差分手段とを備えることを
特徴とする請求項１又は２記載の光電変換装置。
【請求項４】前記除去手段は、前記ノイズ信号をクラ
ンプするクランプ手段と、前記クランプ手段によるクラ
ンプ電位を保持すると共に前記アンプの出力を保持する
容量とを備えることを特徴とする請求項１又は２記載の
光電変換装置。
【請求項５】光信号を電気信号に変換し、当該電気信
号に基づく増幅信号を生成する画素を配列した光電変換
装置において、前記画素から出力される増幅信号を少なくとも増幅する
アンプと、前記画素の電位をリセットする際に生じるノ
イズ信号を当該画素から出力しているときに前記アンプ
にクランプ電位を印加する印加手段と、前記アンプのオ
フセットが蓄積される第１容量と、前記アンプのオフセ
ットと前記アンプの出力とが蓄積される第２容量と、前
記第１及び第２容量で保持されている各信号を差分する
差分手段とを備えることを特徴とする光電変換装置。
【請求項６】前記アンプは、前記増幅信号の伝送線に
設けていることを特徴とする請求項５記載の光電変換装
置。
【請求項７】前記アンプは、一定電流で動作する差動
入力段と、一定電流で動作するソースフォロワ又はエミ
ッタフォロワとを備えることを特徴とする請求項１から
６のいずれか１項記載の光電変換装置。
【請求項８】前記アンプのゲインは、該アンプに備え
ている複数容量の容量比で決められることを特徴とする
請求項１から７のいずれか１項記載の光電変換装置。
【請求項９】前記アンプは、一方の電極が差動入力段
に接続され他方の電極が所定電位に接続される容量と、
一方の電極が差動入力段に接続され他方の電極がソース
フォロワ又はエミッタフォロワに接続される容量とを備
えることを特徴とする請求項１から８のいずれか１項記
載の光電変換装置。
【請求項１０】請求項１から９のいずれか１項記載の
光電変換装置を備えることを特徴とする固体撮像装置。
【請求項１１】請求項１０記載の固体撮像装置を備え
ることを特徴とする固体撮像システム。