JP3311201B2 - 画像形成装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス配線された
複数の冷陰極素子を備えた画像形成装置に関するもので
ある。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、例えば電界放出型素子（以下、ＦＥ型と記
す）や、金属／絶縁層／金属型放出素子（以下、ＭＩＭ
型と記す）などが知られている。 表面伝導型放出素子
としては、例えば、M. I. Elinson，Radio Eng．Electr
on Phys., 10, 1290, (1965)や、後述する他の例が知ら
れている。

【０００３】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳn
０2 薄膜を用いたものの他に、Ａu薄膜によるもの［G.
Dittmer:“Thin Solid Films”，9,317 (1972)］や、Ｉ
n2Ｏ3 ／ＳnＯ2 薄膜によるもの［M. Hartwell and C.
G. Fonstad：“IEEE Trans ED Conf.”，519(1975)］
や、カーボン薄膜によるもの［荒木久 他：真空、第２
６巻、第１号、２２（１９８３）］などが報告されてい
る。

【０００４】これらの表面伝導型放出素子の素子構成の
典型的な例として、図１に、前述のＭ．Ｈａｒｔｗｅｌ
ｌ等による素子の平面図を示す。同図において、３００
１は基板で、３００４はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜３００４は図
示のようにＨ字形の平面形状に形成されている。該導電
性薄膜３００４に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０．５〜１［ｍｍ］、Ｗは０．
１［ｍｍ］に設定されている。尚、図示の便宜から電子
放出部３００５は導電性薄膜３００４の中央に矩形の形
状で示したが、これは模式的なものであり、実際の電子
放出部の位置や形状を忠実に表現しているわけではな
い。

【０００５】Ｍ．Ｈａｒｔｗｅｌｌ等による素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。即ち、通電フォーミン
グとは、前記導電性薄膜３００４の両端に一定の直流電
圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりと
したレートで昇圧する直流電圧を印加して通電し、導電
性薄膜３００４を局所的に破壊もしくは変形もしくは変
質せしめ、電気的に高抵抗な状態の電子放出部３００５
を形成することである。尚、局所的に破壊もしくは変形
もしくは変質した導電性薄膜３００４の一部には、亀裂
が発生する。前記通電フォーミング後に導電性薄膜３０
０４に適宜の電圧を印加した場合には、前記亀裂付近に
おいて電子放出が行われる。

【０００６】また、ＦＥ型の例は、例えば、W. P. Dyke
& W. W. Dolan, “Field emission”, Advamce in Ele
ctron Physics, 8, 89(1956)や、或は、C. A. Spindt,
“Pysical properties of thin-film field emission c
athodes with molybdenium cones”，J, Appl. Phys.,
47, 5248(11976)などが知られている。

【０００７】このＦＥ型の素子構成の典型的な例として
は、図２に、前述のC. A. Spindtらによる素子の断面図
を示す。同図において、３０１０は基板で、３０１１は
導電材料よりなるエミッタ配線、３０１２はエミッタコ
ーン、３０１３は絶縁層、３０１４はゲート電極であ
る。本素子は、エミッタコーン３０１２とゲート電極３
０１４の間に適宜の電圧を印加することにより、エミッ
タコーン３０１２の先端部より電界放出を起させるもの
である。

【０００８】また、ＦＥ型の他の素子構成として、図２
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲート電極を配置した例もある。

【０００９】また、ＭＩＭ型の例としては、例えば、C.
A. Mead，“Operation of tunnelemission Devices,
J. Appl. Phys, 32, 646(1961)などが知られている。Ｍ
ＩＭ型の素子構成の典型的な例を図３に示す。同図は断
面図であり、図において、３０２０は基板で、３０２１
は金属よりなる下電極、３０２２は厚さ１００オングス
トローム程度の薄い絶縁層、３０２３は厚さ８０〜３０
０オングストローム程度の金属よりなる上電極である。
ＭＩＭ型においては、上電極３０２３と下電極３０２１
の間に適宜の電圧を印加することにより、上電極３０２
３の表面より電子放出を起させるものである。

【００１０】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出素子を得ることができるため、加熱用
ヒータを必要としない。従って、熱陰極素子よりも構造
が単純であり、微細な素子を作成可能である。また、基
板上に多数の素子を高い密度で配置しても、基板の熱溶
融などの問題が発生しにくい。また、熱陰極素子がヒー
タの加熱により動作するため応答速度が遅いのとは異な
り、冷陰極素子の場合には応答速度が速いという利点も
ある。

【００１１】このため、冷陰極素子を応用するための研
究が盛んに行われている。

【００１２】例えば、表面伝導型放出素子は、冷陰極素
子のなかでも特に構造が単純で製造も容易であることか
ら、大面積にわたり多数の素子を形成できる利点があ
る。そこで、例えば本出願人による特開昭６４−３１３
３２において開示されるように、多数の素子を配列して
駆動するための方法が研究されている。

【００１３】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源、等が研究されている。

【００１４】特に、画像表示装置への応用としては、例
えば本出願人による米国特許ＵＳＰ５，０６６，８８３
や特開平２−２５７５５１や特開平４−２８１３７にお
いて開示されているように、表面伝導型放出素子と電子
ビームの照射により発光する蛍光体とを組み合わせて用
いた画像表示装置が研究されている。表面伝導型放出素
子と蛍光体とを組み合わせて用いた画像表示装置は、従
来の他の方式の画像表示装置よりも優れた特性が期待さ
れている。例えば、近年普及してきた液晶表示装置と比
較しても、自発光型であるためバックライトを必要とし
ない点や、視野角が広い点が優れていると言える。

【００１５】また、ＦＥ型を多数個並べて駆動する方法
は、例えば本出願人による米国特許ＵＳＰ４，９０４，
８９５に開示されている。また、ＦＥ型を画像表示装置
に応用した例として、例えば、R. Meyerらにより報告さ
れた平板型表示装置が知られている。［R. Meyer：“Re
cent Development on Microtips Display at LETI”，T
ech Digest of 4th Int. Vacuum Microelectronics Con
f., Nagahara，pp．6-9(1991)］。また、ＭＩＭ型を多
数個並べて画像表示装置に応用した例は、例えば本出願
人による特開平３−５５７３８に開示されている。

【００１６】

【発明が解決しようとする課題】このような状況で、本
発明者らは、マルチ電子源について鋭意研究を行った。
図４は、マルチ電子源の配線方法の一例を示す。図で
は、縦にｍ層、横にｎ個、で合計ｎ×ｍ個の冷陰極素子
を２次元的にマトリックス状に配列させている。図４
で、３０７４は冷陰極素子、３０７２は行方向配線、３
０７３は列方向配線、３０７５は行方向配線の配線抵
抗、３０７６は列方向配線の配線抵抗を示す。Ｄｘ１，
Ｄｘ２…Ｄｘｍは、行方向配線の給電端子を表す。ま
た、Ｄｙ１，Ｄｙ２，…Ｄｙｎは、列方向配線の給電端
子を表す。このような簡単な配線方法をマトリックス配
線方法と読んでいる。このマトリックス配線方法は、構
造が単純なため、作製が容易である。

【００１７】このマトリックス配線方法によるマルチ電
子ビーム源を画像表示装置に応用する場合には、表示容
量を確保するために、ｍおよびｎとしては数百或はそれ
以上の数が望まれる。そして、画像を正しい輝度で表示
するために、各冷陰極素子から所望の強度の電子ビーム
を正確に出力可能なことが必要である。従来、マトリッ
クス配線された多数の冷陰極素子を駆動する場合には、
マトリックスの１行分の素子群を同時に駆動する方法が
行われている。そして、駆動する行を次々と切り替えて
全ての行を走査してゆく。この方法によれば、１素子ず
つ順次に前素子を走査してゆく方法と比較して、各素子
に割り当てられる駆動時間がｎ倍長く確保されるため、
表示装置の輝度を高くすることができる。

【００１８】しかしながら、実際に上記の駆動方法でマ
トリックス配線されたマルチ電子ビーム源を駆動してみ
ると、各冷陰極素子から出力される電子ビームの強度が
所望の値からずれてしまうという問題があった。このた
め、表示画像の輝度にむらができたり変動したりしてし
まい、画質が低下していた。この問題について、図５Ａ
〜図７Ｂを用いて、より具体的に説明する。なお、図が
複雑になるのを避けるためｋ図５Ａ〜図７Ｂにおいては
ｍ×ｎ画素の中の１行分（ｎ画素）だけを抽出して示し
ている。各画素は冷陰極素子と対応して設けられてお
り、図の右側ヘゆくほど行配線３０７２の給電端子Ｄｘ
から遠い位置となる。説明の便宜上、輝度レベルを数値
で表すものとし、最大値を２５５、最小値を０とし、そ
の中間を１刻みで表すものとする。

【００１９】まず、図５Ａは、所望の表示パターンの一
例を示したもので、一番右側の画素だけを輝度２５５で
発光させたいということを示している。図５Ｂは、実際
に冷陰極素子を駆動して表示した画像の輝度を測定して
示したものである。図６Ａは、所望の表示パターンの他
の一例を示したもので、１行の左側の半分の画素群を非
発光（輝度０）とし、右側の半分の画素群を輝度２５５
で発光させたいということを示している。図６Ｂは、実
際に冷陰極素子を駆動して表示した画像の輝度を測定し
て示したものである。

【００２０】また、図７Ａは、所望の表示パターンの更
に他の一例を示したもので、１行のすべての画素を輝度
２５５で発光させるということを示している。図７Ｂ
は、実際に冷陰極素子を駆動して表示した画像の輝度を
測定して示したものである。これらの例から明らかなよ
うに、実際に表示された画像の輝度は、所望の輝度から
ずれたものとなっている。しかも、たとえば図中の矢印
Ｐで指し示す画素に着目すれば明らかなように、所望の
輝度からのずれの大きさは必ずしも一定しないのであ
る。

【００２１】本発明は、上記従来例に鑑みてなされたも
ので、その目的とするところは、出力される電子ビーム
の強度が正確であるマトリクス配線した冷陰極素子を備
えた画像形成装置を提供することにある。

【００２２】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像形成装置は以下のような構成を備える。
即ち、マトリクス状に配置した複数の冷陰極素子と、該
冷陰極素子から出力される電子ビームの照射により画像
を形成するための画像形成部材と、 前記複数の冷陰極素
子をマトリクス配線する複数の行配線および複数の列配
線と、 前記行配線を選択する走査回路と、 選択された前
記行配線に接続される前記冷陰極素子を駆動するための
ドライブパルスを複数の前記列配線のそれぞれに出力す
る駆動信号発生手段とを備えており、 該駆動信号発生手
段は、前記各列配線に対応する補正値で補正された前記
ドライブパルスを出力するものであり、前記補正値は、
表示する画像パターンに応じて決まる選択される前記行
配線の各部における電圧降下を補償する補正値であるこ
とを特徴とする。

【００２３】

【００２４】

【００２５】

【作用】以上の構成において、マトリクス状に配置した
複数の冷陰極素子と、該冷陰極素子から出力される電子
ビームの照射により画像を形成するための画像形成部材
と、前記複数の冷陰極素子をマトリクス配線する複数の
行配線および複数の列配線と、前記行配線を選択する走
査回路と、選択された前記行配線に接続される前記冷陰
極素子を駆動するためのドライブパルスを複数の前記列
配線のそれぞれに出力する駆動信号発生手段とを備えた
画像形成装置であって、 前記駆動信号発生手段は、前記
各列配線に対応する補正値で補正された前記ドライブパ
ルスを出力するものであり、前記補正値は、表示する画
像パターンに応じて決まる選択される前記行配線の各部
における電圧降下を補償する補正値であることを特徴と
する。

【００２６】

【００２７】

【００２８】

【実施例】はじめに、以下に説明する各実施例でのポイ
ントの幾つかを要約した後に、詳細な説明に移行する。
本発明の目的の１つは、マトリクス配線した冷陰極素子
を備えたマルチ電子ビーム源から出力される電子ビーム
の強度を正確なものとすることであり、さらには画像表
示装置の表示輝度のずれを防止することである。

【００２９】マトリクス配線された複数の冷陰極素子を
１行同時に駆動する場合には、１行（＝ｎ素子）分の駆
動電流が当該行の行配線に合流する。各冷陰極素子ごと
に合流点が異なるため、１本の行配線には合計でｎ箇所
の合流点がある。各冷陰極素子に流れる駆動電流は希望
する電子線出力値に応じて異なるが、これらが別々の点
で合流するため、行配線の各部に流れる電流は場所によ
って一様ではない。したがって、行配線の各部の電気抵
抗で生じる損失（電圧降下）も、場所によって一様では
ない。各冷陰極素子はこの損失の影響を受けるが、行方
向配線との接続位置により影響の受け方は素子ごとに異
なる。

【００３０】ここで注意すべきなのは、ある冷陰極素子
に影響を与える損失（電圧降下）には同一行の他の冷陰
極素子の駆動電流が関与している点である。従来は、電
気抵抗３０７５によって行配線の各部で生じた損失（電
圧降下）の影響により、冷陰極素子から出力される電子
線は所望の強度からずれてしまっていたが、本発明に係
る実施例によれば損失を予め解析して駆動信号の補正を
行うため、出力される電子線の強度は所望の値からほと
んどずれない。特に、当該行の全冷陰極素子の所望の出
力強度を統計的に定量化することにより、行配線で生じ
る損失（電圧降下）を高い精度で解析するため、極めて
正確な補正が可能となった。

【００３１】すなわち、本実施例の装置は、基板上に行
列状に配列された複数の冷陰極装置と、該複数の冷陰極
素子をマトリクス配線するための行配線および列配線
と、該複数の冷陰極素子を駆動するための信号を発生す
る駆動信号発生部とを備える電子線発生装置であって、
前記駆動信号発生部は、外部から入力される電子線要求
情報に関して統計的な演算をするための統計量演算部
と、前記統計量演算部の演算結果にもとづいて補正値を
発生する補正値発生部と、外部から入力された電子線要
求値と補正値とを合成する合成部と、前記合成部の出力
値に基づきマトリクス配線された冷陰極素子を１行ずつ
順次駆動する駆動部を備えている。

【００３２】また、本発明に係る一実施例の駆動方法
は、基板上に行列状に配列された複数の冷陰極素子と、
該複数の冷陰極素子をマトリクス配線するためのｍ本の
行配線およびｎ本の列配線とを備えた電子線発生装置の
駆動方法であって、外部から入力される電子線要求情報
に関して統計的な演算をするための統計量演算段階と、
前記統計量演算手段の演算結果にもとづいて補正値を発
生する補正値発生段階と、外部から入力された電子線要
求値と前記補正値とを合成する合成段階と、前記合成段
階の合成結果に基づきマトリクス配線された冷陰極素子
を１行ずつ順次駆動する駆動段階とを備える。

【００３３】上記の装置または駆動方法によれば、電子
線要求情報について統計的な演算を行い、その結果に基
づいた補正を行うため、要求される電子線出力パターン
が変更されても変更されたパターンに適した補正が行わ
れる。また、本実施例の電子線発生装置においては、前
記統計量演算部は、外部から入力される電子線要求情報
に関して１行分の電子線要求値の総和を演算する演算部
を備える。

【００３４】また本実施例の駆動方法においては、前記
統計量演算段階では、外部から入力される電子線要求情
報に関して１行分の電子線要求値の総和を演算する。上
記の装置または駆動方法によれば、１行分の電子線要求
値の総和を知ることができるため、１行を同時に駆動す
る際の駆動電流の総和を知ることができる。このため、
１行同時に駆動する際に、１行分の総和に応じた補正を
行うことができる。

【００３５】また、本実施例の電子線発生装置において
は、前記補正値発生部は、前記統計量演算部の演算結果
と冷陰極素子の出力特性にもとづいて行配線および列配
線に駆動時に流れる電流を計算し、配線抵抗による電気
的な損失量を解析し、損失を補償するための補正量を決
定して出力する。また、本発明の駆動方法においては、
前記補正値発生段階では、前記統計量演算段階の演算結
果と冷陰極素子の出力特性にもとづいて行配線および列
配線に駆動時に流れる電流を計算し、配線抵抗による電
気的な損失量を解析し、損失を補償するための補正量を
決定して出力する。

【００３６】上記の装置または駆動方法によれば、冷陰
極素子の出力にもとづいて行配線および列配線に駆動時
に流れる電流を計算し、配線抵抗による電気的な損失量
（電圧降下）を解析することができる。したがって、電
圧加工を補償するのに必要な補正電圧を正確に決定する
ことができ、高精度に補正を行うことができる。また、
本実施例の電子線発生装置においては、前記補正値発生
部は、統計量演算部の出力しうる演算結果の全ての場合
について予め決定された補正量を記憶したルックアップ
テーブルを含む。

【００３７】また、前記ルックアップテーブルに予め記
憶された補正量は、前記統計量演算部の出力しうる演算
結果の全ての場合について、冷陰極素子の出力特性にも
とづいて行配線および列配線に駆動時に流れる電流を計
算して配線抵抗による電気的な損失量を予め解析し、そ
の結果にもとづいて予め決定される。また、本発明によ
る駆動方法においては、前記補正値発生段階では、前記
統計量演算段階のありうる演算結果の全ての場合につい
て予め決定された補正量を記憶したルックアップテーブ
ルから補正量を読み出す。

【００３８】また、前記ルックアップテーブルから読み
出す補正量は、前記統計量演算段階のありうる演算結果
の全ての場合について、冷陰極素子の出力特性にもとづ
いて行配線および列配線に駆動時に流れる電流を計算し
て配線抵抗による電気的な損失量を予め解析し、その結
果にもとづいて予め決定される。上記の装置または駆動
方法によれば、駆動するたびに補正値を計算する必要が
ないため、装置の動作を高速にできる。

【００３９】また、本実施例の電子線発生装置において
は、前記補正値発生部は、以下の数式により算出した補
正量Ｖ１〜Ｖｎを出力する。また、本発明の駆動方法に
おいては、前記補正値発生段階では、以下の数式により
算出した補正量Ｖ１〜Ｖｎを出力する。

【００４０】

【数１】

【００４１】ここで、各パラメータの内容を以下に示
す。 Ｖ1−Ｖn： ｊ行目の１列−ｎ列の各冷陰極素子に対す
る補正量 Ｉ1−Ｉn： 外部から入力される電子線要求値と冷陰極
素子の電子放出特性に基づいて算出された１列−ｎ列の
各列配線に流すべき電流値 Ｒａ： 行配線の取り出し部分の電気抵抗 Ｉ1+Ｉ2+ ...+Ｉn： 外部から入力される電子線要求値
の１行分の総和（即ち、統計量演算手段の演算結果） Ｒb： 列配線の取り出し部分の電気抵抗 ｒx： 行配線の冷陰極素子間の電気抵抗 ｒy： 列配線の冷陰極素子間の電気抵抗 ｎ： 行列の総列数 ｊ： 行番号 上記の装置または駆動方法によれば、電子線要求値のあ
らゆる組み合わせに対して各冷陰極素子の最適な補正量
を算出できるため、極めて高い精度で補正することがで
きる。しかも、列配線の配線抵抗を数式のパラメータと
して含むために、駆動する行を変えた場合にも、それに
応じて最適な補正量が算出される。

【００４２】また、本実施例の電子線発生装置において
は、前記補正量発生部は，ＦＩＬＯ回路(Ｆirst Ｉn Ｌ
ast Ｏut)および加算回路を含む。また、前記合成部
は、外部から入力された電子線要求値と補正値発生部の
発生する補正値とを加算もしくは乗算する。また、本実
施例の駆動方法においては、前記補正量発生段階では、
ＦＩＬＯ回路(Ｆirst Ｉn Ｌast Ｏut)および加算回路
を用いて演算する。

【００４３】また、前記合成段階では、外部から入力さ
れた電子線要求値と補正値発生段階により発生された補
正値とを加算もしくは乗算する。上記の装置または駆動
方法によれば、簡易な回路構成で、正確にしかも高速に
補正値を演算することが可能である。また、本実施例の
電子線発生装置または駆動方法においては、外部から入
力される電子線要求情報として画像情報を用いる。

【００４４】上記の装置または駆動方法は、画像表示装
置やプリンタや電子ビーム描画装置などの各種の画像形
成装置に好適に用いることができる。また、本実施例の
電子線発生装置においては、前記冷陰極素子として表面
伝導型放出素子を用いる。上記の装置は、製造が簡単
で、大面積のものも容易に作成することができる。

【００４５】また本実施例の電子線発生装置と、該電子
線発生装置から出力される電子ビームの照射により画像
を形成するための画像形成部材とを組み合せれば、高い
画質の画像形成装置を提供できる。また前記の画像形成
装置において、前記電子ビームの照射により画像を形成
するための画像形成部材として蛍光体を用いれば、テレ
ビジョンやコンピュータ端末などに適した画像表示装置
が提供できる。

【００４６】次に、図面を参照しながら、本発明に係る
各実施例の詳細な説明を行う。 ＜第１実施例＞本発明の第１実施例である画像表示装
置、ならびにその駆動方法について詳細に説明する。ま
ず最初に、電気回路の構成と動作について説明し、次に
表示パネルの構造と製法を述べ、さらに、表示パネルの
内蔵する冷陰極素子の構造と製法を説明する。

【００４７】（電気回路の構成と動作）図８は、電気回
路の構成を示した回路図である。図において、２０１は
表示パネル、２０２は走査回路、２０３は制御回路、２
０４はシフトレジスタ、２０５はラッチ回路、２０６は
合算器、２０７はメモリ、２０８は乗算器、２０８は変
調信号発生器である。

【００４８】表示パネル２０１の内部には、行列状に配
列された複数の冷陰極素子が内蔵されている。Ｄｘ１〜
ＤｘｍとＤｙ１〜Ｄｙｎは、それぞれマトリクス配線の
ｍ本の行配線とｎ本の列配線に付属する給電端子であ
る。合算器２０６は本実施例の構成要素である統計量演
算部の具体的な一例であり、メモリ２０７は補正値発生
部の一例、乗算器２０８は合成部の一例、走査回路２０
２と変調信号発生器２０９は１行ずつ順次駆動する駆動
部の一例である。

【００４９】尚、本実施例は画像表示装置であるので、
外部から入力される画像信号を電子線要求情報（各冷陰
極素子に要求される電子線出力に関する情報）として用
いている。以下、各部の機能と動作手順についてさらに
詳しく説明する。

【００５０】図８において、前述したように表示パネル
２０１は、給電端子Ｄx1からＤxm、Ｄy1からＤynを介し
て外部回路と接続されている。また、蛍光体に給電する
ための端子Ｈｖは、外部の高圧電源Ｖａに接続され、電
子線を加速するようになっている。このうち端子Ｄx1か
らＤxmには、前述の表示パネル２０１内に設けられてい
るマルチ電子ビーム源、即ち、ｍ行ｎ列にマトリクス配
線された冷陰極素子群を１行ずつ順次駆動してゆくため
の走査信号が走査回路２０２より印加される。一方、端
子Ｄy1からＤynには、前記走査信号により選択された一
行の冷陰極素子の各素子の出力電子ビームを制御するた
めの変調信号が変調信号発生器２０９より印加される。

【００５１】次に、走査回路２０２について説明する。
この走査回路２０２は、内部にｍ個のスイッチング素子
を備えるもので、各スイッチング素子は、直流電圧源Ｖ
xの出力電圧もしくは０［Ｖ］（グランドレベル）のい
ずれか一方を選択し、表示パネル２０１の端子Ｄx1ない
しＤxmと電気的に接続するが、実際には例えばＦＥＴの
様なスイッチング素子を組み合わせることにより容易に
構成することが可能である。尚、直流電圧源Ｖxの出力
電圧は、冷陰極素子の特性（電子放出閾値電圧）に基づ
き、走査されていない行の素子に印加される駆動電圧が
電子放出の閾値電圧以下となるように設定されている。

【００５２】また、制御回路２０３は、外部より入力す
る画像信号に基づいて適切な表示が行われるように各部
の動作を整合させる働きを持つものである。次に説明す
る同期信号Ｔsyncに基づいて、各部に対してＴscan及び
Ｔsft及びＴmry及びＴaddの各制御信号を発生する。こ
こで同期信号Ｔsyncは、良く知られるように垂直同期信
号と水平同期信号よりなるが、ここでは説明の便宜上、
Ｔsync信号として図示した。一方、デジタル映像信号
（輝度成分）はシフトレジスタ２０４に入力される。こ
のシフトレジスタ２０４は、時系列的にシリアルに入力
される前記デジタル信号を、画像の１ライン毎にシリア
ル／パラレル変換するためのもので、前記制御回路２０
３より送られる制御信号Ｔsftに基づいて動作する。即
ち、制御信号Ｔsftは、シフトレジスタ２０４に入力す
るデジタル映像信号を順次シフトさせる同期信号として
のシフトクロックである。こうしてシフトレジスタ２０
４によりシリアル／パラレル変換された１ライン分（電
子放出素子ｎ素子分の駆動データに相当する）の画像デ
ータは、Ｉd1ないしＩdnのｎ個の並列信号としてシフト
レジスタ２０４より出力される。

【００５３】２０５はラッチ回路で、１ライン分の画像
データを必要な時間だけ保持するもので、制御回路２０
３より送られる制御信号ＴmryによりＩd1ないしＩdnの
内容をラッチしている。こうしてラッチ回路２０５に記
憶された内容は、Ｉ'd1ないしＩ'dnとして出力され乗算
器２０８に入力される。

【００５４】２０６は合算器で、画像の１ライン分の輝
度を合算演算する。即ち、合算器２０６は制御回路２０
３から合算器２０６に送られるクロックＴaddに同期し
て１ライン毎にデジタル映像信号の輝度データの合算を
行い、１ラインの終わりでリセットされる。これにより
１ラインの合計値が補正率選定メモリ２０７に出力され
る。補正率選定メモリ２０７は、合算器２０６よりの合
算値に応じたアドレスに、その合算値に対応する補正率
データを予め記憶している。従って、合算器２０６より
入力されたアドレス（合算値）に対して、即座に対応す
る補正率データを読み出して乗算器２０８に出力するこ
とができる。

【００５５】ここで、この補正率選定メモリ２０７に記
憶されている補正率データの計算方法の一例を図９Ａ−
図９Ｃ、及び、図１０Ａ−図１０Ｃを参照して説明す
る。

【００５６】いま、１ライン分の輝度合算値をＩtotal1
とし、表示パネル２０１における１行分の冷陰極素子数
をｎとすると、１素子当たりの輝度信号の平均値（Ｉav
g1）は、 Ｉavg1＝Ｉtotal1／ｎ で表せる。

【００５７】説明を簡単にするため、輝度信号（グレー
レベル）が全てＩavg1と等しい場合を想定すると、配線
での電圧降下を考慮すれば、この時に生じる電圧分布は
図９Ａに示す通りとなる。そして、対応する電子放出量
の分布は図９Ｂのように予測され、これは補正を行わな
い場合の輝度分布と等価なものとなる。そこでこれを一
定の輝度になるように補正するための補正率は図９Ｃに
示した値になり、この値を乗算器２０８により輝度成分
信号Ｉ'd1−Ｉ'dnに掛け合わせることにより補正が可能
になる。

【００５８】次に、Ｉtotal1よりも小さい合算値Ｉtota
l2が入力されたときは同様に、予測される電圧分布は図
１０Ａに示す通りであり、図９Ａで示すＩtotal1に比べ
て小さくなっている。これに起因する電子放出量の分布
は図１０Ｂのように予測され、これに必要な補正率は図
１０Ｃに示す通りである。このような補正率をありえる
全ての合算値について予め計算してメモリ２０７に記憶
しておくことにより、画像信号に応じた補正が可能にな
る。

【００５９】乗算器２０８は、メモリ２０７から読み出
された補正率と、ラッチ回路２０５から出力される輝度
信号Ｉ'd1からＩ'dnとの乗算を行なうもので、例えば論
理素子などで構成され、補正後の信号としてＩ"d1〜Ｉ"
dnが変調信号発生器２０９に出力される。

【００６０】こうして乗算器２０８により補正率が乗算
された画像信号Ｉ"d1からＩ"dnが変調信号発生器２０９
に出力される。変調信号発生器２０９は、これらＩ"d1
〜Ｉ"dnの各々に応じて、冷陰極素子の各々を適切に駆
動するために変調を行ない、その出力信号は、端子Ｄy1
ないしＤynを通じて、表示パネル２０１内の冷陰極素子
に印加される。尚、本実施例に関わる冷陰極素子は放出
電流Ｉeに対して以下の基本特性を有している。即ち、
図２４のＩeのグラフ図から明らかなように、電子放出
には明確な閾値電圧Ｖth（本実施例の素子では８
［Ｖ］）があり、Ｖth以上の電圧が印加された時のみ電
子放出が生じる。

【００６１】また、電子放出閾値以上の電圧に対して
は、図２４に示すように、電圧の変化に応じて放出電流
も変化する。尚、電子放出素子の材料や構成、製造方法
を変えることにより、電子放出閾値電圧Ｖthの値や、印
加電圧に対する放出電流の変化の度合を変えることがで
きる。

【００６２】図１１Ａ−図１１Ｂは、冷陰極素子の電子
放出制御信号の一例を示す図で、図１１Ａは本素子に電
子放出のための閾値電圧（８Ｖ）以下のパルス状の電圧
を印加した場合であり、この場合、電子放出は生じな
い。しかし、電子放出閾値電圧（８Ｖ）以上のパルス状
の電圧を印加する場合には、電子ビームが出力される。
その際、パルスの波高値Ｖｍを変化させることにより、
出力電子ビームの強度を制御することが可能である。こ
の場合、変調信号発生器２０９としては一定の長さの電
圧パルスを発生するが、入力されるデータに応じて適宜
パルスの波高値を変調するような電圧変調方式の回路が
採用されている。

【００６３】また、パルス幅Ｐｗを変化させることによ
り、出力される電子ビームの電荷の総量を制御すること
が可能である。この場合には、変調信号発生器２０９と
しては、一定の波高値の電圧パルスを発生するが、入力
されるデータに対応してパルス幅Ｐｗを変調するパルス
幅変調方式の回路を採用さすればよい。

【００６４】尚、この実施例では、補正データを求める
ために原画像の統計量を１ラインの輝度の総和とした
が、本発明はこれに限定されるものでなく、例えばこの
総和を１行の冷陰極素子数で割った平均値としてもよ
い。

【００６５】また本実施例では、入力する映像信号とし
ては、データ処理がより容易であるデジタル映像信号を
用いたが、これはデジタル映像信号に限定されることは
なくアナログ映像信号であってもよい。

【００６６】また、本実施例では、シリアル／パラレル
変換処理にデジタル信号の処理が容易なシフトレジスタ
２０４を採用しているが、本発明はこれに限定されるも
のでなく、例えば格納アドレスを制御することで格納ア
ドレスを順次変える、シフトレジスタと等価な機能を持
つ、例えばランダムアクセスメモリを用いてもよい。

【００６７】また、補正値を元の映像信号と演算する手
段として、本実施例においては乗算器を採用したがこれ
に限定されるものではない。例えば、補正値を率ではな
く量で計算した場合には、デジタル加算器を採用すれば
よい。即ち、補正値の計算方法に対応して回路を決定す
ればよい。

【００６８】尚、本実施例の表示パネルでは、給電端子
をパネルの２つの面に配置したが、図１２Ａ−図１２Ｂ
に示すように、３面配置や、交互配置などの他の配置方
法についても同様に補正値を計算し補償することが可能
であり、限定されるものではない。本実施例によれば、
前記図５Ａ−図７Ｂで説明した従来の場合と比較して、
所望の輝度と実際に表示された個度とのずれを著しく低
減する効果が得られた。図１３Ａ−図１３Ｂ、図１４Ａ
−図１４Ｂ、図１５Ａ−図１５Ｂは、これを示すための
図である。比較を容易にするため、前記図５Ａ、図６
Ａ、図７Ａと同一の輝度を所望した場合について、実際
に表示された輝度を図１３Ｂ、図１４Ｂ、図１５Ｂに示
した。尚、評価を行うにあたっては、前記図５Ｂ、図６
Ｂ、図７Ｂに示した評価を行ったのと同一構造の電子線
源を用い、その中の同一の行を選んで測定した。

【００６９】図から明らかなように、本発明によれば、
表示される輝度を従来と比較してはるかに正確にするこ
とが可能であった。しかも、矢印ｐで示す画素に注目す
ればあきらかなように、所望の表示パターンを変更して
も、それによる輝度の変動を小さくできる効果があっ
た。

【００７０】（表示パネルの構成と製造法）次に、第１
実施例の画像表示装置の表示パネル２０１の構成と製造
方法について、具体的な例を示して説明する。

【００７１】図１６は、実施例に用いた表示パネルの斜
視図であり、その内部構造を示すためにパネルの１部を
切り欠いて示している。

【００７２】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。この気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、例えばフリッ
トガラスを接合部に塗布し、大気中あるいは窒素雰囲気
中で、摂氏４００〜５００度で１０分以上焼成すること
により封着を達成した。次に、気密容器内部を真空に排
気する方法については後述する。

【００７３】リアプレート１００５には、基板１００１
が固定されているが、この基板１００１上には冷陰極素
子１００２がｍ×ｎ個形成されている（ｍ，ｎは２以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。例えば、高品位テレビジョンの表示を目的
とした表示装置においては、ｎ＝３０００，ｍ＝１００
０以上の数を設定することが望ましい。本実施例におい
ては、ｎ＝３０７２，ｍ＝１０２４としている）。これ
らｎ×ｍ個の冷陰極素子は、ｍ本の行方向配線１００３
と、ｎ本の列方向配線１００４とにより、マトリクス配
線されている。これら１００１〜１００４によって構成
される部分を、マルチ電子ビーム源と呼ぶ。なお、マル
チ電子ビーム源の製造方法や構造については、後で詳し
く述べる。

【００７４】本実施例においては、気密容器のリアプレ
ート１００５にマルチ電子ビーム源の基板１００１を固
定する構成としたが、マルチ電子ビーム源の基板１００
１が十分な強度を有するものである場合には、気密容器
のリアプレートとしてマルチ電子ビーム源の基板１００
１自体を用いてもよい。

【００７５】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施例はカラ
ー表示装置であるため、蛍光膜１００８の部分にはＣＲ
Ｔの分野で用いられる赤、緑、青の３原色の蛍光体が塗
り分けられている。各色の蛍光体は、例えば図１７Ａに
示すようにストライプ状に塗り分けられ、蛍光体のスト
ライプの間には、黒色の導電体１０１０が設けられてい
る。これら黒色の導電体１０１０を設ける目的は、電子
ビームの照射位置に多少のずれがあっても表示色にずれ
が生じないようにするためや、外光の反射を防止して表
示コントラストの低下を防ぐため、更には電子ビームに
よる蛍光膜のチャージアップを防止するためなどであ
る。尚、黒色の導電体１０１０には、黒鉛を主成分とし
て用いたが、上記の目的に適するものであればこれ以外
の材料を用いても良い。

【００７６】また、３原色の蛍光体の塗り分け方は図１
７Ａに示したストライプ状の配列に限られるものではな
く、例えば図１７Ｂに示すようなデルタ状配列や、それ
以外の配列であってもよい。なお、モノクロームの表示
パネルを作成する場合には、単色の蛍光体材料を蛍光体
１００８に用いればよく、また黒色導電材料は必ずしも
用いなくともよい。

【００７７】また、蛍光体１００８の面には、ＣＲＴの
分野では公知のメタルバック１００９を設けてある。こ
のメタルバック１００９を設けた目的は、蛍光膜１００
８が発する光の一部を鏡面反射して光利用率を向上させ
るためや、負イオンの衝突から蛍光膜１００８を保護す
るためや、例えば、１０ＫＶの電子ビーム加速電圧を印
加させるための電極として作用させるためや、更には蛍
光膜１００８を励起した電子の導電路として作用させる
ためなどである。このメタルバック１００９は、蛍光膜
１００８をフェースプレート基板１００７上に形成した
後、蛍光膜表面を平滑化処理し、その上にアルミニウム
を真空蒸着することにより形成した。尚、蛍光膜１００
８に低電圧用の蛍光体材料を用いた場合には、メタルバ
ック１００９は用いない。

【００７８】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板１００７と蛍光膜１００８との間に、
例えば、ＩＴＯを材料とする透明電極を設けてもよい。

【００７９】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈvは、当該表示パネルと電気回路とを電気的に接続す
るために設けた気密構造の給電端子である。Ｄx1〜Ｄxm
は、マルチ電子ビーム源の行方向配線１００３と、Ｄy1
〜Ｄynはマルチ電子ビーム源の列方向配線１００４と、
Ｈｖはフェースプレートのメタルバック１００９と電気
的に接続している。

【００８０】また、気密容器内部を真空に排気するに
は、このように気密容器を組み立てた後、不図示の排気
管と真空ポンプとを接続し、気密容器内を１０のマイナ
ス７乗［torr］程度の真空度まで排気する。その後、排
気管を封止するが、気密容器内の真空度を維持するため
に、封止の直前あるいは封止後に、気密容器内の所定の
位置にゲッタ膜（不図示）を形成する。このゲッター膜
とは、例えば、Ｂａを主成分とするゲッタ材料を、ヒー
タもしくは高周波加熱により加熱し蒸着して形成した膜
であり、このゲッタ膜の吸着作用により気密容器内は１
×１０マイナス５乗ないしは１×１０マイナス７乗［to
rr］の真空度に維持される。

【００８１】以上、本発明の一実施例の表示パネルの基
本構成と製法を説明した。

【００８２】次に、本実施例の表示パネルに用いたマル
チ電子ビーム源の製造方法について説明する。本実施例
の画像表示装置に用いるマルチ電子ビーム源は、冷陰極
素子を単純マトリクス配線した電子源であれば、冷陰極
素子の材料や形状あるいは製法に制限はない。従って、
例えば表面伝導型放出素子やＦＥ型、或はＭＩＭ型等の
冷陰極素子を用いることができる。

【００８３】ただし、表示画面が大きく、しかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも表面伝導型放出素子が特に好ましい。即
ち、ＦＥ型ではエミッタコーンとゲート電極の相対位置
や形状が電子放出特性を大きく左右するため、極めて高
精度の製造技術を必要とするが、これは大面積化や製造
のコストの低減を達成するには不利な要因となる。また
ＭＩＭ型では、絶縁層と上電極の膜厚を薄くしても均一
にする必要があるが、これも大面積化や製造コストの低
減を達成するには不利な要因となる。その点、表面伝導
型放出素子は比較的製造方法が単純なため、大面積化や
製造コストの低減が容易である。また、本願発明者等
は、表面伝導型放出素子の中でも、電子放出部もしくは
その周辺部を微粒子膜から形成したものがとりわけ電子
放出特性に優れ、しかも製造が容易に行えることを見出
している。従って、高輝度で大画面の画像表示装置のマ
ルチ電子ビーム源に用いるには、最も好適であると言え
る。そこで、上記実施例の表示パネルにおいては、電子
放出部もしくはその周辺部を微粒子から形成した表面伝
導型放出素子を用いた。そこで、まず好適な表面伝導型
放出素子について基本的な構成と製法および特性を説明
し、その後で多数の素子をマトリクス配線したマルチ電
子ビーム源の構造について述べる。 ＜表面伝導型放出素子の好適な素子構成とその製法＞電
子放出部もしくはその周辺部を微粒子膜から形成する表
面伝導型放出素子の代表的な構成には、平面型と垂直型
の２種類があげられる。 ＜平面型の表面伝導型放出素子＞まず最初に、平面型の
表面伝導型放出素子の素子構成と製法について説明す
る。図１８Ａ−図１８Ｂに示すのは、平面型の表面伝導
型放出素子の構成を説明するための平面図（図１８
Ａ）、及びその断面図（図１８Ｂ）である。

【００８４】図において、１１０１は基板、１１０２と
１１０３は素子電極、１１０４は導電性薄膜、１１０５
は通電フォーミング処理により形成した電子放出部、１
１１３は通電活性化処理により形成した薄膜である。こ
こで、基板１１０１としては、例えば、石英ガラスや青
板ガラスをはじめとする各種ガラス基板や、アルミナを
はじめとする各種セラミクス基板、或は上述の各種基板
上に例えばＳiＯ₂を材料とする絶縁層を積層した基板、
などを用いることができる。

【００８５】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。例えば、Ｎ
i，Ｃr，Ａu，Ｍo，Ｗ，Ｐt，Ｔi，Ｃu，Ｐd，Ａg等を
はじめとする金属、或はこれらの金属の合金、あるいは
Ｉn₂Ｏ₃−ＳnＯ₂を初めとする金属酸化物、ポリシリコ
ンなどの半導体などの中から適宜材料を選択して用いれ
ばよい。電極を形成するには、例えば真空蒸着などの製
膜技術とフォトリソグラフィー、エッチングなどのパタ
ーニング技術を組み合わせて用いれば容易に形成できる
が、それ以外の方法（例えば印刷技術）を用いて形成し
てもさしつかえない。

【００８６】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜決定される。
一般的には、電極間隔Ｌは数百オングストロームから数
百マイクロメータの範囲から適当な数値を選んで設計さ
れるが、なかでも表示装置に応用するために好ましいの
は。数マイクロメータより数十マイクロメータまでの範
囲である。また、素子電極の厚さｄについては、通常は
数百オングストロームから数百マイクロメータの範囲か
ら適当な数値が選ばれる。

【００８７】また、導電性薄膜１１０４の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜（島状の集合体も含む）の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なりあった構造が観測される。

【００８８】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、、素子電極１１０
２あるいは１１０３と電気的に良好に接続するのに必要
な条件、後述する通電フォーミングを良好に行うのに必
要な条件、微粒子膜自身の電気抵抗を後述する適宜の値
にするために必要な条件、などである。具体的には、数
オングストロームから数千オングストロームの範囲の中
で設定するが、なかでも好ましいのは１０オングストロ
ームから５００オングストロームの間である。

【００８９】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐd，Ｐt，Ｒu，Ａg，Ａu，
Ｔi，Ｉn，Ｃu，Ｃr，Ｆe，Ｚn，Ｓn，Ｔa，Ｗ，Ｐbな
どをはじめとする金属や、ＰdＯ，ＳnＯ₂，Ｉn₂Ｏ₃，Ｐ
bＯ，Ｓb₂Ｏ₃などをはじめとする酸化物や、ＨfＢ₂，Ｚ
rＢ₂，ＬaＢ₆，ＣeＢ₆，ＹＢ₄，ＧdＢ₄などをはじめと
する硼化物や、ＴiＣ，ＺrＣ，ＨfＣ，ＴaＣ，ＳiＣ，
ＷＣなどをはじめとする炭化物や、ＴiＮ，ＺrＮ，Ｈf
Ｎなどをはじめとする窒化物や，Ｓi，Ｇeなどをはじめ
とする半導体や、カーボンなどがあげられ、これらの中
から適宜選択される。

【００９０】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したのが、そのシート抵抗値について
は、１０の３乗から１０の７乗［オーム／□］の範囲に
含まれるよう設定した。

【００９１】なお、導電性薄膜１１０４と素子電極１１
０２及び１１０３とは、電気的に良好に接続されるのが
望ましいため、互いの一部が重なりあうような構造をと
っている。その重なり方は、下から、基板、素子電極、
導電性薄膜の順序で積層したが、場合によっては下から
基板、導電性薄膜、素子電極の順で積層してもさしつか
えない。

【００９２】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームの粒径の微粒子を配置する
場合がある。なお、実際の電子放出部の位置や形状を精
密かつ正確に図示するのは困難なため、図１８Ａ及び図
１８Ｂにおいては模式的に示した。

【００９３】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚保は５００［オングスト
ローム］以下とするが、３００［オングストローム］以
下とするのがさらに好ましい。

【００９４】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１８Ａ及び図１８Ｂ
においては模式的に示した。また、図１８Ａの平面図に
おいては、薄膜１１１３の一部を除去した素子を図示し
た。

【００９５】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。即
ち、基板１１０１には青板ガラスを用い、素子電極１１
０２と１１０３にはＮi薄膜を用いた。素子電極の厚さ
ｄは１０００［オングストローム］、電極間隔Ｌは２
［マイクロメータ］とした。

【００９６】微粒子膜の主要材料としてＰdもしくはＰd
oを用い、微粒子膜の厚さは約１００［オングストロー
ム］、幅Ｗは１００［マイクロメータ］とした。

【００９７】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。

【００９８】図１９Ａ−図１９Ｅは、表面伝導型放出素
子の製造工程を説明するための断面図で、各部材の表記
は前記図１８と同一である。 （１）まず、図１９Ａに示すように、基板１１０１上に
素子電極１１０２及び１１０３を形成する。これら素子
電極を形成するにあたっては、予め基板１１０１を洗
剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の
材料を堆積させる（堆積する方法としては、例えば、蒸
着法やスパッタ法などの真空成膜技術を用いればよ
い。）。その後、堆積した電極材料を、フォトリソグラ
フィー・エッチング技術を用いてパターニングし、図１
９Ａに示した一対の素子電極（１１０２と１１０３）を
形成する。 （２）次に、図１９Ｂに示すように、導電性薄膜１１０
４を生成する。

【００９９】形成にあたっては、まず図１９Ａの基板に
有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒
子膜を成膜した後、フォトリソグラフィー・エッチング
により所定の形状にパターニングする。ここで、有機金
属溶液とは、導電性薄膜に用いる微粒子の材料を主要元
素とする有機金属化合物の溶液である（具体的には、本
実施例では主要元素としてＰdを用いた。また、実施例
では塗布方法として、ディッピング法を用いたが、それ
以外の例えばスピンナー法やスプレー法を用いてもよ
い。）。

【０１００】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施例で用いた有機金属溶液の塗布
による方法以外の、例えば真空蒸着法やスパッタ法、あ
るいは科学的気相堆積法などを用いる場合もある。 （３）次に、図１９Ｃに示すように、フォーミング用電
源１１１０から素子電極１１０２と１１０３の間に適宜
の電圧を印加し、通電フォーミング処理を行って、電子
放出部１１０５を形成する。

【０１０１】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性膜のうち電子放出を行うのに好適
な構造に変化した部分（即ち電子放出部１１０５）にお
いては、薄膜に適当な亀裂が形成されている。なお、電
子放出部１１０５が形成される前の状態と比較すると、
亀裂が形成された後は、素子電極１１０２と１１０３の
間で計測される電気抵抗は大幅に増加する。

【０１０２】通電方法をより詳しく説明するために、図
２０に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施例の場合には同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
タするためのモニタパルスＰｍを適宜の間隔で三角波パ
ルスの間に挿入し、その際に流れる電流を、図２２に示
す電流計１１１１で計測した。

【０１０３】本実施例では、例えば１０のマイナス５乗
［torr］程度の真空雰囲気下において、例えばパルス幅
Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］
とし、波高値Ｖｐｆを１パルス毎に０．１［Ｖ］ずつ昇
圧した。そして、三角波を５パルス印加するたびに１回
の割で、モニタパルスＰｍを挿入した。フォーミング処
理に悪影響を及ぼすことがないように、モニタパルスの
電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子電
極１１０２と１１０３の間の電気抵抗が１×１０の６乗
［オーム］になった段階、即ちモニタパルス印加時に電
流計１１１１で計測される電流が１×１０のマイナス７
乗［Ａ］以下になった段階で、フォーミング処理にかか
わる通電を終了した。

【０１０４】なお、上記の方法は、本実施例の表面伝導
型放出素子に関する好ましい方法であり、例えば微粒子
膜の材料や膜圧、或は素子電極間隔Ｌ等表面伝導型放出
素子の設計を偏向した場合には、それに応じて通電の条
件を適宜偏向するのが望ましい。 （４）次に、図１９Ｄで示すように、活性化用電源１１
１２から素子電極１１０２と１１０３の間に適宜の電圧
を印加し、通電活性化処理を行って、電子放出特性の改
善を行う。

【０１０５】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである（図２２においては、
炭素もしくは炭素化合物よりなる堆積物を部材１１１３
として模式的に示した）。尚、通電活性化処理を行うこ
とにより、この活性化処理を行う前と比較して、同じ印
加電圧における放出電流を、典型的には１００倍以上に
増加させることができる。具体的には、１０のマイナス
４乗ないし１０のマイナス５乗［torr］の範囲内の真空
雰囲気中で電圧パルスを定期的に印加することにより、
真空雰囲気中に存在する有機化合物を起源とする炭素も
しくは炭素化合物を堆積させる。堆積物１１１３は、単
結晶グラファイト、多結晶グラファイト、非晶質カーボ
ンのいずれかか、もしくはその混合物であり、膜厚は５
００［オングストローム］以下、より好ましくは３００
［オングストローム］以下である。

【０１０６】この通電方法をより詳しく説明するため
に、図２１Ａに、活性化用電源１１１２から印加する適
宜の電圧波形の一例を示す。本実施例においては、一定
電圧の矩形波を矩形波を定期的に印加して通電活性化処
理を行ったが、具体的には、矩形波の電圧Ｖａｃは１４
［Ｖ」、パルス幅Ｔ３は１［ミリ秒］、パルス間隔Ｔ４
は１０［ミリ秒］とした。尚、上述の通電条件は、本実
施例の表面伝導型放出素子に関する好ましい条件であ
り、表面伝導型放出素子の設計を変更した場合には、そ
れに応じて条件を適宜変更するのが望ましい。

【０１０７】図１９Ｄに示す１１１４は、表面伝導型放
出素子から放出される放出電流Ｉｅを補足するためのア
ノード電極で、この電極１１１４には直流高電圧電源１
１１５及び電流計１１１６が接続されている（なお、基
板１１０１を、表示パネルの中に組み込んでから活性化
処理を行う場合には、表示パネルの蛍光面をアノード電
極１１１４として用いる）。

【０１０８】活性化用電源１１１２から電圧を印加する
間、電流計１１１６で放出電流Ｉｅを計測して通電活性
化処理の進行状況をモニタし、活性化用電源１１１２の
動作を制御する。電流計１１１６で計測された放出電流
Ｉｅの一例を、図２１Ｂに示すが、活性化電源１１１２
からパルス電圧を印加しはじめると、時間の経過ととも
に放出電流Ｉｅは増加するが、やがて飽和してほとんど
増加しなくなる。このように、放出電流Ｉｅがほぼ飽和
した時点で活性化用電源１１１２からの電圧印加を停止
し、通電活性化処理を終了する。

【０１０９】なお、上述の通電条件は、本実施例の表面
伝導型放出素子に関する好ましい条件であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。

【０１１０】以上説明したようにして、図１９Ｅに示す
平面型の表面伝導型放出素子を製造した。 ＜垂直型の表面伝導型放出素子＞次に、電子放出部もし
くはその周辺を微粒子膜から形成した表面伝導型放出素
子のもうひとつの代表的な構成、即ち垂直型の表面伝導
型放出素子の構成について説明する。

【０１１１】図２２は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜である。

【０１１２】垂直型素子が先に説明した平面型と異なる
点は、素子電極のうちの片方（１２０２）が段差形成部
材１２０６上に設けられており、導電性薄膜１２０４が
段差形成部材１２０６の側面を被覆している点にある。
従って、前記図１９の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設計される。なお、基板１２０１、素子電極１
２０２及び１２０３、微粒子膜を用いた導電性薄膜１２
０４については、前記平面型の説明中に挙げた材料を同
様に用いることが可能である。また、段差形成部材１２
０６には、例えばＳiＯ2のような電気的に絶縁性の材料
を用いる。

【０１１３】次に、垂直型の表面伝導型放出素子の製法
について説明する。図２３Ａ−図２３Ｆは、本実施例の
垂直型電子放出素子の製造工程を説明するための断面図
で、各部材の表記は図２６と同一である。 （１）まず、図２３Ａに示すように、基板１２０１上に
素子電極１２０３を形成する。 （２）図２３Ｂに示しように、段差形成部材１２０６を
形成するための絶縁層を積層する。この絶縁層は、例え
ばＳiＯ₂をスパッタ法で積層すればよいが、例えば真空
蒸着法や印刷法などの他の成膜方法を用いてもよい。 （３）図２３Ｃに示すように、絶縁層の上に素子電極１
２０２を形成する。 （４）次に、図２３Ｄに示すように、絶縁層の一部を、
例えばエッチング法を用いて除去し、素子電極１２０３
を露出させる。 （５）次に、図２３Ｅに示すように、微粒子膜を用いた
導電性薄膜１２０４を形成する。この薄膜１２０４を形
成するには、前記平面型の場合と同じく、例えば塗布法
などの成膜技術を用いればよい。 （６）次に、前述の平面型の場合と同じく、通電フォー
ミング処理を行って電子放出部を形成する（図１９Ｃを
用いて説明した平面型の通電フォーミング処理と同様の
処理を行えばよい）。 （７）次に、前述の平面型の場合と同じく、通電活性化
処理を行い、電子放出部の近傍に炭素もしくは炭素化合
物を堆積させる（図１９Ｄを用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい）。

【０１１４】以上のようにして、図２３Ｆに示す垂直型
の表面伝導型放出素子を製造した。 ＜表示装置に用いた表面伝導型放出素子の特性＞以上、
平面型と垂直型の表面伝導型放出素子について素子構成
と製法を説明したが、次に表示装置に用いた素子の特性
について述べる。

【０１１５】図２４に、表示装置に用いた素子の、（放
出電流Ｉe）対（素子印加電圧Ｖf）特性、及び（素子電
流Ｉf）対（素子印加電圧Ｖf）特性の典型的な例を示
す。なお、放出電流Ｉeは素子電流Ｉfに比べて著しく小
さく、同一尺度で図示するのが困難であるうえ、これら
の特性は素子の大きさや形状等の設計パラメータを変更
することにより変化するものであるため、２本のグラフ
は各々任意単位で図示した。

【０１１６】この表示装置に用いた素子は、放出電流Ｉ
eに関して以下に述べる３つの特性を有している。

【０１１７】第１に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を素子に印加すると急激に放
出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電
圧では放出電流Ｉeはほとんど検出されない。即ち、放
出電流Ｉeに関して、明確な閾値電圧Ｖthを持った非線
形素子である。

【０１１８】第２に、放出電流Ｉeは素子に印加する電
圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉe
の大きさを制御できる。

【０１１９】第３に、素子に印加する電圧Ｖfに対して
素子から放出される電流Ｉeの応答速度が速いため、電
圧Ｖfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１２０】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。例
えば、多数の素子を表示画像の画素に対応して設けた表
示装置において、第１の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。即ち、駆動
中の素子には所望の発光輝度に応じて閾値電圧Ｖth以上
の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖ
th未満の電圧を印加する。駆動する素子を順次切り替え
ることにより、表示画面を順次走査して表示を行うこと
が可能である。また、第２の特性か、または第３の特性
を利用することにより、発光輝度を制御することができ
るため、階調表示を行うことが可能である。 ＜多数素子をマトリクス配線したマルチ電子ビーム源の
構造＞次に、上述の表面伝導型放出素子を基板上に配列
して単純マトリクス配線したマルチ電子ビーム源の構造
について述べる。

【０１２１】図２５に示すのは、図１６の表示パネルに
用いたマルチ電子ビーム源の平面図である。基板１００
１上には、図１８で示したものと同様な表面伝導型放出
素子が配列され、これらの素子は行方向配線電極１００
３と列方向配線電極１００４によりマトリクス状に配線
されている。行方向配線電極１００３と列方向配線電極
１００４の交差する部分には、電極間に絶縁層（不図
示）が形成されており、電気的な絶縁が保たれている。

【０１２２】図２５のＡ−Ａ’に沿った断面を、図２６
に示す。尚、このような構造のマルチ電子源は、予め基
板上に行方向配線電極１００３、列方向配線電極１００
４、電極間絶縁層（不図示）、及び表面伝導型放出素子
の素子電極と導電性薄膜を形成した後、行方向配線電極
１００３及び列方向配線電極１００４を介して各素子に
給電して、通電フォーミング処理と通電活性化処理を行
うことにより製造した。 ［第２実施例］次に本発明の第２実施例を説明する。

【０１２３】第１実施例においては、各行（Ｄx1からＤ
xm）に対して等しい補正率により補正を行っていた。し
かし、厳密には、列方向配線抵抗の影響により列方向の
給電端子に近い行と遠い行では、電圧分布が異なる。そ
のため、これを改善するには、各行ごとに異なる補正を
行う必要がある。第２実施例は、この観点に基づき提供
される。

【０１２４】第２実施例における冷陰極素子および表示
パネルの構造については、第１実施例と同様である。そ
こで、第２の実施例の主題である画像表示装置の駆動方
法および補正方法について焦点を当てて、以下、図２７
を参照して説明する。

【０１２５】図２７の２０１は表示パネルで、第１実施
例で説明したものと同様のものである。

【０１２６】また、走査回路２０２、制御回路２０３、
シフトレジスタ２０４、ラッチ回路２０５も、第１実施
例において説明したものと同一である。更に、合算器２
０６は、第１実施例において説明したものと同一であ
る。ラインカウンタ２１０は、第２実施例において新し
く追加されるもので、Ｔscan信号クロックをカウントし
て走査回路２０２がどの行を選択しているかを計数する
ものである。

【０１２７】次に、補正方法について説明する。合算器
２０６は、第１実施例において説明した通り、１行分の
輝度信号を合計し、これをメモリ２０７のアドレスとし
て出力するものであるが、このアドレスは、メモリ２０
７の下位ビット（例えば８ビット）を構成する。これに
対して、ラインカウンタ２１０はメモリ２０７に対して
アドレスを出力するが、これは上位ビット（例えば、表
示パネル２０１の行配線が１０２４本だとすれば１０ビ
ット）を構成する。これら、上位、下位ビットによって
メモリ２０７のフルアドレス（例えば１８ビット）が決
定される。つまり、上位アドレスにて行を選択し、下位
アドレスにて各行の合計輝度に対する補正値を選択する
ことになる。

【０１２８】次に、図２８Ａ−図２８Ｃを用いて、メモ
リ２０７に記憶させる補正率について説明する。ある１
行に対する補正率の設定方法は、基本的には第１実施例
と同様であるが、ある合算値Ｉtotalが入力された時、
行番号（行配線の番号）によって補正率がどのように違
うかを示したのが図２８Ｃである。行番号１に対して
（列配線の給電端子に一番近い側）は、列配線の抵抗に
よる影響は小さいため電圧分布は図２８Ａの曲線にな
る。従って、補正をしない場合の電子放出量は、図２８
Ｂに示すように予測されるため、これを補償するための
補正率は図２８Ｃのように決定される。一方、行番号１
０２４においては、列配線の抵抗による影響が大きい
為、異なる補正率が決定される。このように、全ての輝
度合算値に対して各行の補正率を計算して、メモリ２０
７に記憶させることによって各行毎に輝度に対する補正
が可能になる。

【０１２９】以上説明したように、電子放出量の分布を
補正することによって、輝度分布の少ない高品位な画像
表示装置が得られる。

【０１３０】また、本実施例において、補正率を１画素
単位で決定したが、この場合が最もよい補正結果が得ら
れている。本実施例によれば、前記図５Ａ−図７Ｂで説
明した従来の場合と比較して、所望の輝度と実際に表示
された輝度とのずれを著しく低減する効果が得られた。
図２９Ａ−図２９Ｃ、図３０Ａ−図３０Ｃ、図３１Ａ−
図３１Ｃは、これを示すための図である。比較を容易に
するために、前記図５Ａ、図６Ａ、図７Ａと同一輝度を
所望した場合について、実際に表示された行番号１の輝
度を図２９Ｂ、図３０Ｂ、図３１Ｂに示した。また、実
際に表示された行番号１０２４の輝度を図２９Ｃ、図３
０Ｃ、図３１Ｃに示した。尚、評価を行うにあたって
は、前記図５Ｂ、図６Ｂ、図７Ｂに示した評価を行った
のと同一構造の電子源を用いた表示パネルを選んで測定
した。

【０１３１】図から明らかなように、本発明によれば、
表示される輝度を従来と比較してはるかに正確にするこ
とが可能になった。しかも、矢印ｐで示す画素に変動を
小さくできる効果があった。なおかつ、特に本実施例に
おいては、異なる行の間のばらつきを大幅に低減するこ
とが可能となった。 [第３実施例]次に、本発明の第３実施例を図面を参照し
ながら説明する。

【０１３２】まず最初に、補正値を決定するための演算
方法について説明し、次に、第３実施例の電気回路の構
成と動作を説明する。 （補正値の演算方法）刃汚染抵抗で発生する損失（電圧
降下）を補正する補正値（補正電圧）を算出する方法に
ついて説明する。尚、以下に説明する演算方法は、第１
実施例や第２実施例で補正率を決定した際にも応用し
た。

【０１３３】例えば、図３２に示す各素子にかかる電圧
は、配線に流れる電流量に応じて電圧降下する。尚、図
３２は、ｍ行目の冷陰極素子の全て（Ｄ1−Ｄn）を駆動
する場合、即ち、ｍ行目の画素を全て点灯させるような
画像の場合を例示したものである。配線を流れる電流量
は表示する画像のパターンを変えれば変動する。即ち、
行配線、列配線の抵抗成分及び冷陰極型電子放出素子の
電流電圧特性と表示する画像パターンから電圧降下量は
一意に決まる。従って、これらのパラメータから電圧降
下を補償する電圧値も求めることができる。つまり、各
素子に所望の電流を流すためには各給電端子に印加すべ
き電圧値を入力画像に応じて補正すればよい。

【０１３４】例えば、電圧降下を補償する電圧は以下の
[式１]で示す演算方法によって求められる。

【０１３５】行配線端子ｊに電圧Ｅ（ｊ）を印加して１
行同時駆動を行ない、第ｊ行第ｉ列の素子に画像信号の
大きさに対応した、所望の電子放出量を与える素子電流
Ｉ（ｉ，ｊ）を流したい場合を考える。ここで、素子
（ｉ，ｊ）はＩ−Ｖ特性Ｉ＝ψｉ，ｊ（Ｖ）を持ち、行
配線抵抗はＲx（ｉ，ｊ）、列配線抵抗はＲy（ｉ，ｊ）
とする。非選択時の素子特性を、線形抵抗Ｒ₀（ｉ，
ｊ）で近似した場合、列配線端子ｉに印加すべき電圧Ｖ
i（ｊ）は、

【０１３６】

【数２】 である。

【０１３７】そして、行配線、列配線の取り出し抵抗
（給電端子と駆動回路の間の抵抗）がそれぞれＲａ，Ｒ
ｂで、各素子間の行配線、列配線抵抗がそれぞれ一定値
ｒｘ，ｒｙである場合、 ξ（ｉ，ｊ）＝Ｒａ＋ｉｒｘ η（ｉ，ｊ）＝Ｒｂ＋ｊｒｙ となる。

【０１３８】また、線形抵抗Ｒ₀（ｉ，ｊ）が素子の選
択時の抵抗に比べて大きいときはＹoff（ｉ，ｊ），Ｘo
ff（ｉ，ｊ）の項は無視できないので、Ｖi（ｊ）は、

【０１３９】

【数３】 となる。

【０１４０】更に、[式２]における、ｉがオン（on）の
場合（素子に電流が流れている場合）の場合に焦点を当
てると、右辺第２項は素子に流そうとしている電流を与
える素子両端の電圧、第３項は配線抵抗に依存した成分
であるが、ｎ個の素子にそれぞれ電流Ｉ1〜Ｉnを流そう
とするときには、図３３に示す行列式で表現できる。

【０１４１】図３３に示す行列式の右辺第１項は、行配
線素子抵抗の重みがかかった和に素子毎の電流値（Ｉ1
〜Ｉn）を乗じたものである。また、右辺第２項は行配
線取り出し抵抗Ｒａに１行分の電流値の和（Ｉ1＋Ｉ2＋
…＋Ｉn）を乗じたものである。更に、右辺第３項は素
子毎の電流値（Ｉ1〜Ｉn）に列配線の取り出し抵抗を含
めた電流を流す素子までの配線抵抗（Ｒb＋jry）を掛け
たものである。

【０１４２】このことは、前述の課題で説明した、素子
印加電圧の降下分は、右辺第２項の表示画像の輝度値の
和という平均的な情報による成分と、右辺第１項の表示
画像の細かな違いによる成分等に分けて考えられるとい
うことである。従って、この式で行配線素子抵抗ｒｘ、
行配線取り出し抵抗Ｒａ、列配線の取り出し抵抗Ｒｂの
大小関係によっては幾つかの項が演算の際に省略でき
る。また素子の電流電圧特性が線型なものとして近似で
きるとき、もしくは、素子に流す電流レベルが素子毎に
替わらない、すなわち表示装置の輝度を素子に流す電流
の大きさでなく、素子からの電子の放出時間で制御する
ような場合には、第２項目の１ライン分の電流値の和は
画像信号の和と一対一の関係がある。

【０１４３】従って、補正のための計算値はそれぞれ画
像信号の総和、平均などの統計量に置き換えられる場合
があるということである。 （電気回路の構成と動作）図３４は、電気回路の構成を
示した回路図である。図において、２０１は表示パネ
ル、１７０１はデコーダ、１７０２はタイミング発生
器、１７０３はサンプルホールド回路、１７０４はパラ
レルシリアル変換器、１７０５は演算回路、１７０８は
シリアルパラレル変換器、１７０９は変調信号用ドライ
バー、１７１１は走査信号用ドライバーである。

【０１４４】表示パネル２０１の内部には、行列状に配
列された複数の冷陰極素子が内蔵されている。Ｄx1−Ｄ
xmとＤy1−Ｄynは、それぞれマトリクス配線のｍ本の行
配線とｎ本の列配線に付属する給電端子である。表示パ
ネル２０１は、前記第１実施例で説明したものと同一の
ものを用いた。演算回路１７０５は、本発明の構成要素
である統計量演算手段および補正値発生手段および合成
手段を統合して実現した一例である。シリアルパラレル
変換器１７０８および変調信号用ドライバー１７０９お
よび走査信号用ドライバー１７１１は１行ずつ順次駆動
するための手段の一例である。尚、本実施例は画像表示
装置であるので、外部から入力される画像信号を電子線
要求情報（各冷陰極素子に要求される電子線出力に関す
る情報）として用いている。

【０１４５】通常の画像表示動作は、まず、入力された
コンポジット映像信号をデコーダ１７０１で３原色の輝
度信号（Ｒ，Ｇ，Ｂ）及び水平同期信号（ＨＳＹＮ
Ｃ）、垂直同期信号（ＶＳＹＮＣ）に分離する。タイミ
ング発生回路１７０２では、これらＨＳＹＮＣ，ＶＳＹ
ＮＣ信号に同期した各種タイミング信号を発生する。デ
コーダ１７０１より出力されるＲ，Ｇ，Ｂ輝度信号は、
Ｓ／Ｈ回路（サンプルホールド回路）１７０３において
適当なタイミングでサンプリングされ、保持される。こ
のＳ／Ｈ回路１７０３に保持されたＲＧＢ信号は、パラ
レル・シリアル（Ｐ／Ｓ）変換部１７０４で、表示パネ
ル２０１の画素配列に対応する順番に配列されたシリア
ル信号が生成される。次に、シリアル信号をもとに、演
算回路１７０５が演算をおこない、電圧降下分を補償し
たシリアル信号を生成する。このシリアル信号は更に、
シリアルパラレル変換回路１７０８により、１行毎のパ
ラレル駆動信号に変換される。ドライバ１７０９は、こ
の各補正電圧信号の強度に対応した電圧のドライブパル
スを生成し、このパルスが表示パネル２１０に供給され
る。こうしてドライブパルスが供給された表示パネル２
０１では、走査ドライバ１７１１が選択した行に接続さ
れ冷陰極素子のみが、供給された各パルス幅と電圧値に
応じた期間だけ電子を放出する。これにより、その素子
の上部に配置されている蛍光体に電子が衝突して発光す
る。走査ドライバ１７１１が行を順次選択することによ
り、１行分ずつ画像が順に表示されてゆく。

【０１４６】尚、この実施例に用いた冷陰極素子（即
ち、表面伝導型放出素子）では、選択時の抵抗が７ＫΩ
で、非選択時の抵抗が１ＭΩであるため、前述の[式２]
を用いることが出来る。従って、本実施例では演算回路
１７０５は、図３５にブロック図で示す演算回路で構成
した。

【０１４７】図３５において、入力された画像輝度信号
Ｌは、ルックアップテーブル１８０１により、輝度Ｌを
与える表面伝導型電子放出素子に流す電流に対応した信
号Ｉに変換される。その信号Ｉは３つに分岐され、１つ
は第２のルックアップテーブル１８０２によって、電流
Ｉを与える電圧に対応した信号Ｖに変換される。もう１
つは乗算回路１８０４に入力され、列配線の抵抗成分Ｒ
bとの積がとられる。また、乗算回路１８０４には、走
査線番号ｊが入力され、素子抵抗への重み付けを行って
いる。組合わせ回路１８０３は、図３６で示す様に、加
算器１９０１，１９０３とＦＩＬＯ（ファーストイン・
ラーストアウト）回路１９０２からなり、前述の図３３
の行列式の行配線抵抗に依存した項の計算が行われる。
この組合わせ回路１８０３からは、１ライン分の電流の
和信号と、図３３の行列式の右辺第１項の行列演算によ
り、Ｉの係数がｎ個出力される。これら２つの出力のう
ち、ｎ個の係数はｒｘとの積が乗算器１８０５によって
行われる。また１行分の和信号は、乗算器１８０６によ
りＲａとの積が取られる。

【０１４８】第２のルックアップテーブル１８０２、乗
算器１８０４，１８０５，１８０６の各出力は、加算器
１８０７で和がとられる。この和信号は前述の数２に対
応した出力である。こうして、ドライバ回路１７０９に
よってデジタル信号からアナログ信号に変換され、この
アナログ信号により表面伝導型電子放出素子がドライブ
されることにより、各表面伝導型電子放出素子にはＩ1
〜Ｉnに対応した所望の電流が流れる。これにより、各
素子における電子放出量が一様になり、その放出される
電子量に応じて、各素子に対応する蛍光体の発光量が均
一になる。

【０１４９】なお、本実施例の表示装置は、テレビジョ
ン装置や、計算機、画像メモリ、通信ネットワーク等、
種々の画像信号源と直接或は間接に接続する表示装置に
広く用いることが可能であり、とりわけ大容量の画像を
表示する大画面の表示に好適である。

【０１５０】また人間が直視する用途だけに限られるも
のではなく、例えばいわゆる光レコーダの様に、光によ
り記録媒体に光像を記録する装置の光源に応用しても差
し支えない。本実施例によれば、前記図５Ａ−図７Ｂで
説明した従来の場合と比較して、所望の輝度と実際に表
示された輝度とのずれを著しく低減する効果が得られ
た。その結果は、前記第２実施例において本実施例と同
様の数式で補正値を決定した場合と同様であった。即
ち、本実施例によれば、表示される輝度を従来と比較し
てはるかに正確にすることが可能であった。しかも、所
望の表示パターンを変更しても、それによって生じる輝
度の変動を小さくできる効果があった。しかも、異なる
行の間のばらつきを大幅に低減することが可能となっ
た。

【０１５１】尚、前記第２実施例では、いろいろな画像
についての補正値を全てのメモリに記憶していたが、本
実施例では演算器が補正値を計算するため、メモリの容
量を大幅に節約できる利点がある。

【０１５２】（第４実施例） ＜多機能表示装置の実施例＞図３７は、前記第１実施例
−第３実施例の表示装置に、例えばテレビジョン（Ｔ
Ｖ）放送をはじめとする種々の画像情報源より提供され
る画像情報を表示できるように構成した多機能表示装置
の一例を示すための図である。

【０１５３】図中、２０１はディスプレイパネル、２１
０１はディスプレイパネルの駆動回路、２１０２はディ
スプレイコントローラ、２１０３はマルチプレクサ、２
１０４はデコーダ、２１０５は入出力インターフェース
回路、２１０６はＣＰＵ、２１０７は画像生成回路、２
１０８及び２１０９及び２１１０は画像メモリインター
フェース回路、２１１１は画像入力インターフェース回
路、２１１２及び２１１３はＴＶ信号受信回路、２１１
４は入力部である。

【０１５４】尚、前記第１実施例−第３実施例の回路
は、図３７の駆動回路２１０１及びディスプレイパネル
２０１に含まれている。尚、本実施例の表示装置は、例
えばテレビジョン信号のように映像情報と音声情報の両
方を含む信号を受信する場合には、当然映像の表示と同
時に音声を再生するものであるが、本発明の特徴と直接
関係しない音声情報の受信、分離、再生、処理、記憶な
どに関する回路やスピーカなどについては説明を省略す
る。

【０１５５】以下、画像信号の流れに沿って各部の機能
を説明してゆく。

【０１５６】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の処方式でもよい。また、これらより更に多数の走査線
よりなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。ＴＶ信号受信回路２１１３で受信された
ＴＶ信号は、デコーダ２１０４に出力される。

【０１５７】ＴＶ信号受信回路２１１２は、例えば同軸
ケーブルや光ファイバーなどのような有線伝送系を用い
て伝送されるＴＶ画像信号を受信するための回路であ
る。このＴＶ信号受信回路２１１３と同様に、受信する
ＴＶ信号の方式は特に限られるものではなく、また本回
路で受信されたＴＶ信号もデコーダ２１０４に出力され
る。画像入力インターフェース回路２１１１は、例えば
ＴＶカメラや画像読み取りスキャナなどの画像入力装置
から供給される画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ２１０４に出力される。

【０１５８】画像メモリインターフェース回路２１１０
は、ビデオテープレコーダ（以下ＶＴＲと略す）に記憶
されている画像信号を取り込むための回路で、取り込ま
れた画像信号はデコーダ２１０４に出力される。画像メ
モリインターフェース回路２１０９は、ビデオディスク
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。

【０１５９】画像メモリインターフェース回路２１０８
は、いわゆる静止画ディスクのように、静止画像データ
を記憶している装置から画像信号を取り込むための回路
で、取り込まれた静止画像データはデコーダ２１０４に
出力される。入出力インターフェース回路２１０５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンタなどの出力装置とを接
続するための回路である。画像データや文字データ・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるＣＰＵ２１０６と外部との間で
制御信号や数値データの入出力などを行うことも可能で
ある。

【０１６０】画像生成回路２１０７は、入出力インター
フェース回路２１０５を介して外部から入力される画像
データや文字・図形情報や、あるいはＣＰＵ２１０６よ
り出力される画像データや文字・図形情報に基づき表示
用画像データを生成するための回路である。本回路の内
部には、例えば画像データや文字・図形情報を蓄積する
ための書き換え可能メモリや、文字コードに対応する画
像パターンが記憶されている読みだし専用メモリや、画
像処理を行うためのプロセッサなどをはじめとして画像
の生成に必要な回路が組み込まれている。この画像生成
回路２１０７により生成された表示用画像データは、デ
コーダ２１０４に出力されるが、場合によっては入出力
インターフェース回路２１０５を介して外部のコンピュ
ータネットワークやプリンタ入出力することも可能であ
る。

【０１６１】ＣＰＵ２１０６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。例えば、マルチプレクサ２１０３に制御信号を
出力し、ディスプレイパネルに表示する画像信号を適宜
選択したり組み合わせたりする。また、その際には、表
示する画像信号に応じてディスプレイパネルコントロー
ラ２１０２に対して制御信号を発生し、フレーム周波数
や走査方法（例えばインターレースかノンインターレー
スか）や一画面の走査線の数など表示装置の動作を適宜
制御する。更に画像生成回路２１０７に対して画像デー
タや文字・図形情報を直接出力したり、あるいは前記入
出力インターフェース回路２１０５を介して外部のコン
ピュータやメモリをアクセスして画像データや文字・図
形情報を入力する。尚、ＣＰＵ２１０６は、むろんこれ
以外の目的の作業にも関わるものであっても良い。例え
ば、パーソナルコンピュータやワードプロセッサなどの
ように、情報を生成したり処理する機能に直接関わって
も良く、或は前述したように入出力インターフェース回
路２１０５を介して外部のコンピュータネットワークと
接続し、例えば数値計算などの作業を外部機器と協同し
て行っても良い。

【０１６２】入力部２１１４は、ＣＰＵ２１０６に使用
者が命令やプログラム、あるいはデータなどを入力する
ためのものであり、例えばキーボードやマウスのほか、
ジョイスティック，バーコードリーダ，音声認識装置な
ど多様な入力機器を用いることが可能である。デコーダ
２１０４は、２１０７ないし２１１３より入力される種
々の画像信号を３原色信号、または輝度信号とＩ信号，
Ｑ信号に逆変換するための回路である。尚、同図中に点
線で示すように、デコーダ２１０４は内部に画像メモリ
を備えるのが望ましい。これは、例えばＭＵＳＥ方式を
はじめとして、逆変換するに際して画像メモリを必要と
するようなテレビ信号を扱うためである。また、画像メ
モリを備えることにより、静止画の表示が容易になる、
あるいは前記画像生成回路２１０７及びＣＰＵ２１０６
と協動して画素の間引き、補間、拡大、縮小、合成等の
画像処理や編集が容易に行えるようになるという利点が
生まれる。

【０１６３】マルチプレクサ２１０３は、ＣＰＵ２１０
６より入力される制御信号に基づき表示画像を適宜選択
するものである。即ち、マルチプレクサ２１０３はデコ
ーダ２１０４から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路２１０１に出
力する。その場合には、一画面表示時間内で画像信号を
切り替えて選択することにより、いわゆる多画面テレビ
のように、一画面を複数の領域に分け、領域によって異
なる画像を表示することも可能である。ディスプレイパ
ネルコントローラ２１０２は、ＣＰＵ２１０６より入力
される制御信号に基づき駆動回路２１０１の動作を制御
する。

【０１６４】このディスプレイパネル２０１の基本的な
動作にかかわるものとして、例えばディスプレイパネル
２０１の駆動用電源（図示せず）の動作シーケンスを制
御するための信号を駆動回路２１０１に対して出力す
る。また、ディスプレイパネル２０１の駆動方法に関わ
るものとして、例えば、フレーム周波数や走査方法（例
えばインターレースかノンインターレースか）を制御す
るための信号を駆動回路２１０１に対して出力する。ま
た場合によっては、表示画像の輝度やコントラストや色
調やシャープネスといった画質の調整に関わる制御信号
を駆動回路２１０１に対して出力する場合もある。

【０１６５】駆動回路２１０１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ２１０３から入力される画像信
号と、前記ディスプレイパネルコントローラ２１０２よ
り入力される制御信号に基づいて動作するものである。

【０１６６】以上、各部の機能を説明したが、図３７に
示した構成により、本実施例の表示装置において、多様
な画像情報源より入力される画像情報をディスプレイパ
ネル２０１に表示することができる。即ち、テレビジョ
ン放送をはじめとする各種の画像信号はデコーダ２１０
４において逆変換された後、マルチプレクサ２１０３に
おいて適宜選択され、駆動回路２１０１に入力される。
一方、ディスプレイコントローラ２１０２は、表示する
画像信号に応じて駆動回路２１０１の動作を制御するた
めの制御信号を発生する。駆動回路２１０１は、上記画
像信号と制御信号に基づいてディスプレイパネル２０１
に駆動信号を印加する。これにより、ディスプレイパネ
ル２０１において画像が表示される。これらの一連の動
作は、ＣＰＵ２１０６により統括的に制御される。

【０１６７】また、本実施例の表示装置においては、デ
コーダ２１０４に内蔵されている画像メモリや、画像生
成回路２１０７及びＣＰＵ２１０６が関与することによ
り、単に複数の画像情報の中から選択したものを表示す
るだけでなく、表示する画像情報に対して、例えば拡
大、縮小、回転、移動、エッジ強調、間引き、補間、色
変換、画像の縦横比変換などをはじめとする画像処理
や、合成、消去、接続、入れ換え、はめ込みなどをはじ
めとする画像編集を行う事も可能である。また、本実施
例の説明では特に触れなかったが、上記画像処理や画像
編集と同様に、音声情報に関しても処理や編集を行うた
めの専用回路を設けても良い。

【０１６８】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピュータの端末機器、ワー
ドプロセッサをはじめとする事務用端末機器、ゲーム機
などの機能を一台で兼ね備える事が可能で、産業用ある
いは民生用として極めて応用範囲が広い。

【０１６９】尚、図３７は、多機能表示装置の構成の一
例を示したにすぎず、この構成に限定されるものではな
い。例えば、図３７の構成要素のうち、使用目的上必要
のない機能に関わる回路は省いても差し支えない。また
これとは逆に、使用目的によってはさらに構成要素を追
加しても良い。例えば、本表示装置をテレビ電話機とし
て応用する場合には、テレビカメラ、音声マイク、照明
機、モデムを含む送受信回路などを構成要素に追加する
のが好適である。

【０１７０】尚、本発明に係る広い範囲での異なる実施
例が多く存在するために、本発明のスコープが具体的実
施例に制限されるものではないことを留意されたい。さ
らに、本発明は、複数の機器から構成されるシステムに
適用しても１つの機器から成る装置に適用しても良い。
また、本発明は、システム或は装置にプログラムを供給
することによって達成される場合にも適用できることは
言うまでもない。

【０１７１】

【発明の効果】以上説明したように本発明によれば、マ
トリクス配線した冷陰極素子を備えたマルチ電子ビーム
源から正確な強度の電子ビームを出力することができ、
また、そのマルチ電子ビーム源を備える画像表示装置
は、表示輝度のずれが防止された安定した画像を形成で
きる。

【図面の簡単な説明】

【図１】従来の表面伝導型電子放出素子を示す平面図で
ある。

【図２】従来のＦＥ型電子放出素子を示す断面図であ
る。

【図３】従来のＭＩＭ型電子放出素子を示す断面図であ
る。

【図４】ｍｘｎ個の電子放出素子をマトリクス配線する
方法を示す図である。

【図５Ａ】１行分（ｎ個）の画素に対する所望の輝度の
一例を示す図である。

【図５Ｂ】図５Ａのパターンを表示した際に従来発生し
ていた輝度のずれを示す図である。

【図６Ａ】１行分（ｎ個）の画素に対する所望の輝度の
他の一例を示す図である。

【図６Ｂ】図６Ａのパターンを表示した際に従来発生し
ていた輝度のずれを示す図である。

【図７Ａ】１行分（ｎ個）の画素に対する所望の輝度の
他の一例を示す図である。

【図７Ｂ】図７Ａのパターンを表示した際に従来発生し
ていた輝度のずれを示す図である。

【図８】本発明の第１実施例の回路構成を示す図であ
る。

【図９Ａ】補正率を算出する過程を説明するためのグラ
フ図である。

【図９Ｂ】補正率を算出する過程を説明するためのグラ
フ図である。

【図９Ｃ】補正率を算出する過程を説明するためのグラ
フ図である。

【図１０Ａ】補正率を算出する過程を説明するためのグ
ラフ図である。

【図１０Ｂ】補正率を算出する過程を説明するためのグ
ラフ図である。

【図１０Ｃ】補正率を算出する過程を説明するためのグ
ラフ図である。

【図１１Ａ】変調信号の電圧波形を説明するためのグラ
フ図である。

【図１１Ｂ】変調信号の電圧波形を説明するためのグラ
フ図である。

【図１２Ａ】本発明を実施した他の電子線発生装置の給
電端子の配置を示す図である。

【図１２Ｂ】本発明を実施した他の電子線発生装置の給
電端子の配置を示す図である。

【図１３Ａ】１行分（ｎ個）の画素に対する所望の輝度
の一例を示す図である。

【図１３Ｂ】図１３Ａのパターンを第１実施例で表示し
た際の輝度を示す図である。

【図１４Ａ】１行分（ｎ個）の画素に対する所望の輝度
の他の一例を示す図である。

【図１４Ｂ】図１４Ａのパターンを第１実施例で表示し
た際の輝度を示す図である。

【図１５Ａ】１行分（ｎ個）の画素に対する所望の輝度
の他の一例を示す図である。

【図１５Ｂ】図１５Ａのパターンを第１実施例で表示し
た際の輝度を示す図である。

【図１６】本発明の実施例である画像表示装置の表示パ
ネルの一部を切り欠いて示した概観斜視図である。

【図１７Ａ】表示パネルのフェースプレートの蛍光体配
列を例示した平面図である。

【図１７Ｂ】表示パネルのフェースプレートの蛍光体配
列を例示した平面図である。

【図１８Ａ】本実施例で用いた平面型の表面伝導型放出
素子の平面図である。

【図１８Ｂ】本実施例で用いた平面型の表面伝導型放出
素子の断面図である。

【図１９Ａ】本実施例の平面型の表面伝導型放出素子の
製造工程を示す断面図である。

【図１９Ｂ】本実施例の平面型の表面伝導型放出素子の
製造工程を示す断面図である。

【図１９Ｃ】本実施例の平面型の表面伝導型放出素子の
製造工程を示す断面図である。

【図１９Ｄ】本実施例の平面型の表面伝導型放出素子の
製造工程を示す断面図である。

【図１９Ｅ】本実施例の平面型の表面伝導型放出素子の
製造工程を示す断面図である。

【図２０】本実施例における通電フォーミング処理の際
の印加電圧波形を示す図である。

【図２１Ａ】本実施例における通電活性化処理の際の印
加電圧波形（Ａ）を示す図である。

【図２１Ｂ】本実施例における通電活性化処理の際の放
出電流Ｉeの変化（Ｂ）を示す図である。

【図２２】本実施例で用いた垂直型の表面伝導型放出素
子の断面図である。

【図２３Ａ】本実施例における垂直型の表面伝導型放出
素子の製造工程を示す断面図である。

【図２３Ｂ】本実施例における垂直型の表面伝導型放出
素子の製造工程を示す断面図である。

【図２３Ｃ】本実施例における垂直型の表面伝導型放出
素子の製造工程を示す断面図である。

【図２３Ｄ】本実施例における垂直型の表面伝導型放出
素子の製造工程を示す断面図である。

【図２３Ｅ】本実施例における垂直型の表面伝導型放出
素子の製造工程を示す断面図である。

【図２３Ｆ】本実施例における垂直型の表面伝導型放出
素子の製造工程を示す断面図である。

【図２４】実施例で用いた表面伝導型放出素子の典型的
な特性を示すグラフ図である。

【図２５】本実施例で用いたマルチ電子ビーム源の基板
の平面図である。

【図２６】本実施例で用いたマルチ電子ビーム源の基板
の一部断面図である。

【図２７】本発明の第２実施例の回路構成を示す図であ
る。

【図２８Ａ】補正率を算出する過程を説明するためのグ
ラフ図である。

【図２８Ｂ】補正率を算出する過程を説明するためのグ
ラフ図である。

【図２８Ｃ】補正率を算出する過程を説明するためのグ
ラフ図である。

【図２９Ａ】第２実施例の効果を説明するための図であ
る。

【図２９Ｂ】第２実施例の効果を説明するための図であ
る。

【図２９Ｃ】第２実施例の効果を説明するための図であ
る。

【図３０Ａ】第２実施例の効果を説明するための図であ
る。

【図３０Ｂ】第２実施例の効果を説明するための図であ
る。

【図３０Ｃ】第２実施例の効果を説明するための図であ
る。

【図３１Ａ】第２実施例の効果を説明するための図であ
る。

【図３１Ｂ】第２実施例の効果を説明するための図であ
る。

【図３１Ｃ】第２実施例の効果を説明するための図であ
る。

【図３２】補正がされない場合の電圧印加方法の一例を
示す図である。

【図３３】補正値を決定するのに用いた式の構成を示す
図である。

【図３４】本発明の第３実施例の回路構成を示す図であ
る。

【図３５】第３実施例で用いた演算器１７０５の内部構
成を示す図である。

【図３６】第３実施例で用いた組み合わせ回路１８０３
の回路構成を示す図である。

【図３７】本発明の第４実施例である多機能表示装置の
回路ブロック図である。

【符号の説明】

２０１ 表示パネル ２０２ 走査回路 ２０３ 制御回路 ２０４ シフトレジスタ ２０５ ラッチ回路 ２０６ 合算器 ２０７ メモリ ２０８ 乗算器 ２０９ 変調信号発生器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山野 明彦 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平４−329592（ＪＰ，Ａ) 特開 平４−118625（ＪＰ，Ａ) 特開 平５−242793（ＪＰ，Ａ) 特開 平２−244024（ＪＰ，Ａ) 特開 平３−189621（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 H04N 5/66 - 5/74

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 マトリクス状に配置した複数の冷陰極素
   子と、該冷陰極素子から出力される電子ビームの照射により画
   像を形成するための画像形成部材と、 前記複数の冷陰極素子をマトリクス配線する複数の行配
   線および複数の列配線と、前記行配線を選択する走査回路と、 選択された前記行配線に接続される前記冷陰極素子を駆
   動するためのドライブパルスを複数の前記列配線のそれ
   ぞれに出力する駆動信号発生手段とを備えており、 該駆動信号発生手段は、前記各列配線に対応する補正値
   で補正された前記ドライブパルスを出力するものであ
   り、前記補正値は、表示する画像パターンに応じて決ま
   る選択される前記行配線の各部における電圧降下を補償
   する補正値である、 ことを特徴とする画像形成装置。
2. 【請求項２】 前記補正値は更に前記列配線の抵抗によ
   る損失を補償する補正値である請求項１に記載の画像形
   成装置。
3. 【請求項３】 前記冷陰極素子が表面伝導型放出素子で
   あることを特徴とする請求項１又は２に記載の画像形成
   装置。
4. 【請求項４】 前記画像形成部材が蛍光体であることを
   特徴とする請求項１乃至３いずれか１項に記載の画像形
   成装置。