JP2000311639A - 電子源の製造方法、画像形成装置の製造方法、電子源の製造装置および電子源の調整方法 - Google Patents

電子源の製造方法、画像形成装置の製造方法、電子源の製造装置および電子源の調整方法

Info

Publication number
JP2000311639A
JP2000311639A JP2000043778A JP2000043778A JP2000311639A JP 2000311639 A JP2000311639 A JP 2000311639A JP 2000043778 A JP2000043778 A JP 2000043778A JP 2000043778 A JP2000043778 A JP 2000043778A JP 2000311639 A JP2000311639 A JP 2000311639A
Authority
JP
Japan
Prior art keywords
voltage
driving
wiring
line
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000043778A
Other languages
English (en)
Inventor
Takahiro Oguchi
高弘 小口
Tomotake Suzuki
朝岳 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000043778A priority Critical patent/JP2000311639A/ja
Priority to US09/512,349 priority patent/US6743066B1/en
Publication of JP2000311639A publication Critical patent/JP2000311639A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/44—Factory adjustment of completed discharge tubes or lamps to comply with desired tolerances
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 基板上に多数の電子放出素子をマトリクス状
または梯子状に並べた電子源を構成する各電子放出素子
の電子放出特性を均一にする。また、プロセス評価時間
を短くする。 【解決手段】 複数の表面伝導型放出素子を通常駆動す
る前に、それらの素子が共通に接続される第１配線とそ
れぞれに接続される複数の第２配線とに印加される電位
差により通常駆動時の印加電圧と特定の関係を有する電
圧を印加する予備駆動処理を行い、その際、第１配線に
接続された複数の各素子に印加される電圧の違いが緩和
されるように各第２配線の電位を設定する。 前記予備
駆動処理を同時に複数の第１配線について行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子放出素子を多
数個備える電子源であるマルチ電子源の製造方法、マル
チ電子源を用いた画像形成装置の製造方法、マルチ電子
源の製造装置およびマルチ電子源の調整方法に関する。
【０００２】
【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、例えば電界放出型素子（以下ＦＥ型と記
す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型
と記す）や、表面伝導型放出素子などが知られている。
【０００３】ＦＥ型の例としては、例えば、Ｗ．Ｐ．Ｄ
ｙｋｅ ＆ Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ ｅｍ
ｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒ
ｏｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌ ｐｒ
ｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅ
ｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知
られている。
【０００４】また、ＭＩＭ型の例としては、例えば、
Ｃ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎ ｏｆ ｔｕ
ｎｎｅｌ−ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが
知られている。
【０００５】また、表面伝導型放出素子としては、例え
ば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒａｄｉｏ Ｅｎｇ．Ｅ
ｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１９
６５）や、後述する他の例が知られている。
【０００６】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ2 薄膜を用いたものの他に、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌ
ｍｓ”，９，３１７（１９７２）］や、Ｉｎ2 Ｏ3 ／Ｓ
ｎＯ2 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ
Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ Ｔｒａｎｓ．
ＥＤ Ｃｏｎｆ．”，５１９（１９７５）］や、カ−ボ
ン薄膜によるもの［荒木久 他：真空、第２６巻、第１
号、２２（１９８３）］等が報告されている。
【０００７】これらの表面伝導型放出素子の素子構成の
典型的な例として、図６７に前述のＭ．Ｈａｒｔｗｅｌ
ｌらによる素子の平面図を示す。同図において、３００
１は基板で、３００４はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜３００４は図
示のようにＨ字形の平面形状に形成されている。該導電
性薄膜３００４に後述の通電フォ−ミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０. ５〜１［ｍｍ］、Ｗは、
０. １［ｍｍ］で設定されている。なお、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。
【０００８】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォ−ミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。すなわち、通電フォ−
ミングとは、前記導電性薄膜３００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレ−トで昇圧する直流電圧を印加して通電し、
導電性薄膜３００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。なお、局所的に破壊もしく
は変形もしくは変質した導電性薄膜３００４の一部に
は、亀裂が発生する。前記通電フォ−ミング後に導電性
薄膜３００４に適宜の電圧を印加した場合には、前記亀
裂付近において電子放出が行われる。
【０００９】このように、表面伝導型放出素子の電子放
出部を形成する際には、導電性薄膜に電流を流して該薄
膜を局所的に破壊もしくは変形もしくは変質させて亀裂
を形成する処理（通電フォ−ミング処理）を行う。この
後さらに通電活性化処理を行うことにより電子放出特性
を大幅に改善することが可能である。
【００１０】すなわち、通電活性化処理とは通電フォ−
ミング処理により形成された電子放出部に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである。例えば、適宜の分圧の有
機物が存在し、全圧が１０-2ないし１０-3［Ｐａ］程度
の真空雰囲気中において、電圧パルスを定期的に印加す
ることにより、電子放出部の近傍に単結晶グラファイ
ト、多結晶グラファイト、非晶質カ−ボンのいずれか、
もしくはその混合物を５００［Å］以下の膜厚で堆積さ
せる。但し、この条件はほんの一例であって、表面伝導
型放出素子の材質や形状により適宜変更されるべきであ
るのは言うまでもない。
【００１１】このような処理を行うことにより、通電フ
ォ−ミング直後と比較して、同じ印加電圧における放出
電流を典型的には１００倍以上増加させることが可能で
ある。なお、通電活性化終了後には、真空雰囲気中の有
機物の分圧を低減させるのが望ましい。これを安定化工
程と呼ぶ。
【００１２】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、例えば本出願人に
よる特開昭６４−３１３３２において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。
【００１３】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビ−ム源等が研究されている。特に、画
像表示装置への応用としては、例えば本出願人によるＵ
ＳＰ５，０６６，８８３や特開平２−２５７５５１にお
いて開示されているように、表面伝導型放出素子と電子
の照射により発光する螢光体とを組み合わせて用いた画
像表示装置が研究されている。表面伝導型放出素子と螢
光体とを組み合わせて用いた画像表示装置は、従来の他
の方式の画像表示装置よりも優れた特性が期待されてい
る。例えば、近年普及してきた液晶表示装置と比較して
も、自発光型であるためバックライトを必要としない点
や、視野角が広い点が優れていると言える。
【００１４】本出願人らは、上記従来技術に記載したも
のをはじめとして、様々な材料、製法、構造の表面伝導
型放出素子の製作を試みてきた。さらに、多数の表面伝
導型放出素子を配列したマルチビーム電子源、並びにこ
のマルチビーム電子源を応用した画像表示装置について
研究を行ってきた。
【００１５】本出願人らは、例えば図６８に示す電気的
な配線方法によるマルチ電子ビーム源の製作を試みてき
た。すなわち、表面伝導型放出素子を２次元的に多数個
配列し、これらの素子を図示のようにマトリクス状に配
線したマルチ電子ビーム源である。図中、４００１は表
面伝導型放出素子を模式的に示したもの、４００２は行
方向配線、４００３は列方向配線である。行方向配線４
００２および列方向配線４００３は、実際には有限の電
気抵抗を有するものであるが、図においては配線抵抗４
００４および４００５として示されている。上述のよう
な配線方法を、単純マトリクス配線と呼ぶ。
【００１６】なお、図示の便宜上、６×６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、例えば画像表示装置用のマルチ電子ビ
ーム源の場合には、所望の画像表示を行うのに足りるだ
けの素子を配列し配線するものである。
【００１７】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線４００２および列方向配
線４００３に適宜の電気信号を印加する。例えば、マト
リクスの中の任意の１行の表面伝導型放出素子を駆動す
るには、選択する行の行方向配線４００２には選択電圧
Ｖｓを印加し、同時に非選択の行の行方向配線４００２
には非選択電圧Ｖｎｓを印加する。これと同期して列方
向配線４００３に電子ビームを出力するための駆動電圧
Ｖｅを印加する。この方法によれば、配線抵抗４００４
および４００５による電圧降下を無視すれば、選択する
行の表面伝導型放出素子には、Ｖｅ−Ｖｓの電圧が印加
され、また非選択行の表面伝導型放出素子にはＶｅ−Ｖ
ｎｓの電圧が印加される。Ｖｅ、Ｖｓ、Ｖｎｓを適宜の
大きさの電圧にすれば選択する行の表面伝導型放出素子
だけから所望の強度の電子ビームが出力されるはずであ
り、また列方向配線の各々に異なる駆動電圧Ｖｅを印加
すれば、選択する行の素子の各々から異なる強度の電子
ビームが出力されるはずである。また、表面伝導型放出
素子の応答速度は高速であるため、駆動電圧Ｖｅを印加
する時間の長さを変えれば、電子ビ−ムが出力される時
間の長さも変えることができるはずである。したがっ
て、表面伝導型放出素子を単純マトリクス配線したマル
チ電子ビ−ム源にはいろいろな用途が考えられており、
例えば画像情報に応じた電圧信号を適宜印加すれば、画
像表示装置用の電子源として応用できるものと期待され
る。
【００１８】一方、本発明者らは、表面伝導型放出素子
の特性を改善するための研究を鋭意行った結果、表面伝
導型放出素子に対し通常の駆動を行うに先立ち、通常の
駆動時の電圧に対して特定の関係を満たす電圧を印加す
る工程（以下、予備駆動処理ともいう）を行うことで、
経時的な変化が低減できることを見出している。
【００１９】なお、表面伝導型の電子放出素子の製造工
程として、実際の駆動時に印加する電圧よりも大きい電
圧を印加しておくことにより、実際に駆動する際の素子
の特性の変化を抑制できることは、本出願人らにより提
案されている。
【００２０】
【発明が解決しようとする課題】本発明は、この予備駆
動処理を、基板上に多数の電子放出素子をマトリクス状
または梯子状に並べた電子源に適用し、プロセス評価時
間を短く、かつ電子源を構成する各電子放出素子が均一
な電子放出特性を得られるような予備駆動装置および方
法並びに電子源の製造方法を提供することを目的として
いる。
【００２１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の第１の局面にかかわる電子源の製造方法の
は以下のように構成される。 すなわち、電子放出素子を
複数有する電子源の製造方法であって、複数の素子が共
通に接続される第１配線と、該複数の素子がそれぞれ接
続される複数の第２配線とにそれぞれ電位を印加して、
該第１配線と複数の第２配線に与えられる電位により前
記第１配線に接続される複数の素子に電圧Ｖ１を印加す
る電圧印加工程を有しており、該電圧Ｖ１は、この電圧
印加工程の後、通常の駆動電圧として印加される電圧の
最大値Ｖ２との関係が、前記２つの電極間に電圧を印加
したときに電子放出を伴う電圧範囲内の電圧Ｖを前記素
子に印加したときに該電圧Ｖの印加に伴って流れる電流
Ｉを、
【００２２】
【数７】 とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
るとき、
【００２３】
【数８】 という条件を満たす電圧であり、前記第２配線のそれぞ
れに印加される電位は、前記第１配線により前記各素子
に与えられる電位と前記第２配線のそれぞれによって前
記各素子に与えられる電位との電位差として各素子に印
加される電圧Ｖ１の差を緩和するように設定されること
を特徴とする電子放出素子の製造方法、である。
【００２４】特にこの発明においては、第１配線で生じ
る電圧降下による各素子への印加電圧の違いを各第２配
線に与える電位を異ならせることによって緩和すると好
適である。第１配線上の複数の位置で各素子が接続され
ると、第１配線により各素子に与えられる電位はそれぞ
れ異なってしまう。 このとき、各第２配線により各素子
に与える電位を同じにすると、各素子に印加される電圧
Ｖ１に大きな差が生じる。 そこで、本発明のように各第
２配線に与える電位を各素子に印加される電圧Ｖ１の違
いを緩和するように設定することで、好適に電子源を製
造することが可能となる。
【００２５】本発明において、前記電圧印加工程は、高
真空雰囲気で行うと好適である。また、前記電圧印加工
程は、前記各素子の電子放出部となる部分に雰囲気中の
物質もしくは雰囲気中の物質に基づく物質の堆積が抑制
された雰囲気で行うと好適である。 具体的には、堆積物
となる物質の分圧が１×１０-6Ｐａ以下の雰囲気で行う
とよい。
【００２６】また、本発明において、前記各素子はそれ
ぞれが２つの電極を有するものであり、かつ該２つの電
極はそれらの間に間隙部を有するものであり、前記電圧
印加工程は、該電圧印加工程において前記２つの電極の
間の間隙部が雰囲気中の物質もしくは雰囲気中の物質に
基づく物質の堆積により狭くならない雰囲気で行うと好
適である。
【００２７】また特に、本発明において、前記電圧印加
工程は、雰囲気中の炭素および炭素化合物の分圧が１×
１０-6Ｐａ以下の雰囲気で行うと好適である。また特
に、本発明において、前記電圧印加工程は、前記各素子
の電子放出部となる部分に堆積物を堆積させる工程を終
えた後に行うと好適である。 具体的には、この堆積物と
しては、炭素を含むものが好適である。 該堆積物は炭素
化合物であってもよい。
【００２８】なお、前記電子放出素子が冷陰極素子であ
る場合に、本発明の製造方法は特に好適に採用しうる。
特には電界放出方の電子放出素子や、表面伝導型の電子
放出素子や、２つの電極の間に絶縁層を挟んだ構成のＭ
ＩＭ型の電子放出素子である場合に好適に採用できる。
例えば、表面伝導型放出素子の製造工程として、電子放
出部となる間隙部に炭素もしくは炭素化合物を堆積させ
る活性化といわれる工程が知られている。 本発明でいう
電圧印加工程は該活性化を行った後に行う工程として好
適である。 本発明の電圧印加工程はそのような堆積工程
を行った後に、雰囲気中の堆積物となる物質の分圧を低
くしてから行うとよい。
【００２９】また特に、本発明において、前記電圧印加
工程中に、前記第２配線のそれぞれに印加する電位の更
新を行うようにすると好適である。第２配線に印加する
電位の更新を行うことにより、各素子の特性の変化に応
じて好適な電圧印加状態を維持することができる。 例え
ば所定時間ごとに印加する電位を変更するなど、電圧印
加工程の進行に応じて更新することもできる。特には、
配線に流れる電流などを検出することなどにより状態を
検出してそれに応じて更新すると好適である。 より具体
的にいうと、電圧印加工程時に素子を流れる電流を計測
する計測回路と、該計測回路の出力に基づいて前記第２
配線に供給すべき電位を算出する算出回路と、該算出回
路により第２配線のそれぞれに印加すべき電位が設定さ
れる電位分布発生回路を用いて第２配線に好適な電位を
供給することができ、素子に流れる電流が変化しても、
それに応じて第２配線に印加する電位を好適に設定する
ことができる。 さらに具体的にいうと、前記電位分布発
生回路は、前記算出回路により算出された各第２配線の
電位を設定されるラッチ回路と、このラッチ回路の出力
をアナログ値に変換するＤ／Ａコンバータとにより構成
することができる。 また素子に流れる電流は、前述した
ように配線に流れる電流を検出することにより直接的も
しくは間接的に検出することができる。 第１配線に流れ
る電流を検出する方法や、第２配線それぞれに流れる電
流を検出する方法をとりうる。
【００３０】本発明において、前記電圧印加工程におけ
る電位の印加は、パルス状の電位の印加であると好適で
ある。また本発明において、前記電圧印加工程における
前記各素子への電圧の印加はパルス状の電圧の印加であ
り、各素子に複数回パルス状の電圧の印加が行われると
好適である。 パルス状の電圧印加は、第１配線に印加さ
れる電位と第２配線に印加される電位の少なくとも一方
をパルス状に印加することによって行われる。例えば、
第１配線の電位が所定の状態になっているときに第２配
線にパルス状の電位を与えることにより素子に対してパ
ルス状の電圧を与えることができる。 第１配線の電位が
所定の状態になっている間に、第２配線により複数回の
パルス状電位を与えることにより、複数回パルス状の電
圧を印加することができる。 また、第１配線に所定の電
位を与えるステップを複数回行い、素子に複数回パルス
状の電圧を与える機会を設けることもできる。
【００３１】また特に、本発明において、前記第１配線
に与えられる電位は、前記複数の第２配線それぞれに印
加される電位が、電位０［Ｖ］を挟んで分布するように
設定されるとよい。
【００３２】また特に、本発明において、前記電圧印加
工程は、複数の前記第１配線の一部を選択する工程を含
んでおり、選択した前記第１配線に所定の電位を与え、
該選択した第１配線に接続される前記複数の素子に前記
電圧Ｖ１が印加されるようにするとよい。そのとき、前
記選択した第１配線以外の第１配線に、前記選択した第
１配線に印加する電位とは異なる所定の電位を与えるよ
うにすると好適である。 特には、選択されていない第１
配線に印加する電位は、該選択されていない第１配線に
より電位を与えられる素子に流れる電流が抑制される電
位を印加すると好適である。
【００３３】また特に、本発明において、前記選択した
第１配線に印加する電位とは異なる所定の電位は、前記
選択された第１配線に接続される複数の素子に前記電圧
Ｖ１を印加するために前記複数の第２配線に印加される
電位の内の最大値よりも小さく最小値よりも大きい電位
であると好適である。
【００３４】また特に、前記電圧印加工程は、前記選択
する第１配線を順次変更しながら、各第１配線のそれぞ
れに接続される複数の素子に対して、電圧Ｖ１を印加す
るようにするとよい。また、前記電圧印加工程におい
て、同時に選択する第１配線は、前記複数の第１配線の
うちの一部かつ複数であるとよい。
【００３５】ここで、前記同時に選択する第１配線を決
定するステップを有すると好適である。同時に選択する
第１配線を決定するステップは、同時に選択する第１配
線の数を決定するものであったり、同時に選択する第１
配線をどれにするかを選択するものであったりする。 こ
の同時に選択する第１配線を決定するステップは、電圧
印加工程中に行うことができる。 具体的には、配線の抵
抗値や、検出した電流値などに基づいて決定することが
できる。 また、同時に選択する第１配線を決定するため
の情報をメモリに入れておき、該情報を参照することに
よって決めることもできる。
【００３６】また特に、本発明において、前記電圧印加
工程において同時に選択する第１配線は、前記複数の第
１配線のうちの一部であり、前記複数の第１配線から前
記選択の対象としない第１配線を決定するステップを有
すると好適である。
【００３７】また、本発明は、第２の局面にかかわる電
子源の製造方法として以下の構成のものを含む。 すなわ
ち、複数の第１配線のそれぞれに複数の電子放出素子が
接続される電子源の製造方法であって、前記複数の第１
配線のうちの一部かつ複数の第１配線を選択し、該選択
された複数の第１配線のそれぞれに接続される複数の素
子に対して、該選択された第１配線に印加される電位
と、前記選択された複数の第１配線のそれぞれに接続さ
れる前記複数の素子が接続される第２配線に印加される
電位とにより、電圧Ｖ１を印加する電圧印加工程を有し
ており、該電圧Ｖ１は、この電圧印加工程の後、通常の
駆動電圧として印加される電圧の最大値Ｖ２との関係
が、前記２つの電極間に電圧を印加したときに電子放出
を伴う電圧範囲内の電圧Ｖを前記素子に印加したときに
該電圧Ｖの印加に伴って流れる電流Ｉを、
【００３８】
【数９】 とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
るとき、
【００３９】
【数１０】 という条件を満たす電圧であることを特徴とする電子放
出素子の製造方法、である。
【００４０】ここで、前記第２配線は複数存在するもの
であり、前記複数の第１配線と前記複数の第２配線と
は、互いに交差する方向に概略沿って設けられるもので
あり、前記複数の第１配線と前記複数の第２配線とでマ
トリックス状の配線を構成するものであったり、前記第
１配線と前記第２配線とは、互いに概略平行な方向に沿
って設けられるものであるとよい。後者はいわゆる梯子
形の接続構成を含む。
【００４１】同時に複数の第１配線を選択しながらその
第１配線に接続された複数の電子放出素子に電圧Ｖ１を
印加することによって短時間で電子源の全素子を予備駆
動することが可能になり、その結果特性の変動の少ない
マルチ電子源が実現できる。また、第１配線上で発生す
る電圧降下を第２配線から補償する駆動法と組み合わせ
ること、さらにその場合同時に選択するラインの組み合
わせ方を工夫したり、補償電圧の計算方法を工夫したり
することで、さらに均一な素子特性を得ることができ
る。これらの電子源を用いて高品位な画像表示装置を実
現できる。
【００４２】また、本発明の第３の局面にかかわる製造
方法は、電子源と、該電子源が出力する電子の照射によ
り画像を形成する画像形成部材とを有する画像形成装置
の製造方法であって、前記電子源の製造方法として、前
記各発明の電子源の製造方法を用いることを特徴とする
画像形成装置の製造方法、である。
【００４３】また、本発明は、第４の局面として、前記
各局面の電子源の製造方法を実施するための製造装置で
あって、前記第１配線に電位を印加する第１の電位印加
手段と、前記第２配線のそれぞれに電位を印加する第２
の電位印加手段と、第２の電位印加手段により印加する
電位を決定する電位決定手段とを有することを特徴とす
る電子源の製造装置も含んでいる。
【００４４】このような電子源の製造装置としては、行
および列方向の配線（第２および第１配線）の交点に、
それぞれ素子の一対の素子電極を多数結線して行列状に
電子源を構成した単純マトリクス構成の表面伝導型放出
素子の予備駆動装置であって、素子作製時に単純マトリ
クスの行または列方向配線を選択してライン単位で予備
駆動処理を行うためのライン選択回路と電源回路、予備
駆動処理時に素子を流れる電流をライン単位に計測する
予備駆動電流検出回路、予備駆動電流検出回路の出力値
を基にして、前記ライン選択回路が接続された行または
列方向の配線と直交する列または行方向に印加する電圧
分布を算出する制御回路、制御回路から算出された電圧
分布を発生する電圧分布発生回路、および前記電圧分布
発生回路出力により単純マトリクス構成の表面伝導型放
出素子の列または行を駆動する駆動回路を有する予備駆
動装置を例示することができる。
【００４５】この構成によれば、マルチ電子源基板のそ
れぞれの電子放出素子の電子放出特性が、通電端から素
子端間の配線抵抗での電圧降下に起因して生じる各素子
の不均一性によりバラツキを生じるという問題点を解決
することができ、またその素子特性を安定して保つこと
が可能になる。また、ライン単位で予備駆動処理を行う
ために予備駆動処理時間が短くて済むことになる。
【００４６】例えば、単純マトリクスの行または列方向
配線を選択してライン単位で予備駆動処理を行う際、配
線抵抗のためにライン方向に生じる電圧降下を、前記ラ
イン選択回路が接続された行または列方向の配線と交差
する列または行に電圧分布を発生する電圧分布印加回路
により補償することができる。この時、予備駆動電圧印
加に従って変化する素子電流に応じて電圧分布印加回路
出力を更新することにより、予備駆動時に、通電端から
の距離差による素子毎の予備駆動電圧値の不均一性を解
消することができる。これにより、沢山の表面伝導型放
出素子を構成したマルチ電子源を均一に作製することが
可能になる。
【００４７】また、本発明の第５の局面にかかわる電子
源の調整方法は以下のように構成される。 すなわち、電
子放出素子を複数有する電子源の調整方法であって、複
数の電子放出素子が共通に接続される第１配線と、該複
数の電子放出素子がそれぞれ接続される複数の第２配線
とにそれぞれ電位を印加して、該第１配線と複数の第２
配線に与えられる電位により前記第１配線に接続される
複数の電子放出素子に電圧Ｖ１を印加する電圧印加工程
を有しており、該電圧Ｖ１は、この電圧印加工程の後、
通常の駆動電圧として印加される電圧の最大値Ｖ２との
関係が、前記２つの電極間に電圧を印加したときに電子
放出を伴う電圧範囲内の電圧Ｖを前記素子に印加したと
きに該電圧Ｖの印加に伴って流れる電流Ｉを、
【００４８】
【数１１】 とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
るとき、
【００４９】
【数１２】 という条件を満たす電圧であり、前記第２配線のそれぞ
れに印加される電位は、前記第１配線により前記各電子
放出素子に与えられる電位と前記第２配線のそれぞれに
よって前記各電子放出素子に与えられる電位との電位差
として各電子放出素子に印加される電圧Ｖ１の差を緩和
するように設定されることを特徴とする電子放出素子の
調整方法、である。この調整方法によれば、出荷後に必
要に応じてさらなる調整を行うことが可能となる。
【００５０】
【実施例】以下、実施例に基づき本発明をさらに詳しく
説明する。 ［実施例１］上述のように、本出願人らは表面伝導型放
出素子の特性を改善するための研究を鋭意行った結果、
通常の駆動に先立ち、通常駆動時の印加電圧に対して特
定の関係を有する電圧を印加する処理（予備駆動処理）
を行うことで経時的な変化が低減することが出来ること
を見い出した。
【００５１】まず初めに、この予備駆動工程について説
明する。すでに述べたように、表面伝導型放出素子の電
子放出部を形成する際には、通電フォーミング処理後、
通電活性化処理により電子放出部の近傍に炭素もしくは
炭素化合物を堆積せしめている。さらに通電活性化終了
後には、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ル等の有機物質が素子の特性に影響を与えないように、
オイルを使用しないものを用いるのが好ましい。具体的
には、磁気浮上型ターボ分子ポンプ、クライオポンプ、
ソープションポンプ、イオンポンプ等の真空排気装置を
挙げることが出来る。真空容器内の有機成分の分圧は、
上記の炭素および炭素化合物がほぼ新たに堆積しない分
圧で１×１０-6Ｐａ以下が好ましく、さらには１×１０
-8Ｐａ以下が特に好ましい。さらに真空容器内を排気す
るときには、真空容器全体を加熱して、真空容器内壁
や、電子放出素子に吸着した有機物質分子を排気し易く
するのが好ましい。安定化工程により得られるこのよう
な真空雰囲気中の有機物の分圧を低減した雰囲気で、通
常の駆動に先立って施される通電処理が予備駆動処理で
ある。
【００５２】表面伝導型放出素子において駆動中の電子
放出部近傍の電界強度は極めて高い。このため同一の駆
動電圧で長期間駆動すると、放出電子量が徐々に低下す
るという問題があった。高い電界強度に起因する電子放
出部近傍の経時的な変化が、放出電子量の低下となって
現れているものと思われる。
【００５３】この点について説明する。Ｆｏｗｌｅｒと
Ｎｏｒｄｈｅｉｍらによれば、ＦＥ型の電子放出素子か
ら放出される電流Ｉと、カソード−ゲート間に印加され
る電圧Ｖとの関係は
【００５４】
【数１３】 で表される。上記式中、ＡおよびＢは、電子放出部近傍
の材料および放出面積に依存する定数であり、βは電子
放出部近傍の形状に依存するパラメータであり、電圧Ｖ
にβを乗じた値が電界強度となる。ここで、ＦＥ型の電
子放出素子を例に取って説明するのは、表面伝導型の電
子放出素子においても同式を一対の電極間に印加した電
圧Ｖに対して、電子電流または放出電流Ｉと置き換える
だけで同様に表現されることを見出したためである。
【００５５】図６２のグラフにプロットされた電気特性
を直線（図６２中の破線）で近似すると、印加電圧Ｖを
近似直線の傾きＳで除した値に負符号を付けた値
【００５６】
【数１４】 が、カソード２３とゲート２４間に形成される電界の強
度に比例することが分かる。
【００５７】さらに、上記関係をもう少し一般化して表
現すると、放出電流Ｉと電圧Ｖとの関係を
【００５８】
【数１５】 なる関数で表現し、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）
の微係数とする時、電圧Ｖにおける電界強度は（式３）
より、
【００５９】
【数１６】 と表され、
【００６０】
【数１７】 に比例することがわかる。
【００６１】ＦＥ型電子放出素子における上記電界強度
の代表的な値は、およそ１０7 Ｖ／ｃｍのオーダーと非
常に高い値である。この点もまた、表面伝導型電子放出
素子の一対の電極間に適用される。
【００６２】このように大きな電界強度のもとで、通常
の方法によって長期間駆動を継続していくと、強電界下
における構成部材の変化が不定期に発生し、放出電流値
が不安定になる。また、上記変化が不可逆的に起こる
と、放出電流の低下を伴うことが多く、画像表示装置に
おいては輝度の低下となって現れる。上述の駆動中の電
流の不安定性は、通常の駆動に先立ち行われる駆動方法
である予備駆動を行うことで低減することが出来る。
【００６３】本発明の予備駆動は、例えば以下のような
手順にて実施する。先ず、予備駆動を適用する電子放出
素子の、少なくとも二組の異なる駆動電圧における印加
電圧と放出電流、並びに、それぞれの印加電圧における
放出電流の微係数を求める。例えば、図６３に示すよう
に、Ｖ１の印加電圧に対応する放出電流値Ｉ１と、Ｖ１
をｄＶ１だけ微小変化させた時の放出電流の変化量ｄＩ
１から、放出電流の微係数Ｉ’１をＩ’１＝ｄＩ１／ｄ
Ｖ１より求め、同様に、Ｖ２に対応する放出電流値Ｉ２
と、微係数Ｉ’２を求める。
【００６４】次に、各印加電圧Ｖ１、Ｖ２に対応する
（式７）中のｆ（Ｖ）をＩ１、Ｉ２とし、ｆ'(Ｖ）を
Ｉ’１、Ｉ’２として、（式７）から求まる値を比較す
る。この時例えば、
【００６５】
【数１８】 という関係が得られた場合、Ｖ１を予備駆動電圧（以
下、Ｖｐｒｅと表記する）として採用し、Ｖ２を通常の
駆動電圧（以下、Ｖｄｒｖと表記する）として採用す
る。逆に、
【００６６】
【数１９】 という関係が得られた場合、Ｖ２を予備駆動電圧（以
下、Ｖｐｒｅと表記する）として採用し、Ｖ１を通常の
駆動電圧（以下、Ｖｄｒｖと表記する）として採用す
る。
【００６７】以上予備駆動は、駆動時における電界強度
が安定するまでの時間行うことが望ましいが、予備駆動
時の電界強度の相対的な変化率が５％以内に収まるまで
予備駆動を継続すれば、引き続き駆動を行っても電界強
度の変動率は５％程度以内に収まり、予備駆動の効果が
十分実現されることがわかった。従って、（式７）よ
り、ｆ（Ｖｐｒｅ）／｛Ｖｐｒｅ・ｆ'(Ｖｐｒｅ）−２
ｆ（Ｖｐｒｅ）｝の値の変化率が５％以内になるまでの
時間予備駆動を実施すればよい。
【００６８】上記予備駆動時には、予備駆動時における
電界強度の変化率をモニタしながら、電圧の印加を行う
とよい。予備駆動電圧にはパルス電圧を好適に用いるこ
とができ、例えばパルス休止時間（パルス電圧が印加さ
れてから、次のパルス電圧が印加されるまでの間）に電
界強度の変化率を算出しながら電圧の印加を行い、上記
変化率が５％以内になったところで電圧の印加を停止す
ればよい。
【００６９】予備駆動時の電界強度の変化率を見るため
には、例えば以下の方法を用いることができる。予備駆
動電圧としてＶ１を採用した場合、予備駆動時に、予備
駆動電圧Ｖ１およびＶ１と微少電圧ｄＶ１異なる電圧Ｖ
１２を連続して印加し、それぞれの電圧を印加した時に
流れる電流Ｉ１、Ｉ１２、およびＩ１、Ｉ１２の差ｄＩ
１を求める。ここで、ｆ'(Ｖ１）＝ｄＩ１／ｄＶ１であ
り、また、（式５）よりｆ（Ｖ１）＝Ｉ１であるから、
上記ｆ（Ｖ１）／｛Ｖ・ｆ'(Ｖ１）−２ｆ（Ｖ１）｝は
【００７０】
【数２０】 となり、Ｅｐｒｅの値の変化率を見ればよいことにな
る。
【００７１】予備駆動における電圧波形としては、図６
４（ａ）、（ｂ）、（ｃ）に示すような電圧波形を用い
ることができる。図６４（ａ）は予備駆動電圧Ｖ１をＴ
１時間印加した直後に電圧Ｖ１２までＴ１２時間かけて
電圧が変化する電圧波形である。図６４（ｂ）は、予備
駆動電圧Ｖ１をＴ１時間印加した直後に電圧Ｖ１２をＴ
１２時間印加する電圧波形である。また、図６４（ｃ）
は、予備駆動電圧Ｖ１をＴ１時間印加した後にＶ１２の
電圧をＴ１２時間印加する電圧波形である。各印加電圧
Ｖ１、Ｖ１２における電流値より、上記Ｅｐｒｅの値の
変化率を求め、変化率が５％以内になるまで予備駆動を
実施すればよい。
【００７２】さらに、安定化工程を施した（式８）に該
当する電子放出素子においては、素子電流Ｉｆ、放出電
流Ｉｅは素子電圧Ｖｆに対してＭＩ特性を有し、素子電
圧Ｖｆに対して素子電流Ｉｆおよび放出電流Ｉｅが一義
的に決まる特性を有する。またこの時のＩｆ−Ｖｆ特
性、Ｉｅ−Ｖｆ特性は、安定化工程後に印加された最大
電圧Ｖｍａｘに依存する。
【００７３】この電子放出素子のＩ−Ｖ特性について、
図６５（ａ）、（ｂ）を用いて説明する。図６５（ａ）
は素子電流Ｉｆと素子電圧Ｖｆの関係を示した図であ
り、図６５（ｂ）は放出電流Ｉｅと素子電圧Ｖｆとの関
係を示した図である。
【００７４】図６５（ａ）、（ｂ）において、 実線で示
されるのは、 最大電圧Ｖｍａｘ＝Ｖｍａｘ１で駆動した
素子のＩ−Ｖ特性である。この素子をＶｍａｘｌより以
下の素子電圧で駆動する時には、この実線で示されるＩ
−Ｖ特性と同じＩ−Ｖ特性を有する。しかし、Ｖｍａｘ
ｌ以上の電圧Ｖｍａｘ２で駆動すると、 素子は図中破線
で示されるように異なるＩ−Ｖ特性を示すようになり、
この素子をＶｍａｘ２以下の素子電圧で駆動する時に
は、 この破線で示されるＩ−Ｖ特性と同じＩ−Ｖ特性を
有するようになる。これは、 電子放出素子に印加される
最大電圧Ｖｍａｘによって、 電子放出部の形状や電子放
出面積等が変化するためと考えられる。
【００７５】予備駆動工程において素子電圧Ｖ１なる電
圧で素子を予備駆動することにより、 電子放出素子は図
６６に示すようにＶｍａｘ＝Ｖ１なる電圧によって一義
的に決められるｌｆ−Ｖｆ特性およびＩｅ−Ｖｆ特性を
有するようになる。
【００７６】次に、 予備駆動終了時の素子電圧Ｖｆ１に
おける素子電流をＩｆ１とし、 予備駆動により決められ
たＩｆ−Ｖｆ特性より、Ｉｆ２≦０．７ＩｆｌとなるＶ
ｆ２を選択し駆動電圧とする（図６６中のＶｆ２）。こ
れは、Ｉｆ２≦０．７Ｉｆ１となる駆動電圧とすること
により、放出電流の低下を長時間抑制することができる
からである。
【００７７】素子電圧Ｖｆ１で予備駆動を行った素子
に、 上述のようにＩｆ２≦０．７Ｉｆｌとなる駆動電圧
Ｖｆ２を印加しても、 電子放出部の形状や放出面積の変
化はほとんど生じないと考えられるため、 駆動時におい
ては、 予備駆動時とほぼ同じ放出面積を有しながら、 予
備駆動時よりも低い素子電流Ｉｆで駆動することにな
る。そのため、 駆動時に電子放出部に流れる素子電流の
電流密度を下げることができ、電子放出部の熱的な劣化
を抑え、長時間安定に電子放出させることができるもの
と考えられる。
【００７８】上記予備駆動は、予備駆動後に予備駆動電
圧よりも低い電圧で駆動する際に、電子放出素子のＩｆ
−Ｖｆ特性およびＩｅ−Ｖｆ特性が変化しないために必
要な時間行えばよく、パルス幅が数μｓｅｃ〜数十ｍｓ
ｅｃ、好ましくは１０μｓｅｃ〜１０ｍｓｅｃのパルス
電圧を数パルス〜数十パルス以上印加することにより、
行うことができる。
【００７９】なお、Ｖ１＞Ｖ２なる電圧において、 （式
９）のような関係がある場合は、 予備駆動電圧Ｖｐｒｅ
に対して通常の駆動電圧Ｖｄｒｖが高い電圧となり、Ｖ
ｐｒｅの電圧にて変化させた電子放出部 (電子放出部Ａ
と呼ぶ) に対しては、Ｖｄｒｖの電圧を印加した時点で
さらに高い電界強度がかかることになる。しかし、 この
時点での電子放出量を左右する主たる電子放出源は異な
る別の電子放出部 (電子放出部Ｂと呼ぶ) となってお
り、 全放出電流に占める電子放出部Ａの寄与は小さい。
このような関係であっても、 やはり予備駆動は有効であ
り、 予めＶｐｒｅの電圧を印加することで、電子放出部
Ａの大幅な変動要因を予め減少させ、その後のＶｄｒｖ
の駆動電圧における破壊的な変動を未然に防ぐことが出
来る。
【００８０】以上のように説明した予備駆動方法は、Ｆ
Ｅ型電子放出素子や表面伝導型電子放出素子以外の電子
放出素子、例えばＭＩＭ型の電子放出素子に対しても有
効である。
【００８１】多数の電子放出素子を単純マトリクス配線
したマルチ電子源を製造する際においても、駆動に先立
って、マルチ電子源を構成する全ての素子に対し予備駆
動処理を行うことで安定した電子放出特性を有するマル
チ電子源を実現することができる。以上、予備駆動の定
義及び単素子における有効な駆動時間の出し方について
説明した。
【００８２】次に、図１により本実施例に係る表面伝導
型放出素子の予備駆動装置について説明する。図中、１
０１は予備駆動をするための表面伝導型放出素子基板で
ある。本実施例において、基板１０１には複数の表面伝
導型放出素子がマトリックス状に配線されており、既に
フォーミング処理および活性化処理が完了し、安定化工
程にあるものとする。基板１０１は不図示の真空排気装
置に接続されており、１×１０ -7Ｐａ以下程度に真空排
気されている。さらに行方向配線端子Ｄx1〜Ｄxmおよび
列方向配線端子Ｄy1〜Ｄynを介して外部の電気回路と接
続されている。１０２は予備駆動ラインを選択するライ
ン選択回路で、タイミング発生回路１０５の指示に従っ
て行方向配線を選択し、その選択した行方向配線に電源
１０４の電圧を印加している。１０３は電流モニタ回路
で、選択した行方向配線に電圧印加した際、その行に流
れる電流をモニタする。電流モニタ回路１０３は、検出
用抵抗Ｒｍｏｎと、抵抗の両端に発生する電圧を計測す
る計測アンプから成り立っており、これにより予備駆動
電流Ｉを検出し、予備駆動電流値１０９として制御回路
１０６に出力する。なお、検出用抵抗Ｒｍｏｎの抵抗値
は、予備駆動電流Ｉが流れて発生する電圧降下により、
表面伝導型放出素子への印加電圧が影響を受けないよう
に十分小さな値にしている。電源１０４は制御回路１０
６からの指令値によって、電子源の行方向配線に印加す
る電圧を発生している。
【００８３】一方、１０７はバッファアンプ回路で、タ
イミング発生回路１０５からの制御クロックＨｓｃａｎ
信号に同期したタイミングで、表面伝導型放出素子基板
１０１の列方向配線の端子Ｄy1〜Ｄynを駆動する。バッ
ファアンプの入力値、すなわち端子Ｄy1〜Ｄynを駆動す
る電圧振幅値は電圧分布発生回路１０８で決定される。
【００８４】本実施例においては、予備駆動の進行状況
を予備駆動時に流れる電流量、すなわち（電流モニタ回
路１０３の出力データ）：（予備駆動電流１０９）で把
握している。そして、制御回路１０６は予備駆動開始の
指令と共に予備駆動を開始し、詳細は後述するが、予備
駆動の電流変化に応じて、列方向から素子に印加する電
圧分布を逐次補正する。すなわち、制御回路１０６は、
電流モニタ回路１０３出力を用いて各素子を流れる素子
電流を見積もり、この値から、素子の列方向に発生すべ
き電圧分布を算出する。算出された電圧設定値１１０
は、電圧分布発生回路１０８に転送され、バッファアン
プ１０７を通じて素子の列方向電極に印加される。この
駆動法によって、予備駆動電流と行方向配線抵抗で各素
子に生じる電圧分布が補正され、予備駆動ライン上の全
ての素子の両端に一定の電圧が印加される。予備駆動中
の電流変化に応じて逐次電圧分布発生回路１０８のデー
タを更新することで、指定ラインの予備駆動の終了時ま
で電圧分布補正が行われる。
【００８５】次に、図２を参照してライン選択回路１０
２を説明する。同回路は、内部にｍ個のスイッチング素
子（ＳＷx1〜ＳＷxm）を備えるもので、各スイッチング
素子は、電源１０４の出力電圧もしくは０Ｖ（グランド
レベル）のいずれか一方を選択し、表面伝導型放出素子
基板１０１の端子Ｄx1〜Ｄxmと電気的に接続するもので
ある。各スイッチング素子は、タイミング発生回路１０
５が出力する制御信号Ｖｓｃａｎに基づいて動作するも
のであるが、実際には例えばＦＥＴやリレーのようなス
イッチング素子を組み合わせることにより容易に構成す
ることが可能である。図２においては１行目（Ｓx1）の
ラインが選択され、行方向配線Ｄx1にのみ電源１０４の
出力電圧が印加され、他のラインはグランドに接続され
る。
【００８６】図３は電圧分布発生回路１０８の構成を示
す回路図と、これを用いてあるラインを予備駆動してい
る様子を説明するブロック図である。電圧分布発生回路
１０８は、予備駆動の際、各素子を流れる素子電流Ｉと
行方向配線抵抗ｒ１〜ｒｎにより発生する電圧降下を補
正するために、列方向から印加すべき補償電圧量を発生
し、バッファアンプ１０７へ出力する。
【００８７】本実施例においては、予備駆動の際生じる
電圧分布をキャンセルする様にバッファアンプ１０７出
力で（Ｓy1〜Ｓyn）表面伝導型放出素子群１０１のＤy1
〜Ｄyn端子を駆動する。
【００８８】電圧分布発生回路１０８は、それぞれｎ個
のＤ／Ａコンバータ１３２とラッチ回路１３３で構成し
た。ｎ個のＤ／Ａコンバータに対応したデジタル設定出
力値１１０は外部から独立に設定される。具体的には、
図１の制御回路１０６が電圧降下分布量を演算により算
出し、デジタル設定出力値１１０として設定する。各Ｄ
／Ａコンバータ１３２には独立な電圧量が設定され、ラ
ッチクロック１１１により全出力が同期して更新され
る。
【００８９】引き続き、本実施例の装置を用いて、表面
伝導型放出素子基板１０１を予備駆動する手順について
図１、３、４により説明する。予備駆動は全ての素子に
設定した予備駆動電圧Ｖpre が所定の時間印加されるよ
うに行う。この時の目標電流値は必要とする電子放出量
などから予め求められる。本実施例においては、パルス
幅１ミリ秒、パルス高１６ＶのＶpre 電圧を１分ずつ印
加した。
【００９０】以下に予備駆動のフローについて説明す
る。図１の制御回路１０６が、予備駆動開始の指令を受
信すると、制御回路１０６は行単位で通電処理を行うた
めに、タイミング発生回路１０５、電源１０４を制御す
る。先ず、列方向配線端子Ｄy1〜Ｄynがグランド電位に
なるよう、設定電流値１１０を設定し、一方、行方向配
線端子Ｄx1〜Ｄxmに順次予備駆動電圧Ｖpre をパルス状
に印加する（パルス幅１ミリ秒、パルス高１６Ｖ）。こ
れにより表面伝導型放出素子基板１０１は行方向単位に
順次パルス電圧が印加され、予備駆動がライン単位で開
始する。
【００９１】本実施例においては、行方向配線端子Ｄx1
ライン上のｎ個の素子を予備駆動する場合の予備駆動に
ついて以下説明する。予備駆動電圧を印加している１行
目の表面伝導型素子群に着目し、その配線抵抗を含めた
モデルで表面伝導型放出素子群１３１を表し、この素子
群を予備駆動する様子を図３で説明する。図３におい
て、Ｆ１〜Ｆｎは行方向配線端子Ｄx1ライン上の表面伝
導型放出素子、ｒ１〜ｒｎは行配線Ｅx1における各部の
配線抵抗、Ｒｙは各配線Ｄy1〜Ｄynの給電端から表面伝
導型放出素子までの配線抵抗である。行配線は一定の線
幅、厚さ、材料で形成されるように設計されるため、製
造上のばらつきを除けばｒ１〜ｒｎは等しいと考えてよ
い。また各配線は通常等しく設計されるため、各配線の
Ｒｙは等しいと考えてよい。なお、予備駆動の前後で表
面伝導型放出素子の等価抵抗値は変化（減少）するが、
Ｒｙの値に比べ各素子の等価抵抗は非常に大きく、Ｒｙ
の影響は、ほとんど無視して考えてよい。また表面伝導
型放出素子の等価抵抗値は、ｒ１〜ｒｎに比べて大きく
設計されている。
【００９２】表面伝導型放出素子群１３１を予備駆動す
るため、制御回路１０６はタイミング発生回路１０５を
介してライン選択回路１０２を制御し、予備駆動電圧Ｖ
preを電源１０４、電流モニタ回路１０３を介して行方
向配線端子Ｄx1に印加する。これにより端子Ｄx1は予備
駆動電圧Ｖpre で駆動される。一方、Ｄx1ライン上の素
子のもう一方の電極端子であるＤy1〜Ｄyn端子はバッフ
ァアンプ１０７により駆動される。バッファアンプ１０
７は、各素子Ｆ１〜Ｆｎからの予備駆動電流ｉ１〜ｉｎ
をシンクまたはソースするように動作するが、その出力
電圧振幅は電圧分布発生回路１０８によって決定され
る。
【００９３】予備駆動を行う際、行配線Ｄx1上の素子群
の端子電圧をモニタすると配線抵抗ｒ１〜ｒｎの影響で
Ｇy1〜Ｇyn電圧は変化する。この電圧変化は予備駆動の
進行と共に大きくなり予備駆動の最後に最も大きくな
る。例えば、予備駆動電流２ｍＡ／素子、ｒ１〜ｒｎ＝
３ｍΩ、ｎ＝１０００の場合、給電端から最も遠いＦｎ
素子の端子Ｇynにおいては、
【００９４】
【数２１】 もの電圧差が生じることになる。
【００９５】そこで、この電圧差分布と同じ電圧分布を
電圧分布発生回路１０８で発生させ、各素子に生じる電
圧分布をキャンセルする様にバッファアンプ１０７出力
Ｓy1〜Ｓynにより、Ｄy1〜Ｄyn端子を駆動する。すなわ
ち予備駆動の際、各素子Ｆ１〜Ｆｎに流れる電流による
端子Ｇy1〜Ｇynの電圧降下分布を、電圧分布発生回路１
０８出力Ｂy1〜Ｂynで再現する。各素子Ｆ１〜Ｆｎの予
備駆動がほぼ一様に進行すると仮定し、各素子を流れる
素子電流ｉ１〜ｉｎは、ほぼ等しいと見なすと、その電
流値は電流モニタ回路１０３で検出される予備駆動電流
Ｉ（１０９）を用いて
【００９６】
【数２２】 で現される。
【００９７】制御回路１０６は、このｉave を各素子を
流れる電流値として、各素子端子での電圧降下量を算出
し、電圧分布発生回路１０８に設定する。これにより、
電圧分布発生回路１０８出力Ｂy1〜Ｂynには、各素子Ｆ
１〜Ｆｎの素子端子Ｇy1〜Ｇynと同じ電圧降下分布が実
現される。この電圧量をバッファアンプ１０７出力Ｓy1
〜ＳynによりＤy1〜Ｄyn端子に印加すれば、各素子Ｆ１
〜Ｆｎの端子間に印加される電圧は素子番号によらずに
一定にできる。
【００９８】本実施例において、予備駆動進行と共に発
生する素子電圧の分布は以下のようにして計算してい
る。予備駆動は、ほぼ、どの素子も同時に進行するもの
として、電流モニタ回路１０３で検出される予備駆動電
流Ｉ（１０９）から各素子Ｆ１〜Ｆｎを流れる素子電流
値ｉ１〜ｉｎを
【００９９】
【数２３】 として見積もる。この時、電圧分布発生回路１０８出力
端子に出力すべき電圧Ｂy1〜Ｂynは、配線抵抗値ｒ１〜
ｒｎ≒ｒを用いて、
【０１００】
【数２４】 として算出される。
【０１０１】予備駆動の際、制御回路１０６は予備駆動
電流を逐次測定し、上式により各出力電圧Ｂy1〜Ｂynを
逐次算出する。引き続いて制御回路１０６は、出力電圧
Ｂy1〜Ｂynに対応したデジタル出力データを電圧分布回
路１０８のラッチ回路１３３に転送する。（電流計測→
出力データの演算→ラッチ回路へのデータの転送）の一
連の作業が完了すると、制御回路１０６は、Ｄ／Ａデー
タの更新を行うためにラッチクロック１１０を全てのラ
ッチ回路１３３に印加し、同期してデータの更新を行
う。これにより電圧分布発生回路１０８は素子Ｆ１〜Ｆ
ｎの端子Ｇy1〜Ｇynに生じる電圧分布量と同じ電圧分布
を発生する。
【０１０２】図４は、予備駆動時に素子Ｆ１〜Ｆｎの両
端に印加される電圧分布を示したものである。横軸は素
子番号Ｆ１〜Ｆｎであり、素子の位置を示している。縦
軸は素子両端の端子電圧を示している。電源１０４から
印加する予備駆動電圧Ｖpre＝１６Ｖが各素子の端子Ｇy
1〜Ｇynに印加される間に配線抵抗の電圧降下の影響で
低下するが、この時、電圧分布発生回路１０８出力Ｂy1
〜Ｂynおよびバッファ１０７出力Ｓy1〜Ｓｙの分布はＧ
y1〜Ｇynの分布と同じになる。これにより各素子には一
定の印加電圧（ほぼ１６Ｖ）が印加されて予備駆動が行
われる。
【０１０３】すなわち予備駆動の際、素子電流が変化す
ると配線抵抗の影響で素子端に発生する電圧分布が常に
変化する。この時素子電流に相当する電流値を逐次検出
し、電圧分布発生回路１０８出力Ｂy1〜Ｂynを逐次更新
することで全ての素子が一定の電圧Ｖpre で予備駆動さ
れる。
【０１０４】以上の説明においては、行配線Ｄx1上の素
子の予備駆動の説明を行ったが、他のライン上の素子を
予備駆動する際も全く同様に適用できる。このようにし
て全ての表面伝導型放出素子基板１０１の予備駆動を終
了する。
【０１０５】さてＶpre ＝１６Ｖを印加した表面伝導型
放出素子基板１０１から適当な素子を選んで、前述の
（式３）（式６）により、素子の電界強度を用いて算出
したところ、βが４．５×１０6 （１／ｃｍ）と見積も
られた。１６Ｖ印加時の電界強度Ｆ＝β×Ｖpre は、
７．２×１０7 （Ｖ／ｃｍ）であった。
【０１０６】そこで、その後Ｖdrv 電圧として、１４．
５Ｖで駆動を行った。１４．５Ｖにおけるβを測定した
ところ、βは４．５×１０6 （１／ｃｍ）であり、Ｆ＝
６．５×１０7 （Ｖ／ｃｍ）と見積もられた。
【０１０７】別の表面伝導型放出素子基板を用意し、予
備駆動を行わずに最初から駆動電圧を１４．５Ｖに設定
して駆動を行って、両者を比較した。すると予備駆動を
行った表面伝導型放出素子基板は、予備駆動を行わなか
った表面伝導型放出素子基板に比べて、駆動中の素子電
流並びに放出電流の減少と変動が少なく安定な電子放出
特性が得られた。
【０１０８】なおライン毎に微妙に行方向配線抵抗ｒ１
〜ｒｎが変化する場合は、この値もメモリ等にストア
し、電圧分布を更新する場合にライン毎の平均素子電流
値と共に適宜読み出して計算に使用してもよい。
【０１０９】また素子数ｎが大きくなった場合、（電流
計測→出力データの演算→データ転送）の一連の作業は
時間がかかる可能性があるため、各素子毎に並列して処
理することで時間の短縮が図れる。また本実施例におい
て電圧分布発生回路１０８は表面伝導型放出素子基板１
０１の列方向配線数ｎと同じ数のＤ／Ａコンバータで構
成したが、補償電圧分布の形は図４に示すように緩やか
に変化するため、Ｄ／Ａコンバータの数を間引いて、間
引いた列方向配線端子に印加すべき電圧値を抵抗分割に
よって規定しても良い。Ｄ／Ａコンバータの数を減らし
ことで計算時間の短縮やコストダウンを可能とする。
【０１１０】また本実施例においては、電源１０４出力
を正として、端子Ｄx1から端子Ｄy1〜Ｄynに電流を流す
方向で予備駆動を行ったが、これとは極性を逆にして端
子Ｄy1〜Ｄynから端子Ｄx1側に電流を流すように予備駆
動を行ってもよい。この場合は、電圧分布も逆になるた
め、バッファアンプ１０７を（−１）倍の反転バッファ
アンプとして、電流をソースするように設定することで
全く同様の効果が期待できる。
【０１１１】また本実施例においては、図３中Ｒｙで示
される列方向配線抵抗の影響は、列方向配線の大きさが
表面伝導型放出素子の等価抵抗に比べ十分小さいとして
無視していた。しかしながら、取出し配線等の大きさが
大きくなって無視できない場合は、列方向配線抵抗によ
る電圧降下の補償を行ってもよい。すなわち図１におい
てライン選択回路１０２が選択する選択ライン番号が大
きくなると、Ｒｙがライン番号に比例して大きくなると
考え、予備駆動を行っているライン番号に対応してＲｙ
を見積もり、そこでの電圧降下分も電圧分布発生回路１
０８で補償することもできる。
【０１１２】なおライン毎に微妙に行方向配線抵抗ｒｌ
〜ｒｎが変化する場合は、この値もメモリ等にストア
し、電圧分布を更新する場合にライン毎の平均素子電流
値と共に適宜読み出して計算に使用してもよい。
【０１１３】また予備駆動の際、あるライン上の素子の
予備駆動が完全に終了後、ライン選択回路１０２を切り
替えて他のラインの予備駆動を行う方法だけでなく、予
備駆動ラインを順次切り替えながら複数同時進行で予備
駆動処理を行ってもよい。例えば本実施例においては、
パルス幅１ミリ秒、パルス周期１０ミリ秒で処理を行っ
ているので、最大１０本を切り替えながら予備駆動通電
処理することが可能である。この場合は、ライン毎に予
備駆動進行のばらつきがある可能性があるため、ライン
毎の平均素子電流を逐次メモリ等にストアし、ラインを
切替え時にメモリにストアされた平均素子電流を用いて
電圧分布発生回路１０８出力を高速に更新しながら予備
駆動を行うことで均一な予備駆動処理が高速に実現され
る。
【０１１４】これを説明したフローチャートが図５であ
る。説明を分かりやすくするため、表面伝導型放出素子
基板１０１の行方向配線数ｎは４８０本あるものとして
以下説明する。 （手順１）：初期駆動条件設定 予備駆動開始の指令により、制御回路１０６は予備駆動
を開始する。先ず、予備駆動の開始時の初期駆動条件設
定を行う。初期駆動条件として設定する項目は、同時に
切り替えながら予備駆動処理するブロックの設定と分布
電圧の初期化（０ｖ）である。
【０１１５】また通電はパルス幅１ミリ秒、パルス周期
１０ミリ秒で行う場合、１０本を１ブロックとして処理
するため、４８０本の行方向配線を通電処理する場合、
４８ブロックの通電処理単位に分けられる。この４８ブ
ロックの割付を行うのが“ブロックの設定”である。こ
こでは、予備駆動電圧印加時に表面伝導型放出素子基板
１０１上均等に電力が印加されるように、以下のように
組み合わせを設定した。
【０１１６】
【表１】
【０１１７】（手順２）：スクロール駆動開始 手順１の設定に基づいて駆動条件を設定後、予備駆動を
開始する。駆動ラインの選択はブロックの設定値に基づ
いて決められ、ブロック設定値で決められたライン番号
が駆動ライン設定信号としてタイミング回路１０５に転
送される。タイミング発生回路１０５はラインセレクト
信号を出力し、ライン選択回路１０２で指定されたライ
ン電源１０４で駆動される。またこの時、予備駆動の進
行をモニタして予備駆動電流と配線抵抗により生じる電
圧降下の補償量を算出するため、電流検出回路１０３に
より各行方向配線を流れる電流値を検出し制御回路１０
６のメモリ（不図示）に格納する。
【０１１８】（条件１）：１スクロールの終了検出 １ブロック１０本の予備駆動処理と各ラインの電流検出
の終了迄待つ。
【０１１９】（手順３）：補償電圧値の算出 予備駆動の進行により、予備駆動電流と配線抵抗により
生じる電圧降下の補償電圧を算出する。前述の式によ
り、各ライン毎の予備駆動電流と配線抵抗から補償電圧
値を算出することが可能である。メモリに格納した各ラ
イン毎の予備駆動電流値とやはりメモリに格納された配
線抵抗値を用いて各ライン毎に補償電圧値を算出する。
【０１２０】（条件２）：指定ブロックの予備駆動終了
検出 １ブロック３０秒で予備駆動を終了する。予備駆動が終
了していない場合は、（手順２）に戻って、再びスクロ
ール駆動を開始する。電圧分布回路１０８からの補償電
圧値は、（手順３）で算出された値を用いる。
【０１２１】（条件３）：全ブロックの予備駆動終了検
出 １ブロックの予備駆動を終了すると、次のブロックの予
備駆動を行うため、手順１にすすむ。全ブロックの予備
駆動終了したばあいは、基板のすべての素子の予備駆動
終了となる。
【０１２２】［実施例２］図６により本発明の第２の実
施例である表面伝導型放出素子の予備駆動装置について
説明する。図６においても、表面伝導型放出素子２０１
は図１の１０１と同じであり、装置全体の動作や予備駆
動の手順等は実施例１とほぼ同様なのでそれらの説明は
省略する。実施例２においては表面伝導型放出素子２０
１のライン選択回路２０２の駆動方法が異なっているの
で説明する。
【０１２３】図７を参照してライン選択回路２０２の駆
動方法を説明する。同回路は、内部にｍ個のスイッチン
グ素子（ＳＷx1〜ＳＷxm）を備えるもので、各スイッチ
ング素子は、電源２０４の出力電圧もしくは可変電源２
１３の出力電圧のいずれか一方を選択し、表面伝導型放
出素子基板１０１の端子Ｄx1〜Ｄxmと電気的に接続する
ものである。
【０１２４】各スイッチング素子は、タイミング発生回
路２０５が出力する制御信号Ｖscan基づいて動作するも
のであるが、実際にはたとえばＦＥＴやリレーのような
スイッチング素子を組み合わせることにより容易に構成
することが可能である。図７においては１行目（Ｓx1）
のラインが選択され、行方向配線Ｄx1にのみ電源２０４
の出力電圧が印加され、他のライン（Ｓx2〜Ｓxm）は可
変電源２１３の出力電圧に接続されている。可変電源２
１３の出力電圧は制御回路２０６が出力する非選択電位
設定値２１２により設定される。
【０１２５】本実施例においては、予備駆動電圧を印加
しない非選択ライン（Ｓx2〜Ｓxm）の電位をグランドレ
ベルでなく非選択電位にしている。この理由を以下に記
す。行単位で予備駆動を行う場合、同一行上で列方向に
生じる電圧降下の分布を列方向配線端子Ｄy1〜Ｄynから
の電圧印加により補償するのが本発明の趣旨であるが、
表面伝導型放出素子基板が単純マトリクス構成であるた
め、列方向配線端子Ｄy1〜Ｄynからの印加電圧は予備駆
動ラインだけでなく、予備駆動を行っていないラインの
素子にも印加される。むろん列方向配線端子Ｄy1〜Ｄyn
は最大でも数Ｖと小さいが、予備駆動を行っていないラ
インを、ＧＮＤレベル（０Ｖ）にすると、非予備駆動ラ
インに接続された{(ｍ−１）×ｎ｝個の素子に列方向配
線端子Ｄy1〜Ｄynからの電圧が印加される。この電圧印
加により各素子には微少な電流が流れ、基板全体では場
合によってはかなりの電流が流れる可能性があった。こ
の電流は、本来の予備駆動プロセス評価と関係ない、無
効な電流であり、プロセスにおいて基板に投入される消
費電力を無駄に増加させるだけであり、軽減する方が望
ましい。そこで予備駆動を行っていないライン（非予備
駆動ライン）を束ね、これらのラインに接続された素子
両端に印加される電圧の絶対値を極力小さくするよう
に、束ねたラインに非選択電位設定値２１２を印加し
た。
【０１２６】一般に、非選択電位の設定値としては、列
方向配線端子Ｄy1〜Ｄynからの補償電圧の最小値と最大
値の間から設定することが望ましい。本実施例において
は、非選択電位設定値２１２は以下のようにして制御回
路２０６で決定した。すなわち、電圧分布回路２０８出
力で各端子に発生する最大電圧と最小電圧の差を電圧降
下量として算出する。具体的には図６において電圧分布
回路２０８出力Ｂy1〜Ｂynの最大電圧分布量は
【０１２７】
【数２５】 で算出される。そこで、
【０１２８】
【数２６】 と決定した。
【０１２９】本実施例においても、実施例１と同様に電
圧分布回路２０８出力は電流モニタ回路２０３の予備駆
動電流値２０９（Ｉ）、配線抵抗値ｒ１〜ｒｎ≒ｒを用
いて以下のように算出できる。
【０１３０】
【数２７】 従って、非選択電位設定値２１２は、
【０１３１】
【数２８】 として算出される。
【０１３２】非選択ラインの電圧をこのように設定して
駆動を行うと、非選択ライン上の素子両端には、
【０１３３】
【数２９】 の電圧が印加されることになる。
【０１３４】もし、非選択電位設定値２１２がグランド
レベルの場合、非選択ライン上の素子両端にかかる電圧
（Ｖｏｆｆ−Ｂy1）〜（Ｖｏｆｆ−Ｂyn）は、ｒ×Ｉ〜
1/2×ｒ×（ｎ＋１）×Ｉとなるので、非選択ライン
に、上記の非選択電位設定値２１２を印加することで非
選択ラインに接続された素子両端に印加される電圧の絶
対値を、ほぼ半分にすることができる。通常、ｎは１０
００以上と大きいため、上式で、（ｎ−５）≒（ｎ＋
３）≒（ｎ＋１）≒ｎと見なせるためである。
【０１３５】図８に、Ｄx1ライン上の素子を予備駆動
時、表面伝導型放出素子基板２０１の各端子に印加され
る駆動電圧波形を示す。前述のように、各素子は駆動電
圧Ｖpre ＝１６Ｖ、パルス幅１ｍｓのパルス駆動され
る。図８（ａ）は、予備駆動を行っている端子Ｄx1への
駆動波形を示し、これは電源２０４によって駆動される
（駆動電圧１６Ｖ、パルス幅１ｍｓ）。図８（ｂ）は、
予備駆動を行っていない非選択ラインの端子Ｄx2〜Ｄxm
への駆動波形を示し、これは非選択電位設定値２１２で
設定される可変電源２１３によって駆動され、非選択電
位２１２はＶｏｆｆで表される。図８（ｃ）と図８
（ｄ）は、表面伝導型放出素子基板２０１の列方向端子
の駆動波形を示し、これはバッファアンプ２０７で駆動
される。図８（ｃ）は、電圧降下の最も小さな端子Ｄy1
の駆動波形を、図８（ｄ）は電圧降下の最も大きな端子
Ｄynの駆動波形を示している。予備駆動中に、検出電流
が変化しても逐次補償電圧分布が変化し常に設定した電
圧Ｖpre ＝１６Ｖが各素子に印加される。
【０１３６】なお各素子は、パルス駆動される。この
時、ライン選択回路２０２のパルス電圧出力開始タイミ
ングは、図８に示すように、電圧分布を発生するバッフ
ァアンプ２０７のパルス出力の変化よりもΔｔ（Δｔは
数μｓｅｃ）遅れて出力を開始し、パルスが出力を終了
する場合はバッファアンプ２０７のパルス出力の変化よ
りΔｔ先にパルス出力を終了するようにしたので、これ
について説明する。
【０１３７】これはバッファアンプ出力のアンプ毎の出
力ばらつきにより、出力タイミングにチャンネル間でデ
ィレイが生じる場合の問題に対応するためである。つま
り、ライン選択回路２０２のパルス電圧出力開始が、電
圧分布を発生するバッファアンプ２０７のパルス出力の
変化よりも先に出力を開始する場合、万一、出力タイミ
ングにチャンネル間でディレイが生じると、一瞬、選択
ライン上の素子の一部しか十分な駆動電圧が印加されな
い時間が生じる。この瞬間は、選択ライン上の全ての素
子が駆動されず、流れる予備駆動電流が小さくなる。し
かしながら、バッファアンプ出力は選択ライン上の素子
がすべて十分駆動されていると仮定して算出した電圧を
印加している。従って、この場合は素子に設定より大き
な駆動電圧が印加され、特性不均一を発生させる可能性
があった。
【０１３８】そこでライン選択回路２０２のパルス電圧
出力開始は、電圧分布を発生するバッファアンプ２０７
のパルス出力の変化よりもΔｔ遅れて出力を開始し、パ
ルスが出力を終了する場合はバッファアンプ２０７のパ
ルス出力の変化よりΔｔ先にパルス出力を終了するよう
に印加する。こうすれば、バッファアンプの出力タイミ
ングばらつきの影響を回避できる。
【０１３９】本実施例で用いた非選択ラインへの電圧印
加により、表面伝導型放出素子基板を予備駆動時に投入
される投入電力をより低減することができた。なお、オ
フセット電圧の決定方法は上述した方法だけでなく、表
面伝導型放出素子基板全体に印加される電力値が最小に
なるようにしてもよい。例えば、非選択ラインへの電圧
印加は行わずに、列方向配線端子Ｄy1〜Ｄynから印加さ
れる電圧の絶対値を極力小さくするようにオフセット電
圧を加算し駆動を行っても良い。
【０１４０】この時、印加するオフセット電圧値は以下
のようにして決定できる。電圧分布回路２０８出力で各
端子に発生する最大電圧と最小電圧の差を電圧降下量２
１０２１０として算出する。具体的には図６において電
圧分布回路２０８出力Ｂy1〜Ｂynの電圧降下量は
【０１４１】
【数３０】 で算出される。すなわち、
【０１４２】
【数３１】 である。
【０１４３】このオフセット電圧をＤy1〜Ｄynに印加す
る分布電圧と、電源２１３の設定値にオフセットとして
加算することで、列方向配線端子Ｄy1〜Ｄynから印加さ
れる電圧の絶対値を実施例１に比べ半分にすることがで
きた。
【０１４４】［実施例３］図９により本発明の第３の実
施例である表面伝導型放出素子の予備駆動装置について
説明する。図９においても、表面伝導型放出素子３０１
は図１の１０１と同じであり、装置全体の動作や予備駆
動の手順等は実施例１とほぼ同様なので省略する。また
電流モニタ回路３０３の構成は実施例１、２と若干異な
り、列方向配線端子Ｄy1〜Ｄynとバッファアンプ３０７
間に電流モニタ回路３０３を入れ、予備駆動時に各素子
を流れる素子電流を個別にモニタしている。電圧分布回
路３０８の構成は実施例１、２と同様に、各素子を流れ
る予備駆動電流値から制御回路３０６が電圧分布量を演
算により計算し、出力結果を電圧分布発生回路電圧分布
量に応じた出力値を転送するように設計されている。
【０１４５】実施例１、２と同様に、予備駆動電圧を印
加している１行目の表面伝導型素子群に着目し、その配
線抵抗を含めたモデルで表面伝導型放出素子群３３１を
表し、この素子群を予備駆動する様子を図１０で説明す
る。
【０１４６】本実施例においても、予備駆動時にライン
上で生じる電圧分布をキャンセルする様にバッファアン
プ３０７出力Ｓy1〜Ｓynにより、Ｄy1〜Ｄyn端子を駆動
する。この時電圧分布回路３０８をｎ個のＤ／Ａコンバ
ータ３３２とラッチ回路３３３で構成した。これにより
外部からｎ個のＤ／Ａコンバータに対応したデジタル設
定出力値３１０を印加してそれぞれ独立に駆動できるよ
うにした。デジタル設定出力値３１０は、制御回路３０
６から、演算により算出された電圧降下分布量として設
定される。各Ｄ／Ａコンバータには独立な電圧量が設定
され、ラッチクロック３１１により全出力が同期して更
新される。
【０１４７】電流モニタ回路３０３は、各素子を流れる
素子電流を個別にモニタできる。すなわち、電流モニタ
回路３０３は、検出用抵抗Ｒｍｏｎとこの両端に発生す
る電圧を計測する計測アンプから成り立っており、これ
により電流Ｉｆを検出し、検出したｎ個の予備駆動電流
値３０９を出力する。本実施例に示すように各素子の予
備駆動電流を個別にモニタすることで、実施例１、２に
比較してより正確な電圧分布を再現できる。この電圧量
をバッファアンプ３０７出力Ｓy1〜ＳynによりＤy1〜Ｄ
yn端子に印加する。
【０１４８】なお、バッファアンプ３０７出力が０Ｖで
ない場合、電流モニタ回路３０３で検出される電流値
は、必ずしも各素子を流れる素子電流と一致するわけで
はない。これについて説明する。前述したように 図１
０には図示していないが、列方向配線端子Ｄy1〜Ｄynか
らの印加電圧は、表面伝導型放出素子が単純マトリクス
構成であるため、予備駆動ラインだけでなく、予備駆動
を行っていないラインの素子にも印加される。従って電
流モニタ回路３３３で検出される電流Ｉ（Ｒｍｏｎ番号
ｘ）は、（素子Ｆｘに１６Ｖ印加時に流れる素子電流）
と（Ｄyxに接続された予備駆動されていない素子（ｍ−
１個）にＳyx電圧を印加時に流れる電流）との和とな
る。第一項目が真の素子電流であり、第二項目の電流分
が誤差として生じることになる。実際にＳyx電圧は小さ
く、第二項目の電流分は小さいため無視してもよいが、
より正確に測定するためには以下のステップで計測を行
えばよい。
【０１４９】１）全ての行方向配線端子Ｄx1〜Ｄxmを０
Ｖにして列方向配線端子Ｄy1〜ＤynをＳy1〜Ｓynで駆動
する。この時計測される電流Ｉａは、Ｄyxに接続された
全ての素子にＳyx電圧を印加時に流れる電流（ｍ個）で
ある。 ２）行方向配線端子の内１本を選択して、列方向配線端
子Ｄy1〜ＤynをＳy1〜Ｓynで駆動する。この時計測され
る電流Ｉｂは、（素子Ｆｘに１６Ｖ印加時に流れる素子
電流）と（Ｄyxに接続された通電活性化を行わない素子
（ｍ−１個）にＳyx電圧を印加時に流れる電流）との和
である。
【０１５０】そこで、この２回の測定により（素子Ｆｘ
に１６Ｖ印加時に流れる素子電流）はＩｂ−Ｉａで算出
されるため、各素子を流れる電流値として、この値を用
い、さらに電圧分布を算出することで、より正確な電圧
設定が可能になった。
【０１５１】［実施例４］図１１により本発明の第４の
実施例に係る表面伝導型放出素子の予備駆動装置につい
て説明する。図１１において、４０３は予備駆動電圧パ
ルスを発生する予備駆動電源部、４０２は予備駆動電源
部４０３で発生した電圧パルスを必要なラインに印加す
るためのライン選択部、４０４は予備駆動電源部４０３
およびライン選択部４０２を制御するための制御部、４
０１は予備駆動されるための、複数の表面伝導型電子放
出素子がＭ行×Ｎ列に単純マトリクス配線された電子源
基板である。なお、本実施例において、基板４０１は、
既にフォーミング処理および活性化処理が完了し、安定
化工程にあるものとする。基板４０１は不図示の真空排
気装置に接続されており、１×１０-7Ｐａ以下程度に真
空排気されている。
【０１５２】以下、図１１を用いて本実施例における表
面伝導型電子放出素子の予備駆動方法について説明す
る。予備駆動電源部４０３は予備駆動に必要な電圧パル
スを発生するためのものであり、本実施例において、該
予備駆動電源部４０３は図１２に示す電圧波形を出力す
る。Ｔ１（パルス幅）＝１ｍｓｅｃ、Ｔ２（パルス間
隔）＝１０ｍｓｅｃ、電圧波高値Ｖpre は１７Ｖであっ
た。この電圧波形および出力のオン／オフは、制御部４
０４により制御される。予備駆動電源部４０３から出力
された電圧波形は、ライン選択部４０２に入力され、そ
こで選択されたラインに印加される。
【０１５３】ここで、ライン選択部４０２について、図
１３を参照して説明する。ライン選択部４０２は例えば
リレーやアナログスイッチ等のスイッチで構成され、電
子源基板４がＮ×Ｍのマトリクスであるとき、Ｓｗ１〜
ＳｗＭのようにＭ個のスイッチが並列に並べられ、配線
Ｓｘ１〜ＳｘＭを介して電子源基板４０１のＸ配線端子
Ｄｘ１〜ＤｘＭに接続されている。また該スイッチＳｗ
１〜ＳｗＭは制御部４０４にて制御され、予備駆動する
べきラインに予備駆動電源部４０３からの電圧波形が加
わるように作動する。図１３の例ではＳｗ１が作動する
ことにより第１ラインＳｘ１が選択され、さらに同時に
Ｓｗ［ｍ/2＋１］（ここでｍは偶数とする）が作動する
ことで第ｍ/2＋１ラインＳｘ［ｍ/2＋１］も選択され、
その他のラインはグランドに接続されている様子を示
す。
【０１５４】このようにして予備駆動を一定時間行なっ
た後、制御部４０４はライン選択部４０２を次の第２ラ
インおよび第（ｍ/2＋２）ラインに切り替えて同じ駆動
を繰り返し、さらに同様にして第ｍ/2ラインおよび第ｍ
ラインまで駆動をして終了した。
【０１５５】さてＶpre ＝１７Ｖを印加した表面伝導型
放出素子基板４０１から適当な素子を選んで、前述の
（式３）（式６）により、素子の電界強度を用いて算出
したところ、βが４．５×１０6 ［１／ｃｍ］と見積も
られた。１６Ｖ印加時の電界強度Ｆ＝β×Ｖpre は、
７．２×１０7 ［Ｖ／ｃｍ］であった。そこで、その後
Ｖｄｒｖ電圧として、１４．５Ｖで駆動を行った。１
４．５Ｖにおけるβを測定したところ、βは４．５×１
０6 ［１／ｃｍ］で、Ｆ＝６．５×１０7 ［ｖ／ｃｍ］
と見積もられた。別の表面伝導型放出素子基板を用意
し、予備駆動を行わずに最初から駆動電圧を１４．５Ｖ
に設定して駆動を行って、両者を比較した。すると予備
駆動を行った表面伝導型放出素子基板は、予備駆動を行
わなかった表面伝導型放出素子基板に比べて、駆動中の
素子電流並びに放出電流の減少と変動が少なく安定な電
子放出特性が得られた。
【０１５６】この結果、予備駆動を行った各表面伝導型
電子放出素子の経時変化は実用上問題無いレベルに低減
し、該表面伝導型電子放出素子の複数を有する電子源を
利用して製作した画像表示装置（ディスプレイ装置）で
は高品位な画像が得られた。ここで予備駆動に必要な時
間は同じ条件で作成された１素子のデータから求めら
れ、１ライン毎に予備駆動する方法と比べてほぼ２分の
１の時間で予備駆動処理が終了した。なお、このように
複数のラインを同時に選択する駆動方法を以下、マルチ
ライン駆動と称する。
【０１５７】ここで、本発明を適用した画像表示装置の
表示パネルの構成と製造法について、具体的な例を示し
て説明する。図５１は、本実施例に用いた表示パネルの
斜視図であり、内部構造を示すためにパネルの１部を切
り欠いて示している。後で本発明の実施例において説明
する排気管については本図においては簡略化のため省略
してある。図中、１００５はリアプレート、１００６は
側壁、１００７はフェースプレートであり、１００５〜
１００７により表示パネルの内部を真空に維持するため
の気密容器を形成している。気密容器を組み立てるにあ
たっては、各部材の接合部に十分な強度と気密性を保持
させるため封着する必要があるが、例えばフリットガラ
スを接合部に塗布し、大気中あるいは窒素雰囲気中で、
摂氏４００〜５００度で１０分以上焼成することにより
封着を達成した。気密容器内部を真空に排気する方法に
ついては後述する。
【０１５８】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮ×Ｍ個形成されている。ここで、Ｎ、Ｍは２以上の
正の整数であり、目的とする表示画素数に応じて適宜設
定される。例えば、高品位テレビジョンの表示を目的と
した表示装置においては、Ｎ＝３０００、Ｍ＝１０００
以上の数を設定することが望ましい。また通常のテレビ
ジョンにおいてもその半分程度の画素数が必要であり、
本実施例においては、Ｎ＝３０７２、Ｍ＝４８０とし
た。前記Ｎ×Ｍ個の冷陰極素子は、Ｍ本の行方向配線１
００３とＮ本の列方向配線１００４により単純マトリク
ス配線されている。前記１００１〜１００４によって構
成される部分をマルチ電子ビ−ム源と呼ぶ。なお、マル
チ電子ビ−ム源の製造方法や構造については、後で詳し
く述べる。
【０１５９】本実施例においては、気密容器のリアプレ
ート１００５にマルチ電子ビ−ム源の基板１００１を固
定する構成としたが、マルチ電子ビ−ム源の基板１００
１が十分な強度を有するものである場合には、気密容器
のリアプレートとしてマルチ電子ビ−ム源の基板１００
１自体を用いてもよい。
【０１６０】また、フェースプレート１００７の下面に
は、螢光膜１００８が形成されている。本実施例はカラ
−表示装置であるため、螢光膜１００８の部分にはＣＲ
Ｔの分野で用いられる赤、緑、青の３原色の螢光体が塗
り分けられている。各色の螢光体は、例えば図５２の
（ａ）に示すようにストライプ状に塗り分けられ、螢光
体のストライプの間には黒色の導電体１０１０が設けて
ある。黒色の導電体１０１０を設ける目的は、電子ビ−
ムの照射位置に多少のずれがあっても表示色にずれが生
じないようにすることや、外光の反射を防止して表示コ
ントラストの低下を防ぐこと、電子ビ−ムによる螢光膜
のチャ−ジアップを防止することなどである。黒色の導
電体１０１０には、黒鉛を主成分として用いたが、上記
の目的に適するものであればこれ以外の材料を用いても
良い。
【０１６１】また、３原色の螢光体の塗り分け方は前記
図５２（ａ）に示したストライプ状の配列に限られるも
のではなく、例えば図５２（ｂ）に示すようなデルタ状
配列や、それ以外の配列であってもよい。なお、モノク
ロ−ムの表示パネルを作成する場合には、単色の螢光体
材料を螢光膜１００８に用いればよく、また黒色導電材
料は必ずしも用いなくともよい。また、螢光膜１００８
のリアプレート側の面には、ＣＲＴの分野では公知のメ
タルバック１００９を設けてある。メタルバック１００
９を設けた目的は、螢光膜１００８が発する光の一部を
鏡面反射して光利用率を向上させることや、負イオンの
衝突から螢光膜１００８を保護することや、電子ビ−ム
加速電圧を印加するための電極として作用させること
や、螢光膜１００８を励起した電子の導電路として作用
させることなどである。メタルバック１００９は、螢光
膜１００８をフェースプレート基板１００７上に形成し
た後、螢光膜表面を平滑化処理し、その上にＡｌを真空
蒸着する方法により形成した。なお、螢光膜１００８に
低電圧用の螢光体材料を用いた場合には、メタルバック
１００９は用いない。また、本実施例では用いなかった
が、加速電圧の印加用や螢光膜の導電性向上を目的とし
て、フェースプレート基板１００７と螢光膜１００８と
の間に、例えばＩＴＯを材料とする透明電極を設けても
よい。
【０１６２】また、Ｄｘ１〜ＤｘｍおよびＤｙ１〜Ｄｙ
ｎおよびＨｖは、当該表示パネルと不図示の電気回路と
を電気的に接続するために設けた気密構造の電気接続用
端子である。Ｄｘ１〜Ｄｘｍはマルチ電子ビ−ム源の行
方向配線１００３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビ−
ム源の列方向配線１００４と、Ｈｖはフェースプレート
のメタルバック１００９と電気的に接続している。
【０１６３】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０-7［Ｔｏｒｒ］程度
の真空度まで排気する。その後、排気管を封止するが、
気密容器内の真空度を維持するために、封止の直前ある
いは封止後に気密容器内の所定の位置にゲッター膜（不
図示）を形成する。ゲッター膜とは、例えばＢａを主成
分とするゲッター材料をヒーターもしくは高周波加熱に
より加熱し蒸着して形成した膜であり、該ゲッター膜の
吸着作用により気密容器内は１×１０-5ないしは１×１
０-7［Ｔｏｒｒ］の真空度に維持される。
【０１６４】以上、本発明実施例の表示パネルの基本構
成と製法を説明した。次に、前記実施例の表示パネルに
用いたマルチ電子ビ−ム源の製造方法について説明す
る。本発明の画像表示装置に用いるマルチ電子ビ−ム源
は、冷陰極素子を単純マトリクス配線した電子源であれ
ば、冷陰極素子の材料や形状あるいは製法に制限はな
い。したがって、例えば表面伝導型電子放出素子やＦＥ
型、あるいはＭＩＭ型などの冷陰極素子を用いることが
できる。
【０１６５】但し、表示画面が大きくてしかも安価な表
示装置が求められる状況のもとでは、これらの冷陰極素
子の中でも、表面伝導型電子放出素子が特に好ましい。
すなわち、ＦＥ型ではエミッタコーンとゲート電極の相
対位置や形状が電子放出特性を大きく左右するため、極
めて高精度の製造技術を必要とするが、これは大面積化
や製造コストの低減を達成するには不利な要因となる。
また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてし
かも均一にする必要があるが、これも大面積化や製造コ
ストの低減を達成するには不利な要因となる。その点、
表面伝導型電子放出素子は、比較的製造方法が単純なた
め、大面積化や製造コストの低減が容易である。
【０１６６】また、発明者らは、表面伝導型電子放出素
子の中でも、電子放出部もしくはその周辺部を微粒子膜
から形成したものがとりわけ電子放出特性に優れ、しか
も製造が容易に行えることを見い出している。したがっ
て、高輝度で大画面の画像表示装置のマルチ電子ビ−ム
源に用いるには、最も好適であると言える。そこで、上
記実施例の表示パネルにおいては、電子放出部もしくは
その周辺部を微粒子膜から形成した表面伝導型電子放出
素子を用いた。そこで、まず好適な表面伝導型電子放出
素子について基本的な構成と製法および特性を説明し、
その後で多数の素子を単純マトリクス配線したマルチ電
子ビ−ム源の構造について述べる。
【０１６７】（表面伝導型電子放出素子の好適な素子構
成と製法）電子放出部もしくはその周辺部を微粒子膜か
ら形成する表面伝導型電子放出素子の代表的な構成に
は、平面型と垂直型の２種類があげられる。 （平面型の表面伝導型電子放出素子）まず最初に、平面
型の表面伝導型電子放出素子の素子構成と製法について
説明する。図５３に示すのは、平面型の表面伝導型電子
放出素子の構成を説明するための平面図（ａ）および断
面図（ｂ）である。図中、１１０１は基板、１１０２１
１０２と１１０３は素子電極、１１０４は導電性薄膜、
１１０５は通電フォ−ミング処理により形成した電子放
出部、１１１３は通電活性化処理により形成した薄膜で
ある。
【０１６８】基板１１０１としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、あるいは上述
の各種基板上に例えばＳｉＯ2 を材料とする絶縁層を積
層した基板などを用いることができる。
【０１６９】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。例えば、Ｎ
ｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ｃｕ、Ｐｄ、
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2 Ｏ3-ＳｎＯ 2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、例え
ば真空蒸着などの製膜技術とフォトリソグラフィ、エッ
チングなどのパターニング技術を組み合わせて用いれば
容易に形成できるが、それ以外の方法（例えば印刷技
術）を用いて形成してもさしつかえない。
【０１７０】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さｄについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。
【０１７１】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことを指す。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
【０１７２】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件などである。具体的には、数
オングストロームから数千オングストロームの範囲のな
かで設定するが、なかでも好ましいのは１０オングスト
ロームから５００オングストロームの間である。
【０１７３】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａ
ｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔ
ａ、Ｗ、Ｐｂなどをはじめとする金属や、ＰｄＯ、Ｓｎ
Ｏ2、Ｉｎ 2Ｏ3、ＰｂＯ、Ｓｂ2Ｏ3 などをはじめとする
酸化物や、ＨｆＢ2 、ＺｒＢ2 、ＬａＢ6 、ＣｅＢ6 、
ＹＢ4 、ＧｄＢ4 などをはじめとする硼化物や、Ｔｉ
Ｃ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣなどをはじ
めとする炭化物や、ＴｉＮ、ＺｒＮ、ＨｆＮなどをはじ
めとする窒化物や、Ｓｉ、Ｇｅなどをはじめとする半導
体や、カ−ボンなどが挙げられ、これらの中から適宜選
択される。
【０１７４】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシ−ト抵抗値については、
１０3 から１０7 ［オ−ム／ｓｑ］の範囲に含まれるよ
う設定した。
【０１７５】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図５３の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電極
の順序で積層しても差し支えない。
【０１７６】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図５３においては模式的に示した。
【０１７７】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カ−ボンのいずれかか、もし
くはその混合物であり、膜厚は５００［オングストロー
ム］以下とするが、３００［オングストローム］以下と
するのがさらに好ましい。
【０１７８】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図５３においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。
【０１７９】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。すな
わち、基板１１０１には青板ガラスを用い、素子電極１
１０２と１１０３にはＮｉ薄膜を用いた。素子電極の厚
さｄは１０００［オングストローム］、電極間隔Ｌは２
［マイクロメータ］とした。微粒子膜の主要材料として
ＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００
［オングストローム］、幅Ｗは１００［マイクロメ−
タ］とした。
【０１８０】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。図５４の（ａ）〜
（ｄ）は、表面伝導型電子放出素子の製造工程を説明す
るための断面図で、各部材の表記は前記図５３と同一で
ある。 １）まず、図５４（ａ）に示すように、基板１１０１上
に素子電極１１０２および１１０３を形成する。形成す
るにあたっては、あらかじめ基板１１０１を洗剤、純
水、有機溶剤を用いて十分に洗浄後、素子電極の材料を
堆積させる。堆積する方法としては、例えば、蒸着法や
スパッタ法などの真空成膜技術を用ればよい。その後、
堆積した電極材料を、フォトリソグラフィ・エッチング
技術を用いてパターニングし、（ａ）に示した一対の素
子電極（１１０２と１１０３）を形成する。
【０１８１】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。形成するにあたっては、ま
ず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、
加熱焼成処理して微粒子膜を成膜した後、フォトリソグ
ラフィ・エッチングにより所定の形状にパターニングす
る。ここで、有機金属溶液とは、導電性薄膜に用いる微
粒子の材料を主要元素とする有機金属化合物の溶液であ
る。具体的には、本実施例では主要元素としてＰｄを用
いた。また、実施例では塗布方法として、ディッピング
法を用いたが、それ以外の例えばスピンナー法やスプレ
ー法を用いてもよい。また、微粒子膜で作られる導電性
薄膜の成膜方法としては、本実施例で用いた有機金属溶
液の塗布による方法以外の、例えば真空蒸着法やスパッ
タ法、あるいは化学的気相堆積法などを用いる場合もあ
る。
【０１８２】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。通電フォーミ
ング処理とは、微粒子膜で作られた導電性薄膜１１０４
に通電を行って、その一部を適宜に破壊、変形、もしく
は変質せしめ、電子放出を行うのに好適な構造に変化さ
せる処理のことである。微粒子膜で作られた導電性薄膜
のうち電子放出を行うのに好適な構造に変化した部分
（すなわち電子放出部１１０５）においては、薄膜に適
当な亀裂が形成されている。なお、電子放出部１１０５
が形成される前と比較すると、形成された後は素子電極
１１０２と１１０３の間で計測される電気抵抗は大幅に
増加する。
【０１８３】通電方法をより詳しく説明するために、図
５５に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施例の場合には同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
タするためのモニタパルスＰｍを適宜の間隔で三角波パ
ルスの間に挿入し、その際に流れる電流を電流計１１１
１で計測した。実施例においては、例えば１０-5［Ｔｏ
ｒｒ］程度の真空雰囲気下において、例えばパルス幅Ｔ
１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］と
し、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇
圧した。そして、三角波を５パルス印加するたびに１回
の割りで、モニタパルスＰｍを挿入した。フォーミング
処理に悪影響を及ぼすことがないように、モニタパルス
の電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子
電極１１０２と１１０３の間の電気抵抗が１×１０ 6
［オ−ム］になった段階、すなわちモニタパルス印加時
に電流計１１１１で計測される電流が１×１０-7［Ａ］
以下になった段階で、フォーミング処理にかかわる通電
を終了した。
【０１８４】なお、上記の方法は、本実施例の表面伝導
型電子放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型電子放出素子の設計を変更した場合には、それに
応じて通電の条件を適宜変更するのが望ましい。
【０１８５】４）次に、図５４の（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。通電活性化処理とは、前記
通電フォーミング処理により形成された電子放出部１１
０５に適宜の条件で通電を行って、その近傍に炭素もし
くは炭素化合物を堆積せしめる処理のことである。図に
おいては、炭素もしくは炭素化合物よりなる堆積物を部
材１１１３として模式的に示した。なお、通電活性化処
理を行うことにより、行う前と比較して、同じ印加電圧
における放出電流を典型的には１００倍以上に増加させ
ることができる。
【０１８６】具体的には、１０-4ないし１０-5［Ｔｏｒ
ｒ］の範囲内の真空雰囲気中で、電圧パルスを定期的に
印加することにより、真空雰囲気中に存在する有機化合
物を起源とする炭素もしくは炭素化合物を堆積させる。
堆積物１１１３は、単結晶グラファイト、多結晶グラフ
ァイト、非晶質カ−ボンのいずれかか、もしくはその混
合物であり、膜厚は５００［オングストローム］以下、
より好ましくは３００［オングストローム］以下であ
る。
【０１８７】通電方法をより詳しく説明するために、図
５６の（ａ）に、活性化用電源１１１２から印加する適
宜の電圧波形の一例を示す。本実施例においては、一定
電圧の矩形波を定期的に印加して通電活性化処理を行っ
たが、具体的には、矩形波の電圧Ｖａｃは１４［Ｖ］、
パルス幅Ｔ３は１［ミリ秒］、パルス間隔Ｔ４は１０
［ミリ秒］とした。なお、上述の通電条件は、本実施例
の表面伝導型電子放出素子に関する好ましい条件であ
り、表面伝導型電子放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。
【０１８８】図５４の（ｄ）に示す１１１４は該表面伝
導型電子放出素子から放出される放出電流Ｉｅを捕捉す
るためのアノ−ド電極で、直流高電圧電源１１１５およ
び電流計１１１６が接続されている。なお、基板１１０
１を、表示パネルの中に組み込んでから活性化処理を行
う場合には、表示パネルの螢光面をアノ−ド電極１１１
４として用いる。活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニタし、活性化用電源１１１
２の動作を制御する。電流計１１１６で計測された放出
電流Ｉｅの一例を図５６（ｂ）に示す。活性化電源１１
１２からパルス電圧を印加しはじめると、時間の経過と
ともに放出電流Ｉｅは増加するが、やがて飽和してほと
んど増加しなくなる。このように、放出電流Ｉｅがほぼ
飽和した時点で活性化用電源１１１２からの電圧印加を
停止し、通電活性化処理を終了する。
【０１８９】なお、上述の通電条件は、本実施例の表面
伝導型電子放出素子に関する好ましい条件であり、表面
伝導型電子放出素子の設計を変更した場合には、それに
応じて条件を適宜変更するのが望ましい。以上のように
して、図５４（ｅ）に示す平面型の表面伝導型電子放出
素子を製造した。
【０１９０】（垂直型の表面伝導型電子放出素子）次
に、電子放出部もしくはその周辺を微粒子膜から形成し
た表面伝導型電子放出素子のもうひとつの代表的な構
成、すなわち垂直型の表面伝導型電子放出素子の構成に
ついて説明する。
【０１９１】図５７は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜である。
【０１９２】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図５３の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、並びに微粒子膜を用いた導電性
薄膜１２０４については、前記平面型の説明中に列挙し
た材料を同様に用いることが可能である。また、段差形
成部材１２０６には、例えばＳｉＯ2 のような電気的に
絶縁性の材料を用いる。
【０１９３】次に、垂直型の表面伝導型電子放出素子の
製法について説明する。図５８の（ａ）〜（ｆ）は、製
造工程を説明するための断面図で、各部材の表記は前記
図５７と同一である。 １）まず、図５８（ａ）に示すように、基板１２０１上
に素子電極１２０３を形成する。 ２）次に、同図（ｂ）に示すように、段差形成部材を形
成するための絶縁層を積層する。絶縁層は、例えばＳｉ
Ｏ2 をスパッタ法で積層すればよいが、例えば真空蒸着
法や印刷法などの他の成膜方法を用いてもよい。 ３）次に、同図（ｃ）に示すように、絶縁層の上に素子
電極１２０２を形成する。 ４）次に、同図（ｄ）に示すように、絶縁層の一部を、
例えばエッチング法を用いて除去し、素子電極１２０３
を露出させる。
【０１９４】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、例えば塗布法などの
成膜技術を用いればよい。 ６）次に、前記平面型の場合と同じく、通電フォーミン
グ処理を行い、電子放出部を形成する（図５４（ｃ）を
用いて説明した平面型の通電フォーミング処理と同様の
処理を行えばよい）。 ７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる（図５４（ｄ）を用いて説明した平面型の通電
活性化処理と同様の処理を行えばよい）。 以上のようにして、図５８（ｆ）に示す垂直型の表面伝
導型電子放出素子を製造した。
【０１９５】（表示装置に用いた表面伝導型電子放出素
子の特性）以上、平面型と垂直型の表面伝導型電子放出
素子について素子構成と製法を説明したが、次に表示装
置に用いた素子の特性について述べる。図５９に、表示
装置に用いた素子の、（放出電流Ｉｅ）対（素子印加電
圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子印加電
圧Ｖｆ）特性の典型的な例を示す。なお、放出電流Ｉｅ
は素子電流Ｉｆに比べて著しく小さく、同一尺度で図示
するのが困難である上、これらの特性は素子の大きさや
形状等の設計パラメ−タを変更することにより変化する
ものであるため、２本のグラフは各々任意単位で図示し
た。
【０１９６】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。第一に、
ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさ
の電圧を素子に印加すると急激に放出電流Ｉｅが増加す
るが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉ
ｅはほとんど検出されない。すなわち、放出電流Ｉｅに
関して、明確な閾値電圧Ｖｔｈを持った非線形素子であ
る。第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに
依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大き
さを制御できる。第三に、素子に印加する電圧Ｖｆに対
して素子から放出される電流Ｉｅの応答速度が速いた
め、電圧Ｖｆを印加する時間の長さによって素子から放
出される電子の電荷量を制御できる。
【０１９７】以上のような特性を有するため、表面伝導
型電子放出素子を表示装置に好適に用いることができ
た。例えば多数の素子を表示画面の画素に対応して設け
た表示装置において、第一の特性を利用すれば、表示画
面を順次走査して表示を行うことが可能である。すなわ
ち、駆動中の素子には所望の発光輝度に応じて閾値電圧
Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には
閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を
順次切り替えてゆくことにより、表示画面を順次走査し
て表示を行うことが可能である。また、第二の特性か、
または第三の特性を利用することにより、発光輝度を制
御することができるため、諧調表示を行うことが可能で
ある。
【０１９８】（多数素子を単純マトリクス配線したマル
チ電子ビ−ム源の構造）次に、上述の表面伝導型電子放
出素子を基板上に配列して単純マトリクス配線したマル
チ電子ビ−ム源の構造について述べる。図６０に示すの
は、前記図５１の表示パネルに用いたマルチ電子ビ−ム
源の平面図である。基板上には、前記図５３で示したも
のと同様な表面伝導型電子放出素子が配列され、これら
の素子は行方向配線電極１００３と列方向配線電極１０
０４により単純マトリクス状に配線されている。行方向
配線電極１００３と列方向配線電極１００４の交差する
部分には、電極間に絶縁層（不図示）が形成されてお
り、電気的な絶縁が保たれている。
【０１９９】図６０のＢ−Ｂ’に沿った断面を、図６１
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行方向配線電極１００３、列方向配線電
極１００４、電極間絶縁層（不図示）、および表面伝導
型電子放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
【０２００】以上説明したように本実施例のような予備
駆動装置を用いて複数の表面伝導型電子放出素子に対し
て予備駆動電圧をライン走査しながら印加することによ
り、予備駆動時間を短縮し、なおかつ、各素子の特性を
安定化することができる。なお、本実施例は、電子源基
板１０１が、図５０に示すような複数の表面伝導型電子
放出素子が梯子型配線により接続されていてる電子源基
板であっても同様に適用可能である。
【０２０１】［実施例５］第５の実施例における予備駆
動装置の構成については実施例４で示した図１１と同様
なので説明は省略する。本実施例において、特徴となる
のは制御部４０４によるライン選択部４０２の制御につ
いてなのでこれについて図１４を用いて説明する。
【０２０２】図１４は、ライン選択部の切り替えの仕方
を示したタイミングチャートである。まず一番上には電
源部４０３の出力電圧波形を示している。ここで示すと
おり、電源部の出力はＤＣ電圧であり、パルス電圧を出
力していた実施例１とは異なっている。それより下は、
ライン選択部４０２のスイッチＳｗの切り替えタイミン
グである。ここで示したのは、Ｓｗ１〜Ｓｗ１０、Ｓｗ
［ｍ/2＋１］〜Ｓｗ［ｍ/2＋１０］のみであり、それ以
外のＳｗは、すべてＧｎｄ側に落ちている。本図で、Ｔ
１は実施例４のＴ１と同じ１ｍｓｅｃである。まず最初
にＳｗ１とＳｗ［ｍ/2＋１］が同時にｏｎされ、Ｔ１後
にはＧｎｄ側に戻るとともに今度はＳｗ２とＳｗ［ｍ/2
＋２］が同時にオンされる。これをＳｗ１０、Ｓｗ［ｍ
/2＋１０］まで繰り返し、さらにこの後は最初のＳｗ
１、Ｓｗ［ｍ/2＋１］に戻る。このように、２行選択を
１０行単位で走査することで、Ｔ２は結果的に実施例４
と同様にほぼ１０ｍｓｅｃになる。
【０２０３】このようにして予備駆動を一定時間行なっ
た後、制御部４０４はライン選択部４０２を次の１０行
走査の組Ｓｗ１１〜Ｓｗ２０、Ｓｗ［ｍ/2＋１１］〜Ｓ
ｗ［ｍ/2＋２０］に切り替えて同じ駆動を繰り返し、さ
らに同様にしてｍ/2、ｍのラインまで駆動をして終了し
た。この結果、各表面伝導型電子放出素子の経時変化は
実用上問題無いレベルに低減し、該表面伝導型電子放出
素子の複数を有する電子源を利用して製作した画像表示
装置（ディスプレイ装置）では高品位な画像が得られ
た。ここで予備駆動に必要な時間は同じ条件で作成され
た１素子のデータから求められ、１ライン毎に予備駆動
する方法と比べてほぼ２０分の１の時間で予備駆動処理
が終了した。
【０２０４】以上説明したように本実施例のような予備
駆動装置を用いて複数の表面伝導型電子放出素子に対し
て予備駆動電圧をライン走査しながら印加することによ
り、予備駆動時間を短縮し、なおかつ、各素子の特性を
安定化することができる。なお、本実施例は、実施例４
と同様に電子源基板が、複数の表面伝導型電子放出素子
が梯子型配線により接続されていてる電子源基板であっ
ても同様に適用可能である。
【０２０５】［実施例６］図１５により第６の実施例に
係る表面伝導型電子放出素子の予備駆動装置の例につい
て説明する。図中４０１は予備駆動をするための表面伝
導型電子放出素子基板であり実施例４で示したものと同
様である。実施例４と同様真空排気装置および電気配線
に接続されている。４０２は予備駆動ラインを選択する
ライン選択回路で、タイミング発生回路５０５の指示に
従って同時に２本以上の行方向配線を選択し、その選択
した行方向配線に電源４０３の電圧を印加している。５
０３は電流検出回路で、選択した行方向配線に電圧印加
した際、選択した各行に流れる電流を行毎に個別モニタ
している。電流検出回路５０３は、検出用抵抗Ｒｍｏｎ
と、抵抗の両端に発生する電圧をサンプル／ホールドす
るサンプルホールドアンプと抵抗の両端に発生する電圧
を計測する計測アンプから成り立っている。これらによ
り電源４０３から選択したラインへ流れる電流Ｉｆを検
出し、予備駆動電流値５０９として制御回路５０６に出
力する。なお、検出用抵抗Ｒｍｏｎの抵抗値は素子電流
Ｉｆが流れることによる電圧降下で表面伝導型電子放出
素子への印加電圧が影響を受けないように十分小さな値
にしている。電源４０３は制御回路５０６からの指令値
によって、表面伝導型電子放出素子基板の行方向配線端
子に印加する電圧を発生している。
【０２０６】一方、５０７はバッファアンプ回路で、タ
イミング発生回路５０５からの制御クロックＨscan信号
に同期したタイミングで、表面伝導型電子放出素子基板
４０１の列方向配線の端子Ｄｙ１〜Ｄｙｎを駆動する。
バッファアンプの入力値、すなわち端子Ｄｙ１〜Ｄｙｎ
を駆動する電圧振幅値は画素電極駆動回路５０８で決定
される。
【０２０７】本実施例においては制御回路５０６は予備
駆動開始の指令とともに予備駆動を開始し、詳細は後述
するが、予備駆動電流５０９の変化に応じて列方向の素
子の駆動電圧値分布を逐次補正する。すなわち、メモリ
５１１に格納された配線抵抗値データと、電流検出回路
５０３出力を用いて、各素子を補償する電圧量を算出
し、この値を画素電極駆動回路５０８に設定出力値５１
０として設定する。画素電極駆動回路５０８は、設定出
力値５１０に応じて駆動電圧を発生する。さらに電圧
は、バッファアンプ５０７を通じて素子の列方向電極に
印加される。これにより、各素子において素子電流と列
方向配線抵抗によって生じる電圧分布が補正され、各素
子に常に一定の電圧が印加される。予備駆動電流の変化
に応じて逐次画素電極駆動回路５０８のデータを更新す
ることで、予備駆動の終了時まで電圧分布補正が行われ
る。また制御回路５０６は予備駆動電流値５０９から予
備駆動電流の変化をモニタし、ライン選択回路４０２を
介して電源４０３が同時に駆動する行方向配線を選択す
る。この動作の詳細も後述するが、制御回路５０６は駆
動ライン設定信号をタイミング回路５０５に送信し、駆
動すべき行方向配線を設定する。タイミング回路５０５
は、ｍ本の行方向配線と電源４０３間のどのラインを接
続するのかをラインセレクト信号で設定し、表面伝導型
電子放出素子基板４０１を電源４０３で駆動する。な
お、メモリ５１１には、予備駆動電流の変化状況に応じ
て変化する列方向の素子の駆動電圧値分布を算出するた
めの予備駆動電流値と配線抵抗値を格納し、必要に応じ
て参照される。ライン選択回路４０２は、実施例４で示
したものと同一なので説明は省略する。
【０２０８】図１６は画素電極駆動回路５０８の構成を
示す回路図である。画素電極駆動回路５０８はｎ個のラ
ッチ回路５３１とＤ／Ａコンバータ５３２５３２で構成
され、表面伝導型電子放出素子基板４０１（図１５）の
ｎ本の列方向配線を駆動する駆動信号を発生する。制御
回路５０６（図１５）は、後述する手順により予備駆動
電流値を基にして、各列方向配線を駆動する駆動電圧値
Ｂｙ１〜Ｂｙｎを逐次更新する。制御回路５０６は駆動
電圧量に対応したデジタル出力データを画素電極駆動回
路５０８のＤ／Ａコンバータ５３２に転送し、Ｄ／Ａコ
ンバータ５３２はそれをアナログ値に変換してラッチ回
路５３１に転送する。（予備駆動電流計測→出力データ
の演算→ラッチ回路へのデータの転送）の一連の作業が
完了すると、制御回路５０６は、Ｄ／Ａコンバータ５３
２出力データの更新を行うためにラッチクロックを全て
のラッチ回路５３１に印加し、同期してデータの更新を
行う。
【０２０９】引き続き、本実施例の装置を用いて、表面
伝導型電子放出素子基板４０１を予備駆動する手順につ
いて図１５、１７、１８により説明する。予備駆動は全
ての素子に設定した予備駆動電圧Ｖpre が所定の時間印
加されるように行う。
【０２１０】以下に予備駆動のフローについて説明す
る。制御回路５０６が、予備駆動開始の指令を受信する
と、制御回路５０６は行単位で通電処理を行うために、
タイミング発生回路５０５および電源４０３を制御す
る。先ず、列方向配線端子Ｄy1〜Ｄynをグランド電位に
なるよう、設定出力値５１０を設定する一方、行方向配
線端子Ｄx1〜Ｄxmに順次予備駆動電圧Ｖpre （例えば、
パルス幅１ミリ秒、パルス高１６Ｖ）をパルス状に印加
する。これにより表面伝導型電子放出素子基板４０１は
行方向単位に順次パルス電圧が印加され、予備駆動がラ
イン単位で開始する。なお、詳細は後述するが、実施例
５と同様に、時間短縮のため予備駆動は同時に２ライン
を単位として１０ラインを走査しながら通電処理を行っ
た。
【０２１１】以下、ラインを単位とした通電処理を行う
場合に給電端からの距離に依存して起きる素子特性のば
らつきを補正するために本実施例で用いた方法を説明す
る。本実施例では行方向配線端子Ｄx1とＤx241の２本を
同時に駆動する際、２本の内１本に注目し、行方向配線
端子Ｄx1ライン上のｎ個の素子を予備駆動する場合につ
いて説明する。
【０２１２】予備駆動電圧を印加している１行目（Ｄx1
ライン）の表面伝導型素子群に着目する。各素子の配線
抵抗を含めたモデルで表面伝導型電子放出素子群５４１
を表し、この素子群を予備駆動する様子を図１７で説明
する。図１７において、Ｆ１〜Ｆｎは行方向配線端子Ｄ
x1ライン上の表面伝導型電子放出素子、ｒ１〜ｒｎは行
配線Ｄx1における各部の配線抵抗、Ｒｙは各配線Ｄy1〜
Ｄynの給電端から表面伝導型電子放出素子までの配線抵
抗である。一般に行配線は一定の線幅、厚さ、材料で形
成されるように設計されるため、製造上のばらつきを除
けばｒ１〜ｒｎは等しいと考えてよい。また各配線は一
般にどれも等しく設計されるため各配線のＲｙは等しい
と考えてよい。なお、予備駆動の前後で表面伝導型電子
放出素子の等価抵抗値は変化（減少）するが、Ｒｙの値
に比べ各素子の等価抵抗は非常に大きく、本実施例のよ
うに２ラインを同時に駆動した場合もＲｙ両端での電圧
降下量は非常に小さく、Ｒｙは無視して考えてよい。ま
た一般に、表面伝導型電子放出素子Ｆ１〜Ｆｎの等価抵
抗値は、ｒ１〜ｒｎに比べて大きく設計されている。
【０２１３】表面伝導型電子放出素子群５４１を予備駆
動するため、制御回路５０６はタイミング発生回路５０
５を介してライン選択回路４０２を制御し、予備駆動電
圧Ｖpre を出力する電源４０３と電流検出回路５０３を
行方向配線端子Ｄx1に接続する。これにより端子Ｄx1は
予備駆動電圧Ｖpre で駆動される。
【０２１４】一方、Ｄx1ライン上の素子のもう一方の電
極端子であるＤy1〜Ｄyn端子はバッファアンプ５０７に
より駆動される。バッファアンプ５０７は、各素子Ｆ１
〜Ｆｎからの予備駆動電流ｉ１〜ｉｎをシンクするよう
に動作するが、その出力電圧振幅は画素電極駆動回路５
０８によって決定される。
【０２１５】画素電極駆動回路５０８の出力設定方法を
説明するため、予備駆動を行う際の各素子への駆動電圧
分布について説明する。予備駆動を行う際、素子の電気
特性は図１８に示すような変化をする。すなわち予備駆
動の開始時に素子電流は最大流れ、通電と共に素子電流
が減少する。この時、行配線Ｄx1上の素子群の端子電圧
をモニタすると配線抵抗ｒ１〜ｒｎの影響でＧy1〜Ｇyn
電圧は変化する。この電圧変化は予備駆動電流ｉpre の
変化と共に少なくなり予備駆動の最初が最も大きい。例
えば、予備駆動電流２ｍＡ／１素子、ｒ１〜ｒｎ＝１０
ｍΩ、ｎ＝１０００の場合、給電端から最も遠いＦｎ素
子の端子Ｇynにおいては、
【０２１６】
【数３２】 もの電圧差が生じることになる。そこで、この電圧差分
布と同じ電圧分布を画素電極駆動回路５０８で発生さ
せ、各素子に生じる電圧分布をキャンセルする様にバッ
ファアンプ５０７出力Ｓy1〜Ｓynにより、Ｄy1〜Ｄyn端
子を駆動する。すなわち、予備駆動電流の変化に伴っ
て、各素子Ｆ１〜Ｆｎに流れる電流と配線抵抗ｒ１〜ｒ
ｎによって端子Ｇy1〜Ｇynに生じる電圧降下分布を、制
御回路５０６で演算し、画素電極駆動回路５０８のＤ／
Ａコンバータ出力値を設定することで、出力Ｂy1〜Ｂyn
に電圧降下分布を再現できる。各素子Ｆ１〜Ｆｎの予備
駆動がほぼ一様に進行すると仮定すると、各素子を流れ
る素子電流ｉ１〜ｉｎはほぼ等しく、その電流値は電流
検出回路５０３で検出される電流量Ｉを用いて
【０２１７】
【数３３】 で現される。この時、各素子Ｆ１〜Ｆｎに流れる電流と
配線抵抗ｒ１〜ｒｎによって端子Ｇy1〜Ｇynに生じる電
圧降下分布すなわち、画素電極駆動回路５０８出力端子
に出力すべき電圧Ｂy1〜Ｂynは、配線抵抗値ｒ１〜ｒｎ
とｉａｖｅを用いて、
【０２１８】
【数３４】 として算出される。
【０２１９】変化する予備駆動電流を測定し、上式によ
り各出力電圧Ｂy1〜Ｂynを逐次算出し、デジタル出力デ
ータを制御回路５０６は画素電極駆動回路５０８のラッ
チ回路５３１に転送する。（電流計測→出力データの演
算→ラッチ回路へのデータの転送）の一連の作業が完了
すると、制御回路５０６は、Ｄ／Ａデータの更新を行う
ためにラッチクロックを全てのラッチ回路５３１に印加
し、同期してデータの更新を行う。これにより画素電極
駆動回路５０８は素子Ｆ１〜Ｆｎの端子Ｇy1〜Ｇynに生
じる電圧分布量と同じ電圧分布を発生する。これにより
各素子Ｆ１〜Ｆｎの端子間に印加される電圧は素子番
号、予備駆動電流の変化によらずに一定にすることがで
きる。
【０２２０】図１９は、予備駆動の開始と終了時に素子
Ｆ１〜Ｆｎの両端に印加される電圧分布を示したもので
ある。図１９（ａ）は予備駆動開示直後の電圧分布を示
している。横軸は素子番号Ｆ１〜Ｆｎであり、素子の位
置を示している。縦軸は素子両端の端子電圧を示してい
る。予備駆動の開始直後は前述したように各素子を流れ
る電流は、ほぼ２ｍＡになっている。従って電源４０３
から印加する予備駆動電圧Ｖpre ＝１６Ｖが各素子の端
子Ｇy1〜Ｇynに印加される間に配線抵抗の電圧降下の影
響で低下する。この時、画素電極駆動回路５０８の設定
電流値を２ｍＡとすれば画素電極駆動回路５０８出力Ｂ
y1〜Ｂynおよびバッファ５０７出力Ｓy1〜Ｓｙの分布は
Ｇy1〜Ｇynの分布と同じになる。これにより各素子には
一定の印加電圧〜１６Ｖが印加されて予備駆動が行われ
る。
【０２２１】また図１９（ｂ）は予備駆動終了時の電圧
分布を示している。予備駆動の終了時は前述したように
各素子を流れる電流は開始直後と比較すると小さい。従
って電源４０３から印加する予備駆動電圧Ｖpre ＝１６
Ｖが各素子の端子Ｇy1〜Ｇynに印加される電圧値も上が
っている。また予備駆動電流が低下しているので画素電
極駆動回路５０８の設定電流値もほぼ小さくなり、画素
電極駆動回路５０８出力Ｂy1〜Ｂynおよびバッファ５０
７出力Ｓy1〜Ｓynも小さくなる。これにより各素子には
一定の印加電圧（実質１６Ｖ）が印加され、予備駆動が
終了する。
【０２２２】すなわち予備駆動電流が変化すると配線抵
抗の影響で素子に印加される電圧に分布が常に変化す
る。この時、電圧分布量を算出しを画素電極駆動回路５
０８の設定出力値として設定し、画素電極駆動回路５０
８出力Ｂy1〜Ｂynを逐次更新することで予備駆動の開始
から終了まで全ての素子が一定の電圧で予備駆動され
る。そしてここで予備駆動に必要な時間は同じ条件で作
成された１素子のデータから求められ各素子の駆動時間
が１分間で予備駆動を終了した。
【０２２３】以上の説明においては、行配線Ｄx1上の素
子の予備駆動の説明を行ったが、他のライン上の素子を
予備駆動する際も全く同様に適用できる。本実施例にお
いては予備駆動ラインを順次切り替えながら複数同時進
行で予備駆動を行った。この時、本実施例においては２
本のラインを同時に予備駆動処理しているため、同時予
備駆動ラインの選択に関して考慮が必要となった。この
点に関して以下説明する。
【０２２４】予備駆動工程を短時間で終わらせるため
に、本実施例では同時に複数のラインに通電処理を行っ
た。本実施例においては、２ライン同時に駆動しながら
予備駆動処理を行った。前述したように本実施例では、
予備駆動時に予備駆動電流と配線抵抗により生じる各素
子印加電圧の不均一を画素電極駆動回路５０８からの補
償電圧印加により補償している。本実施例において、表
面伝導型電子放出素子基板４０１は単純マトリクス配線
によって素子を構成している。従って２ラインを同時に
駆動する場合、画素電極駆動回路５０８は２ラインに対
して共通なため、駆動ラインには同じ補償電圧量を印加
することしかできない。この時、２ラインの予備駆動特
性が全く同じ場合は、同じ補償電圧を印加して補償がで
きる。しかしながら実際には、製造ばらつきによりライ
ン毎の配線抵抗値ばらつきが生じたり、個々のライン毎
に予備駆動電流の変化速度が異なったりして、２本の駆
動ラインに印加すべき電圧補償量が異なる場合があっ
た。このように同時駆動ライン間に印加すべき電圧補償
量が異なる場合に対応するため、本実施例では予備駆動
電流の変化と共に同時に駆動すべきラインを逐次変更し
予備駆動電流の変化が同じライン２本を束ねて駆動し
た。
【０２２５】この詳細について図２０のフローチャート
により説明する。説明を分かりやくすくするため、表面
伝導型電子放出素子基板４０１の行方向配線数ｎは４８
０本あるものとして以下説明する。 （手順１）：初期駆動条件設定 予備駆動開始の指令により、制御回路５０６（図１５）
は予備駆動を開始する。先ず、予備駆動の開始時の初期
駆動条件設定を行う。初期駆動条件として設定する項目
は、画素電極駆動回路５０８出力電圧の初期電圧値設定
と、同時駆動ラインの設定の２つである。
【０２２６】画素電極駆動回路５０８の初期電圧値設定
は以下のように行った。駆動初期時、予備駆動電流は最
大になるが電流値は不明である。従って画素電極駆動回
路５０８から印加する補償電圧量は全て０Ｖとなるよう
に設定する。また通電は２ライン同時に駆動を行い１０
ラインを走査するため、４８０本の行方向配線を通電処
理する場合、２４ブロックの通電処理単位に分けられ
る。この２４ブロックの割付を行うのが“同時駆動ライ
ンの設定”である。予備駆動の始まりにおいては、どの
ラインも補償を行わないため、どのように２本を組み合
わせても問題はない。ここでは、予備駆動電圧印加時に
表面伝導型電子放出素子基板４０１上で分割して電力が
印加されるように、以下のように組み合わせを設定し
た。
【０２２７】
【表２】
【０２２８】（手順２）：スクロール駆動開始 手順１の設定に基づいて駆動条件を設定後、まずは１ブ
ロック目（ｃｈ１〜１０、ｃｈ２４１〜２５０）の予備
駆動を開始する。行方向配線２本ずつ同時に駆動を行
う。駆動ラインの選択は同時駆動ラインの設定値に基づ
いて決められ、駆動ライン設定信号としてタイミング回
路５０５（図１５）に転送される。タイミング発生回路
５０５はラインセレクト信号を出力し、ライン選択回路
４０２で２本のラインが同時に電源４０３で駆動され
る。またこの時、予備駆動電流の変化をモニタして予備
駆動電流と配線抵抗により生じる電圧降下の補償量を算
出するため、電流検出回路５０３により各行方向配線を
流れる電流値を検出しメモリ５１１に格納する。
【０２２９】（条件１）：１スクロールの終了検出 １ブロックの予備駆動処理と各ラインの電流検出の終了
迄待つ。
【０２３０】（手順３）：補償電圧値の算出 予備駆動電流の変化により、予備駆動電流と配線抵抗に
より生じる電圧降下の補償電圧を算出する。前述の（式
１１）により、各ライン毎の予備駆動電流と配線抵抗か
ら補償電圧値を算出することが可能である。各ラインに
おいて配線抵抗ｒ１〜ｒｎは、ほぼ等しいと考えてよ
く、ラインごとのばらつきのみを補正するため、ライン
毎の配線抵抗値を予め測定してメモリ５１１に格納して
おく。同時に２ラインを駆動中も、電流モニタ回路５０
３によりライン毎に予備駆動電流を検出し、手順２に従
ってメモリ５１１に格納した各ライン毎の予備駆動電流
値と配線抵抗値を用いて各ライン毎に補償電圧値を算出
する。
【０２３１】（手順４）：同時選択ラインの設定 予備駆動電流の変化により、印加すべき補償電圧値がラ
イン毎に変化するため、同時選択ラインの組み合わせも
逐次更新する必要がある。そこで手順４により、同時に
駆動する選択ラインの設定を行う。予備駆動をすべきラ
インを手順２で算出した補償電圧値が大きいものから順
に並べ、補償電圧値の似たラインを２本ずつ同時選択ラ
インとして設定する。この時選択ラインとして隣り合っ
た２ラインが選択されると、表面伝導型電子放出素子基
板の一部に電力集中してしまう可能性がある。そこでラ
イン１〜４８０をライン１〜２４０からなるブロックＡ
とライン２４１〜４８０からなるブロックＢの２つに分
け、２本の同時選択ラインをブロックＡとブロックＢか
ら各１本ずつ選択するようにした。
【０２３２】（条件２）：１ブロックの予備駆動終了検
出 該ブロックの駆動時間が終了時間に達したかどうかを判
断する。予備駆動が終了していない場合は、手順２に戻
って、再びスクロール駆動を開始する。この時の同時選
択ラインの組み合わせと画素電極駆動回路５０８からの
補償電圧値は、手順３と手順４の設定された値を用い
る。
【０２３３】（条件３）：全ブロックの終了判断 すべてのブロックが終了したかどうかを判断する。終了
していない場合は、次のブロックを走査する設定（手順
５）を行って、手順２に戻り、次のブロックについて予
備駆動を繰り返す。
【０２３４】このようにして表面伝導型電子放出素子基
板４０１の予備駆動を終了する。予備駆動電流と配線抵
抗による電圧降下を補償するため画素電極駆動回路５０
８出力Ｂy1〜Ｂynを逐次更新することで予備駆動の開始
から終了まで全ての素子が一定の電圧で均一に予備駆動
され、かつ２ラインを同時に駆動し、１０ラインを走査
することにより、１ラインずつを駆動していた場合に比
べ約２０分の１の処理時間で予備駆動処理が完了した。
【０２３５】なお、本実施例においては、電源４０３出
力を正として、端子Ｄx1から端子Ｄy1〜Ｄynに電流を流
す方向で予備駆動を行ったが、これとは極性を逆にして
端子Ｄy1〜Ｄynから端子Ｄx1側に電流を流すように予備
駆動を行ってもよい。この場合は、電圧分布も逆になる
ため、バッファアンプ５０７を（−１）倍の反転バッフ
ァアンプとして、電流をソースするように設定すること
で全く同様の効果が期待できる。また本実施例において
電圧分布発生回路５０８は表面伝導型電子放出素子基板
４０１の列方向配線数ｎと同じ数のＤ／Ａコンバータで
構成したが、補償電圧分布の形は図１９に示すように緩
やかに変化するため、Ｄ／Ａコンバータの数を間引い
て、間引いた列方向配線端子に印加すべき電圧値を抵抗
分割によって規定しても良い。これによりＤ／Ａコンバ
ータの数を減らしてコストダウンを可能とする。
【０２３６】また列配線方向の素子数ｎが大きくなった
場合、（素子電流計測→出力データの演算→データ転
送）の一連の作業は時間がかかる可能性がある。これを
処理する際、各素子毎に並列して処理したり、電流値と
配線抵抗値と列方向配線上の位置から補償電圧値を発生
するようなルックアップテーブル（ＬＵＴ）参照方式を
用いることで時間の短縮が図れる。また補償電圧値の更
新間隔も、本実施例に示したように１スクロール毎に行
わなくても、予備駆動電流の変化速度に合わせて適宜行
うようにしてもよい。
【０２３７】以上説明したように本実施例の予備駆動装
置によれば、前述した実施例４および５と比較して全て
の素子の電子放出特性がより均一化される。これによ
り、この電子源基板を用いて輝度または濃度のばらつき
が少ない高品位な画像表示装置が実現された。
【０２３８】［実施例７］図２１により本発明の第７の
実施例に係る表面伝導型電子放出素子の予備駆動装置に
ついて説明する。図２１において、表面伝導型電子放出
素子７０１は図１１の４０１と同じであり、装置全体の
動作は実施例４と同様なので省略する。本実施例におい
ては、予備駆動時、同時に駆動するライン選択の選択方
法が異なっており、これにより一層通電処理時間の短縮
化を実現したので以下に説明する。本実施例において
は、同時に駆動するライン数を予備駆動の開始時から終
了時まで一定とせず逐次変更した。これを実現するため
に同時選択ライン数決定回路７１２を備えている。
【０２３９】予備駆動の際の同時選択ライン数を増やす
ことにより、通電処理時間は短縮化できる。一方、同時
選択ライン数をむやみに増やすことはできず、以下の様
な制限がある。 １．配線抵抗Ｒｙに生じる電圧降下の影響 今まで、図１７の等価回路で配線抵抗Ｒｙの影響は小さ
いとして無視してきた。しかしながら同時駆動ライン数
が増えると、Ｒｙの両端に生じる電圧降下の影響無視で
きなくなり、電圧降下補償の効果が損なわれてしまう。 ２．表面伝導型電子放出素子基板への投入電力の問題 同時に複数のラインを駆動する場合、１本ずつ駆動する
場合に比べ表面伝導型電子放出素子基板に多くの電力が
投入されることになる。表面伝導型電子放出素子基板
は、ガラスのように熱伝導率の悪い材料を使用する場合
が多いため、余り多くの電力を投入すると表面伝導型電
子放出素子基板を熱で破壊する可能性がある。
【０２４０】このような、制限を考慮して、予備駆動電
流の変化に応じて最適な同時選択ライン数を決定するの
が同時選択ライン数決定回路７１２である。本実施例に
おいて、同時選択ライン数決定回路７１２は上記した制
限のうち、投入電力の制限の方が厳しかったため、投入
電力を基にして、同時選択ライン数を最大４本から最小
２本の間で予備駆動電流の変化と共に変化させた。
【０２４１】この詳細について図２２のフローチャート
により説明する。説明を分かりやくすくするため、表面
伝導型電子放出素子基板７０１の行方向配線数ｎは４８
０本あるものとして以下説明する。 （手順１）：初期駆動条件設定 予備駆動開始の指令により、制御回路７０６は予備駆動
を開始する。先ず、予備駆動の開始時の初期駆動条件設
定を行う。初期駆動条件として設定する項目は、画素電
極駆動回路７０８出力電圧の初期電圧値設定と、同時駆
動ラインの設定の２つである。画素電極駆動回路７０８
の初期電圧値設定は以下のように行った。駆動初期時、
予備駆動電流は最大になるが電流値は不明である。従っ
て画素電極駆動回路５０８から印加する補償電圧量は全
て０Ｖとなるように設定する。また通電は２ライン同時
に駆動を行い１０ラインを走査するため、４８０本の行
方向配線を通電処理する場合、２４ブロックの通電処理
単位に分けられる。この２４ブロックの割付を行うのが
“同時駆動ラインの設定”である。予備駆動の始まりに
おいては、どのラインも補償を行わないため、どのよう
に２本を組み合わせても問題はない。ここでは、予備駆
動電圧印加時に表面伝導型電子放出素子を基板７０１上
で分割して電力が印加されるように、以下のように組み
合わせを設定した。
【０２４２】
【表３】
【０２４３】（手順２）：スクロール駆動開始 手順１の設定に基づいて駆動条件を設定後、予備駆動を
開始する。同時選択ライン数決定回路７１２で決められ
た行方向配線本ずつ同時に駆動を行う。駆動ラインの選
択は同時駆動ラインの設定値に基づいて決められ、駆動
ライン設定信号としてタイミング回路７０５に転送され
る。タイミング発生回路７０５はラインセレクト信号を
出力し、ライン選択回路７０２で２本のラインが同時に
電源７０４で駆動される。またこの時、予備駆動電流の
変化をモニタして予備駆動電流と配線抵抗により生じる
電圧降下の補償量を算出するため、電流検出回路７０３
により各行方向配線を流れる電流値を検出しメモリ７１
１に格納する。
【０２４４】（条件１）：１スクロールの終了検出 全ブロックの予備駆動処理と各ラインの電流検出の終了
迄待つ。
【０２４５】（手順３）：補償電圧値の算出 予備駆動電流の変化により、予備駆動電流と配線抵抗に
より生じる電圧降下の補償電圧を算出する。前述の（式
１１）により、各ライン毎の予備駆動電流と配線抵抗か
ら補償電圧値を算出することが可能である。各ラインに
おいて配線抵抗ｒ１〜ｒＮは、ほぼ等しいと考えてよ
く、ラインごとのばらつきのみを補正するため、ライン
毎の配線抵抗値を予め測定してメモリ７１１に格納して
おく。同時に複数ラインを駆動中も、電流モニタ回路７
０３によりライン毎に予備駆動電流を検出し、手順２に
従ってメモリ７１１に格納した各ライン毎の予備駆動電
流値と配線抵抗値を用いて各ライン毎に補償電圧値を算
出する。
【０２４６】（手順４）：同時選択ラインの設定 予備駆動電流の変化により、印加すべき補償電圧値がラ
イン毎に変化するため、同時選択ラインの組み合わせも
逐次更新する必要がある。そこで手順４により、同時に
駆動する選択ラインの設定を行う。先ず、予備駆動時間
に達したラインは予備駆動をしないため、選択ラインか
ら外す。次に、同時選択ライン数決定回路７１２がパネ
ル投入電力量を基に同時駆動ライン数（以下Ｘ本とす
る）を２から４本の間で決定する。次に予備駆動をすべ
きラインを手順２で算出した補償電圧値が大きい物から
順に並べ、補償電圧値の似たラインをＸ本ずつ同時選択
ラインとして設定する。つまり、前述のように予備駆動
処理時には素子電流が減少するためＸの値は段々増える
ことになるがここで増えた場合は増えたライン数に応じ
て新たなラインを同一ブロックの中に組み込むことにな
る。また終了ラインが発生した場合も別のラインを組み
込むことになる。この時新たに組み込まれるラインに対
応する補償電圧は０Ｖに初期設定される。
【０２４７】（条件２）：全ラインの予備駆動終了検出 全てのラインの予備駆動時間が目標値に達した場合は予
備駆動を終了する。予備駆動が終了していない場合は、
手順２に戻って、再びスクロール駆動を開始する。この
時の同時選択ラインの組み合わせと画素電極駆動回路７
０８からの補償電圧値は、手順３および手順４の設定値
を用いる。
【０２４８】このようにして表面伝導型電子放出素子基
板７０１の予備駆動を終了する。予備駆動電流と配線抵
抗による電圧降下を補償するため画素電極駆動回路７０
８出力Ｂy1〜Ｂynを逐次更新することで予備駆動の開始
から終了まで全ての素子が一定の電圧で均一に予備駆動
され、かつ複数ラインを同時に駆動し１０ラインを１ブ
ロックで走査することで、１ラインずつを駆動していた
場合に比べほぼ１／３０の処理時間で予備駆動処理が完
了した。なお、本実施例では、同時駆動するライン数を
２から４本の間で変化させたが、上述した制限の範囲内
でより大きく変化させても良い。
【０２４９】［実施例８］図２３により本発明の第８の
実施例に係る表面伝導型放出素子の予備駆動装置につい
て説明する。図２３においても、表面伝導型放出素子４
０１は図１１の４０１と同じであり、装置全体の動作や
予備駆動の手順等は実施例６とほぼ同様なので省略す
る。本実施例においては表面伝導型放出素子４０１のラ
イン選択回路４０２による駆動方法が異なっているので
説明する。
【０２５０】図２４を参照してライン選択回路４０２の
駆動方法を説明する。同回路は、内部にｍ個のスイッチ
ング素子（Ｓｗ１〜Ｓｗｍ）を備えるもので、各スイッ
チング素子は、電源４０３の出力電圧もしくは可変電源
５１３の出力電圧のいずれか一方を選択し、表面伝導型
放出素子基板４０１の端子Ｄx1〜Ｄxmと電気的に接続す
るものである。各スイッチング素子は、タイミング発生
回路５０５が出力する制御信号Ｖscanに基づいて動作す
るものであるが、実際には例えばＦＥＴやリレーのよう
なスイッチング素子を組み合わせることにより容易に構
成することが可能である。図２４においては第１行目の
ラインＳx1および第（ｍ/2＋１）行目のラインＳx[ｍ/2
＋１］が選択され、行方向配線Ｄx1およびＤx[ｍ/2＋
１］に電源４０３の出力電圧が印加され、他のライン
（Ｓx2〜Ｓxm）は可変電源７３１の出力電圧に接続され
ている。可変電源７３１の出力電圧は制御回路５０６が
出力する非選択電位設定値７３２により設定される。
【０２５１】本実施例においては、予備駆動電圧を印加
しない非選択ライン（Ｓx2〜Ｓxm）の電位をグランドレ
ベルでなく非選択電位にしている。この理由を以下に記
す。行単位で予備駆動を行う場合、同一行上で列方向に
生じる電圧降下の分布を列方向配線端子Ｄｙ１〜Ｄｙｎ
からの電圧印加により補償するのが実施例６および７の
趣旨であるが、表面伝導型放出素子基板が単純マトリク
ス構成であるため、列方向配線端子Ｄｙ１〜Ｄｙｎから
の印加電圧は予備駆動ラインだけでなく、予備駆動を行
っていないラインの素子にも印加される。むろん列方向
配線端子Ｄｙ１〜Ｄｙｎは最大でも数Ｖと小さいが、予
備駆動を行っていないラインの素子への電圧印加による
消費電力増加を軽減する方が望ましい。そこで予備駆動
を行っていないライン（非予備駆動ライン）を束ね、こ
れらのラインに接続された素子両端に印加される電圧の
絶対値を極力小さくするように、束ねたラインに非選択
電位設定値７３２を印加した。
【０２５２】この時、非選択電位設定値７３２は以下の
ようにして制御回路５０６で決定した。画素電極駆動回
路５０８出力で各端子に発生する最大電圧と最小電圧の
差を電圧降下量として算出する。具体的には図２３にお
いて画素電極駆動回路５０８出力Ｂy1〜Ｂynの最大電圧
分布量は
【０２５３】
【数３５】 で算出される。そこで、
【０２５４】
【数３６】 と決定した。
【０２５５】本実施例においても、実施例６と同様に画
素電極駆動回路５０８出力は電流検出回路５０３の予備
駆動電流値５０９（Ｉ）、配線抵抗値ｒ１〜ｒｎ≒ｒを
用いて以下のように算出できる。
【０２５６】
【数３７】 従って、非選択電位設定値７３２は、
【０２５７】
【数３８】 として算出される。
【０２５８】非選択ラインの電圧をこのように設定して
駆動を行うと、非選択ライン上の素子両端には、（Ｖｏ
ｆｆ−Ｂy1）〜（Ｖｏｆｆ−Ｂyn）すなわち、
【０２５９】
【数３９】 の電圧が印加されることになる。
【０２６０】もし、非選択電位設定値７３２がグランド
レベルの場合、非選択ライン上の素子両端の電圧（Ｖｏ
ｆｆ−Ｂy1）〜（Ｖｏｆｆ−Ｂyn）は
【０２６１】
【数４０】 となるので、非選択ラインに、上記の非選択電位設定値
７３２を印加することで非選択ラインに接続された素子
両端に印加される電圧の絶対値を、ほぼ半分にすること
ができる。通常ｎは１０００以上と大きいため、上式
で、（ｎ−５）≒（ｎ＋３）≒（ｎ＋１）≒ｎと見なせ
るためである。
【０２６２】図２５に、Ｄx1ライン上の素子を予備駆動
時、表面伝導型放出素子基板８０１の各端子に印加され
る駆動電圧波形を示す。前述のように、各素子は駆動電
圧Ｖpre ＝１６Ｖ、パルス幅１ｍｓのパルス駆動され
る。図２５（ａ）は、予備駆動を行っている端子Ｄx1、
Ｄx[ｍ/2＋１］への駆動波形（駆動電圧１６Ｖ、パルス
幅１ｍｓ）を示し、これは電源４０３によって駆動され
る。図２５（ｂ）は、予備駆動を行っていない非選択ラ
インの端子Ｄx2〜Ｄx[ｍ/2］、Ｄx[ｍ/2＋２］〜Ｄxmへ
の駆動波形を示し、これは非選択電位設定値７３２（図
２４）で設定される可変電源７３１によって駆動され、
非選択電位７３２はＶｏｆｆで表される。図２５（ｃ）
と図２５（ｄ）は、表面伝導型放出素子基板４０１の列
方向端子の駆動波形を示し、これはバッファアンプ５０
７で駆動される。図２５（ｃ）は、電圧降下の最も小さ
な端子Ｄy1の駆動波形を、図２５（ｄ）は電圧降下の最
も大きな端子Ｄynの駆動波形を示している。予備駆動中
に、検出電流が変化しても逐次補償電圧分布が変化し常
に設定した電圧Ｖpre ＝１６Ｖが各素子に印加される。
【０２６３】なお各素子は、パルス駆動される。この
時、ライン選択回路４０２のパルス電圧出力開始タイミ
ングは、電圧分布を発生するバッファアンプ５０７のパ
ルス出力の変化よりもΔｔ（Δｔは数μｓｅｃ）遅れて
出力を開始し、パルスが出力を終了する場合はバッファ
アンプ５０７のパルス出力の変化よりΔｔ先にパルス出
力を終了するようにしたので、これについて説明する。
【０２６４】これはバッファアンプ出力のアンプ毎の出
力ばらつきにより、出力タイミングにチャンネル間でデ
ィレイが生じる場合の問題に対応するためである。つま
り、ライン選択回路４０２のパルス電圧出力開始が、電
圧分布を発生するバッファアンプ５０７のパルス出力の
変化よりも先に出力を開始する場合、万一、出力タイミ
ングにチャンネル間でディレイが生じると、一瞬、選択
ライン上の素子の一部しか十分な駆動電圧が印加されな
い時間が生じる。この瞬間は、選択ライン上の全ての素
子が駆動されず、流れる予備駆動電流が小さくなる。し
かしながら、バッファアンプ出力は選択ライン上の素子
がすべて十分駆動されていると仮定して算出した電圧を
印加している。従って、この場合は素子に設定より大き
な駆動電圧が印加され、特性不均一を発生させる可能性
があった。そこでライン選択回路４０２のパルス電圧出
力開始は、電圧分布を発生するバッファアンプ５０７の
パルス出力の変化よりもΔｔ遅れて出力を開始し、パル
スが出力を終了する場合はバッファアンプ５０７のパル
ス出力の変化よりΔｔ先にパルス出力を終了するように
印加する。こうすれば、バッファアンプの出力タイミン
グばらつきの影響を回避できる。
【０２６５】本実施例で用いた非選択ラインへの電圧印
加により、表面伝導型放出素子基板を予備駆動時に投入
される投入電力をより低減することができた。なお、オ
フセット電圧の決定方法は上述した方法だけでなく、表
面伝導型放出素子基板全体に印加される電力値が最小に
なるようにしてもよい。例えば、非選択ラインへの電圧
印加は行わずに、列方向配線端子Ｄy1〜Ｄynから印加さ
れる電圧の絶対値を極力小さくするようにオフセット電
圧を加算し駆動を行っても良い。この時、印加するオフ
セット電圧値は以下のようにして決定できる。画素電極
駆動回路５０８出力で各端子に発生する最大電圧と最小
電圧の差を電圧降下量として算出する。具体的には図２
３において画素電極駆動回路５０８出力Ｂy1〜Ｂynの電
圧降下量は
【０２６６】
【数４１】 で算出される。すなわち、
【０２６７】
【数４２】 である。このオフセット電圧をＤy1〜Ｄynに印加する分
布電圧にオフセットとして加算することで、列方向配線
端子Ｄy1〜Ｄynから印加される電圧の絶対値を実施例７
に比べ半分にすることができた。
【０２６８】［実施例９］図２６により本発明の第９の
実施例に係る表面伝導型電子放出素子の予備駆動装置の
例について説明する。図中４０１は予備駆動をするため
の表面伝導型電子放出素子基板である。実施例４で示し
たものと同様である。実施例４と同様真空排気装置およ
び電気配線に接続されている。４０２は構成は前述と同
様であるが、予備駆動ラインを選択するライン選択部
で、後述するように予め表面伝導型電子放出素子基板の
設計値に基づいて、決められた組み合わせを記憶する選
択ライン記憶部１６０７を参照して制御部５０６が指示
を出し、同時に２本以上の行方向配線を選択し、その選
択した行方向配線に電源４０３の電圧を印加している。
５０３は電流検出部で、この構成および基本的な動作は
前述の通りである。電源４０３は制御部５０６からの指
令値によって、表面伝導型電子放出素子基板の行方向配
線端子に印加する電圧を発生している。一方、１６０６
は駆動回路部で、制御部５０６からの制御クロックＴla
tch 信号に同期したタイミングで、表面伝導型電子放出
素子基板４０１の列方向配線の端子Ｄy1〜Ｄynを駆動す
る。
【０２６９】本実施例においては、制御部５０６は予備
駆動開始の指令とともに予備駆動を開始し、詳細は後述
するが、予備駆動の進行状況に応じて変化する列方向の
素子の駆動電圧値分布を逐次補正する。すなわち、配線
抵抗記憶部１６０８に格納された配線抵抗値データと、
引き出し配線記憶部１６０９に格納された引き出し配線
抵抗値データと、電流検出部５０３出力を用いて、各素
子を補償する電圧量を算出し、この値を駆動回路部１６
０６に設定出力値として設定する。駆動回路部１６０６
は、設定出力値に応じて駆動電圧を発生し素子の列方向
電極に印加される。これにより、各素子において素子電
流と列方向配線抵抗によって生じる電圧分布が補正さ
れ、各素子に常に一定の電圧が印加される。予備駆動の
進行に応じて逐次駆動回路部１６０６のデータを更新す
ることで、予備駆動の終了時まで電圧分布補正が行われ
る。また制御部５０６は予備駆動電流値をモニタし、ラ
イン選択部４０２を介して電源４０３が同時に駆動する
行方向配線を選択する。この動作の詳細も後述するが、
制御部５０６は駆動ライン設定信号をライン選択部４０
２に送信し、駆動すべき行方向配線を設定する。
【０２７０】図２７は駆動回路部１６０６の構成を示す
回路図である。駆動回路部１６０６はｎ個のラッチ回路
６４１とＤ／Ａコンバータ６４２およびバッファアンプ
５０７で構成され、表面伝導型電子放出素子基板４０１
のｎ本の列方向配線を駆動する駆動信号を発生する。制
御部５０６は、後述する手順により予備駆動電流値を基
にして、各列方向配線を駆動する駆動電圧値Ｓy1〜Ｓyn
を逐次更新する。制御部５０６は駆動電圧量に対応した
デジタル出力データＤａｔａを駆動回路部１６０６のラ
ッチ回路６４１に転送する。（予備駆動電流計測→出力
データの演算→ラッチ回路へのデータの転送）の一連の
作業が完了すると、制御部５０６は、Ｄ／Ａコンバータ
６４２出力データの更新を行うためにラッチクロックＴ
latch を全てのラッチ回路６４１に印加し、同期してデ
ータの更新を行う。
【０２７１】次に本実施例における同時選択ライン（本
実施例においては２ライン同時なので２本ずつのペア）
を決定する方法について説明する。予備駆動中の電圧降
下に違いが発生する原因の第１に引き出し配線抵抗の違
いが挙げられる。本実施例においてはこれを改善する方
法について述べる。まず、引き出し配線抵抗が行配線毎
に異なっている例を図２８を用いて説明する。図２８
（ａ）は、表面伝導型電子放出素子基板上の行配線パタ
ーン全体のアウトラインを模式的に表したもので、大き
くは、素子部配線と引き出し部配線に分けることができ
る。ここで、引き出し部は、所定の行配線数毎にパター
ンが絞り込まれて接続部につながっている。これら引き
出し部の１つであるＰ部を詳細に示したのが図２８
（ｂ）である。このようなパターンになるのは、所謂フ
レキシブル配線（以降フレキと記す）等を圧着するため
のもので、通常フレキの寸法精度などの理由から図２８
（ｂ）に示した接続部に圧着できるフレキの幅が制限さ
れ、その幅毎に両側にデッドスペースが必要になる。こ
のような場合に引き出し部の抵抗をそれぞれの行配線番
号に対してプロットすると図２９（ａ）のようになる。
以降の説明においては行配線数ｍは４８０、フレキの配
線単位は８０として説明する。このように、引き出し配
線抵抗は、配線パターンの繰り返しと同様に８０行ごと
の繰り返しになっており、各フレキ単位毎に１〜４０、
４１〜８０が対称になっている。ここで示した抵抗値
は、配線材料、配線の膜厚が決まっていると配線のパタ
ーンから容易に計算できるので、パターン設計が決まる
と求めることができる。このようにして求めた引き出し
配線抵抗はそれぞれＲｄ１、Ｒｄ２、Ｒｄ３…Ｒｄ４８
０として引き出し配線抵抗記憶部１６０９（図２６）に
記憶される。次に、このようにして求められた引き出し
配線抵抗に基づいて同時選択行の組み合わせを図２９
（ｂ）に示すように行う。つまり配線パターンで対称に
なっている行配線同志を組み合わせて２４０組の同時駆
動行番号を設定し、これを選択ライン記憶部に記憶す
る。
【０２７２】引き続き、本実施例の装置を用いて、表面
伝導型電子放出素子基板４０１を予備駆動する手順につ
いて説明する。予備駆動は全ての素子に設定した予備駆
動電圧Ｖpre が所定の時間印加されるように行う。以下
に予備駆動のフローについて説明する。制御部５０６
（図２６）が、予備駆動開始の指令（外部より装置操作
者が入力する）を受信すると、制御部５０６は行単位で
通電処理を行うために、ライン選択部４０２および電源
４０３を制御する。
【０２７３】先ず、列方向配線端子Ｄy1〜Ｄynがグラン
ド電位になるよう、信号値Ｄａｔａを設定する一方、行
方向配線端子Ｄx1〜Ｄxmに順次予備駆動電圧（例えば、
パルス幅１ミリ秒、パルス高１６Ｖ：以下この電圧をＶ
pre とする）を印加する。ライン選択部４０２の切り替
えシーケンスは実施例６で説明したとおり１０ラインを
１ブロックとして走査を行う。これにより表面伝導型電
子放出素子基板４０１は行方向単位に順次パルス電圧が
印加され、予備駆動がライン単位で開始する。なお、前
述した選択ライン記憶部に記憶されたペアに基づいて、
時間短縮のため予備駆動は２ラインを単位として同時に
通電処理を行った。
【０２７４】以下、ラインを単位とした通電処理を行う
場合に給電端からの距離に依存して起きる素子特性のば
らつきを補正するために本実施例で用いた方法を説明す
る。本実施例では行方向配線端子Ｄx1とＤx80 の２本を
同時に駆動する際、２本の内１本に注目し、行方向配線
端子Ｄx1ライン上のｎ個の素子を予備駆動する場合につ
いて説明する。予備駆動電圧を印加している１行目（Ｄ
x1ライン）の表面伝導型素子群に着目した場合その等価
回路は図３０のようになるが両側から表面伝導型電子放
出素子基板に給電している以外は前述の図１７と同じに
なるので説明は省略する。
【０２７５】表面伝導型電子放出素子群９４１を予備駆
動するため、制御部５０６はライン選択部４０２を制御
し、予備駆動電圧を出力する電源４０３と、電流検出部
５０３を行方向配線端子Ｄx1に接続する。これにより端
子Ｄx1は予備駆動電圧Ｖpreで駆動される。一方、Ｄx1
ライン上の素子のもう一方の電極端子であるＤy1〜Ｄyn
端子は駆動回路部１６０６により駆動される。駆動回路
部１６０６は、各素子Ｆ１〜Ｆｎからの予備駆動電流ｉ
１〜ｉｎをシンクするように動作する。
【０２７６】駆動回路部１６０６の出力設定方法を説明
するため、予備駆動を行う際の各素子への駆動電圧分布
について説明する。予備駆動を行う際、素子の電気特性
は図１８に示すような変化をする。すなわち予備駆動の
開始時に素子電流は最大流れ、通電と共に素子電流が減
少する。この時、引き出し配線抵抗ｒｄ１によって行配
線９１１上の端子Ｇy0、Ｇy0’の電位が徐々に変化す
る。該電圧降下量をΔＶ１、図３０で示したように給電
端Ｄx1から行配線９１１に流れ込む電流をＩとすると
【０２７７】
【数４３】 で表せる。さらに、行配線９１１上の素子群の行配線上
の電位をモニタすると配線抵抗ｒ１〜ｒｎの影響でＧy1
〜Ｇyn電位は降下する。この電圧降下は予備駆動の進行
と共に変化し予備駆動の最後に最も小さくなる。例え
ば、１素子当たりの予備駆動電流＝２ｍＡ、ｒ１〜ｒｎ
＋１＝１０ｍΩ、ｎ＝１０００の場合、給電端から最も
遠い素子Ｆn/2 の端子Ｇｙn/2 においては、
【０２７８】
【数４４】 程度の電圧降下が生じることになる。この時上述のΔＶ
１は、ｒｄ１が１Ωとすると
【数４５】 となり、両方で約３．５Ｖ程度の電圧降下が生じる。
【０２７９】そこで、この電圧分布と同じ電圧分布を駆
動回路部１６０６で発生させ、各素子に生じる電圧分布
をキャンセルするようにＤy1〜Ｄyn端子を駆動する。す
なわち、予備駆動の進行に伴って、引き出し配線抵抗ｒ
ｄ１での電圧降下および、各素子Ｆ１〜Ｆｎに流れる電
流と配線抵抗ｒ１〜ｒｎによって端子Ｇy1〜Ｇynに生じ
る電圧降下分布を、制御部５０６で演算し、駆動回路部
１６０６のＤ／Ａコンバータ６４２出力値を設定するこ
とで、出力Ｓy1〜Ｓynに電圧降下分布を再現できる。各
素子Ｆ１〜Ｆｎの予備駆動がほぼ一様に進行すると仮定
すると各素子を流れる素子電流ｉ１〜ｉｎはほぼ等し
く、その電流値は電流検出部５０３で検出される電流量
Ｉを用いて
【０２８０】
【数４６】 で表される。
【０２８１】この時、各素子Ｆ１〜Ｆｎに流れる電流と
配線抵抗ｒ１〜ｒｎ＋１によって端子Ｇy1〜Ｇynに生じ
る電圧降下分布に上述のΔＶ１を加えた電圧降下すなわ
ち、駆動回路部１６０６出力端子に出力すべき電圧Ｓy1
〜Ｓynは、配線抵抗値ｒ１〜ｒｎとｉａｖｅを用いて、
【０２８２】
【数４７】 として算出される。
【０２８３】ここで配線抵抗ｒ１〜ｒｎは設計的には通
常同一であり実際もほぼ等しいので実効的にはｒ＝Ｒ１
／ｎ（ここでＲ１は予め測定した１行目の行配線抵抗
値）として問題無い。そこで（式１２）は一般化して
【０２８４】
【数４８】 となる。
【０２８５】予備駆動の進行に従って変化する予備駆動
電流を測定し、上式により各出力電圧Ｓy1〜Ｓynを逐次
算出し、デジタル出力データを制御部５０６は駆動回路
部１６０６のラッチ回路６４１に転送する。（電流計測
→出力データの演算→ラッチ部へのデータの転送）の一
連の作業が完了すると、制御部５０６は、Ｄ／Ａデータ
の更新を行うためにラッチクロックを全てのラッチ回路
６４１に印加し、同期してデータの更新を行う。これに
より駆動回路部１６０６は素子Ｆ１〜Ｆｎの端子Ｇy1〜
Ｇynに生じる電圧降下量と同じ電圧分布を発生する。こ
れにより各素子Ｆ１〜Ｆｎの端子間に印加される電圧は
素子番号、予備駆動の進行によらずに一定にすることが
できる。
【０２８６】図３１は、予備駆動の開始と終了時に素子
Ｆ１〜Ｆｎの両端に印加される電圧分布を示したもので
ある。図３１（ａ）は予備駆動開始直後の電圧分布を示
している。横軸は素子番号Ｆ１〜Ｆｎであり、素子の位
置を示している。縦軸は素子両端の端子電圧を示してい
る。ほぼ２ｍＡになっている。従って電源４０３から印
加する予備駆動電圧Ｖpre ＝１６Ｖが各素子の端子Ｇy1
〜Ｇynに印加される間に配線抵抗の電圧降下の影響で低
下する。この時、駆動回路部１６０６の設定電流値を２
ｍＡとすれば駆動回路部１６０６出力Ｓy1〜Ｓynの分布
はＧy1〜Ｇynの分布と同じになる。これにより各素子に
は一定の印加電圧（ほぼ１６Ｖ）が印加されて予備駆動
が行われる。
【０２８７】また図３１（ｂ）は予備駆動終了時の電圧
分布を示している。予備駆動の終了時は前述したように
各素子を流れる電流は開始直後と比較すると小さい。従
って電源４０３から印加する予備駆動電圧Ｖpre ＝１６
Ｖが各素子の端子Ｇy1〜Ｇynに印加される電圧値も上が
っている。また予備駆動電流が低下しているので駆動回
路部１６０６の設定電流値もほぼ小さくなり、駆動回路
部１６０６出力Ｓy1〜Ｓynも小さくなる。これにより各
素子には一定の印加電圧（ほぼ１６Ｖ）が印加され、予
備駆動が終了する。
【０２８８】すなわち予備駆動の進行に伴って素子電流
が変化すると配線抵抗の影響で素子に印加される電圧に
分布が常に変化する。この時、電圧分布量を算出しを駆
動回路部１６０６の設定出力値として設定し、駆動回路
部１６０６出力Ｓy1〜Ｓynを逐次更新することで予備駆
動の開始から終了まで全ての素子が一定の電圧で予備駆
動される。そして駆動時間が１分に達したところで予備
駆動を終了した。
【０２８９】以上の説明においては、行配線Ｄx1上の素
子の予備駆動の説明を行ったが、他のライン上の素子を
予備駆動する際も全く同様に適用できる。本実施例にお
いては実施例６と同様に予備駆動ラインを順次切り替え
ながら複数同時進行で予備駆動を行った。この時、本実
施例においては２本のラインを同時に予備駆動処理して
いるため、同時予備駆動ラインの選択に関して考慮が必
要となるがこれについては前述のように、予め選択ライ
ン記憶部１６０７に記憶したペアの行番号の配線を選択
して行うため、電圧降下量（すなわち駆動回路部１６０
６の電圧分布発生量）が同じになり同時駆動による素子
印加電圧のずれが発生しない。
【０２９０】このようにして表面伝導型電子放出素子基
板４０１の予備駆動を終了する。予備駆動電流と配線抵
抗による電圧降下を補償するため駆動回路部１６０６出
力Ｓy1〜Ｓynを逐次更新することで予備駆動の開始から
終了まで全ての素子が一定の電圧で均一に予備駆動さ
れ、１０ラインを１ブロックとして走査しかつ２ライン
を同時に駆動することにより、１ラインずつを駆動して
いた場合に比べ約２０分の１の処理時間で予備駆動処理
が完了した。
【０２９１】なお、本実施例においては、電源４０３出
力を正として、端子Ｄx1から端子Ｄy1〜Ｄynに電流を流
す方向で予備駆動を行ったが、これとは極性を逆にして
端子Ｄy1〜Ｄynから端子Ｄx1側に電流を流すように予備
駆動を行ってもよい。この場合は、電圧分布も逆になる
ため、駆動回路部１６０６のバッファアンプ５０７を
（−１）倍の反転バッファアンプとして、電流をソース
するように設定することで全く同様の効果が期待でき
る。
【０２９２】また本実施例において駆動回路部１６０６
は表面伝導型電子放出素子基板４０１の列方向配線数ｎ
と同じ数のＤ／Ａコンバータで構成したが、補償電圧分
布の形は図３１に示すように緩やかに変化するため、Ｄ
／Ａコンバータの数を間引いて、間引いた列方向配線端
子に印加すべき電圧値を抵抗分割によって規定しても良
い。これによりＤ／Ａコンバータの数を減らしてコスト
ダウンを可能とする。
【０２９３】また列配線方向の素子数ｎが大きくなった
場合、（素子電流計測→出力データの演算→データ転
送）の一連の作業は時間がかかる可能性がある。これを
処理する際、各素子毎に並列して処理したり、電流値と
配線抵抗値と列方向配線上の位置から補償電圧値を発生
するようなルックアップテーブル（ＬＵＴ）参照方式を
用いることで時間の短縮が図れる。
【０２９４】以上説明したように本実施例に係る予備駆
動装置によれば、全ての素子の電子放出特性が均一化さ
れる。これにより、この電子源基板を用いて輝度または
濃度のばらつきが少ない高品位な画像表示装置が実現さ
れた。
【０２９５】以上実施例９で、予備駆動時に同じに選択
する行配線を予め設定するための設計値として、引き出
し配線抵抗について述べたが、予め予備駆動時の電圧分
布の違いを予測できるものであればこれらに限るもので
はなく、新しい相関が判明した時には適宜追加していけ
ば良い。また、同時駆動するライン数として２について
説明したが、これに限るものではなく、マルチ表面伝導
型電子放出素子基板の発熱強度などによって最大ライン
数が決定される。また、組み合わせる行配線に対応する
引き出し配線抵抗として完全に一致している場合だけで
はなく、電圧降下分布の差が誤差として無視できる程度
であれば、同時駆動の組み合わせとして使えることは言
うまでもない。
【０２９６】［実施例１０］本発明の第１０の実施例に
係る表面伝導型放出素子の予備駆動装置ついて説明す
る。本実施例における予備駆動装置は実施例９で説明し
た図２６に示す構成の装置に対し、引き出し配線抵抗記
憶部１６０９を使用しないことを除きまったく同様であ
るので新たに図面で示すことは省略する。よって装置構
成部品の働きについても実施例９で既に説明した通りな
ので省略する。また、装置に接続されている表面伝導型
電子放出素子基板も同様である。
【０２９７】そこで本実施例における同時選択ライン
（本実施例においては２ライン同時なので２本ずつのペ
ア）を決定する方法について説明する。上述のように予
備駆動中の電圧降下に違いが発生する原因の第１に配線
抵抗のばらつきが挙げられる。本実施例においてはこれ
について改善する方法について述べる。
【０２９８】まず初めに、表面伝導型放出素子基板の配
線抵抗を測定する。配線抵抗を測定するのは、表面伝導
型放出素子を形成するための導電薄膜を基板上に形成す
る前に行うことが望ましい。導電薄膜を形成後は導電薄
膜に、配線抵抗を測定するための電流がリークしてしま
い正確な測定が困難になるためである。１行目の行配線
測定時の等価回路を図３２に示す。このように配線両端
に測定プローブを接続し、順次ｍ行目までの測定を行
う。本実施例においては、行配線単位で予備駆動を行っ
ていくため行配線抵抗を測定するのである。この時測定
された配線抵抗値をそれぞれ、Ｒ１、Ｒ２、Ｒ３、・・
・、Ｒｍとする。この抵抗値自身は配線抵抗記憶部１６
０８にそのまま書き込んでおく。
【０２９９】次に、測定された配線抵抗値に基づいて同
じ選択ペアを組み合わせる方法について図３３を用いて
説明する。配線抵抗値を大きい順ならべて、ならべた順
に２行ずつのペアを作り、さらにこれに番号をつけて選
択ライン記憶部の中に書き込んでおく。このような方法
で１〜ｍ行目の配線でほぼ配線抵抗の揃ったペアがｍ/2
個作られる。
【０３００】引き続き、本実施例の装置を用いて、表面
伝導型放出素子基板４０１を予備駆動する手順について
図により説明する。予備駆動は全ての素子のＩｆ値が目
標となるように行う。この時、目標電流値は必要とする
電子放出量などから予め求められる。本実施例において
は、最終的に表面伝導型放出素子基板４０１上の各素子
の素子電流を２ｍＡになるように電流検出部５０３出力
をモニタして、予備駆動処理を行った。
【０３０１】以下に予備駆動のフローについて説明す
る。制御部５０６（図２６）が、予備駆動開始の指令
（外部より装置操作者が入力する）を受信すると、制御
部５０６は行単位で通電処理を行うために、ライン選択
部４０２、電源４０３を制御する。先ず、列方向配線端
子Ｄy1〜Ｄynをグランド電位になるよう、設定出力値Ｄ
ａｔａを設定する一方、行方向配線端子Ｄx1〜Ｄxmに順
次予備駆動電圧Ｖpre （例えば、パルス幅１ミリ秒、パ
ルス高１８Ｖ）をパルス状に印加する。これにより表面
伝導型放出素子基板４０１は行方向単位に順次パルス電
圧が印加され、予備駆動がライン単位で開始する。な
お、前述した選択ライン記憶部に記憶されたペアに基づ
いて、時間短縮のため予備駆動は２ラインを単位として
同時に通電処理を行った。この後の電圧分布の計算、駆
動のシーケンスなどについては既に説明した通りなので
説明を省略する。
【０３０２】予備駆動電流と配線抵抗による電圧降下を
補償するため駆動回路部１６０６出力Ｓy1〜Ｓynを逐次
更新することで予備駆動の開始から終了まで全ての素子
が一定の電圧で均一に予備駆動され、１０ライン単位で
走査をし、かつ２ラインを同時に駆動することにより、
１ラインずつを駆動していた場合に比べ約２０分の１の
処理時間で予備駆動処理が完了した。
【０３０３】以上説明したように本実施例に係る予備駆
動装置によれば、全ての素子の電子放出特性が均一化さ
れる。これにより、この電子源基板を用いて輝度または
濃度のばらつきが少ない高品位な画像表示装置が実現さ
れた。
【０３０４】［実施例１１］本発明の第１１の実施例に
係る予備駆動装置の構成は第１０の実施例と同じである
ので説明は省略する。第１１の実施例において異なるの
は同時選択本数と選択組み合わせの方法なのでこれにつ
いて説明する。予備駆動を行う単位（本実施例の場合は
行）内で、同時に選択した単位でそれぞれの予備駆動電
流が異なった場合、素子印加電圧にずれが生じて特性ば
らつきの原因になる。このような予備駆動電流が異なっ
たものになる原因として活性化時に最終到達電流がばら
ついてしまいそれが予備駆動電流にそのまま反映してし
まうことが考えられる。そこで本実施例では、行配線毎
の活性化最終電流を記録しておきこれによって予備駆動
時の同時選択ラインをグルーピングするものである。行
配線毎の活性化最終電流をＩａｃ１〜Ｉａｃｍとする。
【０３０５】次に、これらを組み合わせる方法について
図３４を用いて説明する。まず測定した活性化最終電流
Ｉａｃ１〜Ｉａｃｍを電流値の大きい順にならべて、上
から順に３個ずつ組み合わせて、組み毎に番号を付け、
選択ライン記憶部に書き込む。これにより、行配線３個
ずつのグループがｍ／３個作成される。以上説明したよ
うに、グループ分けされた行配線番号同士が同時に選択
されて予備駆動され、本実施例に係る予備駆動装置によ
れば、全ての素子の電子放出特性が均一化される。これ
により、この電子源基板を用いて輝度または濃度のばら
つきが少ない高品位な画像表示装置が実現された。
【０３０６】［実施例１２］本実施例に係る予備駆動装
置の構成については、実施例１０および１１と同じであ
るので説明は省略する。本実施例における特徴は同時選
択ラインを組み合わせる方法にあるのでこれについて図
３５を用いて説明する。本実施例において、まず実施例
１０と同様に行配線抵抗を測定しこれを、Ｒ１〜Ｒｍと
する。次に、実施例１１で行ったように行毎の活性化最
終電流を記憶しこれをＩａｃ１〜Ｉａｃｍとする。ま
ず、Ｒ１〜Ｒｍを大きい順にならべて２個ずつのペアを
作る（ステップ１およびステップ２）。次に、ここで形
成されたグループ（ペア）同士で配線抵抗の差を比較
し、差が０．１Ω以下のグループ同士についてはグルー
プを一度解いて、その中で今度は活性化電流（Ｉａｃ１
〜Ｉａｃｍ）の大きさの順に並べ替える（ステップ
３）。ここでは、ステップ２で分けられたグループＮ
Ｏ．１〜３がこれに該当して並び替えを行っている。上
下のグループと比較して０．１Ω以上差があったグルー
プはそのままである（図３５ではＮＯ．ｍ/2−１とｍ/2
がこれに当たる）。並び替えがあったグループについて
は、その中で再度上から２個ずつの新しいペアに分け
て、最終的な同じ選択行の組を作り、選択ライン記憶部
に書き込む（ステップ４）。
【０３０７】ここで、配線抵抗値の差０．１Ωを境にし
て並び替えを行った理由について説明する。前述の例
で、ｎ＝１０００、ｒ＝１０ｍΩの時、行配線上の電圧
降下の最大値は約２．５Ｖである。この時、配線抵抗の
差０．１Ωはｒに換算すると０．１／１０００で０．１
ｍΩであり、これによる、電圧降下のずれは、最大値で
０．０２５Ｖになる。このずれ量は予備駆動印加電圧１
６Ｖに対して約０．１４％であり、実質的には無視でき
る量である。そのため、この程度の配線抵抗の差では、
予備駆動電流の差の方を優先してグループ分けした方が
実効的になるので、活性化最終電流によって再度グルー
プ分けすることにしたのである。ここで挙げた０．１Ω
の値は１実施例として挙げたもので、これに限られるも
のではなくｎの数、配線抵抗の絶対値などに応じて適宜
決められるものである。
【０３０８】以上説明したように本実施例に係る予備駆
動装置によれば、全ての素子の電子放出特性が均一化さ
れる。これにより、この電子源基板を用いて輝度または
濃度のばらつきが少ない高品位な画像表示装置が実現さ
れた。
【０３０９】以上実施例０１０〜９で、予備駆動時に同
じに選択する行配線を予め設定するための測定値とし
て、配線抵抗および活性化最終電流とその組み合わせに
ついて述べたが、予め予備駆動時の電圧分布の違いを予
測できるものであればこれらに限るものではなく、新し
い相関が判明した時には適宜追加していけば良い。ま
た、同時駆動するライン数として２から３ラインについ
て説明したが、これらに限るものではなく、マルチ表面
伝導型放出素子基板の発熱強度などによって最大ライン
数が決定される。
【０３１０】［実施例１３］本発明の第１３の実施例に
係る表面伝導型放出素子の予備駆動装置について説明す
る。本実施例にて使用される予備駆動装置、表面伝導型
電子放出素子基板およびその接続は実施例６（図１５）
と同様なので新たに図面を示すことは省略し、その構成
部品の説明も省略する。また電圧分布の計算方法、駆動
の基本的なシーケンスについても同様なので省略する。
【０３１１】本実施例では、実際にマルチライン駆動し
た行方向配線に印加される補償電圧の設定アルゴリズム
は幾つかの方法が考えられ、また補償電圧を算出するた
めの行方向配線電流値の設定も次のような方法がとられ
ている。例えば、マルチライン駆動している行方向配線
の平均Ｉｆ値を求め、そのＩｆ値を基に補償電圧を算出
する方法や、マルチライン駆動している行方向配線の特
定のラインに注目して、そのラインのＩｆ値を使用する
方法、さらには、行方向配線電流を逐次モニタし、Ｉｆ
値の揃っているもののみを逐次選択してマルチライン駆
動の対象とし、該Ｉｆ値を用いて補償電圧を算出する方
法等である。
【０３１２】例えば、平均Ｉｆ（＝Ｉｆａｖｅ）を算出
した後に、補償電圧の算出を行う方法を試みた場合、行
方向配線への予備駆動電圧印加は、図３０の等価回路に
示すようにＦ１〜Ｆｎの配線の両側から電圧印加を行な
うため、配線抵抗による電圧降下としては列方向配線で
の中央付近が最も大きくなる。
【０３１３】従って、上記の印加方法の場合に補償電圧
出力は、ｉａｖｅは平均予備駆動電流Ｉｆａｖｅとする
ためＩｆａｖｅ／ｎとし、次に画素電極駆動回路５０８
から出力されるべき電圧Ｂｙ１〜Ｂｙｎは、配線抵抗分
のｒ１〜ｒｎとｉａｖｅを用いて以下のように求められ
る。
【０３１４】
【数４９】 以上のような算出を行うことで、マルチライン駆動を行
なっている行配線側の予備駆動電流値の平均Ｉｆをもと
にして、列方向配線側の補償電圧が決定される。補償電
圧は、画素電極駆動回路５０８からバッファアンプ５０
７を通してＤｙ１〜Ｄｙｎの端子に出力され、補償電圧
の設定は予備駆動プロセスが終了するまで行われる。
【０３１５】そして、予備駆動の終了条件としては、予
め、同じ構成および製法の単素子の予備駆動実験から必
要な駆動時間を調べておき、マルチ表面伝導型電子放出
素子の場合も、この駆動時間に達するまで駆動を行うこ
とになる。以上の説明により、マルチライン駆動を行な
った時の基本的な補償電圧の印加方法について述べた。
次に、本実施例の予備駆動プロセス中にマルチライン駆
動を行っているラインをスクリーニングするシーケンス
について図３６から図３９を用いて述べる。図３６は、
本実施例１３で行われた予備駆動プロセスでの予備駆動
電流プロファイルで、プロセス途中にマルチライン駆動
しているラインの電流値Ｉｆから、設定された駆動中止
条件に該当するラインが存在する場合にはその時点で駆
動を中止する模様を示している。また、予備駆動電圧は
約１０Ｖから１６Ｖまでスイープさせて印加する方法を
用い、予備駆動開始から約３０数分後に１６Ｖになるよ
うに設定しその後一定電圧としている。
【０３１６】予備駆動プロセス中でのライン選択では、
まず予備駆動開始からＴ１＝約１０秒後にｃｈｋ１が実
行される。ｃｈｋ１ではマルチ駆動している全ラインか
ら予備駆動電流が著しく異なるラインを駆動中止とする
第１のスクリーニングが実行される。具体的にまず、マ
ルチ駆動しているラインの全平均電流値が求められる。
例えば、本実施例１３ではマルチライン駆動の設定を複
数本同時駆動とした時に、選択された複数本のラインが
順次時分割にスクロールしながら電圧を印加していく駆
動方法がとられる。例えばそのスクロール数を１０本と
し、マルチライン駆動によって駆動されるライン数を５
本とすると全部で５×１０＝５０本となる。
【０３１７】ここでの、１次ラインスクリーニングでは
前述したようにライン全体に対して予備駆動の進行が乏
しく電流値の小さいラインや予備駆動電流値が非常に大
きいライン等を駆動中止条件に適合した場合には駆動中
止とするための検出を行っている。その理由として、ｃ
ｈｋ１以降の予備駆動シーケンスでは補償電圧の算出方
法をマルチライン駆動しているラインの平均Ｉｆ（＝Ｉ
ｆａｖｅ）を基に算出している。上記に示したように予
備駆動電流値が全体のライン電流値からみて逸脱するよ
うな場合にはＩｆａｖｅ値そのものにもずれが生じ、さ
らには補償電圧を算出する過程に至っては上記（式１
４）から個別のｉａｖｅ値にその影響を受けることは明
らかで、最適化された補償値の電圧を印加することがで
きなくなってしまう。そのためにも、ｃｈｋ１でのスク
リーニングが必要となってくる。
【０３１８】時間Ｔ１の設定は、或る程度予備駆動が進
行している状態が望ましく、実施例１３では全予備駆動
時間を６０秒とし予備駆動電流が各ラインとも数Ａ程度
変化する時間を考慮して決定している。従ってＴ１の設
定時間の限定は特にない。
【０３１９】次に、求められた全予備駆動電流の平均
値、および標準偏差を算出する。図３７には実施例１３
のｃｈｋ１で行われた全マルチライン駆動数に対しての
ヒストグラムを示している。
【０３２０】１次スクリーニングにおいては、駆動中止
条件に適合するラインの条件を次のように決定した。全
予備駆動電流から求められる平均Ｉｆａｖｅと標準偏差
σ値から変動係数のσ／Ｉｆａｖｅを求め、変動係数の
２倍の範囲外に存在しているライン電流を駆動中止条件
ラインとした。
【０３２１】中止条件を変動係数で行うことで予備駆動
プロセスごとに常に規格化された値で判断が行えること
と、条件範囲を変動変動係数の２倍としたのは、１次ス
クリーニングの段階では各素子の状態が予備駆動の最終
特性を示しているわけでなく、元々素子が劣化している
状態のものを除くという目的で行っていることによる。
【０３２２】実施例１３では、上記の値を計算した結果
Ｉｆａｖｅが３．５４Ａ、変動係数が０．４２と求めら
れた。これにより、１次スクリーニングで駆動中止条件
に該当するライン電流値は図３７からＩｆ＝２．２Ａと
なり、図３６では駆動中止ラインＡのラインに相当す
る。
【０３２３】次に、ｃｈｋ１の１次スクリーニングが終
了した後に、２次スクリーニングが実行される。ｃｈｋ
２の２次スクリーニングは、予備駆動がある程度進行し
た状態においてより均一な予備駆動を実現するためのも
ので、その手段としては、列方向配線に印加する補償電
圧値をより最適化させようとするものである。
【０３２４】そのためには、マルチライン駆動を行って
いる各ラインの予備駆動電流が理想的には均一であるこ
とが望まれる。前述にも述べたようにｃｈｋ１以降では
補償電圧の算出に用いている個別予備駆動電流ｉａｖｅ
は、マルチライン駆動しているラインの平均Ｉｆａｖｅ
から算出するシーケンスで行っている。従って、各ライ
ンの予備駆動電流をある程度揃っているものでＩｆａｖ
ｅを求めてあげれば、補償電圧値もより最適値に近い値
で駆動することができる。上記を実現するためには、実
施例１３のｃｈｋ２ではｃｈｋ１から予備駆動終了まで
の間にマルチ駆動しているラインのＩｆａｖｅに対して
上限下限の電流許容値を反映させる。具体的には、図３
６を参考にするとラインスクリーニング更新時間ごとに
マルチライン駆動しているＩｆａｖｅが求められ、その
値が○印で示されている。Ｉｆａｖｅに対して予め設定
されている許容値＋Ａ％、−Ｂ％が判定設定値とされ
る。各更新時間ごとに求められたＩｆａｖｅに対して電
流許容値を超えるラインが存在した場合には、その時点
でライン駆動が中止される。例えば、予備駆動時間５０
分の時点ではラインＢがスクリーニングの更新時にＩｆ
ａｖｅの下限値に対してそれを下回る予備駆動電流値と
なっているため、その時点で駆動中止ラインとしてい
る。
【０３２５】電流許容値の値は、補償電圧の最適値に反
映していくことから許容範囲を狭くすることでライン電
流の均一性が良くなるが逆に駆動中止ラインが増加して
しまう傾向にもある。本実施例１３では、許容電流値の
設定を±１０％とした。それによると補償電圧値のばら
つきは予備駆動特性のばらつきには大きく影響しないこ
とを確認した。
【０３２６】ラインスクリーニング更新時間は、本実施
例１３においては約５秒間隔としたが設定時間の限定は
特に無く、補償電圧を印加するサイクルよりは長くな
る。補償電圧を印加するタイミングはラインスクリーニ
ング更新時間サイクルとは別の設定できるものとしてい
る。実際には、マルチライン駆動しているラインの電流
値検出と平均Ｉｆａｖｅをもとめ補償電圧を印加するサ
イクルは数ｓｅｃ単位とされる。図３６から予備駆動時
間６０秒とした時の最終予備駆動電流は、約２Ａ相当に
減少した。以上図３６を基に実施例１３の予備駆動方法
を説明した。
【０３２７】１次、２次のスクリーニングの制御での設
定時間Ｔ１、電流許容値は初期設定時に図１５の制御回
路５０６に入力される。また、マルチライン駆動時での
各予備駆動電流は、制御回路５０６を通してメモリ５１
１にストアされる。次に、以上のような予備駆動プロセ
スを実現させるためのシーケンスについて図３８を用い
て説明する。
【０３２８】（ＳＴＥＰ１）予備駆動開始の指令により
制御回路５０６は予備駆動を開始する。まず、ラインス
クリーニングを行うための駆動ライン中断条件の設定を
行う。中断条件は、前記に述べたように予備駆動開始か
らｃｈｋ１の１次スクリーニングを行うまでの時間Ｔ
１、ｃｈｋ２でマルチライン駆動しているライン平均電
流値Ｉｆａｖｅに対する上限、下限の電流許容値、そし
て２次スクリーニングを実行するための更新時間であ
る。
【０３２９】（ＳＴＥＰ２）次に、予備駆動プロセスで
の初期設定駆動条件として、同時駆動ラインの設定を行
う。同時駆動の設定としては、マルチライン駆動を行う
に当たって同時駆動を行う本数の設定、駆動する行配線
方向のライン間隔、さらに間引き間隔の設定を行う。実
施例１３で行われる予備駆動の駆動は、選択された複数
ラインを同時に順次時系列的にスクロールしながら電圧
を印加して行く方法がとられている。スクロールを行う
本数を１つのブロックとして扱い、実際はブロック単位
の指定でマルチライン駆動による予備駆動が行われる。
【０３３０】前記したように、本駆動方法としては、順
次駆動するスクロール本数を１０本とし、同時駆動予備
駆動を行なった時には同時駆動本数にスクロール数をか
けた値がブロック単位とされる。同時駆動の本数の設定
は上記のブロック単位毎の駆動により、基板４０１の通
電される電力量と発熱を考慮して最適値が設定される。
次に、駆動ライン間隔は、実施例１３のように複数本
同時駆動行なった場合には、行方向配線数に対して均等
分割される間隔で設定されることが望ましい。間引き間
隔の設定は、同時駆動を行う時のスクロール間隔の設定
をいう。例えば、行方向配線の１ライン目が選択され、
次にスクロール駆動で選択されるラインＮｏが１１番め
としたときに間引き間隔は１０本となる。
【０３３１】（ＳＴＥＰ３）ＳＴＥＰ２の初期設定駆動
条件の終了にした後、予備駆動が開始される。マルチラ
イン駆動として、駆動ラインの設定信号がタイミング回
路５０５に設定される。タイミング回路５０５は駆動さ
れるラインＮｏを認識し、ラインセレクト信号をライン
選択回路４０２に出力する。ラインセレクト信号によ
り、所定の行方向配線ＮｏのリレーをＯＮにし電源４０
３側の接続を行い駆動する。スクロール駆動によって予
備駆動が開始されると電源検出回路５０３により１ブロ
ックの駆動ラインの予備駆動電流を検出しメモリ５１１
に格納する。
【０３３２】（ＳＴＥＰ４）次に、ＳＴＥＰ４で補償電
圧の算出が行われる。前述したように、実際にマルチラ
イン駆動した行方向配線に印加される補償電圧の設定ア
ルゴリズムは幾つかの方法が考えられるが実施例１３で
は、マルチライン駆動している行方向配線の平均Ｉｆ値
を求め、そのＩｆ値を基に補償電圧を算出する方法を用
いた。平均電流Ｉｆａｖｅは、予備駆動が時間とともに
進行して行く中で電流検出のサンプリング設定を行うこ
とで、所定の時間ごとにマルチライン駆動している行配
線の電流を検出し、最新のＩｆａｖｅをメモリ５１１上
に格納していく。次に、求められたＩｆａｖｅから、列
配線方向側の補償電圧の算出を行う。補償電圧の算出の
仕方については（式１４）から求めることができる。配
線抵抗Ｒは、予め各行方向配線の配線抵抗を計測し、メ
モリ５１１に格納しておく。補償電圧もＩｆａｖｅの更
新に伴い逐次計測が行われていく。また必要に応じて補
償電圧値もプロセスの進行に伴い変化するためメモリ５
１１に格納することも可能である。
【０３３３】（ＳＴＥＰ５）ＳＴＥＰ５ではＳＴＥＰ４
でマルチライン駆動ごとに算出された補償電圧値を制御
回路５０６を通して、画素電極駆動回路５０８、および
バッファアンプ５０７によって列方向配線に順次印加す
る。本実施例１３では、マルチライン駆動をブロック単
位として行っていることから、１つの予備駆動プロセス
のライン数は数十本となる。予備駆動プロセスにおいて
は、１プロセス単位での設定はブロック単位として限定
することはなく、複数のプロセスを予め設定することも
可能である。
【０３３４】（ＳＴＥＰ６）ＳＴＥＰ６では、１次スク
リーニングを行うための設定時間に達したかの判断が行
われる。本実施例１３では、１次スクリーニングを行う
時間を予備駆動開始してからＴ１＝１０秒とした。設定
時間に達しない場合には、ＳＴＥＰ３に戻る。
【０３３５】（ＳＴＥＰ７）次に、ＳＴＥＰ７では予備
駆動を開始した後、設定時間に達するとマルチライン駆
動している全ラインに対してのライン選択１が実行され
る。ライン選択１は前述したライン１次スクリーニング
に相当する。まず、時間Ｔ１後での全駆動ラインの予備
駆動電流をメモリ５１１から読み出す。制御回路５０６
は読み出した予備駆動電流値に対して次のような演算を
実行する。すなわち、全駆動ラインの平均Ｉｆ値の算
出、全駆動ラインの電流値から標準偏差の算出、およ
び平均Ｉｆと標準偏差値より変動係数の算出である。
そして、上記求められた値より１次スクリーニングでの
駆動中止条件となる変動係数の２倍の電流範囲の値の設
定を行う。
【０３３６】（ＳＴＥＰ８）ＳＴＥＰ７より、駆動中止
条件の設定に伴い制御回路５０６では、全駆動ラインに
対しての予備駆動電流値が駆動中止条件の範囲に相当す
るかどうかの比較検討を行う。図３６のように駆動中止
条件に適するラインが存在した場合には、そのラインに
対しての駆動中止の設定をタイミング発生回路５０５に
設定する。タイミング発生回路５０５は、設定された情
報をもとにラインセレクト信号を使ってライン選択回路
４０２で駆動を中止するラインの設定を行う。以上、Ｓ
ＴＥＰ６、７、８により、駆動ラインの１次スクリーニ
ングが実行され、中止ラインが決定しその設定が終了し
た時点で再度予備駆動プロセスが開始される。
【０３３７】（ＳＴＥＰ９）ＳＴＥＰ３と同様な制御に
より、予備駆動処理が行われ、マルチライン駆動してい
るラインについてに予備駆動電流が検出され、各々メモ
リ５１１に格納される。
【０３３８】（ＳＴＥＰ１０）次に、ＳＴＥＰ１０で補
償電圧の算出が行われる。前述したように、ＳＴＥＰ１
０では図３６でのｃｈｋ２のマルチライン駆動に対して
の２次スクリーニングを行うために、ラインの平均Ｉｆ
値を求めている。平均電流Ｉｆａｖｅは、ＳＴＥＰ４と
同じアルゴリズムでおこなわれるため、説明は省略す
る。
【０３３９】（ＳＴＥＰ１１）ＳＴＥＰ１１ではＳＴＥ
Ｐ１０でマルチライン駆動ごとに算出された補償電圧値
を制御回路５０６を通して、画素電極駆動回路５０８お
よびバッファアンプ５０７によって列方向配線に順次印
加される。
【０３４０】（ＳＴＥＰ１２）ＳＴＥＰ１２では、予備
駆動がプロセスが進行し予備駆動終了条件に達した場合
には、予備駆動を終了する。予備駆動が未終了の場合に
は、ＳＴＥＰ１３のマルチライン駆動の２次スクリーニ
ングのシーケンスに進む。
【０３４１】（ＳＴＥＰ１３）次に、ＳＴＥＰ１３では
ライン選択２での２次スクリーニングを実行するため
に、ラインスクリーニングを行うための更新時間になっ
たかどうかの判断が行われる。２次スクリーニングを行
うための計測時間である場合にはＳＴＥＰ１４へ、更新
時間でない場合にはＳＴＥＰ９の戻り予備駆動プロセス
が実行される。
【０３４２】（ＳＴＥＰ１４）次にＳＴＥＰ１４では、
ライン選択２の２次スクリーニングが実行される。２次
スクリーニングは、前述したようにマルチライン駆動で
の予備駆動プロセスにおいて、或る程度予備駆動が進行
した段階において、各素子特性をより均一に揃えるため
に列方向配線に印加する補償電圧をより最適化するため
に行われるもので、まずスクリーニング更新時間にきた
ら駆動ラインのＩｆａｖｅを算出する。Ｉｆａｖｅは制
御回路５０６からメモリに格納されている。対応する駆
動ライン電流値を読み出し演算を行う。次に、制御回路
５０６において予め設定されている、平均Ｉｆ値に対す
る上限下限の許容値から、算出された平均Ｉｆａｖｅを
もとに上限Ｉｆ値、下限Ｉｆ値が決定される。
【０３４３】（ＳＴＥＰ１５）次に、ＳＴＥＰ１５では
ＳＴＥＰ１４で計算された上限Ｉｆおよび下限Ｉｆの範
囲に対してマルチライン駆動している各ラインの予備駆
動電流が許容値範囲内であるかどうかの判断が行われ
る。ライン電流値が範囲内であれば、駆動は継続される
が、許容値範囲外であれば駆動中止条件に相当すると判
断される。上記の処理は、制御回路５０６で行われ、そ
の結果ＳＴＥＰ１８と同様に駆動中止ラインの設定がタ
イミング発生回路５０５と、ライン選択回路４０２に行
われ継続して行われる予備駆動プロセスに反映される。
以上のようにＳＴＥＰ１〜ＳＴＥＰ１５のシーケンスが
実行されることでスクリーニング処理を施した予備駆動
プロセスが実現される。
【０３４４】次に、１次、２次スクリーニングによって
駆動中止となったラインについての再予備駆動シーケン
スについて図３９を用いて説明する。 （ＳＴＥＰ２１）図３９では、再予備駆動シーケンスを
実行する前にＳＴＥＰ２１で初期設定が行われる。この
初期設定では、まず駆動条件の設定と予備駆動の終了条
件の設定が行われる。駆動条件の設定では、再予備駆動
プロセスをマルチライン駆動として行うのか、単ライン
の選択で行うのかの決定と、マルチライン駆動で行う場
合での同時駆動ラインの選択、ライン数が多い場合には
必要に応じて駆動間隔、間引き間隔等の設定が行われ
る。単ラインもしくはマルチライン駆動の判断は、駆動
中止となったラインの数とライン位置によって判断され
ることになる。例えば、駆動中止となった複数のライン
が基板４０１上において集中する場合には、そのライン
をマルチライン駆動した時には、電流値が基板４０１上
に集中することになり基板の発熱や場合によっては発熱
から生じる基板破損の問題が生じる恐れもある。そのた
め、その部分に関しては単ライン駆動を行い上記の問題
を回避するような駆動を行うことが望ましい。単ライン
駆動は、駆動時に選択される同時駆動ライン数が１本の
場合をいうもので、駆動間隔や間引き間隔はマルチライ
ン駆動の設定が反映される。従って単ライン駆動を行え
ば基板４０１に流れる電流値は低減し、発熱等の問題も
緩和されることになる。一方、駆動中止ラインがパネル
全体に分散しているような場合には、マルチライン駆動
を行い再予備駆動プロセス時間を短縮させる方法が可能
となる。
【０３４５】次に、予備駆動終了条件の設定を行う、再
予備駆動を行う場合には最低限予備駆動特性を得るため
に最低予備駆動電流値になるまで予備駆動処理を行う場
合と、図３６でのシーケンスのように予備駆動時間で限
定する場合とがある。これらの判断は、駆動中止となっ
たラインがどのスクリーニングで中止となったかの判断
で決定してもよい。例えば、ｃｈｋ１の１次スクリーニ
ングで駆動中止となったラインについて（図３６のライ
ンＡ等）は、予備駆動のプロファイルからみて予備駆動
電流の増加（傾き）が小さく、多くの予備駆動電流を望
ことは難しい、従ってこのようなラインについては、予
備駆動終了条件を時間で設定するほうが処理としては適
切であると思われる。逆に、図３６での駆動中止となっ
たラインＢは、或る程度予備駆動電流値が流れているこ
とから、再予備駆動処理を行うことによって予備駆動電
流の増加が見込まれる。このようなラインに関しては、
終了条件は予備駆動電流値での設定が望ましい。
【０３４６】（ＳＴＥＰ２２）次に、ＳＴＥＰ２２で再
予備駆動のプロセスが開始され、初期設定で選択された
ラインの駆動が行われる。再予備駆動でも、図３８と同
様に駆動しているラインの電流計測が電流検出回路５０
３によって行われ、検出データは制御回路５０６から、
メモリ５１１に格納される。
【０３４７】（ＳＴＥＰ２３）次にＳＴＥＰ２３で、補
償電圧印加のための電圧値の算出が行われる。補償電圧
は再予備駆動プロセスにおいても図３８のシーケンスと
同様、マルチライン駆動しているライン電流値の平均Ｉ
ｆａｖｅをもとに算出される。平均Ｉｆａｖｅを求める
に当たっては、計測されたライン電流がメモリ５１１に
格納されているため、制御回路５０６により所定の電流
値を読み出し計算を行う。また、予備駆動プロセスの初
期設定で単ライン駆動を選択した場合には、計算対象と
なるライン電流は１本単位となることから、選択されて
いるライン電流値をそのまま補償電圧の計算対象ライン
とすることができる。
【０３４８】（ＳＴＥＰ２４）次に、ＳＴＥＰ２３の制
御回路５０６で計算された補償電圧値を、画素電極駆動
回路５０８、バッファアンプ５０７を通して基板４０１
の列方向配線に順次印加する。
【０３４９】（ＳＴＥＰ２５）ＳＴＥＰ２５では、予備
駆動のプロセスが進行し予備駆動終了条件に達した場合
には、予備駆動を終了する。予備駆動が未終了の場合に
は、ＳＴＥＰ２２のマルチライン駆動に戻り予備駆動シ
ーケンスが継続される。
【０３５０】以上の様にして、基板４０１の予備駆動が
終了する。上記のようなシーケンスを実行することで、
１ラインずつ駆動していた場合に比べ数分の一でプロセ
ス時間で予備駆動が終了した。また、１次、２次のスク
リーニングを行って、補償電圧値を算出するための対象
ライン決定することで、補償電圧値がより最適値に近い
値で駆動することができ、予備駆動プロセスでの均一性
が向上した。
【０３５１】なお、本実施例１３でのマルチライン駆動
において、同時駆動数はこれに限定するものではなく予
備駆動の処理時間をさらに短縮させるためのは基板４０
１内の発熱等を考慮し、同時駆動する行配線数を増やす
ことも可能である。また、本実施例１３では、電源５０
３からの出力を正極として印加したが、印加電圧の極性
はこれとは逆の負極性でもよく、その場合には列方向配
線側に流れ込む電流の向きが逆になるため、バファアン
プ５０７からの補償電圧の極性も逆となる。さらに、画
素電極駆動回路５０８では、列方向配線と同じ数のＤ／
Ａコンバータが構成されているが、補償電圧の分布は図
１９に示したように緩やかに変化するため、Ｄ／Ａコン
バータの数を間引いて印加すべき電圧を抵抗等で分割し
て電圧を規定してもよい。また、予備駆動のプロセスに
おいては補償電圧値の更新も、本実施例１３で示したよ
うに１スクロール毎に行なわなくても、予備駆動の進行
に合わせて適宜行なってもよい。
【０３５２】以上説明したように、本実施例１３での予
備駆動プロセスを行うことで、すべての素子に対して電
子放出特性にばらつきの少ない比較的均一な素子が形成
することができる。これにより、基板４０１を用いて表
示パネルを作成した結果、ばらつきの少ない高品位な画
像表示装置が実現された。また、マルチライン駆動での
同時駆動ライン数を増やすことで、予備駆動プロセス時
間を著しく短縮させることが可能となった。
【０３５３】［実施例１４］図４０により本発明の実施
例１４について説明する。本実施例１４では、予備駆動
プロセスにおける装置および駆動回路構成は図１５と同
じであり、表面伝導型放出素子基板の構成も基板４０１
と同じであるため説明は省略する。本実施例１４では実
施例１３に対して異なる点としては、ラインのスクリー
ニングを所定の予備駆動電流値に達したかどうかの判断
で、ラインの駆動中止が決定される所にある。
【０３５４】具体的には、図４０において、予備駆動が
開始されてから設定時間１０秒後にｃｈｋシーケンスが
実行される。ｃｈｋシーケンスでは、マルチライン駆動
を行っている全ラインの予備駆動電流値を設定電流値を
下回っていないかどうかの比較が行われる。設定電流値
は、予備駆動が開始され或程度各素子の予備駆動が進行
してきた時点でのライン電流値で目安としては数Ａ程度
とし、実施例では３Ａに設定している。図４０より、ｃ
ｈｋ時間での予備駆動設定電流値に対して到達していな
いラインを駆動中止ラインとし、その時点で駆動を中止
していることが判る。
【０３５５】以下、図４１の予備駆動シーケンスのフロ
ーチャートを用いて説明を行う。 （ＳＴＥＰ３１）まず、予備駆動の実行前にマルチライ
ン駆動を行っているラインに対して駆動中止条件の設定
が行われる。上記で述べた様に、駆動中止条件は、ｃｈ
ｋシーケンスで実行されることからｃｈｋシーケンスが
行われる時間と、その時の予備駆動電流値の設定を制御
回路５０６に対して行う。
【０３５６】（ＳＴＥＰ３２）実施例１３と同様にまず
初期設定駆動条件の設定を行う。予備駆動開始の指令に
より、制御回路５０６は通電予備駆動を開始する。ま
ず、予備駆動の開始時の初期駆動条件設定として同時駆
動ラインの設定を行う。同時駆動の設定としては、マル
チライン駆動を行うに当たって同時駆動を行う本数の設
定、駆動する行方向配線のライン間隔の設定、さらに間
引き間隔の設定を行う。実施例１４で行なわれる予備駆
動の駆動も、選択された複数のラインを同時に順次スク
ロールしながら電圧を印加していく方法がとられてい
る。従って実施例１３と同様、順次駆動するスクロール
を１０本スクロールとした。同時駆動の本数の設定は上
記のブロック単位毎の駆動により、基板４０１に通電さ
れる電力量と発熱を考慮して最適化が設定される。次
に、駆動ライン間隔としては、実施例１４も同時駆動で
の各々のブロック間のライン間隔が、駆動ライン間隔に
相当する。駆動ラインの設定も、上記と同様に基板４０
１での通電電力による熱分布の集中を考慮して、基板４
０１の全域に均等に指定する必要がある。間引き間隔の
設定では、実施例１３と同様スクロールを行う時に、最
初に駆動されたラインと次に選択されるラインを、間引
き間隔としている。以上の設定は制御回路５０６により
設定され、ライン選択回路４０２への設定が行われる。
【０３５７】（ＳＴＥＰ３３）ＳＴＥＰ３１の初期設定
駆動条件の設定が終了した後、予備駆動が開始される。
マルチライン駆動として複数本同時に駆動を行うため
に、駆動ラインの設定信号がタイミング回路５０５に設
定される。タイミング回路５０５は駆動されるラインＮ
ｏを認識しラインセレクト信号をライン選択回路４０２
に出力する。ラインセレクト信号により、所定の行方向
配線ＮｏのリレーをＯＮにし、電源４０３側の接続を行
い駆動される。スクロール駆動によって予備駆動が開始
されると電流検出回路５０３により駆動ラインの予備駆
動電流を検出しメモリ５１１に格納する。
【０３５８】（ＳＴＥＰ３４）次に、ＳＴＥＰ３４では
補償電圧を算出するために、マルチライン駆動している
ラインの電流値がメモリ５１１から求められる。メモリ
５１１から計測された行配線の各予備駆動電流値から平
均予備駆動電流値を算出する。平均Ｉｆａｖｅは、予備
駆動が時間とともに進行していく中で電流検出のサンプ
リング設定を行うことで、所定の時間ごとにマルチライ
ン駆動している行配線の電流を検出し、最新の平均Ｉｆ
ａｖｅをメモリ５１１上に格納していく。次に、求めら
れたＩｆａｖｅから、列方向配線側の補償電圧の算出を
行う。補償電圧の算出の仕方については（式１４）から
求めることができる。配線抵抗ｒは、予め各行方向配線
の配線抵抗を計測しメモリ５１１に格納しておく。補償
電圧も平均Ｉｆａｖｅの更新に伴い逐次計測が行われて
いく。また必要に応じて補償電圧値もプロセスの進行に
伴い変化するためメモリ５１１に格納することも可能で
ある。
【０３５９】（ＳＴＥＰ３５）ＳＴＥＰ３５ではＳＴＥ
Ｐ３４でマルチライン駆動毎に算出された補償電圧値を
制御回路５０６を通して、画素電極駆動回路５０８およ
びバッファアンプ５０７によって列方向配線に順次印加
される。本実施例１４では、マルチライン駆動をブロッ
ク単位として行なっていることから、１つの予備駆動プ
ロセスのライン数は３０ラインとなる。予備駆動プロセ
スにおいては、１プロセス単位での設定はブロック単位
として限定することはなく複数のブロックを予め設定す
ることも可能である。
【０３６０】（ＳＴＥＰ３６）ＳＴＥＰ３６では、ライ
ンスクリーニングを行うための設定時間に達したかどう
かの判断が行われる。設定時間に達した場合には、図４
０でのｃｈｋシーケンスが実行され、設定時間に達して
なければ、ＳＴＥＰ３３に戻り予備駆動シーケンスが継
続される。
【０３６１】（ＳＴＥＰ３７）次に、ｃｈｋシーケンス
であるライン選択が実行される。ライン選択によるライ
ンスクリーニングは、前記で説明したように、マルチラ
イン駆動を行っている全ラインの予備駆動電流値が設定
電流値に達しているかどうかの判断を行うための手段
で、制御回路５０６によりメモリ５１１に対して、ｃｈ
ｋシーケンスが行われる時での最新電流値を全ラインに
対して読み出し設定電流値に対しての比較判断を行う。
【０３６２】（ＳＴＥＰ３８）上記比較判断によって、
設定電流値に達していないラインを検出し、制御回路５
０６によりタイミング発生回路５０５からライン選択回
路４０２に対して駆動中止のラインセレクト信号を出力
する。
【０３６３】（ＳＴＥＰ３９）最後に、予備駆動プロセ
スが進行し、マルチライン駆動しているラインの予備駆
動が終了したことを判断する。予備駆動が未終了の場合
には、ＳＴＥＰ３３に戻って再び予備駆動プロセスを継
続する。予備駆動の終了条件の設定は予備駆動電流を検
出しながら各素子の電流が一定値に達した場合に終了す
る方法と、予備駆動の開始から終了時間を規定して行う
方法とがある。各素子の電流値が一定値に達した場合に
終了する方法では、ライン毎に予備駆動状況を制御回路
５０６等によって把握する必要があり、一方時間で制御
する場合には予備駆動が均一になるような時間設定が必
要となってくる。本実施例１４では、予備駆動時間の設
定により終了条件とした。
【０３６４】次に、駆動中止となったラインについての
再予備駆動プロセスが実行される。再予備駆動プロセス
は、実施例１３と同様に図３９に示したシーケンスに沿
って実行されることから、実施例１４ではプロセスの説
明は省略する。以上の様な予備駆動処理を施すことで基
板４０１の予備駆動が終了する。上記のようなシーケン
スを実行することで、１ラインずつ駆動していた場合に
比べ数分の一でプロセス時間で予備駆動が終了した。ま
た、設定電流値によるラインスクリーニングを行って、
補償電圧値を算出するための対象ライン決定すること
で、補償電圧値がより最適値に近い値で駆動することが
でき、予備駆動プロセスでの均一性が向上した。
【０３６５】なお、本実施例１４でのマルチライン駆動
において、同時駆動数はこれに限定するものではなく予
備駆動の処理時間をさらに短縮させるためのは基板４０
１内の発熱等を考慮し、同時駆動する行配線数を増やす
ことも可能である。
【０３６６】［実施例１５］図４２により本発明の実施
例１５について説明する。本実施例１５では、予備駆動
プロセスにおける装置および駆動回路構成は図１５と同
じであり、表面伝導型放出素子基板の構成も基板４０１
と同じであるため説明は省略する。本実施例１５で実施
例１３に対して異なる点としては、ラインのスクリーニ
ングを設定された予備駆動時間内に、予備駆動電流値が
所定以上の変化をしたかどうかの判断で、ラインの駆動
中止が決定される所にある。
【０３６７】具体的には、図４２において、予備駆動が
開始されてから第１の計測時間ｔ１でマルチライン駆動
を行っているラインについての電流計測を行う。次に、
第２の計測時間ｔ２まで通常の予備駆動を行なった後、
ｔ２において再度ｔ１で計測したラインについての電流
計測が行われ、電流値変化量 △Ｉｆ＝Ｉｆ変化量／
（ｔ２−ｔ１）が求められる。この電流変化量を求める
時間は、予備駆動電圧を昇圧していく途中での素子の電
流変化量を計測した方が△Ｉｆ１のようにその変化が顕
著であり、予備駆動状態をみきわめるのに適していると
思われる。そのため実施例１５では、ｔ１、ｔ２の時間
を予備駆動を開始してから比較的早い時間に設定した。
駆動中止条件となる電流変化量は、予め固定値として設
定しておいてもよいが、実際にはマルチライン駆動を行
って各ラインの電流変化量を算出し、そのラインの中で
著しく電流変化量が大きいものを駆動中止ラインとして
もよい。
【０３６８】例えばマルチライン駆動しているラインの
電流変化量の平均値を基準にして駆動中止する条件を決
定してもよく、また、特定のラインの変化量を基準にし
てその値から決めてもよい。以上より、実施例１５で
は、予備駆動電流値の変化量の設定値をマルチライン駆
動している電流変化量から１Ａとし、それ以上の電流変
化量のラインについて駆動中止ラインとした。図４２に
おいては、駆動中止ラインと指示されたラインについて
ｔ２−ｔ１の予備駆動電流値の変化量が大きいライン△
Ｉｆ２に相当するラインを駆動中止ラインとした。
【０３６９】以下、図４３の予備駆動シーケンスのフロ
ーチャートを用いて説明を行う。 （ＳＴＥＰ４１）まず、予備駆動に実行前にマルチライ
ン駆動を行っているラインに対して駆動中止条件の設定
が行われる。上記で述べたように、駆動中止条件は、予
備駆動電流計測時間ｔ１、ｔ２の時間と、その時の予備
駆動電流値の変化量の設定を制御回路５０６に対して行
う。
【０３７０】（ＳＴＥＰ４２）実施例１３と同様にまず
初期設定駆動条件の設定を行う。予備駆動開始の指令に
より、制御回路５０６は通電予備駆動を開始する。ま
ず、予備駆動の開始時の初期駆動条件設定として同時駆
動ラインの設定を行う。同時駆動の設定としては、マル
チライン駆動を行うに当たって同時駆動を行う本数の設
定、駆動する行方向配線のライン間隔の設定、さらに、
間引き間隔の設定を行う。実施例１５で行なわれる予備
駆動の駆動も、選択された複数のラインを同時に順次ス
クロールしながら電圧を印加していく方法がとられてい
る。従って実施例１３と同様、順次駆動するスクロール
の本数を１０本スクロールとした。同時駆動の本数の設
定は上記のブロック単位毎の駆動により、基板４０１に
通電される電力量と発熱を考慮して最適化が設定され
る。次に、駆動ライン間隔としては、実施例１５も同時
駆動での各々のブロック間のライン間隔が、駆動ライン
間隔に相当する。駆動ラインの設定も、上記と同様に基
板４０１での通電電力による熱分布の集中を考慮して、
基板４０１の全域に均等に指定する必要がある。間引き
間隔の設定では、実施例１３と同様、スクロールを行う
時に、最初に駆動されたラインと次に選択されるライン
を、間引き間隔としている。以上の設定は制御回路５０
６により設定され、ライン選択回路４０２への設定が行
われる。
【０３７１】（ＳＴＥＰ４３）ＳＴＥＰ４１の初期設定
駆動条件の設定が終了した後、予備駆動が開始される。
マルチライン駆動として複数本同時に駆動を行うため
に、駆動ラインの設定信号がタイミング回路５０５に設
定される。タイミング回路５０５は駆動されるラインＮ
ｏを認識しラインセレクト信号をライン選択回路４０２
に出力する。ラインセレクト信号により、所定の行方向
配線ＮｏのリレーをＯＮにし、電源４０３側の接続を行
い駆動する。スクロール駆動によって予備駆動が開始さ
れると電流検出回路５０３により駆動ラインの予備駆動
電流を検出しメモリ５１１に格納する。
【０３７２】（ＳＴＥＰ４４）次に、ＳＴＥＰ４４では
補償電圧を算出するために、マルチライン駆動している
ラインの電流値が制御回路５０６からメモリ５１１に対
して読み出され、各予備駆動電流値から平均予備駆動電
流値をＩｆａｖｅの算出を行う。次に、求められたＩｆ
ａｖｅから、列方向配線側の補償電圧の算出を行う。補
償電圧の算出の仕方については実施例１３の（式１４）
から求めることができる。配線抵抗ｒは、予め各行方向
配線の配線抵抗を計測しメモリ５１１に格納しておく。
補償電圧も平均Ｉｆａｖｅの更新に伴い逐次計測が行わ
れていく。また必要に応じて補償電圧値もプロセスの進
行に伴い変化するためメモリ５１１に格納することも可
能である。
【０３７３】（ＳＴＥＰ４５）ＳＴＥＰ４５ではＳＴＥ
Ｐ４４でマルチライン駆動毎に算出された補償電圧値を
制御回路５０６を通して、画素電極駆動回路５０８およ
びバッファアンプ５０７によって列方向配線に順次印加
される。
【０３７４】（ＳＴＥＰ４６）次に、ＳＴＥＰ４６でマ
ルチライン駆動しているラインに予備駆動電流計測時間
ｔ１に達したどうかの判断が行われる。計測時間の場合
には予備駆動電流計測に進み、そうでない場合にはＳＴ
ＥＰ４８に進む。
【０３７５】（ＳＴＥＰ４７）次に、ＳＴＥＰ４７で予
備駆動プロセスで駆動しているラインに対しての予備駆
動電流の計測が実行される。電流計測は、ＳＴＥＰ４３
と同様にライン選択回路４０２より選択されたラインの
電流値を電流検出回路５０３より計測が行われ、計測値
はメモリ５１１に格納する。電流計測後は、ＳＴＥＰ４
３に戻る。
【０３７６】（ＳＴＥＰ４８）次に、ＳＴＥＰ４８でマ
ルチライン駆動しているラインに予備駆動電流計測時間
ｔ２に達したどうかの判断が行われる。計測時間の場合
には予備駆動電流計測に進み、そうでない場合にはＳＴ
ＥＰ５１に進む。
【０３７７】（ＳＴＥＰ４９）次に、ＳＴＥＰ４９で予
備駆動プロセスで駆動しているラインに対しての予備駆
動電流の計測が実行される。電流計測は、ＳＴＥＰ４７
と同様にライン選択回路４０２より選択されたラインの
電流値を電流検出回路５０３より計測が行われ、計測値
はメモリ５１１に格納する。電流計測後は、ＳＴＥＰ５
０の駆動中断ラインの選択に進む。
【０３７８】（ＳＴＥＰ５０）制御回路５０６におい
て、時間ｔ１、ｔ２の設定時間で計測された予備駆動電
流値の値をメモリ５１１から読み出し予備駆動電流値の
変化量の計算を行う。その結果、マルチライン駆動して
いるラインに対して、所定の電流変化量（増加量）に達
していないラインについては、駆動中止ラインとして決
定し、タイミング回路５０５からライン選択回路４０２
のラインセレクト信号によって駆動中止ラインの設定が
行われる。ライン選択シーケンスの実行が終了すると、
ＳＴＥＰ４３に戻り予備駆動プロセスシーケンスが継続
される。
【０３７９】（ＳＴＥＰ５１）ＳＴＥＰ４５以降、各ラ
インの予備駆動が進行しライン選択によるラインスクリ
ーニング以後、予備駆動プロセスの終了条件に達した場
合には予備駆動を終了する。予備駆動が未終了の場合に
は、ＳＴＥＰ４３に戻って再びスクロール駆動を開始す
る。予備駆動の終了条件の設定は予備駆動電流を検出し
ながら各素子の電流が一定値に達した場合に終了する方
法と、予備駆動の開始から終了時間を規定して行う方法
とがある。各素子の電流値が一定値に達した場合に終了
する方法では、ライン毎に予備駆動状況を制御回路５０
６等によって把握する必要があり、一方時間で制御する
場合には予備駆動が均一になるような時間設定が必要と
なってくる。本実施例１５では、予備駆動時間の設定に
より終了条件とした。次に、駆動中止となったラインに
ついての再予備駆動プロセスが実行される。再予備駆動
プロセスは、実施例１３と同様に図３９に示したシーケ
ンスに沿って実行されることから、実施例１５ではプロ
セスの説明は省略する。
【０３８０】以上のような予備駆動処理を施すことで基
板４０１の予備駆動が終了する。上記のようなシーケン
スを実行することで、１ラインずつ駆動していた場合に
比べ数分の一でプロセス時間で予備駆動が終了した。ま
た、予備駆動電流の変化量を算出することでラインスク
リーニングが行われ、補償電圧値を算出するための対象
ライン決定することで、補償電圧値がより最適値に近い
値で駆動することができ、予備駆動プロセスでの均一性
が向上した。なお、本実施例１５でのマルチライン駆動
において、同時駆動数は限定するものではなく予備駆動
の処理時間をさらに短縮させるためのは基板４０１内の
発熱等を考慮し、同時駆動する行配線数をふやすことも
可能である。
【０３８１】［実施例１６］本実施例における予備駆動
装置、表面伝導型電子放出素子基板の接続方法等につい
ては、実施例６と同様であるので、その構成、個別の部
品の働きなどについての説明は省略する。引き続き、図
１５の装置を用いて表面伝導型放出素子基板４０１を予
備駆動する手順について説明する。以下に予備駆動の手
順について説明する。制御回路５０６が、予備駆動開始
の指令を受信すると制御回路５０６は行単位で通電処理
を行うためにタイミング発生回路５０５、電源４０３を
制御する。
【０３８２】まず、列方向配端子Ｄｙ１〜Ｄｙｎをグラ
ンド電位になるように設定出力１１０を設定する一方、
行方向配線端子Ｄｘ１〜Ｄｘｍに順次予備駆動電圧Ｖｐ
ｒｅ（例えば、パルスは幅１ｍｓｅｃ、パルス高１８
Ｖ）をパルス状に印加する。これにより基板４０１は行
方向単位に順位パルス電圧が印加され、予備駆動がライ
ン単位で開始する。
【０３８３】なお、本実施例１６では予備駆動工程時間
短縮のために行方向配線３本を同時に通電処理した。そ
の際、基板４０１での行方向配線ライン数を仮に４８０
本とした時、行方向配線端子Ｄｘ１、Ｄｘ１６１、Ｄｘ
３２１の３本を同時駆動する開始ラインとし、３本の予
備駆動電流の平均値から列方向側の印加する補償電圧を
決定している。
【０３８４】それらについて図４４を用いて予備駆動電
圧を印加している３本（Ｄｘ１、Ｄｘ１６１、Ｄｘ３２
１）の中のＤｘ１のラインに着目し、各素子の配線抵抗
を含めたモデルで表面伝導型放出素子群を予備駆動する
様子を説明する。図４４において、Ｆ１〜Ｆｎは行方向
配線端子Ｄｘ１ライン上の表面伝導型放出素子、ｒ１〜
ｒｎは行方向Ｄｘ１における各部の配線抵抗、Ｒｙ０は
各配線Ｄｙ１〜Ｄｙｎの給電端から表面伝導型放出素子
までの配線抵抗、Ｒｙ１とＲｙ２は各々Ｄｘ１とＤｘ１
６１、Ｄｘ１６１とＤｘ３２１間の列方向配線抵抗であ
る。
【０３８５】一般に、行方向配線、列方向配線とも一定
の線幅、厚さ、材料で形成されるように設計されている
ため、製造上のばらつきを除けばｒ１〜ｒｎは等しいと
考えてよく、またＲｙ０、Ｒｙ１、Ｒｙ２の各々の抵抗
値もほぼ同抵抗値で製造されていると考えて良い。な
お、通電予備駆動の前後で表面伝導型放出素子の等価抵
抗値は変化（減少）するが、Ｒｙ０、Ｒｙ１、Ｒｙ２の
値に比べ各素子の等価抵抗は非常に大きいため、列方向
配線の電圧降下の影響は無視して考えてよい。また表面
伝導型放出素子Ｆ１〜Ｆｎの等価抵抗値はｒ１〜ｒｎに
比べて大きく設計されている。Ｄｘ１、Ｄｘ１６１、Ｄ
ｘ３２１の３ラインを同時に予備駆動するために、制御
回路５０６はタイミング発生器５０５を介してライン選
択回路４０２を制御し、予備駆動電圧Ｖｐｒｅを出力す
る電源４０３、電流検出回路５０３を行方向配線端子Ｄ
ｘ１、Ｄｘ１６１、Ｄｘ３２１に接続する。これにより
上記３ラインは予備駆動電圧Ｖｐｒｅで駆動される。
【０３８６】一方、Ｄｙ１〜Ｄｙｎ端子はバッファアン
プ５０７により駆動される。バッファアンプ５０７は、
Ｄｘ１においてはＦ１〜Ｆｎからの予備駆動電流ｉ１〜
ｉｎとＤｘ１６１、Ｄｘ３２１のラインの各々の予備駆
動電流をシンクするように動作し、その出力電圧振幅は
画素電極駆動回路５０８によって決定される。
【０３８７】次に、画素電極駆動回路５０８の補償電圧
出力設定方法として、本実施例１６を基とする基本的な
駆動方法について説明する。通電予備駆動を行う際、素
子の電気特性は図４５に示すような変化をする。すなわ
ち、予備駆動の開始時は素子電流は最大で、通電ととも
に素子電流が減少する。この時、行方向配線Ｄｘ１上の
素子群の端子電圧をモニタすると配線抵抗ｒ１〜ｒｎの
影響でｖ１〜ｖｎの電圧は変化する。この電圧変化は予
備駆動の進行と共に大きくなる。例えば、予備駆動電流
２ｍＡ／１素子、ｒ１〜ｒｎ＝１０Ω、ｎ＝１０００の
場合、片側（Ｆ１側）からのみ電源４０３によって給電
した場合には、給電端から最も遠いＦｎ素子の端子ｖｎ
においては、
【０３８８】
【数５０】 となり、最大１０Ｖもの電圧差が生じることになる。そ
こで、この電圧差分布と同じ電圧分布を画素電極駆動回
路５０８で発生させ、各素子に生じる電圧分布をキャン
セルするようにバッファアンプ５０７から、Ｄｙ１〜Ｄ
ｙｎ端子を駆動する。すなわち、予備駆動の進行に伴っ
て各素子Ｆ１〜Ｆｎに流れる電流と配線抵抗ｒ１〜ｒｎ
によって端子ｖ１〜ｖｎに生じる電圧降下分布を制御回
路５０６で演算し、画素電極駆動回路５０８のＤ／Ａコ
ンバータ出力値を設定することで、列方向配線側に電圧
降下分による補償電圧の設定が実現できる。
【０３８９】本実施例１６では、行配線を複数同時に駆
動する手法（以後マルチライン駆動とする）を行なって
おり、Ｄｘ１、Ｄｘ１６１、Ｄｘ３２１の３本を同時に
駆動している。また、行方向配線への予備駆動電圧印加
は、Ｆ１〜Ｆｎの配線の両側から電圧印加を行うことと
した。
【０３９０】ライン選択４０２より電源４０３に選択さ
れ、行配線の両側の所定の電圧が印加されるとＤｘ１、
Ｄｘ１６１、Ｄｘ３２１行配線の各々Ｉｆ１、Ｉｆ１６
１、Ｉｆ３２１の予備駆動電流が流れる。図４５にマル
チライン駆動時での予備駆動特性を示した。３ラインと
も予備駆動初期状態では電流が流れず、徐々に予備駆動
が進行し電流が流れていることが判る。予備駆動が或る
程度進行するとＩｆ１、Ｉｆ１６１、Ｉｆ３２１で予備
駆動電流が異なる現象が見られる。これらの予備駆動電
流のばらつきの要因としては、例えば基板の大面積化に
伴い表面伝導型放出素子の形成時でのばらつきや、フォ
ーミング時での亀裂形成のばらつき等が考えられる。
【０３９１】次に、図４６に予備駆動時での電圧分布を
示す。縦軸は素子両端の端子電圧を示している。横軸は
素子番号Ｆ１〜Ｆｎであり素子の位置を示している。電
源４０３からは、予備駆動電圧Ｖｐｒｅ＝１６Ｖが各ラ
インに印加されている。図４６では、予備駆動が進行し
た場合での分布図を示しているが、予備駆動の初期状態
では、未だ予備駆動電流がどのぐらいになるかわからな
いので補償電圧は０Ｖ近辺に設定される。
【０３９２】本実施例１６ではマルチライン駆動した行
方向配線の平均Ｉｆａｖｅを算出し、そのＩｆａｖｅに
対する列方向配線側の補償電圧を印加する方式を用いて
いる。平均Ｉｆａｖｅは、制御回路５０６から設定時間
ごとにマルチライン駆動しているラインの電流値の検出
を逐次行い、検出された電流値は電流検出回路５０３に
より予備駆動電流５０９として制御回路５０６に入力さ
れることによって算出される。
【０３９３】次に、平均Ｉｆａｖｅを算出した後、補償
電圧の算出を行う。本実施例１６では行方向配線への予
備駆動電圧印加は、図３０に示したようにＦ１〜Ｆｎの
配線の両側から電圧印加を行なったため、配線抵抗によ
る電圧降下としては列方向配線での中央付近が最も大き
くなる。両側印加を行う場合には図４４での電源４０３
からＤｘ１ではａ−ａ’、Ｄｘ１６１ではｂ−ｂ’、Ｄ
ｘ３２１ではｃ−ｃ’間が接続される。
【０３９４】従って、上記の印加方法により補償電圧出
力は、ｉａｖｅは平均予備駆動電流Ｉｆａｖｅとするた
めＩｆａｖｅ／ｎとし、次に画素電極駆動素子５０８か
ら出力されるべき電圧Ｂｙ１〜Ｂｙｎは、配線抵抗分の
ｒ１〜ｒｎとｉａｖｅを用いて以下のように求められ
る。
【０３９５】
【数５１】 以上のような算出を行うことで、マルチライン駆動を行
なっている行配線側の予備駆動電流値の平均Ｉｆをもと
にして、列方向配線側の補償電圧を決定している。補償
電圧は、画素電極駆動回路５０８からバッファアンプ５
０７を通してＤｙ１〜Ｄｙｎの端子に出力され、補償電
圧の設定は予備駆動プロセスが終了するまで行われる。
【０３９６】そして、予備駆動の終了条件としては、予
め、同じ構成、製法の単素子の予備駆動実験から必要な
駆動時間を調べておき、マルチ表面伝導型電子放出素子
の場合も、この駆動時間に達するまで駆動を行うことに
なる。
【０３９７】以上説明したように、本実施例１６では行
方向配線の３本を同時に駆動して、予備駆動を同時進行
させることで工程時間の短縮を計ってきた。本実施例に
おいては、基板４０１は単純マトリクス配線よる素子の
構成がなされているため、補償電圧の印加はマルチライ
ン駆動している行配線に対して共通である。しかしなが
ら、行配線ことの予備駆動特性（予備駆動電流）は必ず
しも一定ではなく、各々特性のばらつきがある。従っ
て、各行配線ごとに算出される補償電圧にも当然電圧差
が生じてしまう。そのためマルチライン駆動を行う時に
は、列方向配線側に印加する電圧の設定が重要となって
くる。補償電圧の設定は、実際に予備駆動される素子に
印加される電圧のばらつきを少なくなることが必要で、
特定の行配線の予備駆動電流にあわせたりすると印加電
圧にもばらつきが大きくなることが懸念される。
【０３９８】本実施例では、このような行配線のライン
毎の特性ばらつきに対してより均一に素子の予備駆動を
行うために、列方向配線からの補償電圧をマルチライン
駆動している行配線の平均予備駆動電流を用いることに
より、行配線のラインごとの素子ばらつきを最小限に抑
えるための駆動を行なっている。
【０３９９】次に、以上のような予備駆動を実現させる
ためのシーケンスについて図４７を用いて説明する。 （ＳＴＥＰ６１）予備駆動開始の指令により、制御回路
５０６は通電予備駆動を開始する。まず、予備駆動の開
始時の初期駆動条件設定として同時駆動ラインの設定を
行う。同時駆動の設定としては、マルチライン駆動を行
うに当たって同時駆動を行う本数の設定、駆動する行方
向配線のライン間隔の設定、さらに、間引き間隔の設定
を行う。実施例１６で行なわれる予備駆動の駆動は、選
択されたラインを１本ずつ順次スクロールしながら電圧
を印加していく方法がとられている。スクロールを行う
本数を１つのブロックとして扱い、実際はブロック単位
の指定でマルチライン駆動による予備駆動が行われてい
る。本駆動方法としては、順次駆動するスクロールの本
数を１０本とし、３ライン同時予備駆動の場合には３×
１０＝３０本がブロック単位とされる。同時駆動の本数
の設定は上記のブロック単位毎の駆動により、基板４０
１に通電される電力量と発熱を考慮して最適化が設定さ
れる。
【０４００】次に、駆動ライン間隔としては、実施例１
６のように３ライン同時駆動でのラインＮｏ Ｄｘ１、
Ｄｘ１６１、Ｄｘ３２１の各々のライン間隔が駆動ライ
ン間隔に相当する。本実施例１６では、駆動ライン間隔
を１６０本とした。駆動ラインの設定も、上記と同様に
基板４０１での通電電力による熱分布の集中を考慮し
て、基板４０１の全域に均等に指定する必要がある。間
引き間隔の設定では、同時駆動を行う時のスクロール間
隔の設定を言う。実施例１６では、最初にＤｘ１、Ｄｘ
１６１、Ｄｘ３２１の駆動がされた後次に選択されるラ
インとしては、間引き間隔を１０本と指定して、Ｄｘ１
１、Ｄｘ１７１、Ｄｘ３３１が選択される。
【０４０１】以上よりブロック単位としての同時駆動ラ
インの選定を以下のようにした。
【０４０２】
【表４】
【０４０３】（ＳＴＥＰ６２）ＳＴＥＰ６１の初期設定
駆動条件の設定が終了した後、予備駆動が開始される。
マルチライン駆動として３本同時に駆動を行うために、
駆動ラインの設定信号がタイミング回路５０５に設定さ
れる。タイミング回路５０５は駆動されるラインＮｏを
認識しラインセレクト信号をライン選択回路４０２に出
力する。ラインセレクト信号により、所定の行方向配線
ＮｏのリレーをＯＮにし、電源４０３側の接続を行い駆
動される。スクロール駆動によって予備駆動が開始され
ると５０３に電流検出回路により駆動ラインの予備駆動
電流を検出しメモリ５１１に格納する。
【０４０４】（ＳＴＥＰ６３）１ブロック内（本実施例
１６では３０本）のスクロール終了と電流検出の終了ま
で待つ。
【０４０５】（ＳＴＥＰ６４）次に、ＳＴＥＰ６４で補
償電圧の算出が行われる。まず、ＳＴＥＰ６２および６
３によりマルチライン駆動している行配線の予備駆動電
流を検出し、メモリ５１１の格納した後予備駆動電流の
平均Ｉｆａｖｅの算出を行う。平均Ｉｆａｖｅは、マル
チライン駆動を行なっているラインごとに算出行う。従
って、ＳＴＥＰ６１で述べたように選択されたラインを
１本ずつ順次スクロールし、スクロール本数を１０本と
していることから、３本同時予備駆動した場合にはスク
ロール分の平均Ｉｆａｖｅが求められる。また、平均Ｉ
ｆａｖｅは、予備駆動が時間とともに進行していく中で
電流検出のサンプリング設定を行うことで、所定の時間
ごとにマルチライン駆動している行配線の電流を検出
し、最新の平均Ｉｆａｖｅをメモリ５１１上に格納して
いく。次に、求められたＩｆａｖｅから、列方向配線側
の補償電圧の算出を行う。補償電圧の算出の仕方につい
ては（式１６）から求めることができる。配線抵抗ｒ
は、予め各行方向配線の配線抵抗を計測しメモリ５１１
に格納しておく。補償電圧も平均Ｉｆａｖｅの更新に伴
い逐次計測が行われていく。また必要に応じて補償電圧
値もプロセスの進行に伴い変化するためメモリ５１１に
格納することも可能である。
【０４０６】（ＳＴＥＰ６５）ＳＴＥＰ６５ではＳＴＥ
Ｐ６４でマルチライン駆動毎に算出された補償電圧値を
制御回路５０６を通して、画素電極駆動回路５０８およ
びバッファアンプ５０７によって列方向配線に順次印加
される。本実施例１６では、マルチライン駆動をブロッ
ク単位として行なっていることから、１つの予備駆動プ
ロセスのライン数は３０ラインとなる。予備駆動プロセ
スにおいては、１プロセス単位での設定はブロック単位
として限定することはなく複数のブロックを予め設定す
ることも可能である。
【０４０７】（ＳＴＥＰ６６）最後に、予備駆動プロセ
スが進行し、マルチライン駆動しているラインの予備駆
動が終了したことを判断する。予備駆動が未終了の場合
には、ＳＴＥＰ６２に戻って再びスクロール駆動を開始
する。予備駆動の終了条件の設定は予備駆動電流を検出
しながら各素子の電流が一定値に達した場合に終了する
方法と、予備駆動の開始から終了時間を規定して行う方
法とがある。各素子の電流値が一定値に達した場合に終
了する方法では、ライン毎に予備駆動状況を制御回路５
０６等によって把握する必要があり、一方時間で制御す
る場合には予備駆動が均一になるような時間設定が必要
となってくる。本実施例１６では、予備駆動時間の設定
により終了条件とした。
【０４０８】以上のようにして、基板４０１の予備駆動
が終了する。上記のようなシーケンスを実行すること
で、１ラインずつ駆動していた場合に比べ１／３のプロ
セス時間で予備駆動が終了した。
【０４０９】なお、本実施例１６ではマルチライン駆動
を３本で行なった場合について述べたが、同時駆動数は
これに限定するものではなく、予備駆動の処理時間をさ
らに短縮させるためのは基板４０１内の発熱等を考慮
し、同時駆動する行配線数をふやすことも可能である。
また、本実施例１６では、電源４０３からの出力を正極
として印加したが、印加電圧の極性はこれとは逆の負極
性でもよく、その場合には列方向配線側に流れ込む電流
のむきが逆になるため、バファアンプ５０７からの補償
電圧の極性も逆となる。さらに、画素電極駆動回路５０
８では、列方向配線と同じ数のＤ／Ａコンバータが構成
されているが、補償電圧の分布は図１９に示したように
緩やかに変化するため、Ｄ／Ａコンバータの数を間引い
て印加すべき電圧を抵抗等で分割して電圧を規定しても
よい。また、予備駆動のプロセスにおいては補償電圧値
の更新も、本実施例１６で示したように１スクロール毎
に行なわなくても、予備駆動の進行に合わせて適宜行な
ってもよい。
【０４１０】以上説明したように、本実施例１６での形
態で予備駆動プロセスを行うことで、すべての素子に対
して電子放出特性にばらつきの少ない比較的均一な素子
が形成することができる。これにより、基板４０１を用
いて表示パネルを作成した結果、ばらつきの少ない高品
位な画像表示装置が実現された。また、マルチライン駆
動での同時駆動ライン数を増やすことで、予備駆動プロ
セス時間を著しく短縮させることが可能となった。
【０４１１】［実施例１７］図４８により本発明の実施
例１７に示したフローチャートについて説明する。本実
施例１７では、予備駆動プロセスにおける装置および駆
動回路構成は図１５と同じであり、表面伝導型放出素子
基板の構成も基板４０１と同じであるため説明は省略す
る。本実施例１７においては、実施例１６に対して補償
電圧を算出するために平均Ｉｆ値を用いることは同じで
あるが、平均Ｉｆ値を算出する過程において、計算対象
となるラインの選択手順をいれたことにより、より特性
の揃っているラインの対しての補償電圧の精度が高まる
ことが実現できたので以下に説明する。
【０４１２】マルチライン駆動を行い、複数の行配線を
駆動した場合には、ばらつきの要因として以下のことが
考えられる。 １）実施例１６でも述べた様に各行配線ごとに元々の表
面伝導型放出素子の特性のばらつき或いは、フォーミン
グ時での素子形成時でのばらつき。 ２）マトリクス配線上での物理的な欠陥（断線／ショー
ト）。
【０４１３】実際パネルを作成していく上では、２）の
原因によるものはほとんど少なく、１）によるものが支
配的である。しかしながら、マルチライン駆動をしてい
くなかで駆動ラインの中に、他のラインと比べ著しく予
備駆動電流が大きいか或いは小さい場合があると、同時
駆動ラインの平均Ｉｆは、そのラインの影響を受けてし
まい、算出される補償電圧値も最適値とならない場合が
生じる。
【０４１４】このような問題点を考慮して、実施例１７
ではマルチライン駆動している各行配線ごとの予備駆動
電流を求めた後に、一旦平均Ｉｆａｖｅを算出し次にマ
ルチライン駆動の各ラインの予備駆動電流のＭＡＸ値と
ＭＩＮ値に相当するラインを抜粋し、予め求めた平均Ｉ
ｆａｖｅ値に対しての差を各々求める。次に平均Ｉｆａ
ｖｅと、抜粋したＭＡＸ、ＭＩＮの各々ラインの電流値
の差を計算し、その値によって抜粋したラインが補償電
圧の算出用の対象ラインとなるかどうか判断を行う。以
上の処理を施した後、あらためて補償電圧の算出のため
の平均Ｉｆａｖｅを求め、列方向側の補償電圧を算出す
る。
【０４１５】以下、図４８のフローチャートを用いて説
明する。説明をわかりやすくするために、基板４０１の
行方向配線数とマルチライン駆動ラインは実施例１６と
同様とする。
【０４１６】（ＳＴＥＰ７１）実施例１６と同様にまず
初期設定駆動条件の設定が行われる。予備駆動開始の指
令により、制御回路５０６は通電予備駆動を開始する。
まず、予備駆動の開始時の初期駆動条件設定として同時
駆動ラインの設定を行う。同時駆動の設定としては、マ
ルチライン駆動を行うに当たって同時駆動を行う本数の
設定、駆動する行方向配線のライン間隔の設定、さら
に、間引き間隔の設定を行う。
【０４１７】実施例１７で行なわれる予備駆動の駆動
も、選択されたラインを１本ずつ順次スクロールしなが
ら電圧を印加していく方法がとられている。したがって
実施例１６と同様、順次駆動するスクロールの本数を１
０本とし、３ライン同時予備駆動の場合には３×１０＝
３０本がブロック単位とされる。同時駆動の本数の設定
は上記のブロック単位毎の駆動により、基板４０１に通
電される電力量と発熱を考慮して最適化が設定される。
次に、駆動ライン間隔としては、実施例１７も３ライン
同時駆動でのラインＮｏ Ｄｘ１、Ｄｘ１６１、Ｄｘ３
２１の各々のライン間隔が駆動ライン間隔に相当する。
駆動ライン間隔を１６０本とした。駆動ラインの設定
も、上記と同様に基板４０１での通電電力による熱分布
の集中を考慮して、基板４０１の全域に均等に指定する
必要がある。間引き間隔の設定では、同時駆動を行う時
のスクロール間隔の設定を言う。実施例１６と同様、最
初にＤｘ１、Ｄｘ１６１、Ｄｘ３２１の駆動がされた後
次に選択されるラインとしては、間引き間隔を１０本と
指定して、Ｄｘ１１、Ｄｘ１７１、Ｄｘ３３１が選択さ
れる。よって、１ブロックの駆動パターンは実施例１６
と同様なものとなる。
【０４１８】（ＳＴＥＰ７２）ＳＴＥＰ７１の初期設定
駆動条件の設定が終了した後、予備駆動が開始される。
マルチライン駆動として３本同時に駆動を行うために、
駆動ラインの設定信号がタイミング回路５０５に設定さ
れる。タイミング回路５０５は駆動されるラインＮｏを
認識しラインセレクト信号をライン選択回路４０２に出
力する。ラインセレクト信号により、所定の行方向配線
ＮｏのリレーをＯＮにし、電源４０３側の接続を行い駆
動される。スクロール駆動によって予備駆動が開始され
ると電流検出回路５０３により駆動ラインの予備駆動電
流を検出しメモリ５１１に格納する。
【０４１９】（ＳＴＥＰ７３）１ブロック内（本実施例
１７では３０本）のスクロール終了と電流検出の終了ま
で待つ。
【０４２０】（ＳＴＥＰ７４）次に、ＳＴＥＰ７４では
補償電圧を算出するために、マルチライン駆動している
ラインから算出対象ラインの選択処理が行われる。図４
５において、まずＤｘ１、Ｄｘ１６１、Ｄｘ３２１の各
々ラインについて予備駆動電流の平均値Ｉｆａｖｅ１が
メモリ５１１から求められる。次に、メモリ５１１から
計測された行配線の各予備駆動電流値からのＭＡＸ、Ｍ
ＩＮ値を検出する。検出される電流値は、計測更新時の
最新値が選択される。本実施例では、マルチライン駆動
をしているラインが３本であるため、その中の２本が選
択されることになる。そして、選択されたＭＡＸ、ＭＩ
Ｎ値に対し、予め求めた平均Ｉｆａｖｅ１値をもとに
【０４２１】
【数５２】 の計算を行う。以上の計算によって求められた△Ｉｆ
ａ、△Ｉｆｂから、抜粋したＭＡＸ、ＭＩＮのラインが
補償電圧の算出用の対象ラインとなるかどうか判断処理
を行う。判断処理では、△Ｉｆａ、△Ｉｆｂがマルチラ
イン駆動している中で、著しく特性が異なっているかど
うかの判断を行うもので、予め設定された許容値と比較
される。本実施例では、設定許容値を１Ａと設定し平均
Ｉｆａｖｅ１に対して１Ａ以上の電流差のあるラインを
対象ライン外としている。この判断シーケンスを行うこ
とで、前述したばらつき要因による補償電圧のずれを少
なくすることができる。また、本実施例では比較的マル
チライン駆動をしているラインが多いほど有効であり、
例えば２ラインのマルチライン駆動時では、実施例１６
の方法が最適である。
【０４２２】本実施例１７では、マルチライン数を３本
として説明したが、同時に駆動されるライン数が増えＭ
ＡＸ、ＭＩＮ値のライン電流以外に設定値以上のライン
が存在する場合には、対象ラインの判断処理として以下
の手順を踏むことで実現される。まず、ＳＴＥＰ７４で
説明した様にＭＡＸ、ＭＩＮ値のライン電流値の抜粋お
よび比較を行い、対象ラインの判別を行なった後、例え
ばＭＡＸ値のラインが許容値以上で対象ラインから外れ
た場合に、次にＭＡＸ値ラインの次に電流値が流れてい
るラインを抜粋し比較判断処理を行うこととする。その
結果により対象ラインとなるか否かによって、さらにそ
の次に電流値が流れているラインの比較が行われるかが
決定する。このような判断処理を順次繰り返して行う。
一方、ＭＩＮ電流値の判断処理も上記と同様な処理を施
す。以上のようなシーケンスを繰り返し実行すること
で、同時駆動本数が増加した場合においても対象ライン
の選択を実現することができる。
【０４２３】（ＳＴＥＰ７５）以上の処理を施した後、
あらためて補償電圧の算出のための平均Ｉｆａｖｅをも
とめ、列方向側の補償電圧を算出する。次に、ＳＴＥＰ
７５で補償電圧の算出が行われる。平均Ｉｆａｖｅは、
予備駆動が時間とともに進行していく中で電流検出のサ
ンプリング設定を行うことで、所定の時間ごとにマルチ
ライン駆動している行配線の電流を検出し、最新の平均
Ｉｆａｖｅをメモリ５１１上に格納していく。次に、求
められたＩｆａｖｅから、列方向配線側の補償電圧の算
出を行う。補償電圧の算出の仕方については（式１７）
から求めることができる。配線抵抗ｒは、予め各行方向
配線の配線抵抗を計測しメモリ５１１に格納しておく。
補償電圧も平均Ｉｆａｖｅの更新に伴い逐次計測が行わ
れていく。また必要に応じて補償電圧値もプロセスの進
行に伴い変化するためメモリ５１１に格納することも可
能である。
【０４２４】（ＳＴＥＰ７６）ＳＴＥＰ７６ではＳＴＥ
Ｐ７５でマルチライン駆動毎に算出された補償電圧値が
制御回路５０６を通して、画素電極駆動回路５０８およ
びバッファアンプ５０７によって列方向配線に順次印加
される。本実施例１７では、マルチライン駆動をブロッ
ク単位として行なっていることから、１つの予備駆動プ
ロセスのライン数は３０ラインとなる。予備駆動プロセ
スにおいては、１プロセス単位での設定はブロック単位
として限定することはなく複数のブロックを予め設定す
ることも可能である。
【０４２５】（ＳＴＥＰ７７）最後に、予備駆動プロセ
スが進行し、マルチライン駆動しているラインの予備駆
動が終了したことを判断する。予備駆動が未終了の場合
には、ＳＴＥＰ７２に戻って再びスクロール駆動を開始
する。予備駆動の終了条件の設定は予備駆動の開始から
終了時間を規定して行う。
【０４２６】［実施例１８］本発明の実施例１８を図４
９に示したフローチャートについて説明する。本実施例
１８では、予備駆動プロセスにおける装置および駆動回
路構成は図１５と同じであり、表面伝導型放出素子基板
の構成も基板４０１と同じであるため説明は省略する。
本実施例１８では、各素子に印加される予備駆動電圧の
最低値を補償することを目的としている。
【０４２７】予備駆動プロセス時に、表面伝導型放出素
子に流れる予備駆動電流Ｉｆと行方向の配線抵抗の影響
によって生じる電圧降下分が最も大きいラインを選択
し、そのラインのＩｆ値が最低予備駆動電圧を補償する
ために、予め決められた規定Ｉｆ値に対してどの程度の
Ｉｆの差（△Ｉｆ）であるかを算出する。そして、△Ｉ
ｆに対応する△Ｘ（列方向側の補償電圧値）を求め、上
記選択されたラインの補償電圧に加えることで、ライン
内に印加される予備駆動電圧が最低予備駆動電圧として
確保される。
【０４２８】つまり、電圧降下が最も大きいラインで
は、行方向配線の中央部での電圧降下が最も大きくなる
ことから、実際に素子に印加されている電圧値は逆に低
く、マルチライン予備駆動プロセスを行なった時には複
数駆動しているラインから求められる補償電圧で印加さ
れる予備駆動電圧としては、電圧値として経験する値も
小さい状態で素子特性が決定してしまうことになる。ま
た、予備駆動プロセス以降の処理プロセスで、単ライン
ずつに駆動を行うプロセスがあった場合には、上記の様
な予備駆動時に低い電圧を経験した素子に対して、予備
駆動電圧以上の素子電圧が印加されてしまう可能性も出
てくる。そのような場合には、予備駆動プロセスによっ
て決定された素子特性が補償されず、ライン毎もしくは
素子ごとに特性がばらついたパネルとなってしまう。以
上のような問題に対して、実施例１８ではマルチライン
駆動しているライン内のＭＡＸライン電流値を選択し、
そのラインを基準にして最低予備駆動電圧が補償される
ように列方向配線側の補償電圧を決定する。
【０４２９】以下図４９のフローチャートを用いて説明
する。 （ＳＴＥＰ８１）まず、ＳＴＥＰ８１で初期設定駆動条
件の設定を行う。初期駆動設定条件では、行方向配線の
ライン間隔の設定、さらに、間引き間隔の設定を行う。
実施例１８で行なわれる予備駆動の駆動も、選択された
ラインを１本ずつ順次スクロールしながら電圧を印加し
ていく方法がとられている。従って実施例１６と同様、
順次駆動するスクロールの本数を１０本とし、３ライン
同時予備駆動の場合には３×１０＝３０本がブロック単
位とされる。同時駆動の本数の設定は上記のブロック単
位毎の駆動により、基板４０１に通電される電力量と発
熱を考慮して最適化が設定される。
【０４３０】次に、駆動ライン間隔としては、実施例１
８も３ライン同時駆動でのラインＮｏ Ｄｘ１、Ｄｘ１
６１、Ｄｘ３２１の各々のライン間隔が駆動ライン間隔
に相当する。駆動ライン間隔を１６０本とした。駆動ラ
インの設定も、上記と同様に基板４０１での通電電力に
よる熱分布の集中を考慮して、基板４０１の全域に均等
に指定する必要がある。間引き間隔の設定では、同時駆
動を行う時のスクロール間隔の設定を言う。実施例１６
と同様、最初にＤｘ１、Ｄｘ１６１、Ｄｘ３２１の駆動
がされた後次に選択されるラインとしては、間引き間隔
を１０本と指定して、Ｄｘ１１、Ｄｘ１７１、Ｄｘ３３
１が選択される。よって、１ブロックの駆動パターンは
実施例１６と同様なものとなる。
【０４３１】（ＳＴＥＰ８２）ＳＴＥＰ８１の初期設定
駆動条件の設定が終了した後、予備駆動が開始される。
マルチライン駆動として３本同時に駆動を行うために、
駆動ラインの設定信号がタイミング回路５０５に設定さ
れる。タイミング回路５０５は駆動されるラインＮｏを
認識しラインセレクト信号をライン選択回路４０２に出
力する。ラインセレクト信号により、所定の行方向配線
ＮｏのリレーをＯＮにし、電源４０３側の接続を行い駆
動される。スクロール駆動によって予備駆動が開始され
ると５０３に電流検出回路により駆動ラインの予備駆動
電流を検出しメモリ５１１に格納する。
【０４３２】（ＳＴＥＰ８３）１ブロック内（本実施例
１８では３０本）のスクロール終了と電流検出の終了ま
で待つ。
【０４３３】（ＳＴＥＰ８４）次に、ＳＴＥＰ８４では
最低予備駆動電圧を確保するために、マルチライン駆動
しているラインから算出対象ラインの選択処理が行われ
る。図４５において、まずＤｘ１、Ｄｘ１６１、Ｄｘ３
２１の各々ラインについて予備駆動電流Ｉｆ１、Ｉｆ１
６１、Ｉｆ３２１が求められ、各々のラインの予備駆動
電流は、メモリ５１１に格納される。次に、メモリ５１
１から計測された行配線の各予備駆動電流値からのＭＡ
Ｘを検出する。検出される電流値は、計測更新時の最新
値が選択される。図４５により、３ライン同時予備駆動
を行なった時のＩｆｍａｘラインは、Ｄｘ１と選択され
る。次に、選択されたＤｘ１のＩｆ値を予め予備駆動電
圧を補償するために定められている規定値Ｉｆとの比較
を行う。
【０４３４】この規定値Ｉｆの定義は、最低予備駆動電
圧として印加されるべき素子電圧が、配線抵抗と個別素
子電流から生じる最大電圧降下値を基に決められる。例
えば最低予備駆動電圧Ｖａ（行方向配線側）とした時、
予備駆動電圧Ｖｐｒｅを印加したときの差Ｖｐｒｅ／２
−Ｖａ＝△Ｖｄを最大電圧降下値とし、その時の各個別
素子電流ＩｆＮを電圧降下の式
【０４３５】
【数５３】 から求める。次に、ＩｆＮ×Ｎ（個別電流×素子数）を
計算し、規定値Ｉｆとして決定される。つまり、規定値
Ｉｆは電圧降下によって減衰する素子への予備駆動電圧
が、最低予備駆動電圧以上であることを確保するための
ライン電流値としての目安値として考えらえる。
【０４３６】さらに実施例１８では、予備駆動処理のプ
ロセス中に逐次各ライン電流を電流検出回路５０３によ
って検出することから、その周期毎に最低予備駆動電圧
Ｖａ値を変更し規定値Ｉｆをプロセス状態に合わせて変
えている。特に、予備駆動初期時では、ライン電流はほ
とんど流れないことから電圧降下による電圧の減衰の影
響もほとんど無視できＶａは、予備駆動電圧Ｖｐｒｅ／
２とほぼ同じとなる。
【０４３７】そして、判断処理ではＩｆｍａｘ−規定値
Ｉｆ＝△Ｉｆとして、△Ｉｆ＞０の場合にはＤｘ１ライ
ンの素子が、電圧降下等によって最低予備駆動電圧に到
達していないことの判断がなされる。また、△Ｉｆ≦０
の場合には少なくとも最低予備駆動電圧が印加されてい
るものと判断する。この規定値Ｉｆの設定は、電圧降下
分の要因を素子電流の変化と考えることから、パネル内
の各ラインの配線抵抗値が一定値である必要がでてく
る。ライン内の電圧降下は、上記の（式１８）から決定
されるため、各ラインごとのｒＮが同じであれば電圧降
下はＩｆＮが支配的とみることができる。
【０４３８】ラインごとに配線抵抗値がばらついている
場合には、マルチライン駆動ごとでの規定値Ｉｆ値を個
別に設定する必要がある。その場合には、マルチライン
駆動を行うラインに対して予め配線抵抗値をメモリ５１
１に設定しておき、マルチライン駆動を行なった時の選
択されたＩｆｍａｘラインの配線抵抗値をメモリ５１１
から読み込み、その値を使って規定値Ｉｆを決定する。
以上より、ＳＴＥＰ８４で△Ｉｆ値の算出と、△Ｉｆ値
から最低予備駆動電圧が確保されているかどうかの判断
がなされる。
【０４３９】（ＳＴＥＰ８５）次に、ＳＴＥＰ８５では
補償電圧の算出が行われる。ＳＴＥＰ８４で△Ｉｆ値の
判定が行われた結果に基づいて、補償電圧値が変わる。
△Ｉｆ値＞０の場合には、最低電圧が印加されていない
との判断がなされていることから、まず△Ｉｆ値に対す
る補償電圧△Ｘの算出を行う。△Ｘは実施例１６で算出
する方法と同じである。次に、予め設定されている規定
値Ｉｆの補償電圧を算出する。規定値Ｉｆの補償電圧は
予め求めておいてもよくその場合には、メモリ５１１に
値を格納しておく。
【０４４０】そして、上述して求めた補償電圧△Ｘを規
定値Ｉｆの補償電圧に加える。以上の処理によって求め
られた補償電圧は、マルチライン駆動のＩｆｍａｘライ
ンに対して最低予備駆動電圧を確保するための列方向配
線側からの印加電圧を設定することができる。また、そ
の他のラインの対して（図４５のＤｘ１６１、Ｄｘ３２
１）は予備駆動電流がＤｘ１に対して小さいため、上述
で求めた補償電圧を印加すると、最低予備駆動電圧以上
の印加電圧がかけられるため電圧値として問題はない。
【０４４１】△Ｉｆ＜＝０の場合には、Ｉｆｍａｘライ
ンには少なくとも最低予備駆動電圧が印加されているも
のと判断されていることから、△Ｉｆ＞０の場合のよう
な処理は必要なくなり、列方向配線側の補償電圧は例え
ばマルチライン駆動しているラインの平均Ｉｆを求めて
補償電圧を算出してもよい。その場合にも、平均Ｉｆ値
で決定される補償電圧値はＩｆｍａｘラインに対して充
分予備駆動電圧が確保される値である。
【０４４２】（ＳＴＥＰ８６）ＳＴＥＰ８６ではＳＴＥ
Ｐ８５でマルチライン駆動毎に算出された補償電圧値を
制御回路５０６を通して、画素電極駆動回路５０８およ
びバッファアンプ５０７によって列方向配線に順次印加
される。本実施例１８では、マルチライン駆動をブロッ
ク単位として行なっていることから、１つの予備駆動プ
ロセスのライン数は３０ラインとなる。予備駆動プロセ
スにおいては、１プロセス単位での設定はブロック単位
として限定することはなく複数のブロックを予め設定す
ることも可能である。
【０４４３】（ＳＴＥＰ８７）最後に、予備駆動プロセ
スが進行し、マルチライン駆動しているラインの予備駆
動が終了したことを判断する。予備駆動が未終了の場合
には、ＳＴＥＰ８２に戻って再びスクロール駆動を開始
する。予備駆動の終了条件の設定は予備駆動電流を検出
しながら各素子の電流が一定値に達した場合に終了する
方法と、予備駆動の開始から終了時間を規定して行う方
法とがある。各素子の電流値が一定値に達した場合に終
了する方法では、ライン毎に予備駆動状況を制御回路５
０６等によって把握する必要があり、一方時間で制御す
る場合には予備駆動が均一になるような時間設定が必要
となってくる。本実施例１８では、実施例１６と同様予
備駆動時間の設定により終了条件とした。
【０４４４】以上説明したように、本実施例１８に係る
予備駆動プロセスを行うことですべての素子に対して最
低予備駆動電圧を印加し、規定値の電圧の確保が可能と
なる。それにより、予備駆動プロセス以降の駆動プロセ
スで印加される電圧によって、素子の特性が変化する懸
念もなくなり、比較的特性が補償されたパネルを作成す
ることができる。なお、本実施例１８においてもマルチ
ライン駆動を３本で行なった場合について述べたが、同
時駆動数はこれに限定するものではなく、予備駆動の処
理時間をさらに短縮させるためのは基板４０１内の発熱
等を考慮し、同時駆動する行配線数を増やすことも可能
である。また、本実施例１６と同様、電源４０３からの
出力を正極として印加したが、印加電圧の極性はこれと
は逆の負極性でもよく、その場合には列方向配線側に流
れ込む電流の向きが逆になるため、バファアンプ５０７
からの補償電圧の極性も逆となる。さらに、画素電極駆
動回路５０８では、列方向配線と同じ数のＤ／Ａコンバ
ータが構成されているが、補償電圧の分布は図４６に示
したように緩やかに変化するため、Ｄ／Ａコンバータの
数を間引いて印加すべき電圧を抵抗等で分割して電圧を
規定してもよい。
【０４４５】なお、上述においては、本発明をマトリッ
クス配線された表面伝導型電子放出素子からなる電子源
に適用した例について説明したが、本発明は図５０に示
すような梯子型配線された表面伝導型電子放出素子から
なる電子源にも適用可能である。また、表面伝導型電子
放出素子に限らず、ＦＥ型やＭＩＭ型など他の形式の電
子放出素子を用いた電子源にも適用可能である。
【０４４６】
【発明の効果】以上説明したように本発明によれば、電
子源基板上にマトリックス状または梯子型状に配線され
た複数の表面伝導型放出素子をそれらの素子が共通に接
続される第１配線とそれぞれに接続される複数の第２配
線とに印加される電位差により予備駆動する際、配線抵
抗と予備駆動電流による電圧降下等の影響で、素子に印
加される電圧に不均一が生じて特性ばらつきが発生する
現象を防いで、前記複数の素子の電子放出特性を均一に
することができる。これにより、この電子源基板を用い
て輝度または濃度のばらつきが少ない高品位な画像表示
装置が実現される。
【０４４７】また、電子源基板上にマトリックス状また
は梯子型状に配線された複数の表面伝導型放出素子をそ
れらの素子が共通に接続される第１配線とそれぞれに接
続される複数の第２配線とに印加される電位差により予
備駆動する際、同時に複数の第１配線を選択しながら予
備駆動することによって短時間で全素子を予備駆動する
ことが可能になり、その結果特性の変動の少ないマルチ
電子源が実現できる。これと、上記の第１配線上で発生
する電圧降下を第２配線から補償する駆動法と組み合わ
せること、さらにその場合同時に選択する第２配線の組
み合わせ方を工夫したり、補償電圧の計算方法を工夫し
たりすることで、さらに均一な素子特性を得ることがで
きる。これらの電子源を用いて高品位な画像表示装置を
実現できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例に係る予備駆動装置の
概略構成を示すブロック回路図である。
【図２】 図１におけるライン選択回路の構成を示す回
路図である。
【図３】 図１における電圧分布発生回路の構成を示す
回路図である。
【図４】 図１の装置において、ある１ライン上の素子
を予備駆動している時の各素子の駆動電圧分布を示す説
明図である。
【図５】 図１の装置においてラインを複数本ずつ選択
して予備駆動を行う場合の動作を示すフローチャートで
ある。
【図６】 本発明の第２の実施例に係る予備駆動装置の
概略構成を示すブロック回路図である。
【図７】 図６におけるライン選択回路の構成を示す回
路図である。
【図８】 第２の実施例で、表面伝導型放出素子基板の
各端子に印加する駆動電圧波形の波形図である。
【図９】 本発明の第３の実施例に係る予備駆動装置の
概略構成を示すブロック回路図である。
【図１０】 図９における電圧分布発生回路の構成を示
す回路図である。
【図１１】 本発明の第４の実施例に係る予備駆動装置
のブロック回路図である。
【図１２】 図１１の表面伝導型放出素子に印加される
予備駆動電圧の波形図である。
【図１３】 図１１の装置におけるライン選択部の詳細
回路図である。
【図１４】 本発明の第５の実施例に係る電源部とライ
ン選択部の出力波形図である。
【図１５】 本発明の第６の実施例に係る予備駆動装置
のブロック回路図である。
【図１６】 図１５の装置における画素電極駆動回路の
構成を示す回路図である。
【図１７】 マトリクス型電子源の予備駆動状態の説明
図である。
【図１８】 電子放出素子の両端に印加される電圧の予
備駆動の開始と終了時における分布図である。
【図１９】 予備駆動による電子放出素子の電気特性の
変化を示すグラフである。
【図２０】 本発明の第６の実施例に係る予備駆動のフ
ローチャートである。
【図２１】 本発明の第７の実施例に係る予備駆動装置
のブロック回路図である。
【図２２】 本発明の第７の実施例に係る予備駆動のフ
ローチャートである。
【図２３】 本発明の第８の実施例に係る予備駆動装置
のブロック回路図である。
【図２４】 図２３の装置におけるライン選択部の詳細
回路図である。
【図２５】 図２３の装置において各列配線に印加され
る電圧波形図である。
【図２６】 本発明の第９の実施例に係る予備駆動装置
のブロック回路図である。
【図２７】 図２６の装置における駆動回路部の詳細回
路図である。
【図２８】 図２６の装置における素子基板の配線パタ
ーンの状態を示す図である。
【図２９】 上記第９の実施例における同時選択ライン
の組み合わせ処理の説明図である。
【図３０】 図２６の装置における素子基板の電気的等
価回路図である。
【図３１】 図２６の装置において電子放出素子の両端
に印加される電圧の予備駆動の開始と終了時における分
布図である。
【図３２】 本発明の第１０の実施例における配線抵抗
測定の説明図である。
【図３３】 測定された配線抵抗値に基づく選択ペア組
み合わせ方法の説明図である。
【図３４】 本発明の第１１の実施例に係る活性化最終
電流値に基づく選択ペア組み合わせ方法の説明図であ
る。
【図３５】 本発明の第１２の実施例に係る配線抵抗値
と活性化最終電流値に基づく選択ペア組み合わせ方法の
説明図である。
【図３６】 本発明の第１３の実施例に係る予備駆動電
流プロファイル図である。
【図３７】 上記第１３の実施例に係る予備駆動電流ヒ
ストグラム図である。
【図３８】 上記第１３の実施例に係る予備駆動のフロ
ーチャートである。
【図３９】 上記第１３の実施例に係る再予備駆動のフ
ローチャートである。
【図４０】 本発明の第１４の実施例に係る予備駆動電
流プロファイル図である。
【図４１】 上記第１４の実施例に係る再予備駆動のフ
ローチャートである。
【図４２】 本発明の第１５の実施例に係る予備駆動電
流プロファイル図である。
【図４３】 上記第１５の実施例に係る予備駆動のフロ
ーチャートである。
【図４４】 本発明の第１６の実施例に係る予備駆動装
置の列配線駆動部を示す回路図である。
【図４５】 図４４の装置において３ラインを同時に予
備駆動した場合の予備駆動特性図である。
【図４６】 図４４の装置における予備駆動時の電圧分
布図である。
【図４７】 上記第１６の実施例に係る予備駆動のフロ
ーチャートである。
【図４８】 本発明の第１７の実施例に係る予備駆動の
フローチャートである。
【図４９】 本発明の第１８の実施例に係る予備駆動の
フローチャートである。
【図５０】 表面伝導型放出素子を梯子型配線した電子
源の構成説明図である。
【図５１】 本発明を適用可能な表示パネルの一部を切
り欠いた斜視図である。
【図５２】 本発明を適用可能な表示パネルに用いられ
る螢光体および黒色導体の配置を示す図である。
【図５３】 本発明を適用可能な平面型の表面伝導型放
出素子を示す概略平面図および断面図である。
【図５４】 図５３の電子放出素子の製造工程を示す図
である。
【図５５】 図５４の製造工程におけるフォーミング工
程で使用する電圧パルスを示す図である。
【図５６】 図５４の製造工程における予備駆動工程で
使用する電圧パルスを示す図である。
【図５７】 本発明を適用可能な垂直型の表面伝導型電
子放出素子を示す概略平面図および断面図である。
【図５８】 図５７の電子放出素子の製造工程を示す図
である。
【図５９】 本発明を適用可能な表面伝導型電子放出素
子の電気特性を示す図である。
【図６０】 図５１の表示パネルに用いられるマルチ電
子ビーム源の平面図である。
【図６１】 図６０のＢ−Ｂ’に沿った断面図である。
【図６２】 本発明の適用が可能な電子放出素子の電気
特性の一例を示すグラフである。
【図６３】 図５２の目盛りを変更して表した電気特性
図である。
【図６４】 本発明の実施例に係る予備駆動に使用され
る電圧波形を示す図である。
【図６５】 本発明の実施例に係る電子放出素子につい
ての、放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆ
の関係の一例を示すグラフである。
【図６６】 本発明の実施例に係る電子放出素子につい
ての、放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆ
の関係の一例を示すグラフである。
【図６７】 表面伝導型放出素子の概略平面図である。
【図６８】 単純マトリクス配置の電子源の概略図であ
る。
【符号の説明】
１０１：表面伝導型放出素子基板、１０２：ライン選択
回路、１０３：電流モニタ回路、１０４：電源、１０
５：タイミング発生回路、１０６：制御回路、１０７：
バッファアンプ回路、１０８：電圧分布発生回路、１０
９：予備駆動電流値、１１０：デジタル設定出力値、１
１１：ラッチクロック、４０１：表示パネル、４０２：
ライン選択部、４０３：電源部、５０６：制御部。

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 電子放出素子を複数有する電子源の製造
    方法であって、 複数の素子が共通に接続される第１配線と、該複数の素
    子がそれぞれ接続される複数の第２配線とにそれぞれ電
    位を印加して、該第１配線と複数の第２配線に与えられ
    る電位により前記第１配線に接続される複数の素子に電
    圧Ｖ１を印加する電圧印加工程を有しており、該電圧Ｖ
    １は、この電圧印加工程の後、通常の駆動電圧として印
    加される電圧の最大値Ｖ２との関係が、 前記２つの電極間に電圧を印加したときに電子放出を伴
    う電圧範囲内の電圧Ｖを前記素子に印加したときに該電
    圧Ｖの印加に伴って流れる電流Ｉを、 【数１】 とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
    るとき、 【数２】 という条件を満たす電圧であり、 前記第２配線のそれぞれに印加される電位は、前記第１
    配線により前記各素子に与えられる電位と前記第２配線
    のそれぞれによって前記各素子に与えられる電位との電
    位差として各素子に印加される電圧Ｖ１の差を緩和する
    ように設定されることを特徴とする電子放出素子の製造
    方法。
  2. 【請求項２】 前記電圧印加工程は、高真空雰囲気で行
    う請求項１に記載の電子源の製造方法。
  3. 【請求項３】 前記電圧印加工程は、前記各素子の電子
    放出部となる部分に雰囲気中の物質もしくは雰囲気中の
    物質に基づく物質の堆積が抑制された雰囲気で行う請求
    項１もしくは２に記載の電子源の製造方法。
  4. 【請求項４】 前記各素子はそれぞれが２つの電極を有
    するものであり、かつ該２つの電極はそれらの間に間隙
    部を有するものであり、前記電圧印加工程は、該電圧印
    加工程において前記２つの電極の間の間隙部が雰囲気中
    の物質もしくは雰囲気中の物質に基づく物質の堆積によ
    り狭くならない雰囲気で行う請求項１乃至３いずれかに
    記載の電子源の製造方法。
  5. 【請求項５】 前記電圧印加工程は、雰囲気中の炭素お
    よび炭素化合物の分圧が１×１０-6Ｐａ以下の雰囲気で
    行う請求項１乃至４いずれかに記載の電子放出素子の製
    造方法。
  6. 【請求項６】 前記電圧印加工程は、前記各素子の電子
    放出部となる部分に堆積物を堆積させる工程を終えた後
    に行う請求項１乃至５いずれかに記載の電子源の製造方
    法。
  7. 【請求項７】 前記電圧印加工程中に、前記第２配線の
    それぞれに印加する電位の更新を行う請求項１乃至６い
    ずれかに記載の電子源の製造方法。
  8. 【請求項８】 前記電圧印加工程における電位の印加
    は、パルス状の電位の印加である請求項１乃至７いずれ
    かに記載の電子源の製造方法。
  9. 【請求項９】 前記電圧印加工程における前記各素子へ
    の電圧の印加はパルス状の電圧の印加であり、各素子に
    複数回パルス状の電圧の印加が行われる請求項１乃至８
    いずれかに記載の電子源の製造方法。
  10. 【請求項１０】 前記第１配線に与えられる電位は、前
    記複数の第２配線それぞれに印加される電位が、電位０
    ［Ｖ］を挟んで分布するように設定される請求項１乃至
    ９いずれかに記載の電子源の製造方法。
  11. 【請求項１１】 前記電圧印加工程は、複数の前記第１
    配線の一部を選択する工程を含んでおり、選択した前記
    第１配線に所定の電位を与え、該選択した第１配線に接
    続される前記複数の素子に前記電圧Ｖ１が印加される請
    求項１乃至１０いずれかに記載の電子源の製造方法。
  12. 【請求項１２】 前記選択した第１配線以外の第１配線
    に、前記選択した第１配線に印加する電位とは異なる所
    定の電位を与える請求項１１に記載の電子源の製造方
    法。
  13. 【請求項１３】 前記選択した第１配線に印加する電位
    とは異なる所定の電位は、前記選択された第１配線に接
    続される複数の素子に前記電圧Ｖ１を印加するために前
    記複数の第２配線に印加される電位の内の最大値よりも
    小さく最小値よりも大きい電位である請求項１２に記載
    の電子源の製造方法。
  14. 【請求項１４】 前記電圧印加工程は、前記選択する第
    １配線を順次変更しながら、各第１配線のそれぞれに接
    続される複数の素子に対して、電圧Ｖ１を印加する請求
    項１１乃至１３いずれかに記載の電子源の製造方法。
  15. 【請求項１５】 前記電圧印加工程において、同時に選
    択する第１配線は、前記複数の第１配線のうちの一部か
    つ複数である請求項１１乃至１４いずれかに記載の電子
    源の製造方法。
  16. 【請求項１６】 前記同時に選択する第１配線を決定す
    るステップを有する請求項１５に記載の電子源の製造方
    法。
  17. 【請求項１７】 前記電圧印加工程において、同時に選
    択する第１配線は、前記複数の第１配線のうちの一部で
    あり、前記複数の第１配線から前記選択の対象としない
    第１配線を決定するステップを有する請求項１乃至１６
    いずれかに記載の電子源の製造方法。
  18. 【請求項１８】 複数の第１配線のそれぞれに複数の電
    子放出素子が接続される電子源の製造方法であって、 前記複数の第１配線のうちの一部かつ複数の第１配線を
    選択し、該選択された複数の第１配線のそれぞれに接続
    される複数の素子に対して、該選択された第１配線に印
    加される電位と、前記選択された複数の第１配線のそれ
    ぞれに接続される前記複数の素子が接続される第２配線
    に印加される電位とにより、電圧Ｖ１を印加する電圧印
    加工程を有しており、該電圧Ｖ１は、この電圧印加工程
    の後、通常の駆動電圧として印加される電圧の最大値Ｖ
    ２との関係が、 前記２つの電極間に電圧を印加したときに電子放出を伴
    う電圧範囲内の電圧Ｖを前記素子に印加したときに該電
    圧Ｖの印加に伴って流れる電流Ｉを、 【数３】 とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
    るとき、 【数４】 という条件を満たす電圧であることを特徴とする電子放
    出素子の製造方法。
  19. 【請求項１９】 前記第２配線は複数存在するものであ
    り、前記複数の第１配線と前記複数の第２配線とは、互
    いに交差する方向に概略沿って設けられるものであり、
    前記複数の第１配線と前記複数の第２配線とでマトリッ
    クス状の配線を構成するものである請求項１８に記載の
    電子源の製造方法。
  20. 【請求項２０】 前記第２配線は複数存在するものであ
    り、前記第１配線と前記第２配線とは、互いに概略平行
    な方向に沿って設けられるものである請求項１８に記載
    の電子源の製造方法。
  21. 【請求項２１】 電子源と、該電子源が出力する電子の
    照射により画像を形成する画像形成部材とを有する画像
    形成装置の製造方法であって、 前記電子源の製造方法として、請求項１乃至２０いずれ
    かに記載の電子源の製造方法を用いることを特徴とする
    画像形成装置の製造方法。
  22. 【請求項２２】 請求項１乃至２０いずれかに記載の電
    子源の製造方法を行う電子源の製造装置であって、前記
    第１配線に電位を印加する第１の電位印加手段と、前記
    第２配線のそれぞれに電位を印加する第２の電位印加手
    段と、第２の電位印加手段により印加する電位を決定す
    る電位決定手段とを有することを特徴とする電子源の製
    造装置。
  23. 【請求項２３】 電子放出素子を複数有する電子源の調
    整方法であって、 複数の電子放出素子が共通に接続される第１配線と、該
    複数の電子放出素子がそれぞれ接続される複数の第２配
    線とにそれぞれ電位を印加して、該第１配線と複数の第
    ２配線に与えられる電位により前記第１配線に接続され
    る複数の電子放出素子に電圧Ｖ１を印加する電圧印加工
    程を有しており、該電圧Ｖ１は、この電圧印加工程の
    後、通常の駆動電圧として印加される電圧の最大値Ｖ２
    との関係が、 前記２つの電極間に電圧を印加したときに電子放出を伴
    う電圧範囲内の電圧Ｖを前記素子に印加したときに該電
    圧Ｖの印加に伴って流れる電流Ｉを、 【数５】 とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
    るとき、 【数６】 という条件を満たす電圧であり、 前記第２配線のそれぞれに印加される電位は、前記第１
    配線により前記各電子放出素子に与えられる電位と前記
    第２配線のそれぞれによって前記各電子放出素子に与え
    られる電位との電位差として各電子放出素子に印加され
    る電圧Ｖ１の差を緩和するように設定されることを特徴
    とする電子放出素子の調整方法。
JP2000043778A 1999-02-24 2000-02-22 電子源の製造方法、画像形成装置の製造方法、電子源の製造装置および電子源の調整方法 Pending JP2000311639A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000043778A JP2000311639A (ja) 1999-02-24 2000-02-22 電子源の製造方法、画像形成装置の製造方法、電子源の製造装置および電子源の調整方法
US09/512,349 US6743066B1 (en) 1999-02-24 2000-02-24 Method and apparatus of manufacturing electron source, and adjusting method of the electron source, and method of manufacturing an image forming apparatus having the electron source

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP11-47250 1999-02-24
JP4599699 1999-02-24
JP11-45996 1999-02-24
JP4725099 1999-02-24
JP2000043778A JP2000311639A (ja) 1999-02-24 2000-02-22 電子源の製造方法、画像形成装置の製造方法、電子源の製造装置および電子源の調整方法

Publications (1)

Publication Number Publication Date
JP2000311639A true JP2000311639A (ja) 2000-11-07

Family

ID=27292471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000043778A Pending JP2000311639A (ja) 1999-02-24 2000-02-22 電子源の製造方法、画像形成装置の製造方法、電子源の製造装置および電子源の調整方法

Country Status (2)

Country Link
US (1) US6743066B1 (ja)
JP (1) JP2000311639A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267622A (ja) * 1999-03-12 2000-09-29 Futaba Corp 電界放出型表示装置の輝度補償回路
CN112509476A (zh) * 2020-11-30 2021-03-16 錼创显示科技股份有限公司 微发光二极管显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM309746U (en) * 2000-10-19 2007-04-11 Matsushita Electric Ind Co Ltd Driving apparatus for a field emission device, field emission device, electron source, light source, image display apparatus, electron gun, electron beam apparatus, cathode ray tube, and discharge tube
JP3879484B2 (ja) * 2001-10-30 2007-02-14 株式会社日立製作所 液晶表示装置
JP4115330B2 (ja) * 2002-05-08 2008-07-09 キヤノン株式会社 画像形成装置の製造方法
JP2007199684A (ja) * 2005-12-28 2007-08-09 Canon Inc 画像表示装置
JP5538849B2 (ja) * 2009-12-08 2014-07-02 キヤノン株式会社 画像表示装置、画像表示方法
EP3405254B1 (fr) * 2016-01-20 2019-12-04 Sorin CRM SAS Dispositif médical implantable actif de neurostimulation à électrodes sectorielles commutables selon des configurations différentes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3853744T2 (de) 1987-07-15 1996-01-25 Canon Kk Elektronenemittierende Vorrichtung.
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JPH02257551A (ja) 1989-03-30 1990-10-18 Canon Inc 画像形成装置
US6009232A (en) 1991-08-27 1999-12-28 Canon Kabushiki Kaisha Simultaneous display of multiple images reproduced from a recording medium with forward and backward keys
US5500743A (en) 1991-08-27 1996-03-19 Canon Kabushiki Kaisha Image reproduction apparatus
JP3205167B2 (ja) 1993-04-05 2001-09-04 キヤノン株式会社 電子源の製造方法及び画像形成装置の製造方法
US5644653A (en) 1993-05-07 1997-07-01 Canon Kabushiki Kaisha Information processing apparatus and control method thereof having user character recognition
JP3311201B2 (ja) 1994-06-08 2002-08-05 キヤノン株式会社 画像形成装置
JP3332676B2 (ja) * 1994-08-02 2002-10-07 キヤノン株式会社 電子放出素子、電子源及び画像形成装置と、それらの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267622A (ja) * 1999-03-12 2000-09-29 Futaba Corp 電界放出型表示装置の輝度補償回路
JP4505868B2 (ja) * 1999-03-12 2010-07-21 双葉電子工業株式会社 電界放出型表示装置の輝度補償回路
CN112509476A (zh) * 2020-11-30 2021-03-16 錼创显示科技股份有限公司 微发光二极管显示装置

Also Published As

Publication number Publication date
US6743066B1 (en) 2004-06-01

Similar Documents

Publication Publication Date Title
JPH09259753A (ja) 電子発生装置、画像形成装置及びそれらの製造方法と調整方法
US6534924B1 (en) Method and apparatus for manufacturing electron source, and method manufacturing image forming apparatus
JP3376220B2 (ja) 画像形成装置とその製造方法
JP2000242208A (ja) 画像表示装置、電子線発生装置及びマルチ電子ビーム源の駆動装置
JP2000311639A (ja) 電子源の製造方法、画像形成装置の製造方法、電子源の製造装置および電子源の調整方法
JPH1031449A (ja) 表示装置及び前記表示装置の補正データの作成方法及びその装置
JP3087849B1 (ja) 電子源の製造方法とその製造装置及び画像形成装置の製造方法
JP3087847B1 (ja) 電子源の製造方法と製造装置及び画像形成装置の製造方法
JP3728055B2 (ja) 画像形成装置及びその駆動方法
JP2003109494A (ja) 電子源の製造方法
JP3679642B2 (ja) 画像形成装置
JP2000250471A (ja) マルチ電子源の駆動装置と方法及び画像形成装置
JP3387714B2 (ja) 電子源とその製造装置及び製造方法及び画像形成装置
JP4109817B2 (ja) 電子源の製造方法及び画像形成装置の製造方法
JP2000243256A (ja) マルチ電子源及び電子発生装置の特性調整方法及び製造方法
JP2000250469A (ja) 電子源駆動方法および装置および画像形成装置
JP2000331599A (ja) 電子源の製造方法と製造装置及び電圧印加回路
JP3624084B2 (ja) 電子源の製造方法及び該電子源を用いた画像形成装置の製造方法
JP2000311603A (ja) 電子源の製造装置及び製造方法、電子源並びに画像形成装置
JP2000242220A (ja) 電子源製造装置、電子源製造方法および電子源
JP3805354B2 (ja) 画像形成装置
JPH0997033A (ja) 画像形成装置及びその方法
JP2000235367A (ja) 画像形成装置
JP2000243292A (ja) 電子源の製造装置及び方法
JPH0997579A (ja) 画像形成装置および電子放出素子の駆動方法