JP3169878B2 - メモリ制御回路 - Google Patents
メモリ制御回路Info
- Publication number
- JP3169878B2 JP3169878B2 JP00043198A JP43198A JP3169878B2 JP 3169878 B2 JP3169878 B2 JP 3169878B2 JP 00043198 A JP00043198 A JP 00043198A JP 43198 A JP43198 A JP 43198A JP 3169878 B2 JP3169878 B2 JP 3169878B2
- Authority
- JP
- Japan
- Prior art keywords
- bank
- memory
- address
- signal
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、同一アドレスに対
するメモリ書き込みアクセスが連続したときに有効なメ
モリ制御回路および、このメモリ制御回路を使用したメ
モリ装置に関する。
するメモリ書き込みアクセスが連続したときに有効なメ
モリ制御回路および、このメモリ制御回路を使用したメ
モリ装置に関する。
【０００２】
【従来の技術】従来のこの種のメモリ制御装置は、例え
ば、特開平７−２１０４５６号公報に記載されているよ
うに、そして図４に示すように、現在及び前回のメモリ
アクセス時の行アドレスをそれぞれ第１レジスタ３１及
び第２レジスタ３２に保持し、比較器により行アドレス
を比較することにより行アドレスの変化を検出する。そ
して、制御回路３４は、行アドレスに変化がないのに高
速アクセスモードとなっていない場合には、ＤＲＡＭ制
御部３５に行アドレスストローブ信号のオン時間を増加
させることにより、高速アクセスモードでのアクセスを
行うことを可能とし、メモリアクセス速度の向上を図っ
ている。逆に、行アドレスが変化したのに高速アクセス
モードとなっている場合には、制御回路３４はＤＲＡＭ
制御部３５に行アドレス信号のオン時間を減少させる。
ば、特開平７−２１０４５６号公報に記載されているよ
うに、そして図４に示すように、現在及び前回のメモリ
アクセス時の行アドレスをそれぞれ第１レジスタ３１及
び第２レジスタ３２に保持し、比較器により行アドレス
を比較することにより行アドレスの変化を検出する。そ
して、制御回路３４は、行アドレスに変化がないのに高
速アクセスモードとなっていない場合には、ＤＲＡＭ制
御部３５に行アドレスストローブ信号のオン時間を増加
させることにより、高速アクセスモードでのアクセスを
行うことを可能とし、メモリアクセス速度の向上を図っ
ている。逆に、行アドレスが変化したのに高速アクセス
モードとなっている場合には、制御回路３４はＤＲＡＭ
制御部３５に行アドレス信号のオン時間を減少させる。
【０００３】この結果、メモリアクセスが同じ行アドレ
スについて繰り返し行われる場合は長時間にわたって高
速アクセスモードとなり、行アドレスが頻繁に変化する
場合には高速アクセスモードが短時間で終わるようにさ
れる。
スについて繰り返し行われる場合は長時間にわたって高
速アクセスモードとなり、行アドレスが頻繁に変化する
場合には高速アクセスモードが短時間で終わるようにさ
れる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
従来技術では同一アドレスのメモリ書き込みアクセスが
頻発するようなプログラムではメモリスループットが低
下するという問題がある。
従来技術では同一アドレスのメモリ書き込みアクセスが
頻発するようなプログラムではメモリスループットが低
下するという問題がある。
【０００５】その理由は、同一アドレスのメモリ書き込
みリクエストが連続した時、後続のメモリ書き込みリク
エストは先行リクエストと同一アドレス、すなわち同一
行アドレスにアクセスするため、高速アクセスモードで
アクセスするが、後続リクエストもメモリアクセスを行
わなければならず、後続リクエストの書き込みデータが
先行リクエストの書き込みデータと異なっていても、メ
モリ論理回路からアドレスレジスタへのアドレスの設
定，アドレスレジスタによるＤＲＡＭへのアクセス及び
ＤＲＡＭへの書き込みを行うからである。
みリクエストが連続した時、後続のメモリ書き込みリク
エストは先行リクエストと同一アドレス、すなわち同一
行アドレスにアクセスするため、高速アクセスモードで
アクセスするが、後続リクエストもメモリアクセスを行
わなければならず、後続リクエストの書き込みデータが
先行リクエストの書き込みデータと異なっていても、メ
モリ論理回路からアドレスレジスタへのアドレスの設
定，アドレスレジスタによるＤＲＡＭへのアクセス及び
ＤＲＡＭへの書き込みを行うからである。
【０００６】本発明の目的は、同一アドレスに対するメ
モリ書き込みアクセスが連続した時のメモリスループッ
トを向上させる。
モリ書き込みアクセスが連続した時のメモリスループッ
トを向上させる。
【０００７】
【課題を解決するための手段】本発明のメモリ制御回路
は、Ｎ（Ｎ≧２）個のメモリバンクを有するメモリ装置
のメモリ制御回路であって、各メモリバンクの最新メモ
リリクエストの書き込みアドレス情報を入力とし、後続
メモリリクエストのアクセス先バンクアドレスをセレク
ト信号とするアドレスセレクタと、該セレクタの出力と
前記後続メモリリクエストの書き込みアドレス情報とを
比較するコマンド／アドレス比較回路とを設け、前記コ
マンド／アドレス比較回路の比較結果が一致のときは、
対応するメモリバンクの前記最新メモリリクエストに係
るメモリ書き込み動作が、メモリのカラム信号が入力す
るタイミングを経過していなければ、対応するメモリバ
ンクの前記最新メモリリクエストに係る書き込みデータ
を、前記後続メモリリクエストの書き込みデータに変更
する。
は、Ｎ（Ｎ≧２）個のメモリバンクを有するメモリ装置
のメモリ制御回路であって、各メモリバンクの最新メモ
リリクエストの書き込みアドレス情報を入力とし、後続
メモリリクエストのアクセス先バンクアドレスをセレク
ト信号とするアドレスセレクタと、該セレクタの出力と
前記後続メモリリクエストの書き込みアドレス情報とを
比較するコマンド／アドレス比較回路とを設け、前記コ
マンド／アドレス比較回路の比較結果が一致のときは、
対応するメモリバンクの前記最新メモリリクエストに係
るメモリ書き込み動作が、メモリのカラム信号が入力す
るタイミングを経過していなければ、対応するメモリバ
ンクの前記最新メモリリクエストに係る書き込みデータ
を、前記後続メモリリクエストの書き込みデータに変更
する。
【０００８】より具体的には、本発明のメモリ制御回路
は、各メモリバンク毎に設けられた 、メモリアクセス開
始時に所定のバンクビジー時間をセットしてクロックサ
イクル毎にカウントダウンすることにより、該カウンタ
値が”０”の時にバンクビジー解除となるバンクビジー
カウンタと、該各バンクビジーカウンタの出力を入力と
し、前記後続メモリリクエストのアクセス先バンクアド
レスをセレクト信号とするバンクビジーセレクタと、該
バンクビジーセレクタによってセレクトされる前記後続
メモリリクエストのアクセス先バンクがビジーである
時、バンクビジーを検出するバンクビジー回路と、前記
バンクビジーセレクタの出力の値が、前記メモリのカラ
ム信号が入力するタイミング値より大きいか比較するバ
ンクビジー比較回路と、前記バンクビジーセレクタの出
力の値が、前記メモリのカラム信号 が入力するタイミン
グ値より大きく、且つ、前記コマンド／アドレス比較回
路の比較結果が一致のとき、コマンド／アドレス一致信
号を生成する第１のアンドゲートと、前記コマンド／ア
ドレス一致信号が生成されず、且つ、バンクビジーが検
出されないとき、信号を出力するＮＯＲゲートと、該Ｎ
ＯＲゲートが出力信号を生成し、且つ、メモリリクエス
ト信号が出力されたとき、信号を出力する第２のアンド
ゲートと、該第２のアンドゲート出力信号をイネーブル
として、前記後続メモリリクエストのバンクアドレスを
デコードし、前記後続メモリリクエストのアクセス先バ
ンクのバンク起動信号を生成するバンクデコーダと、前
記コマンド／アドレス一致信号をイネーブルとして、前
記後続メモリリクエストのバンクアドレスをデコード
し、前記後続メモリリクエストのアクセス先バンクのバ
ンクアドレス一致信号を生成するアドレス一致デコーダ
とを設け、前記バンクアドレス一致信号が生成されたと
き、対応するメモリバンクの前記最新メモリリクエスト
に係る書き込みデータを、前記後続メモリリクエストの
書き込みデータに変更する。またさらに、前記バンク起
動信号をセット信号とし、コマンド／アドレスをメモリ
バンクに出力するコマンド／アドレスレジスタと、前記
バンク起動信号と前記バンクアドレス一致信号のいずれ
か一方が生成されたとき、信号を出力するＯＲゲート
と、該ＯＲゲート出力信号をセット信号とし、前記メモ
リバンクに書き込みデータを出力する書き込みデータレ
ジスタとを、各メモリバンク毎に設けることができる。
は、各メモリバンク毎に設けられた 、メモリアクセス開
始時に所定のバンクビジー時間をセットしてクロックサ
イクル毎にカウントダウンすることにより、該カウンタ
値が”０”の時にバンクビジー解除となるバンクビジー
カウンタと、該各バンクビジーカウンタの出力を入力と
し、前記後続メモリリクエストのアクセス先バンクアド
レスをセレクト信号とするバンクビジーセレクタと、該
バンクビジーセレクタによってセレクトされる前記後続
メモリリクエストのアクセス先バンクがビジーである
時、バンクビジーを検出するバンクビジー回路と、前記
バンクビジーセレクタの出力の値が、前記メモリのカラ
ム信号が入力するタイミング値より大きいか比較するバ
ンクビジー比較回路と、前記バンクビジーセレクタの出
力の値が、前記メモリのカラム信号 が入力するタイミン
グ値より大きく、且つ、前記コマンド／アドレス比較回
路の比較結果が一致のとき、コマンド／アドレス一致信
号を生成する第１のアンドゲートと、前記コマンド／ア
ドレス一致信号が生成されず、且つ、バンクビジーが検
出されないとき、信号を出力するＮＯＲゲートと、該Ｎ
ＯＲゲートが出力信号を生成し、且つ、メモリリクエス
ト信号が出力されたとき、信号を出力する第２のアンド
ゲートと、該第２のアンドゲート出力信号をイネーブル
として、前記後続メモリリクエストのバンクアドレスを
デコードし、前記後続メモリリクエストのアクセス先バ
ンクのバンク起動信号を生成するバンクデコーダと、前
記コマンド／アドレス一致信号をイネーブルとして、前
記後続メモリリクエストのバンクアドレスをデコード
し、前記後続メモリリクエストのアクセス先バンクのバ
ンクアドレス一致信号を生成するアドレス一致デコーダ
とを設け、前記バンクアドレス一致信号が生成されたと
き、対応するメモリバンクの前記最新メモリリクエスト
に係る書き込みデータを、前記後続メモリリクエストの
書き込みデータに変更する。またさらに、前記バンク起
動信号をセット信号とし、コマンド／アドレスをメモリ
バンクに出力するコマンド／アドレスレジスタと、前記
バンク起動信号と前記バンクアドレス一致信号のいずれ
か一方が生成されたとき、信号を出力するＯＲゲート
と、該ＯＲゲート出力信号をセット信号とし、前記メモ
リバンクに書き込みデータを出力する書き込みデータレ
ジスタとを、各メモリバンク毎に設けることができる。
【０００９】［作用］本発明では、Ｎ個のメモリバンク
を有するコンピュータの記憶装置において、同一アドレ
スに連続して書き込みアクセスが起こった時、後続メモ
リリクエストのコマンド／アドレス情報と先行メモリリ
クエストのアクセス先バンクのアクセス中コマンド／ア
ドレス情報を比較し、不一致の時はバンクビジー解除後
にメモリアクセスを行い、一致した時はメモリに書き込
むデータを後続リクエストの書き込みデータに更新し
て、実際のメモリアクセスは１回しか実行しない。この
ため、同一メモリアドレスに対する書き込みアクセスが
連続した時のメモリスループットを向上させることが可
能となる。
を有するコンピュータの記憶装置において、同一アドレ
スに連続して書き込みアクセスが起こった時、後続メモ
リリクエストのコマンド／アドレス情報と先行メモリリ
クエストのアクセス先バンクのアクセス中コマンド／ア
ドレス情報を比較し、不一致の時はバンクビジー解除後
にメモリアクセスを行い、一致した時はメモリに書き込
むデータを後続リクエストの書き込みデータに更新し
て、実際のメモリアクセスは１回しか実行しない。この
ため、同一メモリアドレスに対する書き込みアクセスが
連続した時のメモリスループットを向上させることが可
能となる。
【００１０】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【００１１】図１は、本発明の第１の実施例である、Ｎ
個のバンクに対するメモリ制御回路を示す。本メモリ制
御回路は、コマンド／アドレスセレクタ１，コマンド／
アドレス比較回路２，バンクビジーセレクタ３，バンク
ビジー回路４，バンクビジー比較回路５，２つのアンド
ゲート６，８，ＮＯＲゲート７，バンクデコーダ９，Ｏ
Ｒゲート１０，バンクビジーカウンタ１１，書き込みデ
ータレジスタ１２，コマンド／アドレスレジスタ１３，
メモリバンク１４及びアドレス一致デコーダ１５を有す
る。
個のバンクに対するメモリ制御回路を示す。本メモリ制
御回路は、コマンド／アドレスセレクタ１，コマンド／
アドレス比較回路２，バンクビジーセレクタ３，バンク
ビジー回路４，バンクビジー比較回路５，２つのアンド
ゲート６，８，ＮＯＲゲート７，バンクデコーダ９，Ｏ
Ｒゲート１０，バンクビジーカウンタ１１，書き込みデ
ータレジスタ１２，コマンド／アドレスレジスタ１３，
メモリバンク１４及びアドレス一致デコーダ１５を有す
る。
【００１２】コマンド／アドレスセレクタは各バンクに
アクセス中のコマンド／アドレス情報をコマンド／アド
レスレジスタ１３から入力し、メモリリクエストのアク
セス先のバンクアドレスをセレクト信号とし、受信した
リクエストのアクセス先バンクのコマンド／アドレス情
報をセレクトする。コマンド／アドレス比較回路２は、
コマンド／アドレスセレクタ１の出力と、受信したリク
エストのアドレス／書き込みコマンド情報とを比較し、
アドレスが一致しているか、書き込み命令かをチェック
して条件が満足しているとき、論理”１”を出力する。
アクセス中のコマンド／アドレス情報をコマンド／アド
レスレジスタ１３から入力し、メモリリクエストのアク
セス先のバンクアドレスをセレクト信号とし、受信した
リクエストのアクセス先バンクのコマンド／アドレス情
報をセレクトする。コマンド／アドレス比較回路２は、
コマンド／アドレスセレクタ１の出力と、受信したリク
エストのアドレス／書き込みコマンド情報とを比較し、
アドレスが一致しているか、書き込み命令かをチェック
して条件が満足しているとき、論理”１”を出力する。
【００１３】一方、各バンク内のバンクビジーカウンタ
１１には、メモリアクセス開始時に所定のバンクビジー
時間がセットされ、クロックサイクル毎にカウントダウ
ンすることにより、カウンタ値が”０”の時にバンクビ
ジー解除となる。バンクビジーセレクタ３は、各バンク
ビジーカウンタ１１の出力を入力とし、メモリリクエス
トのアクセス先のバンクアドレスをセレクト信号とす
る。このビジーセレクタ３の出力が”１”、すなわちメ
モリリクエストのアクセス先のバンクがビジーの時、バ
ンクビジー回路４はバンクビジー信号を論理”１”とし
て出力する。
１１には、メモリアクセス開始時に所定のバンクビジー
時間がセットされ、クロックサイクル毎にカウントダウ
ンすることにより、カウンタ値が”０”の時にバンクビ
ジー解除となる。バンクビジーセレクタ３は、各バンク
ビジーカウンタ１１の出力を入力とし、メモリリクエス
トのアクセス先のバンクアドレスをセレクト信号とす
る。このビジーセレクタ３の出力が”１”、すなわちメ
モリリクエストのアクセス先のバンクがビジーの時、バ
ンクビジー回路４はバンクビジー信号を論理”１”とし
て出力する。
【００１４】バンクビジー比較回路５は、バンクビジー
セレクタ３の出力と、設定値”Ｘ”とを比較し、バンク
ビジーセレクタ３の出力値が設定値”Ｘ”より大きい時
に論理”１”を出力する。ここで、Ｘとは、ＤＲＡＭの
カラム信号が入力するタイミング値を意味する。
セレクタ３の出力と、設定値”Ｘ”とを比較し、バンク
ビジーセレクタ３の出力値が設定値”Ｘ”より大きい時
に論理”１”を出力する。ここで、Ｘとは、ＤＲＡＭの
カラム信号が入力するタイミング値を意味する。
【００１５】アンドゲート６は、コマンド／アドレス比
較回路２の出力とバンクビジー比較回路５の出力との論
理積をとり、コマンド／アドレス一致信号を出力する。
ＮＯＲゲート７は、コマンド／アドレス一致信号とバン
クビジー信号とのＮＯＲ論理とり、アンドゲート８は本
論理信号とメモリリクエストの論理積を出力する。バン
クデコーダ９は、アンドゲート８の出力をイネーブルと
して、メモリリクエストのバンクアドレスをデコード
し、メモリリクエストのアクセス先バンクの起動信号を
生成する。また、アドレス一致デコーダ１５は、コマン
ド／アドレス一致信号をイネーブルとして、メモリリク
エストのバンクアドレスをデコードし、メモリリクエス
トのアクセス先バンクのアドレス一致信号を生成する。
較回路２の出力とバンクビジー比較回路５の出力との論
理積をとり、コマンド／アドレス一致信号を出力する。
ＮＯＲゲート７は、コマンド／アドレス一致信号とバン
クビジー信号とのＮＯＲ論理とり、アンドゲート８は本
論理信号とメモリリクエストの論理積を出力する。バン
クデコーダ９は、アンドゲート８の出力をイネーブルと
して、メモリリクエストのバンクアドレスをデコード
し、メモリリクエストのアクセス先バンクの起動信号を
生成する。また、アドレス一致デコーダ１５は、コマン
ド／アドレス一致信号をイネーブルとして、メモリリク
エストのバンクアドレスをデコードし、メモリリクエス
トのアクセス先バンクのアドレス一致信号を生成する。
【００１６】各バンク内のコマンド／アドレスレジスタ
１３は、バンク起動信号をセット信号として、メモリバ
ンク１４に対して、コマンド／アドレス情報を出力しメ
モリアクセスを実行する。ＯＲゲート１０はバンク起動
信号とバンクアドレス一致信号の論理和を生成し、書き
込みデータレジスタ１２は、本論理和信号をセット信号
としてメモリバンク１４に書き込みデータを出力する。
１３は、バンク起動信号をセット信号として、メモリバ
ンク１４に対して、コマンド／アドレス情報を出力しメ
モリアクセスを実行する。ＯＲゲート１０はバンク起動
信号とバンクアドレス一致信号の論理和を生成し、書き
込みデータレジスタ１２は、本論理和信号をセット信号
としてメモリバンク１４に書き込みデータを出力する。
【００１７】従って、バンク起動信号は、バンクアドレ
ス一致が論理”１”、つまり受信リクエストのコマンド
／アドレスとアクセス先バンクに先行してアクセスして
いるコマンド／アドレス情報とが一致した時は出力され
ないことになる。このため、先行リクエストと後続リク
エストが同一アドレスの書き込み命令時には後続リクエ
ストのバンク起動信号は出力されず、バンクビジーカウ
ンタ１１とコマンド／アドレスレジスタ１３は動作しな
いが、バンクアドレス一致信号は出力され、ＯＲゲート
１０を介し書き込みデータレジスタ１２のセット信号と
なるため、書き込みデータは後続のメモリリクエストの
データに更新される。
ス一致が論理”１”、つまり受信リクエストのコマンド
／アドレスとアクセス先バンクに先行してアクセスして
いるコマンド／アドレス情報とが一致した時は出力され
ないことになる。このため、先行リクエストと後続リク
エストが同一アドレスの書き込み命令時には後続リクエ
ストのバンク起動信号は出力されず、バンクビジーカウ
ンタ１１とコマンド／アドレスレジスタ１３は動作しな
いが、バンクアドレス一致信号は出力され、ＯＲゲート
１０を介し書き込みデータレジスタ１２のセット信号と
なるため、書き込みデータは後続のメモリリクエストの
データに更新される。
【００１８】図２に一例としてＤＲＡＭを使用した場合
のタイミングチャートを示し、本実施例の動作を説明す
る。
のタイミングチャートを示し、本実施例の動作を説明す
る。
【００１９】同一アドレスに対する書き込みリクエスト
Ａ，Ｂを受信した時、リクエストＡに対してはバンク起
動信号が出力され、クロック１でコマンド／アドレスレ
ジスタ１３及び書き込みデータレジスタ１２に各値がセ
ットされる。クロック１では後続リクエストＢを受信し
ており、バンクアドレス一致信号が出力され、クロック
２で書き込みデータレジスタ１２の内容がリクエストＢ
による書き込みデータに更新される。書き込みデータの
更新が許される時間は、バンクビジーカウンタ１１の値
がバンクビジー比較回路５への入力の値”Ｘ”より大き
い場合であり、図２のタイミングチャートでは本”Ｘ”
の値は”５”となる。これは、汎用ＤＲＡＭやＳＤＲＡ
Ｍの書き込みデータの確定タイミングはＣＯＬ情報とほ
ぼ同じであるためである。つまり、先行リクエストによ
る書き込みが進行してしまっている場合には、そのまま
書き込み動作を続け、後続リクエストにより書き込み
は、あらためて行うのである。
Ａ，Ｂを受信した時、リクエストＡに対してはバンク起
動信号が出力され、クロック１でコマンド／アドレスレ
ジスタ１３及び書き込みデータレジスタ１２に各値がセ
ットされる。クロック１では後続リクエストＢを受信し
ており、バンクアドレス一致信号が出力され、クロック
２で書き込みデータレジスタ１２の内容がリクエストＢ
による書き込みデータに更新される。書き込みデータの
更新が許される時間は、バンクビジーカウンタ１１の値
がバンクビジー比較回路５への入力の値”Ｘ”より大き
い場合であり、図２のタイミングチャートでは本”Ｘ”
の値は”５”となる。これは、汎用ＤＲＡＭやＳＤＲＡ
Ｍの書き込みデータの確定タイミングはＣＯＬ情報とほ
ぼ同じであるためである。つまり、先行リクエストによ
る書き込みが進行してしまっている場合には、そのまま
書き込み動作を続け、後続リクエストにより書き込み
は、あらためて行うのである。
【００２０】次に、本発明の第２の実施例を図２に示
す。本実施例では、メモリリクエストがある度に、その
時のコマンド／アドレスが先行命令コマンド／アドレス
レジスタ２２にセットされる。このコマンド／アドレス
の内のアドレスはバンクアドレスを含む。
す。本実施例では、メモリリクエストがある度に、その
時のコマンド／アドレスが先行命令コマンド／アドレス
レジスタ２２にセットされる。このコマンド／アドレス
の内のアドレスはバンクアドレスを含む。
【００２１】ライトアドレス一致検出回路２３は、先行
命令コマンド／アドレスレジスタ２２の出力、即ち現時
点から１クロック前の先行命令のコマンド／アドレス
と、現時点のコマンド／アドレスとを比較する。この比
較の結果により、一致の場合にはインバータ２４によ
り、バンクデコーダ２１からのバンク起動信号の出力を
抑止し、不一致の場合はバンク起動信号の出力を許す。
命令コマンド／アドレスレジスタ２２の出力、即ち現時
点から１クロック前の先行命令のコマンド／アドレス
と、現時点のコマンド／アドレスとを比較する。この比
較の結果により、一致の場合にはインバータ２４によ
り、バンクデコーダ２１からのバンク起動信号の出力を
抑止し、不一致の場合はバンク起動信号の出力を許す。
【００２２】バンク起動信号は、第１の実施例における
のと同様に、該当するコマンド／アドレスレジスタ２５
に供給され、書き込みデータレジスタ２７の内容がメモ
リバンク２６に書き込まれる。
のと同様に、該当するコマンド／アドレスレジスタ２５
に供給され、書き込みデータレジスタ２７の内容がメモ
リバンク２６に書き込まれる。
【００２３】本実施例では、先行命令コマンド／アドレ
スレジスタ２２及びライトアドレス一致検出回路２３
は、バンクアドレスを含むアドレスを扱うものの、図１
に示した第１の実施例に比べて、回路構成はシンプルで
あり、ハードウェア量も少なくなる。
スレジスタ２２及びライトアドレス一致検出回路２３
は、バンクアドレスを含むアドレスを扱うものの、図１
に示した第１の実施例に比べて、回路構成はシンプルで
あり、ハードウェア量も少なくなる。
【００２４】なお、以上に説明した実施例は、メモリが
複数バンクで構成されている場合における本発明の適用
例であり、メモリが１バンクであってもよい。その場合
には、第１の実施例におけるコマンド／アドレスセレク
タ１，バンクビジーセレクタ３，バンクデコーダ９及び
アドレス一致デコーダ１５、また第２の実施例における
バンクデコーダ２１及びバンクセレクタ２８は不要とな
る。
複数バンクで構成されている場合における本発明の適用
例であり、メモリが１バンクであってもよい。その場合
には、第１の実施例におけるコマンド／アドレスセレク
タ１，バンクビジーセレクタ３，バンクデコーダ９及び
アドレス一致デコーダ１５、また第２の実施例における
バンクデコーダ２１及びバンクセレクタ２８は不要とな
る。
【００２５】また、以上に説明したメモリ制御回路を組
み込んだ記憶装置、それは基本的な主記憶装置であって
も、また拡張記憶装置であってもよいが、そのような記
憶装置は容易に構成できる。さらに、このような記憶装
置をコンピュータに組み込むことも容易である。
み込んだ記憶装置、それは基本的な主記憶装置であって
も、また拡張記憶装置であってもよいが、そのような記
憶装置は容易に構成できる。さらに、このような記憶装
置をコンピュータに組み込むことも容易である。
【００２６】
【発明の効果】本発明の効果は、同一アドレス対しメモ
リ書き込みアクセスが連続した時、メモリスループット
を向上可能とする。その理由は、同一アドレスに対しメ
モリ書き込みリクエストが連続した時、後続メモリリク
エストのコマンド／アドレス情報と先行メモリリクエス
トのアクセス先バンクのアクセス中のコマンド／アドレ
ス情報を比較し、不一致の時はバンクビジー解除後にメ
モリアクセスを行い、一致した時はメモリに書き込むデ
ータを後続リクエストの書き込みデータに更新して、実
際のメモリアクセスは１回しか実行しないからである。
同一アドレスが連続することは、スーパーコンピュータ
における行列計算等では頻発するので、この効果は大き
い。
リ書き込みアクセスが連続した時、メモリスループット
を向上可能とする。その理由は、同一アドレスに対しメ
モリ書き込みリクエストが連続した時、後続メモリリク
エストのコマンド／アドレス情報と先行メモリリクエス
トのアクセス先バンクのアクセス中のコマンド／アドレ
ス情報を比較し、不一致の時はバンクビジー解除後にメ
モリアクセスを行い、一致した時はメモリに書き込むデ
ータを後続リクエストの書き込みデータに更新して、実
際のメモリアクセスは１回しか実行しないからである。
同一アドレスが連続することは、スーパーコンピュータ
における行列計算等では頻発するので、この効果は大き
い。
【図１】本発明の第１の実施例を示す。
【図２】図１に示した実施例のタイミングチャートであ
る。
る。
【図３】本発明の第２の実施例を示す。
【図４】従来例を示す。
１ コマンド／アドレスセレクタ ２ コマンド／アドレス比較回路 ３ バンクビジーセレクタ ４ バンクビジー回路 ５ バンクビジー比較回路 ６，８ アンドゲート ７ ＮＯＲゲート ９，２１ バンクデコーダ １０ ＯＲゲート １１ バンクビジーカウンタ １２，２７ 書き込みデータレジスタ １３，２５ コマンド／アドレスレジスタ １４，２６ メモリバンク １５ アドレス一致デコーダ ２２ 先行命令コマンド／アドレスレジスタ ２３ ライトアドレス一致検出回路 ２４ インバータ ２８ バンクセレクタ ３１ 第１レジスタ ３２ 第２レジスタ ３３ 比較器 ３４ 制御回路 ３５ ＤＲＡＭ制御部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/00 - 12/06 実用ファイル（ＰＡＴＯＬＩＳ) 特許ファイル（ＰＡＴＯＬＩＳ)
Claims (3)
- 【請求項１】 Ｎ（Ｎ≧２）個のメモリバンクを有する
メモリ装置のメモリ制御回路において、 各メモリバンクの最新メモリリクエストの書き込みアド
レス情報を入力とし、後続メモリリクエストのアクセス
先バンクアドレスをセレクト信号とするアドレスセレク
タと、 該セレクタの出力と前記後続メモリリクエストの書き込
みアドレス情報とを比較するコマンド／アドレス比較回
路とを設け、 前記コマンド／アドレス比較回路の比較結果が 一致のと
きは、対応するメモリバンクの前記最新メモリリクエス
トに係るメモリ書き込み動作が、メモリのカラム信号が
入力するタイミングを経過していなければ、対応するメ
モリバンクの前記最新メモリリクエストに係る書き込み
データを、前記後続メモリリクエストの書き込みデータ
に変更することを特徴とするメモリ制御回路。 - 【請求項２】 各メモリバンク毎に設けられた、メモリ
アクセス開始時に所定のバンクビジー時間をセットして
クロックサイクル毎にカウントダウンすることにより、
該カウンタ値が”０”の時にバンクビジー解除となるバ
ンクビジーカウンタと、 該各バンクビジーカウンタの出力を入力とし、前記後続
メモリリクエストのアクセス先バンクアドレスをセレク
ト信号とするバンクビジーセレクタと、 該バンクビジーセレクタによってセレクトされる前記後
続メモリリクエストのアクセス先バンクがビジーである
時、バンクビジーを検出するバンクビジー回路と、 前記バンクビジーセレクタの出力の値が、前記メモリの
カラム信号が入力するタイミング値より大きいか比較す
るバンクビジー比較回路と、 前記バンクビジーセレクタの出力の値が、前記メモリの
カラム信号が入力するタイミング値より大きく、且つ、
前記コマンド／アドレス比較回路の比較結果が一致のと
き、 コマンド／アドレス一致信号を生成する第１のアン
ドゲートと、 前記コマンド／アドレス一致信号が生成されず、且つ、
バンクビジーが検出されないとき、信号を出力するＮＯ
Ｒゲートと、該 ＮＯＲゲートが出力信号を生成し、且つ、メモリリク
エスト信号が出力されたとき、信号を出力する第２のア
ンドゲートと、 該 第２のアンドゲート出力信号をイネーブルとして、前
記後続メモリリクエストのバンクアドレスをデコード
し、前記後続メモリリクエストのアクセス先バンクのバ
ンク起動信号を生成するバンクデコーダと、 前記コマンド／アドレス一致信号をイネーブルとして、
前記後続メモリリクエストのバンクアドレスをデコード
し、前記後続メモリリクエストのアクセス先バンクのバ
ンクアドレス一致信号を生成するアドレス一致デコーダ
とを設け、 前記バンクアドレス一致信号が生成されたとき、対応す
るメモリバンクの前記最新メモリリクエストに係る書き
込みデータを、前記後続メモリリクエストの書き込みデ
ータに変更する ことを特徴とする請求項１記載のメモリ
制御回路。 - 【請求項３】 前記バンク起動信号をセット信号とし、
コマンド／アドレスをメモリバンクに出力するコマンド
／アドレスレジスタと、 前記バンク起動信号と前記バンクアドレス一致信号のい
ずれか一方が生成されたとき、信号を出力するＯＲゲー
トと、 該 ＯＲゲート出力信号をセット信号とし、前記メモリバ
ンクに書き込みデータを出力する書き込みデータレジス
タとを、各メモリバンク毎に設けたことを特徴とする請
求項２記載のメモリ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00043198A JP3169878B2 (ja) | 1998-01-05 | 1998-01-05 | メモリ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00043198A JP3169878B2 (ja) | 1998-01-05 | 1998-01-05 | メモリ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11194969A JPH11194969A (ja) | 1999-07-21 |
| JP3169878B2 true JP3169878B2 (ja) | 2001-05-28 |
Family
ID=11473635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00043198A Expired - Fee Related JP3169878B2 (ja) | 1998-01-05 | 1998-01-05 | メモリ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169878B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006285617A (ja) | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | データ処理装置、データ処理方法、およびコンピュータ読み取り可能な記憶媒体 |
| JP4772546B2 (ja) | 2006-03-17 | 2011-09-14 | 富士通セミコンダクター株式会社 | 半導体メモリ、メモリシステムおよびメモリシステムの動作方法 |
-
1998
- 1998-01-05 JP JP00043198A patent/JP3169878B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11194969A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3532932B2 (ja) | 時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ | |
| US5586286A (en) | Memory controller having flip-flops for synchronously generating DRAM address and control signals from a single chip | |
| US7536530B2 (en) | Method and apparatus for determining a dynamic random access memory page management implementation | |
| EP1560123B1 (en) | Information processing apparatus and method of accessing memory | |
| JPH02223091A (ja) | コンピュータメモリシステム | |
| JP2001060169A (ja) | キャッシュコントローラ及びコンピュータシステム | |
| EP0730228B1 (en) | ECC protected memory organization with pipelined read-modify-write accesses | |
| JP3180175B2 (ja) | 命令レベルの並列処理制御方法およびプロセッサ | |
| JPH07248963A (ja) | Ｄｒａｍ制御装置 | |
| JP3169878B2 (ja) | メモリ制御回路 | |
| JP2004295322A (ja) | メモリアクセス制御装置 | |
| JP3190856B2 (ja) | メモリコマンド制御回路 | |
| JP2001135079A (ja) | メモリ制御装置 | |
| JPH07129456A (ja) | コンピュータシステム | |
| JPH02287828A (ja) | プリフェッチ制御方式 | |
| US20040103267A1 (en) | Data processor having cache memory | |
| JPH11184751A (ja) | メモリ制御回路及びメモリ装置 | |
| EP0398191A2 (en) | Quadruple word, multiplexed, paged mode and cache memory | |
| JP3537786B2 (ja) | データ処理システム | |
| JP2001154845A (ja) | キャッシュミスした後のメモリバスアクセス制御方式 | |
| JPH02307123A (ja) | 計算機 | |
| JPH06348592A (ja) | ライトバッファ制御方式 | |
| JPH0877061A (ja) | 情報処理装置 | |
| JP2986049B2 (ja) | メモリ・アクセス・システム | |
| JPH07210456A (ja) | メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |