JP3190856B2 - メモリコマンド制御回路 - Google Patents
メモリコマンド制御回路Info
- Publication number
- JP3190856B2 JP3190856B2 JP16883097A JP16883097A JP3190856B2 JP 3190856 B2 JP3190856 B2 JP 3190856B2 JP 16883097 A JP16883097 A JP 16883097A JP 16883097 A JP16883097 A JP 16883097A JP 3190856 B2 JP3190856 B2 JP 3190856B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access
- row address
- address
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はメモリコマンド制御
回路、特に記憶素子にＤＲＡＭを使用したメモリサブシ
ステムにおけるメモリコマンド制御回路に関するもので
ある。
回路、特に記憶素子にＤＲＡＭを使用したメモリサブシ
ステムにおけるメモリコマンド制御回路に関するもので
ある。
【０００２】
【従来の技術】従来のこの種のメモリコマンド制御回路
は、例えば、特願平６−２３７３２号公報に記載されて
いるように、そして図５に示すように、現在及び前回の
アクセス時の行アドレスを第１レジスタ６と第２レジス
タに保持し、比較器８により比較することにより行アド
レスの変化を検出して、行アドレスに変化がないのに高
速アクセスモードとなっていない場合には、制御回路９
が行アドレスストローブ信号のオン時間を増加して、高
速アクセスモードでのアクセスを行うことを可能とし、
メモリアクセス速度の向上を図り、一方、行アドレスが
変化したのに高速アクセスモードとなっている場合に
は、行アドレス信号のオン時間を減少するようにしてい
る。上述のオン時間の増加、減少は、実際には制御回路
９がＤＲＡＭ制御部１０にＷＡＩＴをかけるか、かけな
いかにより行う。
は、例えば、特願平６−２３７３２号公報に記載されて
いるように、そして図５に示すように、現在及び前回の
アクセス時の行アドレスを第１レジスタ６と第２レジス
タに保持し、比較器８により比較することにより行アド
レスの変化を検出して、行アドレスに変化がないのに高
速アクセスモードとなっていない場合には、制御回路９
が行アドレスストローブ信号のオン時間を増加して、高
速アクセスモードでのアクセスを行うことを可能とし、
メモリアクセス速度の向上を図り、一方、行アドレスが
変化したのに高速アクセスモードとなっている場合に
は、行アドレス信号のオン時間を減少するようにしてい
る。上述のオン時間の増加、減少は、実際には制御回路
９がＤＲＡＭ制御部１０にＷＡＩＴをかけるか、かけな
いかにより行う。
【０００３】この結果、メモリアクセスが同じ行アドレ
スについて繰り返し行われる場合は、長時間にわたって
高速アクセスモードとなるようにされ、行アドレスが頻
繁に変化する場合には、高速アクセスモードが短時間で
終るようにされる。
スについて繰り返し行われる場合は、長時間にわたって
高速アクセスモードとなるようにされ、行アドレスが頻
繁に変化する場合には、高速アクセスモードが短時間で
終るようにされる。
【０００４】
【発明が解決しようとする課題】上述した従来のメモリ
コマンド制御回路では、記憶素子にＳＤＲＡＭを使用し
た記憶装置においては、行アドレスストローブ信号のオ
ン時間を制御する方式によっては一回のメモリアクセス
が長くなるため、ＳＤＲＡＭのサイクルタイムが増加す
る。
コマンド制御回路では、記憶素子にＳＤＲＡＭを使用し
た記憶装置においては、行アドレスストローブ信号のオ
ン時間を制御する方式によっては一回のメモリアクセス
が長くなるため、ＳＤＲＡＭのサイクルタイムが増加す
る。
【０００５】その理由は、ＤＲＡＭでの行アドレススト
ローブオフはＳＤＲＡＭではプリチャージコマンドに相
当し、オートプリチャージ付リードライトコマンドが使
用できず、従って、プリチャージコマンドを投入しなけ
ればならないため、サイクルタイムが増加するからであ
る。
ローブオフはＳＤＲＡＭではプリチャージコマンドに相
当し、オートプリチャージ付リードライトコマンドが使
用できず、従って、プリチャージコマンドを投入しなけ
ればならないため、サイクルタイムが増加するからであ
る。
【０００６】本発明の目的は、ＳＤＲＡＭのオートプリ
チャージ機能を効率よく使用してＳＤＲＡＭＡのスルー
プットを向上させるメモリコマンド制御回路を提供する
ことにある。
チャージ機能を効率よく使用してＳＤＲＡＭＡのスルー
プットを向上させるメモリコマンド制御回路を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明の制御回路は、中
央処理装置（ＣＰＵ）に接続し、ＣＰＵのＳＤＲＡＭア
クセスを実行するメモリサブシステムにおけるメモリコ
マンド制御回路において、前記メモリサブシステムは、
メモリリクエスト発行元で、発行するメモリリクエスト
と後続のメモリリクエストとについて、同一行アドレス
アクセスのメモリリクエストとなるかをチェックし、前
記発行するメモリリクエストに前記チェック結果を付加
してメモリ制御部に発行し、このメモリ制御部は前記チ
ェックの結果が不一致の場合には、前記発行されたメモ
リリクエストのＳＤＲＡＭアクセスはオートプリチャー
ジ付リードライトコマンドを使用して最短サイクルでア
クセスを終了し、一方、前記チェックの結果が一致の場
合には、前記発行されたメモリリクエストのＳＤＲＡＭ
アクセスはリードライトコマンドを使用し、且つ、行ア
ドレス取込み指示コマンドを入れることなく、後続の同
一行アドレスアクセスを最短サイクルで終了することに
より効率のよいメモリアクセスを実現する。
央処理装置（ＣＰＵ）に接続し、ＣＰＵのＳＤＲＡＭア
クセスを実行するメモリサブシステムにおけるメモリコ
マンド制御回路において、前記メモリサブシステムは、
メモリリクエスト発行元で、発行するメモリリクエスト
と後続のメモリリクエストとについて、同一行アドレス
アクセスのメモリリクエストとなるかをチェックし、前
記発行するメモリリクエストに前記チェック結果を付加
してメモリ制御部に発行し、このメモリ制御部は前記チ
ェックの結果が不一致の場合には、前記発行されたメモ
リリクエストのＳＤＲＡＭアクセスはオートプリチャー
ジ付リードライトコマンドを使用して最短サイクルでア
クセスを終了し、一方、前記チェックの結果が一致の場
合には、前記発行されたメモリリクエストのＳＤＲＡＭ
アクセスはリードライトコマンドを使用し、且つ、行ア
ドレス取込み指示コマンドを入れることなく、後続の同
一行アドレスアクセスを最短サイクルで終了することに
より効率のよいメモリアクセスを実現する。
【０００８】［作用］本発明では、より具体的には、メ
モリリクエスト発行元で発行するメモリリクエストと後
続メモリリクエストとのアドレスの内、ＳＤＲＡＭの行
アドレスに対応するアドレスビットを比較し、比較結果
をリクエストに付加して出力する。本リクエストを受信
するメモリ制御部では前記比較結果が一致の時はＳＤＲ
ＡＭに対してリードライトコマンドを発行し、又、比較
結果が不一致の時はＳＤＲＡＭに対してオートプリチャ
ージ付きリードライトコマンドを発行する。
モリリクエスト発行元で発行するメモリリクエストと後
続メモリリクエストとのアドレスの内、ＳＤＲＡＭの行
アドレスに対応するアドレスビットを比較し、比較結果
をリクエストに付加して出力する。本リクエストを受信
するメモリ制御部では前記比較結果が一致の時はＳＤＲ
ＡＭに対してリードライトコマンドを発行し、又、比較
結果が不一致の時はＳＤＲＡＭに対してオートプリチャ
ージ付きリードライトコマンドを発行する。
【０００９】このようにＳＤＲＡＭのプリチャージ付き
リードライトコマンドを効率よく使用する事により、メ
モリスループットを向上させることを可能とする。
リードライトコマンドを効率よく使用する事により、メ
モリスループットを向上させることを可能とする。
【００１０】
【発明の実施の形態】図１は本発明の構成図である。
【００１１】メモリリクエスト発行部１は、発行する先
行メモリリクエストと後続メモリメモリリクエストのア
ドレスの内、ＳＤＲＡＭ３の行アドレスに対応するアド
レスビットを比較回路４で比較し、本アドレス比較結果
が一致の時に論理“１”を不一致の時に論理“０”をメ
モリリクエストに付加して出力する。このような行アド
レスの比較はアドレスビットの比較以外にもメモリアク
セスするデータ幅とＳＤＲＡＭ３の数から何回、同一の
ＳＤＲＡＭ３に同一の行アドレスアクセスのメモリリク
エストが発行されるかを算出する方法等の数多くの手段
があり、後に詳述する。
行メモリリクエストと後続メモリメモリリクエストのア
ドレスの内、ＳＤＲＡＭ３の行アドレスに対応するアド
レスビットを比較回路４で比較し、本アドレス比較結果
が一致の時に論理“１”を不一致の時に論理“０”をメ
モリリクエストに付加して出力する。このような行アド
レスの比較はアドレスビットの比較以外にもメモリアク
セスするデータ幅とＳＤＲＡＭ３の数から何回、同一の
ＳＤＲＡＭ３に同一の行アドレスアクセスのメモリリク
エストが発行されるかを算出する方法等の数多くの手段
があり、後に詳述する。
【００１２】メモリリクエスト発行部１から出力された
アドレス比較結果が一致の時、つまり論理“１”の時
は、メモリ制御部２において、セレクタ５によりリード
ライトコマンド、又、アドレス比較結果が不一致の時は
セレクタ５によりオートプリチャージ付きリードライト
コマンドをそれぞれＳＤＲＡＭ３に発行する。
アドレス比較結果が一致の時、つまり論理“１”の時
は、メモリ制御部２において、セレクタ５によりリード
ライトコマンド、又、アドレス比較結果が不一致の時は
セレクタ５によりオートプリチャージ付きリードライト
コマンドをそれぞれＳＤＲＡＭ３に発行する。
【００１３】次に、本実施例の動作について説明する。
【００１４】尚、以下の説明においてはＳＤＲＡＭ３の
初期設定値はバーストレングス＝４，ＣＡＳレーテンシ
＝１，２バンク構成である場合を一例として説明する。
初期設定値はバーストレングス＝４，ＣＡＳレーテンシ
＝１，２バンク構成である場合を一例として説明する。
【００１５】図２は、ＳＤＲＡＭ３のバンクＡとバンク
Ｂにアクセスした場合の本実施例のタイムチャート（図
２Ａ）と従来例のタイムチャート（図２Ｂ）である。メ
モリリクエスト発行部１は、ＳＤＲＡＭ３のバンクＡに
アクセスするメモリリクエストＡとＳＤＲＡＭ３のバン
クＢにアクセスするリクエストＢに、行アドレスを比較
した不一致結果を付加してメモリリクエストをメモリ制
御部２に出力する。バンクが異なれば当然にアドレスも
異なるため、不一致結果となるからである。
Ｂにアクセスした場合の本実施例のタイムチャート（図
２Ａ）と従来例のタイムチャート（図２Ｂ）である。メ
モリリクエスト発行部１は、ＳＤＲＡＭ３のバンクＡに
アクセスするメモリリクエストＡとＳＤＲＡＭ３のバン
クＢにアクセスするリクエストＢに、行アドレスを比較
した不一致結果を付加してメモリリクエストをメモリ制
御部２に出力する。バンクが異なれば当然にアドレスも
異なるため、不一致結果となるからである。
【００１６】メモリ制御部２は図２Ａに示すように、メ
モリリクエストＡを受信してから、ＳＤＲＡＭのバンク
Ａ及びバンクＢに対して、行アドレスを取り込ませるた
めのアクティブコマンドＡＣＴに引き続きオートプリチ
ャージリードライトコマンドＡ＆ＣＯＭでアクセスを行
う。尚、ＳＤＲＡＭデータ出力が図示の如くになるの
は、バーストレングス＝４、ＣＡＳレーテンシ＝１とし
たことによるものである。
モリリクエストＡを受信してから、ＳＤＲＡＭのバンク
Ａ及びバンクＢに対して、行アドレスを取り込ませるた
めのアクティブコマンドＡＣＴに引き続きオートプリチ
ャージリードライトコマンドＡ＆ＣＯＭでアクセスを行
う。尚、ＳＤＲＡＭデータ出力が図示の如くになるの
は、バーストレングス＝４、ＣＡＳレーテンシ＝１とし
たことによるものである。
【００１７】本ケースを従来の方式で行うと、後続リク
エストＢを受信した後に行アドレスを比較するため、図
２Ｂに示すように、バンクＡに対してプリチャージコマ
ンドＰＲＥを発行する必要があり、バンクＢに対するア
クセスが１クロックサイクル遅れることが分かる。
エストＢを受信した後に行アドレスを比較するため、図
２Ｂに示すように、バンクＡに対してプリチャージコマ
ンドＰＲＥを発行する必要があり、バンクＢに対するア
クセスが１クロックサイクル遅れることが分かる。
【００１８】図３は、ＳＤＲＡＭの第一のバンクＡにの
みにアクセスし、かつ異なる行アドレスのリクエストが
連続したタイムチャートの場合である。
みにアクセスし、かつ異なる行アドレスのリクエストが
連続したタイムチャートの場合である。
【００１９】リクエスト発行部１は図３Ａに示すよう
に、ＳＤＲＡＭ３のバンクＡにアクセスする２つのリク
エストＡ０とＡ１に行アドレス不一致結果を付加してメ
モリリクエストにメモリ制御部２に出力する。
に、ＳＤＲＡＭ３のバンクＡにアクセスする２つのリク
エストＡ０とＡ１に行アドレス不一致結果を付加してメ
モリリクエストにメモリ制御部２に出力する。
【００２０】メモリ制御部２は、ＳＤＲＡＭ３のバンク
Ａにオートプリチャージ付リードライトコマンドＡ＆Ｃ
ＯＭでアクセスを行う。この場合は、同一バンクに対す
るアクセスであり、並行してアクセスを行えないため、
図２に比べて、ＳＤＲＡＭデータ出力に２クロック分だ
け間隙が生じている。
Ａにオートプリチャージ付リードライトコマンドＡ＆Ｃ
ＯＭでアクセスを行う。この場合は、同一バンクに対す
るアクセスであり、並行してアクセスを行えないため、
図２に比べて、ＳＤＲＡＭデータ出力に２クロック分だ
け間隙が生じている。
【００２１】一方、従来方式によるときは、図２Ｂと同
様、図３Ｂに示すように、Ａ１リクエストがさらに１ク
ロックサイクル遅れる。
様、図３Ｂに示すように、Ａ１リクエストがさらに１ク
ロックサイクル遅れる。
【００２２】図４はＳＤＲＡＭ３の同一バンクの同一行
アドレスにアクセスした場合の本実施例のタイムチャー
トである。
アドレスにアクセスした場合の本実施例のタイムチャー
トである。
【００２３】リクエスト発行部１は、バンクＡの同一行
アドレスにアクセスするＡ０とＡ１に行アドレス一致結
果を付加してメモリリクエストをメモリ制御部２に出力
する。
アドレスにアクセスするＡ０とＡ１に行アドレス一致結
果を付加してメモリリクエストをメモリ制御部２に出力
する。
【００２４】メモリ制御部２は、Ａ０の後に受信するリ
クエストＡ１はＡ０と同一行アドレスのリクエストであ
ることが判定されているため、ＳＤＲＡＭ３のバンクＡ
にリードライトコマンドＣＯＭでアクセスを行い、Ａ１
リクエストはアクティブコマンドを実行しないでオート
プリチャージ付リードライトコマンドＡ＆ＣＯＭを実行
する。尚、Ａ１の同一行アドレスのリクエストＡ２が続
いているときは、Ａ１リクエストはオートプリチャージ
付リードライトコマンドＡ＆ＣＯＭではなく、リードラ
イトコマンドＣＯＭを実行することになる。
クエストＡ１はＡ０と同一行アドレスのリクエストであ
ることが判定されているため、ＳＤＲＡＭ３のバンクＡ
にリードライトコマンドＣＯＭでアクセスを行い、Ａ１
リクエストはアクティブコマンドを実行しないでオート
プリチャージ付リードライトコマンドＡ＆ＣＯＭを実行
する。尚、Ａ１の同一行アドレスのリクエストＡ２が続
いているときは、Ａ１リクエストはオートプリチャージ
付リードライトコマンドＡ＆ＣＯＭではなく、リードラ
イトコマンドＣＯＭを実行することになる。
【００２５】以上に説明した実施例の他に、ＳＤＲＡＭ
３がバンク構成の場合には、先ず、バンクアドレスのみ
について比較し、バンクアドレスが一致したときだけ、
行アドレスの比較を行うようにした実施例も考えられ
る。この実施例によれば、一挙に、バンクアドレスをも
含めた行アドレスの比較を行うよりも、バンクアドレス
が不一致の場合のメモリリクエスト送出を高速化できる
ことになる。
３がバンク構成の場合には、先ず、バンクアドレスのみ
について比較し、バンクアドレスが一致したときだけ、
行アドレスの比較を行うようにした実施例も考えられ
る。この実施例によれば、一挙に、バンクアドレスをも
含めた行アドレスの比較を行うよりも、バンクアドレス
が不一致の場合のメモリリクエスト送出を高速化できる
ことになる。
【００２６】また、行アドレスの一致・不一致のチェッ
クをアドレスビットを比較する方法以外の方法で行う実
施例も考えられる。
クをアドレスビットを比較する方法以外の方法で行う実
施例も考えられる。
【００２７】
【００２８】
【００２９】
【００３０】さらに、１回のメモリアクセスを２バイト
×４回行い（バーストレングス４）合計８バイトのリー
ドライトを行うＳＤＲＡＭを４個有するメモリシステム
において、ベクトル命令マシンにおける本発明の適用例
について説明する。
×４回行い（バーストレングス４）合計８バイトのリー
ドライトを行うＳＤＲＡＭを４個有するメモリシステム
において、ベクトル命令マシンにおける本発明の適用例
について説明する。
【００３１】この場合、スタートアドレス“Ａ”番地、
飛び４、ベクトルレングス３２要素のベクトルロード命
令では、１つのＳＤＲＡＭに３２回のリードアクセスを
行うため、オートプリチャージ付リードコマンドをアド
レス比較なしに発行可能となる。
飛び４、ベクトルレングス３２要素のベクトルロード命
令では、１つのＳＤＲＡＭに３２回のリードアクセスを
行うため、オートプリチャージ付リードコマンドをアド
レス比較なしに発行可能となる。
【００３２】このとき、アドレス比較は行わないが、メ
モリアクセスのスタートアドレスに対する行アドレスを
除くアドレス部分につき、飛び数４とベクトル長３２要
素を乗じた１２８のアドレスについて、乗数による桁上
げが発生しないか否かをチェックすることにより、同一
行アドレスアクセスのメモリリクエストを発行するか否
かのチェックを行う。
モリアクセスのスタートアドレスに対する行アドレスを
除くアドレス部分につき、飛び数４とベクトル長３２要
素を乗じた１２８のアドレスについて、乗数による桁上
げが発生しないか否かをチェックすることにより、同一
行アドレスアクセスのメモリリクエストを発行するか否
かのチェックを行う。
【００３３】以上の説明から明らかなように、本発明
は、行アドレス一致時は従来技術と同様な高速ページモ
ードでの処理を可能とし、行アドレス不一致の高速化を
実現可能とする。
は、行アドレス一致時は従来技術と同様な高速ページモ
ードでの処理を可能とし、行アドレス不一致の高速化を
実現可能とする。
【００３４】
【発明の効果】本発明によればＳＤＲＡＭのオートプリ
チャージ付きリードライトコマンドを効率よく使用する
ことにより、メモリスリープットを向上させることが可
能となる。
チャージ付きリードライトコマンドを効率よく使用する
ことにより、メモリスリープットを向上させることが可
能となる。
【００３５】その理由は、ＳＤＲＡＭでプリチャージコ
マンドを使用すると、プリチャージコマンド投入による
信号ラインのオーバーヘッドの発生を阻止できるため、
ＳＤＲＡＭのサイクルを短縮させることが可能となるか
らである。
マンドを使用すると、プリチャージコマンド投入による
信号ラインのオーバーヘッドの発生を阻止できるため、
ＳＤＲＡＭのサイクルを短縮させることが可能となるか
らである。
【図１】本発明の一実施例のブロック図である。
【図２】ＳＤＲＡＭの異なるバンクにアクセスした場合
のタイムチャートである。
のタイムチャートである。
【図３】ＳＤＲＡＭの同一バンクにアクセスし、かつア
ドレス不一致の場合タイムチャートである。
ドレス不一致の場合タイムチャートである。
【図４】ＳＤＲＡＭの同一バンクにアクセスし、かつア
ドレス一致の場合のタイムチャートである。
ドレス一致の場合のタイムチャートである。
【図５】従来例の一例を示す図である。
【符号の説明】 １ メモリリクエスト発行部 ２ メモリ制御部 ３ ＳＤＲＡＭ ４ 比較回路 ５ セレクタ ６ 第１レジスタ ７ 第２レジスタ ８ 比較器 ９ 制御回路 １０ ＲＡＭ制御部 １１ ＤＲＡＭ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 7/00 G11C 11/401 - 11/4099 G06F 12/02
Claims (4)
- 【請求項１】 中央処理装置（ＣＰＵ）に接続し、ＣＰ
ＵのＳＤＲＡＭアクセスを実行するメモリサブシステム
におけるメモリコマンド制御回路において、 前記メモリサブシステムは、メモリリクエスト発行元
で、発行するメモリリクエストと後続のメモリリクエス
トとについて、同一行アドレスアクセスのメモリリクエ
ストとなるかをチェックし、前記発行するメモリリクエ
ストに前記チェック結果を付加してメモリ制御部に発行
し、このメモリ制御部は前記チェックの結果が不一致の
場合には、前記発行されたメモリリクエストのＳＤＲＡ
Ｍアクセスはオートプリチャージ付リードライトコマン
ドを使用して最短サイクルでアクセスを終了し、一方、
前記チェックの結果が一致の場合には、前記発行された
メモリリクエストのＳＤＲＡＭアクセスはリードライト
コマンドを使用し、且つ、行アドレス取込み指示コマン
ドを入れることなく、後続の同一行アドレスアクセスを
最短サイクルで終了することにより効率のよいメモリア
クセスを実現するメモリコマンド制御回路。 - 【請求項２】 前記チェックは、ＳＤＲＡＭの行アドレ
スに対応するアドレスビットを比較することにより行う
ことを特徴とする請求項１記載のメモリコマンド制御回
路。 - 【請求項３】 前記比較は、先ず、バンクアドレスのみ
について行い、バンクアドレスが一致したときのみ前記
行アドレスに対応するアドレスビットの比較を行うこと
を特徴とする請求項２記載のメモリコマンド制御回路。 - 【請求項４】 ベクトル命令マシンにおいて、前記１回
のメモリアクセスのスタートアドレスに対する行アドレ
スを除くアドレス部分につき、飛び数とベクトル長を乗
算した結果により桁上げが発生しないか否かにより、前
記同一行アドレスアクセスとなるか否かの前記チェック
を行うことを特徴とする請求項１記載のメモリコマンド
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16883097A JP3190856B2 (ja) | 1997-06-25 | 1997-06-25 | メモリコマンド制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16883097A JP3190856B2 (ja) | 1997-06-25 | 1997-06-25 | メモリコマンド制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1116339A JPH1116339A (ja) | 1999-01-22 |
| JP3190856B2 true JP3190856B2 (ja) | 2001-07-23 |
Family
ID=15875319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16883097A Expired - Fee Related JP3190856B2 (ja) | 1997-06-25 | 1997-06-25 | メモリコマンド制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190856B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4843216B2 (ja) * | 2004-12-10 | 2011-12-21 | 株式会社リコー | メモリ制御装置 |
| JP2007249837A (ja) * | 2006-03-17 | 2007-09-27 | Nec Electronics Corp | メモリ制御装置、メモリ制御方法及び携帯機器 |
| JP5759276B2 (ja) | 2011-06-09 | 2015-08-05 | キヤノン株式会社 | 処理装置及び情報処理方法 |
-
1997
- 1997-06-25 JP JP16883097A patent/JP3190856B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1116339A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5936903A (en) | Synchronous semiconductor memory device | |
| JP3532932B2 (ja) | 時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ | |
| EP1560123B1 (en) | Information processing apparatus and method of accessing memory | |
| KR100914017B1 (ko) | 메모리 컨트롤러, 반도체 메모리의 액세스 제어 방법 및시스템 | |
| JP2001060169A (ja) | キャッシュコントローラ及びコンピュータシステム | |
| JP3922487B2 (ja) | メモリ制御装置および方法 | |
| US6542416B1 (en) | Methods and arrangements for conditionally enforcing CAS latencies in memory devices | |
| JP3190856B2 (ja) | メモリコマンド制御回路 | |
| US7536519B2 (en) | Memory access control apparatus and method for accomodating effects of signal delays caused by load | |
| US20050182868A1 (en) | Apparatus and method for controlling memory | |
| JPH07248963A (ja) | Ｄｒａｍ制御装置 | |
| JP2004013618A (ja) | 同期型半導体記憶装置のアクセス制御装置 | |
| JP2007172129A (ja) | 不揮発性メモリアクセス制御装置および不揮発性メモリ制御システム | |
| JP4108237B2 (ja) | メモリ制御装置 | |
| JPH06282983A (ja) | メモリ内のデータをアクセスするための方法、メモリシステムおよびメモリ制御システム | |
| JP3169878B2 (ja) | メモリ制御回路 | |
| JP2851777B2 (ja) | バス制御方法及び情報処理装置 | |
| JP2004199608A (ja) | メモリ制御回路 | |
| US20040103267A1 (en) | Data processor having cache memory | |
| JP3956698B2 (ja) | メモリ制御装置 | |
| JPH06348581A (ja) | メモリアクセス制御装置 | |
| JPH11184751A (ja) | メモリ制御回路及びメモリ装置 | |
| JPH08101793A (ja) | メモリシステム | |
| JPH0512121A (ja) | データ処理装置 | |
| JPH0323587A (ja) | Ｄｒａｍのパリティ生成・チェック方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |