JP3122119B2 - 組込み電圧クランプを有する閉止型セルトランジスタ - Google Patents

組込み電圧クランプを有する閉止型セルトランジスタ

Info

Publication number
JP3122119B2
JP3122119B2 JP02226839A JP22683990A JP3122119B2 JP 3122119 B2 JP3122119 B2 JP 3122119B2 JP 02226839 A JP02226839 A JP 02226839A JP 22683990 A JP22683990 A JP 22683990A JP 3122119 B2 JP3122119 B2 JP 3122119B2
Authority
JP
Japan
Prior art keywords
region
transistor
type
cell
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02226839A
Other languages
English (en)
Other versions
JPH03142972A (ja
Inventor
イルマツ ハムザ
ベンクーヤ イサック
Original Assignee
シリコニクス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコニクス インコーポレイテッド filed Critical シリコニクス インコーポレイテッド
Publication of JPH03142972A publication Critical patent/JPH03142972A/ja
Application granted granted Critical
Publication of JP3122119B2 publication Critical patent/JP3122119B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 技術分野 本発明はトランジスタに関するものであって、且つ組
込み電圧クランプを有するトランジスタの製造方法に関
するものである。更に詳細には、本発明は、例えばDMOS
又は絶縁ゲートバイポーラトランジスタなどのように、
トランジスタの活性部分によって囲繞された電圧クラン
プとして作用する組込み領域を有しており且つトランジ
スタにおけるその他の接合よりも低い電圧でブレークダ
ウンするパワースイッチングトランジスタに関するもの
である。
従来技術 DMOSFET（二重拡散金属酸化物シリコン電界効果トラ
ンジスタ）及びIGBT（絶縁ゲートバイポーラトランジス
タ）は従来公知である。DMOSFETトランジスタの一つの
セルの典型的な例を第1A図に示してある。DMOSFETは、
電界効果トランジスタであって、図示した如く、基板16
上に成長させたエピタキシャル層14（即ち、ドレイン領
域）内に形成されている本体領域12a,12b内にそれぞれ
形成されているソース領域10a及び10bを有している。エ
ピタキシャル層14の主表面22上の絶縁層20上にはゲート
18が形成されている。ドレインコンタクト24は、基板16
の裏側に取付けられている。ゲートコンタクト28及びソ
ース／本体コンタクト30も設けられている。従って、第
1A図は、従来のパワーDMOSFETを示している。
絶縁ゲートバイポーラトランジスタ（IGBT）は、IGBT
基板領域16がＰ＋領域（即ち、エピタキシャル層14の導
電型と反対の導電型）であるという点を除いて、第1A図
のDMOSFETとほぼ同様の構成を有している。IGBTは、実
際には、内部的には電界効果トランジスタ（FET）であ
り、そのソースは幅広ベースバイポーラトランジスタの
コレクタへ接続されており且つそのドレインは幅広ベー
スバイポーラトランジスタのベースへ接続されている。
この幅広ベーストランジスタのエミッタ端子は、IGBTの
コレクタ端子と呼称され、幅広ベーストランジスタのコ
レクタ端子はIGBTのエミッタ端子と呼称され、且つFET
ゲート端子はIGBTゲート端子と呼称される。従って、第
1A図の構成に対応するIGBTの場合、エピタキシャル層14
はベース領域である。本体領域12a,12bはIGBTエミッタ
領域10a,10bへ短絡されている。基板16（Ｐ＋導電型）
はIGBTコレクタ領域である。
従って、絶縁ゲートバイポーラトランジスタとDMOSFE
Tとの間の主要な構成上の差異は、基板の導電型であ
る。絶縁ゲートバイポーラトランジスタにおいて、エピ
タキシャル領域はオープンベース領域であり、そのこと
は、その領域が何れかの外部構成に対して電気的コンタ
クトを有していないことを意味している。この構成は、
フローティングベース領域とも呼称される。
従来のパワートランジスタは、典型的に、各セルが同
一である第1A図に示した種類の多数（例えば、10万個）
のセルを有している。第1B図に平面図で示した如く、DM
OSFET32の場合、各セル34,36,38,40は例えば正方形など
のような多角形であり、Ｎ＋本体領域34b,36b,38b,40b
内に形成されており且つ該領域によって囲繞されている
中央Ｐ＋ソース領域34a,36a,38a,40aを有している。各
セル34,36,38,40は、トランジスタ全体に対する導電性
ゲート領域である多結晶シリコン（即ち、ポリシリコ
ン）導電性ゲート領域44によって囲繞されている。
別の公知の従来のセル構成（不図示）においては、オ
ープンの直線的セルが設けられている。各セルは、典型
的に、直線的なＮ＋本体領域間に形成された直線的なＰ
＋ソース領域を有している。隣接するセルの間にポリシ
リコンゲート領域が設けられている。
第1A図に示した如きデバイスにおいては、コレクタ領
域12a（それは、典型的には、ホトエッチングした酸化
物マスク内における窓によって画定されている）などの
ような拡散領域は、該酸化物内の窓の端部によって画定
される領域の一部を除いて、形状が平行な面である。該
酸化物における窓の端部においては、拡散効果のため
に、該領域は断面において円筒形状となる。従って、窓
の端部における空間電荷ラインは歪曲され、平行面電界
構成とは異なった電界となる。従って、特定の印加電圧
に対し、ピークの電界は平行面接合の場合よりも円筒状
接合のほうが一層高いものとなる。従って、ブレークダ
ウン電圧は、平行面の場合よりも円筒状接合のほうが一
層低く、従ってブレークダウンは円筒状接合において発
生する傾向となる。
更に、矩形形状の拡散領域の角部などのように二つの
円筒状接合が合流する湾曲領域においては、いわゆる球
状接合が形成されることが従来公知である。球状接合の
電気的ブレークダウンは、典型的に、円筒状接合の場合
よりも一層低いブレークダウン電圧で発生する。なぜな
らば、矩形状の窓を介してマスクされている拡散領域と
関連するこの様なシャープな角部領域において極めて小
さな曲率半径が存在するからである。
第1C図は、円筒状接合のブレークダウン電圧よりも球
状結合のブレークダウン電圧のほうが低いことを示して
いる。球状接合のブレークダウン電圧は、典型的には、
円筒状接合の約60％であり、その場合、軽度にドープし
た半導体の厚さによって接合の半径を割った値は約0.1
である。第1C図において、rjは接合の半径であり、且つ
Ｗ′は軽度にドープした半導体の厚さである。BV/BVpp
は、平行面のブレークダウン電圧に対するブレークダウ
ン電圧である。
従来のパワーDMOS及び絶縁ゲートバイポーラトランジ
スタ装置は、典型的に、球状又はたかだか円筒状の形状
をしたPN接合を有している。上述した如く、球状接合
は、典型的に、円筒状接合よりも低い電圧値においてブ
レークダウンする。更に、上述した如く、円筒状接合
は、平面状接合の場合よりも一層低い電圧値においてブ
レークダウンを発生する。
従って、上述した如き従来のパワートランジスタ装置
は、典型的に、それらの拡散領域の角部において電気的
ブレークダウンを発生する。この電気的ブレークダウン
は好ましいものではない。なぜならば、それは、その箇
所を介して過剰な電流が流れ、ブレークダウン領域にお
いて加熱を発生する可能性があるからである。これは、
パワートランジスタは高電流に露呈することが意図され
ており、従ってこの加熱がパワートランジスタを壊滅的
に破壊する可能性があるので、特に問題である。
従って、トランジスタの活性部分においてブレークダ
ウンを発生することのないパワースイッチング動作のた
めに使用することが可能なトランジスタ装置が所望され
ている。
1988年10月18日に発行された米国特許第4,779,123号
（Bencuya et al.）においては、トランジスタの活性
部分を取巻く高導電度のコレクタウエルを持った改良型
絶縁ゲートバイポーラトランジスタが開示されている。
このコレクタウエルは、不所望のトランジスタのラッチ
ングを防止する。ラッチングは、半導体構成体がFETモ
ード導通を停止させるためにゲート上のバイアス電圧を
除去することによりターンオフさせることの不可能なバ
イポーラ導通の自己永久的状態となる現象である。しか
しながら、米国特許第4,779,123号においては、ブレー
クダウンの問題を取扱う方法について開示するものでは
ない。
目 的 本発明は、以上の点に鑑みなされたものであって、上
述した如き従来技術の欠点を解消し、組込み電圧クラン
プを具備する性能を改良したトランジスタ及びその製造
方法を提供することを目的とする。
構 成 本発明によれば、トランジスタセルの活性部分によっ
て囲繞されている電圧クランプ領域を具備するトランジ
スタセルが提供される。この電圧クランプ領域は、トラ
ンジスタの残部の電圧ブレークダウンよりも低い電圧ブ
レークダウンを有しており、従って、トランジスタが破
壊的な電圧ブレークダウンを発生することを保護し、且
つトランジスタの安全動作区域（SOA）を増加させてい
る。本発明の好適実施例においては、該トランジスタ
は、絶縁ゲートバイポーラトランジスタ（IGBT）又は二
重拡散金属酸化物半導体電界効果トランジスタ（DMOSFE
T）の何れかである。好適には、クランプ領域は比較的
低いブレークダウン電圧を達成するための球状の形状を
有している。
本発明の一実施例においては、このクランプ領域は、
トランジスタセルの実質的に環状（リング形状）の活性
領域の中心部に形成されている。別の実施例において
は、各セル内に複数個のクランプ領域が設けられてお
り、これらの複数個のクランプ領域は対称的に配設され
ている。該セルのゲート領域はクランプ領域を取囲んで
いる。該セルの活性領域（即ち、DMOSFETの場合のソー
ス及び本体、又はIGBTの場合のエミッタ及び本体）は、
ゲート領域を囲繞する閉止型セル構成体を画定してい
る。本発明の一実施例においては、トランジスタの活性
領域は傾斜接合を有している。この傾斜接合実施例にお
いては、クランプ領域は、球状形状を有している。本発
明のこれらの種々の実施例は、平面状接合と比較して球
状及び円筒状接合の一層低いブレークダウン電圧能力が
存在することを利用するものである。
本発明の一実施例においては、環状形状の活性デバイ
スセルが電圧クランプとして作用する島状半導体領域を
取囲んでいる。この活性デバイスセルは環状形状である
ので、円筒状接合よりも一層高いブレークダウン電圧を
有している。一方、クランプ領域は球状形状を有してお
り、従ってブレークダウンは活性デバイス領域接合の周
りではなく常にクランプ領域接合の周りで発生する。上
述した如く、活性デバイス接合は、クランプ領域の場合
よりも活性デバイス接合の場合に一層高い電圧のブレー
クダウンを与えるように傾斜接合を包含することが可能
である。
DMOSFETの場合におけるクランプ領域は、好適には、
高電圧ツェナーダイオードを形成する。従来公知の如
く、ディスクリート即ち個別的なツェナーダイオードが
従来使用されており、それは、ツェナーダイオードは特
定の電圧において常にブレークダウンするものであり且
つ損傷を発生することなしに繰返しブレークダウンする
ことが可能だからである。従って、本発明に基づいて基
板内にツェナーダイオードを設けることは、エピタキシ
ャル層のバルクにおいてブレークダウン現象が発生し且
つ活性デバイス（装置）を保護することを確保する。Ｎ
チャンネルIGBTの場合には、クランプ領域は、好適に
は、PNP−バイポーラ接合トランジスタの一部を形成す
る。
本発明のこれらの実施例の両方がパワートランジスタ
の安全動作区域（SOA）を改善する。なぜならば、ツェ
ナーダイオードはDMOSFETよりも優れた安全動作区域を
有しており、且つ同様に、PNP−BJTは絶縁ゲートバイポ
ーラトランジスタよりも優れた安全動作区域を有してい
るからである。従って、与えられた電圧に対して、本発
明に基づくトランジスタは、従来のトランジスタよりも
一層高い電圧を担持することが可能である。本発明の上
述した実施例は、上述した如く、米国特許第4,779,123
号に開示されるトランジスタと同様の理由によりラッチ
ングを防止することが可能である。
実施例 以下、添付の図面を参考に、本発明の具体的実施例の
態様について詳細に説明する。
第２図は本発明の一実施例を示した概略平面図であ
る。第２図は、トランジスタの小さな一部のみを示して
おり、第２図に示したパターンはトランジスタの全体に
亘って何回も繰返し存在するものであることを理解すべ
きである。Ｐ＋領域40はクランプ領域であり、それは、
好適には、本装置の実質的に半径方向に対称的（即ち、
正方形）の活性セル42の中心に位置している。活性セル
42は、Ｎ＋ソース（DMOSFETの場合）又はエミッタ（IGB
Tの場合）領域44a,44bを有しており、尚、本実施例にお
いては正方形の形状である。セル42に対するポリシリコ
ンゲート領域46が示されている。セル42に隣接して隣接
するセル50,52,54,56,58の一部が示されている。セル42
のポリシリコンゲート領域46は、ポリシリコン「ブリッ
ジ（架橋）」46a,46b,46c（それらは本体領域48a,48bの
上側に存在している）によって隣接するセル52,54,58の
ポリシリコンゲート52b,54b,58bへそれぞれ接続されて
いる。従って、各セルにおけるゲート領域は、究極的に
は、該ポリシリコンブリッジによって、本トランジスタ
における他のセルの各々におけるゲート領域へ接続され
ている。該ポリシリコンブリッジは、好適には、各セル
のゲート領域への上側コンタクトに対する必要性を取除
いており、従って製造を簡単化すると共に各セルの表面
積を減少させている。ポリシリコンブリッジ46a,46b,46
cの下側においては、Ｐ＋領域48a,48bが連続的であり、
従ってセル42は完全に取囲まれている。
この図面においては、簡単化のために、種々の領域へ
の上側の電気的コンタクトは示していない。セル42のク
ランプ領域40は、従来のメタリゼーション（不図示）に
よって、ソース又はエミッタ領域44a,44b及び本体領域4
8a,48bへ電気的に接続されている。第２図に示した如
く、セル構成の幾何学的形状は、本発明に従ってDMOS及
びIGBTの両方のトランジスタに対して使用されている。
従って、これら二つのタイプのトランジスタは、第２図
に示した如く、平面図においては同一の様相を有してい
る。
第3A図は、本発明に基づく絶縁ゲートバイポーラトラ
ンジスタの断面を示している。第3A図は、第２図におい
てＸ−Ｘ線に沿ってとったものである。第3A図には、Ｐ
＋導電型の基板60が示されている。基板領域60の上側に
はＮ型領域62が設けられている。Ｎ型領域62の上側には
Ｎ−型エピタキシャル層64が設けられており、それはベ
ース領域である。Ｎ−型領域64内には活性デバイスが形
成されている。図示した如く、この活性デバイスは、従
来のＰ＋型ディープ本体領域48a,48bを有しており、そ
の両側にはＰ型本体領域68a,68b,68c,68dが設けられて
いる。領域48a,48bは、実際には、環状構成体を形成す
るために図面の面の外側で連結した一つの領域である。
Ｎ＋型エミッタ領域44aは、Ｐ型本体領域68a内に形成さ
れている。Ｎ＋型エミッタ領域44bは、Ｐ型本体領域68b
内に形成されている。本装置の活性部分の中央部分には
Ｐ＋クランプ領域40が設けられている。Ｎ−型ベース領
域64の上側には絶縁酸化物層74が設けられている。導電
ゲート層46は絶縁酸化物層74の上に設けられている。図
示した如く、酸化物層74及びゲート層46は、開口されて
おり、Ｎ＋型エミッタ44a,44b及びＰ＋型ディープ本体
領域48a,48b及びＰ＋型クランプ領域40に対するコンタ
クトを与えている。Ｎ＋エミッタ領域78,80も示されて
おり、それらは隣接するセル52,54のそれぞれの一部で
ある。
第3B図は、第3B図がDMOS装置を示しているという点を
除いて、第３図に示したものと同様の装置である。第3B
図のDMOS装置と第3A図のIGBTとの間の構造上の差異は、
DMOS装置においては、基板層82がＮ＋型領域であるとい
う点である。
IGBT（第3A図）の場合、エミッタ電気コンタクト（不
図示）は、従来、Ｐ＋型ディープ本体領域48a,48b及び
Ｎ＋型エミッタ領域44a,44bとコンタクトしている。ゲ
ート層46は、上述した如く、ポリシリコンブリッジ（図
面には表われていない）によって電気的にコンタクトさ
れている。コレクタコンタクト（不図示）は、従来、Ｐ
＋型基板領域60とコンタクトして装置の裏側において設
けられている。図示した如く、ベース領域64は従来のフ
ローティング（即ち、オープンベース）であり、それは
それ自身の電気的コンタクトを有するものではない。DM
OSデバイス用の電気的コンタクトはIGBT装置用のものと
同一である。
第3A図及び第3B図にそれぞれ示した如く、IGBT及びDM
OS装置の両方の場合、該領域の導電型の全てを反転させ
ることが可能である。従って、IGBTデバイスの反転した
ものにおいては、ベース領域（エピタキシャル層）はＰ
型であり、コレクタ領域はＮ＋型であり、且つエミッタ
領域はＰ＋型である。DMOSデバイスの極性を反転したも
のの場合、ドレイン領域はＰ−型領域である。従って、
DMOSデバイスの極性を反転したものは、第3B図に示した
Ｎチャンネル（即ちチャンネル領域64）装置の代わりに
ＰチャンネルDMOSFETデバイスである。
第２図に示した如く、活性デバイスセル42は、電圧ク
ランプ領域であるＰ＋型島状部40を取囲むＮ＋型領域44
a,44bによって区画されている。活性デバイスセル42
は、好適には、基板の主表面によって画定される面内に
おいて環状形状であるので、活性デバイスセル（即ち、
第3A図の領域68a,68b,68c）は、円筒状接合よりも一層
高いブレークダウン電圧を有している。クランプＰ＋型
領域40は、好適には、第3A図及び第3B図に示した如く、
球状形状を有しているので、該デバイスのブレークダウ
ンは、活性デバイスセル領域42においてではなく、Ｐ＋
型クランプ接合領域40の周りにおいて常に発生する。
第3A図に示した如く、該デバイスのIGBT態様の場合、
Ｐ＋型クランプ領域は、Ｎ−型領域64及びＰ＋型基板60
と共に、PNPバイポーラ接合トランジスタを形成してい
る。従って、該デバイスの安全動作区域（SOA）は改善
されている。なぜならば、PNPバイポーラ接合トランジ
スタは、従来の通常の絶縁ゲートバイポーラトランジス
タよりも一層大きな安全動作区域を有しているからであ
る。
第3B図に示した本発明のDMOS実施例の場合、高電圧で
ブレークダウンするツェナーダイオードは、Ｐ＋型クラ
ンプ領域40と、その中にＰ＋型クランプ領域40が形成さ
れているＮ−型領域64との間における接合によって形成
されている。このPN接合高電圧ツェナーダイオードは、
該デバイス即ち装置の安全動作区域（SOA）を改善して
いる。
安全動作区域に関し、本発明によれば、クランプ領域
によってブレークダウン装置（ツェナーダイオード又は
トランジスタ）を設けることにより、該クランプ領域を
包含するデバイス即ち装置が一層低い電圧でブレークダ
ウンすることを可能とする利点が与えられる。従って、
特定の電流がいまだ該デバイスを介して通過しているに
も拘らず、該クランプ領域は該デバイスの活性部分がブ
レークダウンするよりも低い電圧においてブレークダウ
ンし、従って該クランプ領域が該電流のほとんどを担持
し、従ってそのことは活性装置区域をバイパスさせるこ
ととなる。従って、該デバイスの通常動作は、安全動作
区域電流曲線内のものとなる。
本発明の別の実施例を第４図に断面で示してある。IG
BTを示すこの実施例においては、デバイスの活性領域
は、Ｎ＋型エミッタ領域92a,92b,92c,92dが形成されて
いるＰ＋領域90a,90bと周りのＮ−型領域94との間に傾
斜接合を有するように形成されている。Ｐ＋型本体領域
90a,90bは、それぞれ、Ｐ型ウェル96a,96b内に位置され
ている。「傾斜接合」という用語は、傾斜した（浅くな
くシャープでもない）ドーピング分布を有することによ
るものである。傾斜Ｐ−Ｎ接合は、好適には、急激（即
ち、傾斜ではない）Ｐ−Ｎ接合よりも一層高い（25乃至
100Vだけ）ブレークダウン電圧を有している。この実施
例においては、更に、Ｐ＋型クランプ領域100がエミッ
タ領域92a,92b,92c,92dへ電気的に接続されている。更
に、絶縁層104、ゲート導電層106、中間Ｎ層110が設け
られている。第４図に示した装置は、絶縁ゲートバイポ
ーラトランジスタである。なぜならば、基板102はベー
ス領域94と反対の導電型であるからである。基板102が
Ｎ＋型であり且つその他の全ての領域が第４図における
ものと同一である場合には、このデバイス（装置）はDM
OS電界効果トランジスタセルである。Ｐ＋型クランプ領
域100は、第3A図及び第3B図に示したデバイスにおける
Ｐ＋型クランプ領域と同一の効果を有している。
第４図に示したデバイスの実施例の場合、クランプＰ
＋型領域100の形状は、好適には、球状である。第４図
に示した本発明の実施例におけるＰ＋クランプ領域100
は、好適には、急激接合即ち階段状接合である。従来公
知の如く、この急激即ち階段状接合は、通常、合金型及
び浅い拡散型構成において得られる。この階段状接合の
１側部（即ち、Ｐ＋クランプ領域100の側）は高度にド
ープされる。
本発明によれば、第２図に示した如く、活性区域セル
42,50,52,54,56,58の形状は、平面図において正方形で
ある必要はない。好適には、該セルの各々の形状は、ほ
ぼ半径方向に対称的であり、即ち円形、正方形、六角
形、八角形又は同等の形状とすることが可能である。
半径方向対称性即ち放射形対称性の利点は、第三の寸
法、即ち半導体物質の厚さを使用して空乏が一様に発生
すること確保することにより活性セルブレークダウン電
圧を増加させることである。
これらのセルが隣接していない場合、即ち円形状セル
などの場合、セル間の区域は、各セルの外側（即ち、本
体）領域と同一のドーピングを持った「無駄」（不活
性）領域である。別の実施例においては、これらのセル
は正方形、円形、又は各々がゲート領域を取囲む長尺状
閉止型矩形形状であり、且つ各矩形の二つのチャンネル
領域の間のゲート領域内に複数個のクランプ領域が設け
られている。この実施例に基づくトランジスタセルを第
５図に平面図で示してあり、且つ複数個のＰ＋クランプ
領域40a,40b,40c,40dがゲート領域46内に設けられてお
り、且つ二つのブリッジ46a,46bのみが設けられている
という点を除いて、第２図に示したものと同様の構成を
有している。Ｎ＋領域44a,44b及びＰ＋本体領域48a,48b
は長尺矩形形状であるセルを取囲んでいる。
本発明の別の実施例においては、MOS（金属−酸化物
−半導体）制御型サイリスタ（MCT）は、そのブレーク
ダウン電圧を増加させるために電圧クランプ領域が設け
られている。第６図に断面で示した如く、このMCTは、
Ｐ＋型基板116、中間Ｎ型領域118、Ｎ−型エピタキシャ
ル層120を有している。Ｐ＋カソード（Ｋ）領域122a,12
2bは、Ｎ型領域124内に形成されており、Ｎ型領域124は
Ｐ型ウエル126内に形成されている。Ｐ＋型クランプ領
域128は、カソード領域122a,122bへ電気的に接続されて
いる。導電性ゲート領域130は、ゲート絶縁層132の上側
に設けられており、ゲート端子Ｇを有している。アノー
ド端子Ａは基板161上に設けられている。
本発明の一実施例においては、該トランジスタは600V
の典型的な通常の動作レベルにおいて使用するためのも
のである。この様な600Vで定格とされた装置は、典型的
に、安全動作余裕を与えるために700Vを超える実際のブ
レークダウンを有している。この様な装置に対する１個
のセルに対しての典型的な寸法について、第２図を参照
して、以下に説明する。Ｐ＋型拡散領域40及び44bの間
の間隔、即ちセル42の幅は、典型的に、15ミクロン乃至
20ミクロンである。この間隔は、電圧クランプ領域40の
一端からＮ＋型領域44a又は44bの最も近い端部への間隔
である。この距離は、Ｐ＋型拡散領域が製造期間中にマ
スクされる場合の間隔である。デバイスが完成される場
合の実際の間隔は、典型的には、装置が製造される場合
の横方向拡散効果のために小さくなる。
Ｐ＋型クランプ領域40の典型的な幅は約10ミクロンで
ある。この幅は、Ｐ＋型クランプ領域40に対する最小寸
法の電気的コンタクトを収容するべく画定される。セル
42の幅は、典型的には、約30乃至40ミクロンである。こ
れは、Ｎ＋型領域44a、ゲート領域46、Ｐ＋型領域40、
及び拡散領域がマスクされる場合に画定される如くその
他のＮ＋型領域44bを包含している。例えば、円形又は
六角形の形状をしたセルを使用するその他の実施例にお
いては、これらの寸法は、好適には、ほぼ同一である。
ポリシリコンブリッジ46a,46b,46cの各々は、好適に
は、約７ミクロンの幅である（即ち、それは、Ｘ−Ｘ線
に対して直交する方向におけるブリッジ46aの寸法であ
る）。典型的なパワートランジスタ装置においては、約
50Aの電流をスイッチ動作させるために約１万個のこの
様なセル42が設けられている。
上述したIGBT装置用の安全動作区域曲線を第７図に示
してあり、これはコレクタ−エミッタ電圧VCEに対して
のコレクタ−エミッタ電流ICEのプロットを示してい
る。最大電流はI1において得られている。本発明のIGBT
実施例のSOAI（実線）は、従来の幅広ベースPNPトラン
ジスタのSOAWB内に存在している。本発明のSOAIは、図
示した如く、従来のIGBTのSOAP（点線）よりも一般的に
優れている。図示した如く、本発明の一実施例のブレー
クダウン電圧は約750Vであり、それは従来の幅広ベース
PNPトランジスタのアバランシェ電圧VAに対応してい
る。幅広ベースPNPトランジスタは理想的状態に近付くS
OAWB（一点鎖線）を有しているが、この様な構成は、公
知の如く、パワートランジスタにとっては望ましいもの
ではない。本発明のIGBT実施例に基づくトランジスタセ
ルに対するSOAは、実効的には、バイポーラトランジス
タのSOAと各セルの活性デバイスのSOAとの結合である。
本発明に基づくトランジスタは、従来公知の如く、マ
スキング、イオン注入、拡散などのプロセスによって形
成される。本発明の好適実施例に基づく処理ステップは
第3A図に示したIGBT装置の場合は以下の如くである。基
板60（第8a図参照）は、好適には、約0.005乃至0.01Ω
・cmの導電度及び＜100＞結晶配向を有するシリコンで
あるが、その他の導電度、導電型及び結晶配向を持った
シリコン以外の半導体物質を使用することも可能であ
る。
基板Ｐ＋型領域60は、約５×1018イオン数/cm3のレベ
ルへドープする。本発明のIGBT実施例の場合、Ｐ＋ドー
ピングはボロンを使用して行なわれる。本発明のDMOS実
施例の場合、基板Ｎ＋ドーピングレベルは、好適には、
約1019イオン数/cm3であり、且つ砒素又は燐を使用して
行なわれる。次いで、Ｎ型領域62を約５乃至10ミクロン
の厚さにエピタキシャル成長させ、且つ約１×1016乃至
５×1017原子数/cm3の砒素又は燐のドーピングを与え
る。Ｎ型領域の上にＮ−型エピタキシャル層64を約60ミ
クロンの厚さに成長させる。エピタキシャル層64のドー
ピングレベルは約１×1014イオン数/cm3である。フィー
ルド酸化物層140をエピタキシャル層64の上に成長させ
る。
第8b図に示した如く、第一マスクによって、フィール
ド酸化物層140をホトレジストを使用してパターン形成
する。マスクによって露出された区域において、フィー
ルド酸化物140を除去して、Ｐ＋領域48a,40を形成する
ために不純物を通過させるための開口を形成する。
Ｐ＋型ディープ本体領域48a及びクランプ領域40を、
好適には単一のステップで形成する。このことは、好適
には、約1016イオン数/cm3のドーズ及び約120KeVの注入
エネルギでボロンを使用して該ウエハに対してイオン注
入プロセスを行なうことによって実施する。一方、領域
48a,40は、Ｐ＋拡散源として使用される窒化ボロン注入
によって形成される。次いで、このウエハを拡散プロセ
スに露呈させる。領域48a及び40は、好適には、各々、
約３乃至６ミクロンの深さであり、且つ約５×1019乃至
1020原子数/cm3のドーピングレベルを有している。次い
で、約500nmの厚さの二酸化シリコン層142をフィールド
酸化物層140内の開口内に再成長させる。
次いで、第8c図に示した如く、第二マスクを使用し
て、フィールド酸化物140及び再成長した酸化物142をパ
ターン形成すると共にその一部を除去し、Ｐ＋領域48a,
40の上及び本ウエハの各ダイの端部（不図示）における
高電圧終端領域上方に二つの結合した酸化物層140,142
の部分を残存させる。
エピタキシャル層64上に二酸化シリコン層74を形成す
る（第8d図参照）。二酸化シリコン層74は、熱的に約10
0nmの厚さに成長され且つゲート絶縁層として作用す
る。多結晶シリコン層46はゲート層であり且つ典型的
に、CVDによって約500nmの厚さに二酸化シリコン層74上
に形成される。このゲート層としては、その他の導電性
物質を使用することも可能である。
二酸化シリコン層74及び多結晶シリコン層46をホトレ
ジスト層及び第三マスク（不図示）を使用してパターン
形成する（第8e図参照）。次いで、ゲート層46の露出部
分及びその下側に存在する二酸化シリコン層74の部分を
除去する。第8f図は、パターン形成した後のポリシリコ
ンゲート層46の一部の形態を概略平面図で示してあり、
第２図に関連して前に説明した如く、それぞれのセル5
2,54,58の隣接するゲート領域52b,54b,58bのそれぞれへ
のポリシリコンゲート層「ブリッジ（架橋）」46a,46b,
46cを示している。第8f図は、パターン形成した後のポ
リシリコンゲート層46の繰返しパターンを示している。
ゲート層46における開口40bは、下側に存在するエピタ
キシャル層（不図示）におけるクランプ領域40への電気
的コンタクトのためのものである。
Ｐ型本体領域68a,68b（第8e図参照）が、多結晶シリ
コン層46をマスクとして使用してイオン注入を行なうこ
とによって形成される。一実施例においては、約1014原
子数/cm2のドーズ及び約40乃至100KeVの注入エネルギで
もってボロン又はアルミニウムなどのようなドーパント
をウエハ内へイオン注入する。次いで、このウエハにつ
いて拡散プロセスを行ない、従って領域68a,68bの各々
は約３乃至４ミクロンの深さとなり且つ約１×1017乃至
1018イオン数/cm3の表面ドーピングレベルとなる。この
拡散プロセスの期間中に、ウエハ表面の全体に亘って約
200nmの厚さに薄い二酸化シリコン層（不図示）が熱的
に成長される。
次いで、好適には、約８×1015原子数/cm2のドーズ及
び約60KeVの注入エネルギでもって砒素又は燐を使用し
てイオン注入を行なうことによりＮ＋型ソース領域78,4
4aを形成する。次いで、このウエハについて拡散プロセ
スを行なう。Ｎ＋型領域78,44aの各々は、好適には、１
ミクロン未満の深さであり且つ約５×1019乃至1020イオ
ン数/cm3のドーピングレベルを有している。従って、ポ
リシリコン層46は、Ｐ型本体領域68a,68b及びＮ＋型ソ
ース領域78,44aの両方に対してマスクとして作用する。
次いで、第四マスク（不図示）を使用して各ダイの端
部においてのみＮ＋型本体領域ブロック注入（不図示）
を形成する。このブロック注入は、ダイ端部においてＰ
型本体領域が高電圧終端領域に入ることを防止する。
次いで、本トランジスタの表面上にPSG又はBPSG又は
二酸化シリコン又は窒化シリコンの絶縁層（不図示）を
形成する。この絶縁層は、第五マスクを使用してパター
ン形成し、ポリシリコン層46へのコンタクト及びエピタ
キシャル層64の主表面における種々の半導体領域へのコ
ンタクトを開放する。
次いで、ウエハ上にアルミニウムなどのような導電物
質からなる層（不図示）を形成し、第六マスク（不図
示）を使用してパターン形成しエミッタ／本体領域、ゲ
ート層、クランプ領域への電気的コンタクトを与える。
ウエハの裏側上に導電性物質からなる第二層（不図示）
を形成して基板60を電気的にコンタクト即ち接触する。
次いで、パッシベーション層を形成し（不図示）且つボ
ンディングパッド用の第七マスクを使用して該パッシベ
ーション層を介して開口を形成する。
本トランジスタの上述した製造方法の説明は単に例示
的なものであって本発明を限定する意図を持ってしたも
のではない。本発明のその他の実施例においてはその他
のプロセスパラメータを有することが可能であることは
勿論である。パワートランジスタの製造方法は従来公知
であり、例えば、Sorab Gandhi著「半導体パワー装置
（Semiconductor Power Devices）」、ジョンワイリ
ーアンドサンズ出版社、1977年、及びPeter Gise及びR
ichard Blanchard共著「最近の半導体製造技術（Moder
n Semiconductor fabrication Technology）」、プ
レンティスホール出版社、1986年などの文献に記載され
ている。
傾斜接合を有する第４図に示した本発明の実施例にお
いては、Ｐ＋型クランプ領域100は、好適には、傾斜接
合とは異なった処理ステップで形成される。なぜなら
ば、傾斜接合はクランプ領域100とは異なった深さの拡
散領域を有するからである。Ｐ−Ｎ傾斜接合は、浅いＰ
＋領域90a,90bよりも一層深く軽度にドープしたＰ型領
域96a,96bを周囲のＮ−型領域94内へドライブすること
によって形成される。このドライブは、一層長い拡散時
間を必要とする。Ｐ型領域96a,96bの形成は、上述した
第一マスクステップの前の付加的なマスクによって行な
われる。
第3A図及び第3B図及び第４図に示した中間Ｎ型層領域
62は、好適には、半導体空乏現象をその点で停止させ且
つＰ＋型本体領域から基板層60の上部へ不所望のパンチ
スルーが発生することを防止する。従って、このデバイ
ス即ち装置は、Ｎ型層領域62を有することのない別の実
施例において機能する。エピタキシャルＮ−型層64は、
この場合に、好適には、Ｎ−型層62,110を有するトラン
ジスタと比較して厚さがほぼ２倍である。従って、Ｎ型
領域62,110は、一層薄いエピタキシャル層の利点を与え
ている。注意すべきことであるが、従来公知の如く、空
乏現象は上部から開始し基板へ向かって表面から延在す
る。Ｎ−型層領域62,110が除去されると、空乏領域は第
3A図のＰ＋型基板領域60へ到達する傾向となる。このこ
とは、第3A図のIGBT装置において基板Ｐ＋型領域60から
の注入を発生させることとなり、そのことは、ブレーク
ダウン電圧を低下させる欠点となる。
本装置のその他の実施例においては、本発明は上述し
た如くディスクリート即ち個別的なパワートランジスタ
へ適用可能であるのみならず、高電圧集積回路へ適用す
ることが可能である。高電圧集積回路においては、各セ
ルの活性部分は、好適には、本発明に基づいてツェナー
ダイオードクランプによって保護される。
以上、本発明の具体的実施の態様について詳細に説明
したが、本発明は、これら具体例にのみ限定されるべき
ものではなく、本発明の技術的範囲を逸脱することなし
に種々の変形が可能であることは勿論である。
【図面の簡単な説明】
第1A図及び第1B図は従来のパワートランジスタの一部を
示した各概略図、第1C図は球状及び円筒状接合のブレー
クダウン電圧を示した説明図、第２図は本発明の一実施
例に基づいて構成されたトランジスタセルを示した概略
平面図、第3A図及び第3B図は本発明の二つの実施例を示
した各概略図、第４図は本発明の別の実施例を示した概
略断面図、第５図は本発明の更に別の実施例を示した概
略平面図、第６図は更に別の実施例を示した概略断面
図、第７図は本発明の一実施例に対する安全動作区域曲
線を示した説明図、第8a図乃至第8f図は本発明の一実施
例の製造方法の各ステップにおける状態を示した各概略
断面図、である。 （符号の説明） 40:P＋領域（クランプ領域） 42:活性セル 44a,44b:エミッタ領域 46:ポリシリコンゲート領域 50,52,54,56,58:隣接セル 60:基板領域 62:N型領域 64:N−型領域 68:P型本体領域 74:絶縁酸化物層 78,80:N＋エミッタ領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−82477（ＪＰ，Ａ) 特開 昭59−149058（ＪＰ，Ａ) 特開 昭64−39069（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】複数個のセルを有するトランジスタにおい
    て、各セルが、 第一導電型の半導体本体、 前記半導体本体内に形成された第二導電型の環状の第一
    領域、 前記環状領域内に形成された第一導電型の第二領域、 前記半導体本体の表面上に設けられており且つ前記第二
    領域の内側部分によってその範囲が画定されている導電
    性ゲート領域、 前記第二領域の内側部分内に形成されており且つ該セル
    の他の部分の電圧ブレークダウンよりも低い電圧ブレー
    クダウンを有する第二導電型のクランプ領域、 を有しており、 各セルの導電性ゲート領域が隣接するセルの導電性ゲー
    ト領域とブリッジを介して接続していることを特徴とす
    るトランジスタ。
  2. 【請求項２】特許請求の範囲第１項において、前記環状
    領域及び第二領域が、前記半導体本体の主表面によって
    画定される面内において正方形の形状であることを特徴
    とするトランジスタ。
  3. 【請求項３】特許請求の範囲第１項において、前記クラ
    ンプ領域が前記半導体本体内において球状の形状を有し
    ていることを特徴とするトランジスタ。
  4. 【請求項４】特許請求の範囲第１項において、前記環状
    領域及び半導体本体が傾斜接合を形成していることを特
    徴とするトランジスタ。
  5. 【請求項５】特許請求の範囲第１項において、前記トラ
    ンジスタは絶縁ゲートバイポーラトランジスタであり、
    且つ前記クランプ領域及び半導体本体がバイポーラ接合
    トランジスタの一部を形成していることを特徴とするト
    ランジスタ。
  6. 【請求項６】特許請求の範囲第１項において、前記トラ
    ンジスタが電界効果トランジスタであり、且つ前記クラ
    ンプ領域及び半導体本体がツェナーダイオードを形成し
    ていることを特徴とするトランジスタ。
  7. 【請求項７】特許請求の範囲第１項において、前記導電
    性ゲート領域及びブリッジがパターン形成されたポリシ
    リコン層から形成されていることを特徴とするトランジ
    スタ。
  8. 【請求項８】特許請求の範囲第１項において、前記環状
    領域が前記第一領域と共に傾斜接合を形成していること
    を特徴とするトランジスタ。
JP02226839A 1989-08-30 1990-08-30 組込み電圧クランプを有する閉止型セルトランジスタ Expired - Fee Related JP3122119B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40084889A 1989-08-30 1989-08-30
US400,848 1989-08-30

Publications (2)

Publication Number Publication Date
JPH03142972A JPH03142972A (ja) 1991-06-18
JP3122119B2 true JP3122119B2 (ja) 2001-01-09

Family

ID=23585274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02226839A Expired - Fee Related JP3122119B2 (ja) 1989-08-30 1990-08-30 組込み電圧クランプを有する閉止型セルトランジスタ

Country Status (4)

Country Link
US (1) US5136349A (ja)
EP (1) EP0416805B1 (ja)
JP (1) JP3122119B2 (ja)
DE (1) DE69029180T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431672B2 (en) 2009-09-30 2013-04-30 Asahi Glass Company, Limited Method for manufacturing an isocyanate-terminated prepolymer, prepolymer obtained thereby, and polyurethane resin
KR20210158797A (ko) * 2020-06-24 2021-12-31 한국전자통신연구원 균일한 턴-오프 특성을 갖는 mct 소자 및 그 제조 방법
US11637192B2 (en) 2020-06-24 2023-04-25 Electronics And Telecommunications Research Institute Metal oxide semiconductor-controlled thyristor device having uniform turn-off characteristic and method of manufacturing the same

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2862027B2 (ja) * 1991-03-12 1999-02-24 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
GB9115699D0 (en) * 1991-07-19 1991-09-04 Philips Electronic Associated An overvoltage protected semiconductor switch
DE4127033A1 (de) * 1991-08-16 1993-02-18 Asea Brown Boveri Mos-gesteuerter thyristor mct
JPH05110085A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 電界効果型半導体装置およびその製造方法
US5289028A (en) * 1991-11-04 1994-02-22 Motorola, Inc. High power semiconductor device with integral on-state voltage detection structure
US5243211A (en) * 1991-11-25 1993-09-07 Harris Corporation Power fet with shielded channels
US5260590A (en) * 1991-12-23 1993-11-09 Harris Corp. Field effect transistor controlled thyristor having improved turn-on characteristics
JP3111576B2 (ja) * 1992-01-06 2000-11-27 富士電機株式会社 半導体装置
JPH05206469A (ja) * 1992-01-29 1993-08-13 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ
JPH05283702A (ja) * 1992-04-03 1993-10-29 Hitachi Ltd 複合制御型半導体装置及びそれを使用した電力変換装置
US5430314A (en) * 1992-04-23 1995-07-04 Siliconix Incorporated Power device with buffered gate shield region
JP3081739B2 (ja) * 1992-10-20 2000-08-28 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法
FR2698486B1 (fr) * 1992-11-24 1995-03-10 Sgs Thomson Microelectronics Structure de protection contre les surtensions directes pour composant semiconducteur vertical.
DE4244272A1 (de) * 1992-12-28 1994-06-30 Daimler Benz Ag Feldeffektgesteuertes Halbleiterbauelement
US5719412A (en) * 1993-04-02 1998-02-17 Nippondenso Co., Ltd Insulated gate bipolar transistor
JP3216743B2 (ja) * 1993-04-22 2001-10-09 富士電機株式会社 トランジスタ用保護ダイオード
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
EP0661755A1 (en) * 1993-12-28 1995-07-05 AT&T Corp. High voltage semiconductor device having improved electrical ruggedness and reduced cell pitch
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
JP2962136B2 (ja) * 1994-03-16 1999-10-12 株式会社日立製作所 絶縁ゲート型半導体装置及びそれを用いた電力変換装置
US5689129A (en) * 1995-06-07 1997-11-18 Harris Corporation High efficiency power MOS switch
KR0159073B1 (ko) * 1995-10-16 1998-12-01 김광호 트렌치 dmos 트랜지스터와 그의 제조방법
KR100206555B1 (ko) * 1995-12-30 1999-07-01 윤종용 전력용 트랜지스터
US5844277A (en) * 1996-02-20 1998-12-01 Magepower Semiconductor Corp. Power MOSFETs and cell topology
US5723916A (en) * 1996-05-17 1998-03-03 Delco Electronics Corporation Electrical load driving device including load current limiting circuitry
EP0865085A1 (en) * 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
KR100256109B1 (ko) * 1997-05-07 2000-05-01 김덕중 전력 반도체 장치
EP0893821A1 (en) 1997-07-21 1999-01-27 STMicroelectronics S.r.l. Process for the manufacturing of a DMOS-technology transistor providing for a single thermal process for the formation of source and body regions
DE19738324C1 (de) * 1997-09-02 1998-09-03 Siemens Ag DMOS mit großer Kanalweite und hoher Avalanche-Festigkeit
US6121089A (en) * 1997-10-17 2000-09-19 Intersil Corporation Methods of forming power semiconductor devices having merged split-well body regions therein
US6005271A (en) * 1997-11-05 1999-12-21 Magepower Semiconductor Corp. Semiconductor cell array with high packing density
IT1296832B1 (it) * 1997-12-02 1999-08-02 Sgs Thomson Microelectronics Struttura integrata di protezione con dispositivi a soglia di conduzione inversa prestabilita di polarizzazione
JP3817380B2 (ja) * 1999-01-14 2006-09-06 ローム株式会社 絶縁ゲート型半導体装置
US6747315B1 (en) * 1999-07-15 2004-06-08 Rohm Co., Ltd. Semiconductor device having MOS field-effect transistor
GB2354879B (en) * 1999-08-11 2004-05-12 Mitel Semiconductor Ltd A semiconductor device
JP4568929B2 (ja) * 1999-09-21 2010-10-27 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6242288B1 (en) * 2000-05-05 2001-06-05 International Rectifier Corp. Anneal-free process for forming weak collector
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP3727827B2 (ja) * 2000-05-15 2005-12-21 株式会社東芝 半導体装置
DE10205324B4 (de) * 2001-02-09 2012-04-19 Fuji Electric Co., Ltd. Halbleiterbauelement
US6566710B1 (en) * 2001-08-29 2003-05-20 National Semiconductor Corporation Power MOSFET cell with a crossed bar shaped body contact area
US6791161B2 (en) * 2002-04-08 2004-09-14 Fabtech, Inc. Precision Zener diodes
JP2004079988A (ja) * 2002-06-19 2004-03-11 Toshiba Corp 半導体装置
TW578306B (en) * 2002-11-07 2004-03-01 Mosel Vitelic Inc Power metal oxide semiconductor field effect transistor layout structure
US6858887B1 (en) * 2003-07-30 2005-02-22 Innovative Technology Licensing Llc BJT device configuration and fabrication method with reduced emitter width
US7274076B2 (en) * 2003-10-20 2007-09-25 Micron Technology, Inc. Threshold voltage adjustment for long channel transistors
US7279743B2 (en) 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US8471390B2 (en) * 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
DE102006047243A1 (de) 2006-05-15 2007-11-22 Infineon Technologies Ag Bordnetz mit mindestens einem Leistungstransistor und Verfahren zum Schutz eines Bordnetzes
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8134205B2 (en) * 2010-01-06 2012-03-13 Ptek Technology Co., Ltd. Layout structure of power MOS transistor
KR101130019B1 (ko) 2010-09-09 2012-03-26 주식회사 케이이씨 전력용 반도체 디바이스
US9530844B2 (en) 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
US10115815B2 (en) 2012-12-28 2018-10-30 Cree, Inc. Transistor structures having a deep recessed P+ junction and methods for making same
US20150311325A1 (en) * 2014-04-23 2015-10-29 Cree, Inc. Igbt structure on sic for high performance
CN107785366B (zh) 2016-08-31 2020-04-14 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
KR102394547B1 (ko) * 2017-10-25 2022-05-04 현대자동차 주식회사 반도체 소자
US10615274B2 (en) 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
US11489069B2 (en) 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
CN112820769A (zh) * 2020-12-31 2021-05-18 全球能源互联网研究院有限公司 一种碳化硅mosfet器件及其制备方法
CN114678277B (zh) * 2022-05-27 2022-08-16 深圳平创半导体有限公司 中心注入p+屏蔽区的***栅平面mosfet及其制造方法
CN116190422A (zh) * 2023-04-25 2023-05-30 深圳平创半导体有限公司 一种八边形***栅平面碳化硅mosfet版图结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206073A (en) * 1981-06-12 1982-12-17 Hitachi Ltd Mis semiconductor device
NL8302092A (nl) * 1983-06-13 1985-01-02 Philips Nv Halfgeleiderinrichting bevattende een veldeffekttransistor.
JPH0612828B2 (ja) * 1983-06-30 1994-02-16 株式会社東芝 半導体装置
US4837606A (en) * 1984-02-22 1989-06-06 General Electric Company Vertical MOSFET with reduced bipolar effects
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
GB2165090A (en) * 1984-09-26 1986-04-03 Philips Electronic Associated Improving the field distribution in high voltage semiconductor devices
JPS61182264A (ja) * 1985-02-08 1986-08-14 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
JPS6239069A (ja) * 1985-08-13 1987-02-20 Mitsubishi Electric Corp 電界効果型半導体装置
DE3689680T2 (de) * 1985-09-30 1994-06-23 Toshiba Kawasaki Kk Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren.
US4779123A (en) * 1985-12-13 1988-10-18 Siliconix Incorporated Insulated gate transistor array
IT1204243B (it) * 1986-03-06 1989-03-01 Sgs Microelettronica Spa Procedimento autoallineato per la fabbricazione di celle dmos di piccole dimensioni e dispositivi mos ottenuti mediante detto procedimento
IT1213411B (it) * 1986-12-17 1989-12-20 Sgs Microelettronica Spa Struttura mos di potenza con dispositivo di protezione contro le sovratensioni e processo per lasua fabbricazione.
US4775879A (en) * 1987-03-18 1988-10-04 Motorola Inc. FET structure arrangement having low on resistance
US4823176A (en) * 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
JPS63252480A (ja) * 1987-04-09 1988-10-19 Mitsubishi Electric Corp 縦形モス電界効果トランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431672B2 (en) 2009-09-30 2013-04-30 Asahi Glass Company, Limited Method for manufacturing an isocyanate-terminated prepolymer, prepolymer obtained thereby, and polyurethane resin
KR20210158797A (ko) * 2020-06-24 2021-12-31 한국전자통신연구원 균일한 턴-오프 특성을 갖는 mct 소자 및 그 제조 방법
KR102509083B1 (ko) * 2020-06-24 2023-03-14 한국전자통신연구원 균일한 턴-오프 특성을 갖는 mct 소자 및 그 제조 방법
US11637192B2 (en) 2020-06-24 2023-04-25 Electronics And Telecommunications Research Institute Metal oxide semiconductor-controlled thyristor device having uniform turn-off characteristic and method of manufacturing the same

Also Published As

Publication number Publication date
EP0416805B1 (en) 1996-11-20
EP0416805A2 (en) 1991-03-13
EP0416805A3 (en) 1991-03-27
DE69029180D1 (de) 1997-01-02
US5136349A (en) 1992-08-04
DE69029180T2 (de) 1997-05-22
JPH03142972A (ja) 1991-06-18

Similar Documents

Publication Publication Date Title
JP3122119B2 (ja) 組込み電圧クランプを有する閉止型セルトランジスタ
US5698454A (en) Method of making a reverse blocking IGBT
JP2988871B2 (ja) トレンチゲートパワーｍｏｓｆｅｔ
JP3191747B2 (ja) Ｍｏｓ型半導体素子
KR100256903B1 (ko) 전계효과 트랜지스터
US5191395A (en) Mos type semiconductor device with means to prevent parasitic bipolar transistor
JP2574267B2 (ja) 絶縁ゲートトランジスタアレイ
US4929991A (en) Rugged lateral DMOS transistor structure
US4786958A (en) Lateral dual gate thyristor and method of fabricating same
JP2000508122A (ja) 半導体デバイス
JP3069054B2 (ja) 半導体デバイスのターミネーション構造およびその製法
US11239352B2 (en) Self-aligned and robust IGBT devices
JP2002521823A (ja) 接合型ｆｅｔ半導体装置
JP3201213B2 (ja) 半導体装置およびその制御方法
US4861731A (en) Method of fabricating a lateral dual gate thyristor
JPH03180074A (ja) 半導体装置
JPH0851197A (ja) 電流飽和特性を有するｍｏｓ制御サイリスタ
JP2000164859A (ja) 半導体装置及びその製造方法
JPH023980A (ja) 縦型電界効果トランジスタ
US5990518A (en) MOS device
JP2808871B2 (ja) Ｍｏｓ型半導体素子の製造方法
JPH0286171A (ja) 半導体素子およびその製造方法
JPH08130312A (ja) 横型半導体装置およびその使用方法
US6180981B1 (en) Termination structure for semiconductor devices and process for manufacture thereof
JP3120440B2 (ja) 半導体双方向スイッチ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees