JP3090240B2 - Ad変換器試験装置 - Google Patents
Ad変換器試験装置Info
- Publication number
- JP3090240B2 JP3090240B2 JP04326903A JP32690392A JP3090240B2 JP 3090240 B2 JP3090240 B2 JP 3090240B2 JP 04326903 A JP04326903 A JP 04326903A JP 32690392 A JP32690392 A JP 32690392A JP 3090240 B2 JP3090240 B2 JP 3090240B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- output
- conversion output
- expected value
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
装置に関する。
装置の構成を示す。図中1はパターン発生器を示す。パ
ターン発生器1は被試験AD変換器2に与えるアナログ
信号ALと、このアナログ信号ALを正しくAD変換し
た期待値パターン信号EXPH,EXPLを発生する。
期待値パターン信号EXPH,EXPLは被試験AD変
換器2のAD変換出力信号ADOUT と共に論理比較器3
に与えられ、論理比較器3において論理比較され期待値
と不一致が発生したとき不良と判定し、不良解析メモリ
4に不良を表わすデータを書込む。
不良表示信号FMFと、被試験AD変換器2のAD変換
出力ADOUT の各ビットの論理状態を表わすエラー論理
情報FMCとを出力する。不良表示信号FMFはAD変
換出力ADOUT が期待値と不一致になったとき、「1」
論理を出力し、この「1」論理を不良表示信号として第
1不良解析メモリ4に書込む。これと共にパターン発生
の順番を表わす番号も不良表示信号FMFと同一のアド
レスに書込む。このようにパターン発生の順番を表わす
番号(アドレスに相当する)を不良表示信号FMFと共
に第1不良解析メモリに書込むことにより、不良解析時
に不良発生の期待値パターンを特定することができる。
に被試験AD変換器2が出力したエラー論理情報FMC
を書込む。このエラー論理情報を解析することにより、
どのビットの出力が「1」か「0」か何れで期待値と不
一致になったかを知ることができる。図5に論理比較器
3の具体的な構成を示す。図では被試験AD変換器2の
一つの出力端子のAD変換出力ADOUT を期待値と比較
する部分の構成を示す。図5において3Aはアナログの
レベル比較部を示す。このレベル比較部3Aに「1」論
理の基準電圧VOHと、「0」論理の基準電圧VOLとを与
え、入力信号ADOUTの電圧がVOHより高ければ「1」
論理と判定し、VOLより低ければ「0」論理と判定す
る。この判定結果はラッチ回路3B,3Cに入力され、
ストローブパルスSTROBEにてラッチされる。ラッ
チ回路3Bと3Cのラッチ出力はそれぞれ正相出力端子
Qと、逆相の出力端子※Qとを有し、それぞれのラッチ
出力信号をFH,FZH,FL,FZLと呼ぶことにす
る。これらのラッチ出力信号FH,FZH,FL,FZ
Lはディジタル比較部3Dに入力される。このディジタ
ル比較部3Dにはラッチ出力信号FH,FZH,FL,
FZLの外に期待値信号EXPH,※EXPH,EXP
L,※EXPLが入力され、これら期待値信号EXP
H,※EXPH,EXPL,※EXPLとラッチ出力信
号FH,FZH,FL,FZLとがナンドゲート群で比
較され、その比較結果がオアゲートOR1 とOR 2 を通
じて取出され、不良表示信号FMFとエラー論理情報F
MCとが出力される。
値との比較結果を表にして示す。AD変換出力ADOUT
がH,Z,L(ZはHとLの中間で高インピーダンス状
態を指す)の順に変化するとき、ラッチ出力FHは
「0」,「1」,「1」、ラッチ出力FLは「1」,
「1」,「0」と変化する。このとき期待値EXPH=
「0」、EXPL=「1」つまりL論理のとき不良表示
信号FMFは「1」,「1」「0」の順に変化する。こ
れの意味するところは期待値がL論理のときはAD変換
出力ADOUT がL論理のときだけ不良表示信号FMFは
「0」論理(良:PASS)となり、他は「1」論理
(不良:FAIL)となることを表わしている。またエ
ラー論理情報FMCは「0」,「1」,「1」の順に変
化する。期待値がL論理のとき、エラー論理情報FMC
が「0」論理のときはAD変換出力ADOUT がH論理
(VOHより高い電圧)になっている状態でFAILとな
ったことを意味し、他の「1」論理はAD変換出力AD
OUT がVOHより低い論理に位置していることを表わして
いる。
なる毎に、パターン発生の番号と共にエラー論理情報F
MCを不良解析メモリに記憶しておくことによりパター
ン番号から期待値を知ることができるから、AD変換出
力ADOUT がどの論理でFAILとなったかを解析する
ことができる。期待値がH論理のとき、AD変換出力A
DOUT がH,Z,Lの順に変化すると、不良表示信号F
MFは「0」,「1」,「1」の順に変化する。つまり
AD変換出力ADOUT がH論理のときPASSとなり、
AD変換出力ADOUT がZ,Lの状態では不良、FAI
Lを表わす「1」論理を出力する。エラー論理情報FM
CはAD変換出力ADOUT がH,Z,Lの順に変化する
とき「1」,「1」,「0」の順に変化する。つまりこ
のときはAD変換出力ADOUT がVOLより高い電圧にあ
るときFMCは「1」論理を出力し、VOLより低い電圧
のときFMCは「0」論理となる。
換出力ADOUT がH,Z,Lの順に変化すると不良表示
信号FMFは「1」,「0」,「1」と変化する。つま
りAD変換出力ADOUT がVOHとVOLの間にあるときだ
けPASSと判定し、それ以外ではFAILと判定する
ことを意味している。このときエラー論理情報FMCは
「0」,「0」,「1」と変化し、このときはAD変換
出力ADOUT がVOLより高いとき「0」論理を出力し、
VOLより低いとき「1」論理を出力する。
換出力ADOUT がどの領域にあってもPASSとなる。
以上の説明を要約して示すと、下記の表1のようにな
る。 表1 期待値 “L” “H” “Z” “X” H FAIL PASS FAIL PASS VOH────────・・────・・────・・───── Z FAIL FAIL PASS PASS VOL────────・・────・・────・・───── L PASS FAIL FAIL PASS
の場合、連続的に変化するアナログ電圧をAD変換する
ものであるから、AD変換出力ADOUT の各ビットの論
理はサンプリングのタイミングのズレ等に応じて「1」
論理であるべきが「0」論理となったり、或はその逆に
なったりすることが多い。特に最下位桁(LSB)のビ
ット及びこれに近いビットのAD変換出力ADOUT はビ
ット誤差により正確に期待値に合致しない場合が多い。
このため従来の試験装置によってAD変換器を試験する
と不良の判定ばかり出されてしまう欠点がある。
試験を行なった後にAD変換出力ADOUT をメモリに取
込む作業を行なっている。つまりAD変換出力ADOUT
をメモリに取込み、このメモリに取込んだAD変換出力
ADOUT を例えば高速フーリエ変換装置に与えて周波数
分析し、不用な周波数スペクトルが発生していないか否
かを見る試験も合せて行なっている。
は、期待値をH論理に固定し、この状態でエラー論理情
報FMCを見ると、図6に示すようにAD変換出力AD
OUTがH論理のとき、FMC=「1」、AD変換出力A
DOUT がL論理のときFMC=「0」となるからエラー
論理情報FMCを取出すことにより、AD変換出力AD
OUT を取出すことができる。
ければならないから、良否判定試験とAD変換出力AD
OUT の取込作業とを同時に実行することはできない。従
って従来は良否の判定作業と、AD変換出力ADOUT の
メモリへの取込作業とを別々に実行しているため試験に
時間が掛る欠点がある。
力ADOUT の論理が期待値と一致しなくてもAD変換出
力ADOUT の論理がH論理か、L論理の何れか一方の状
態にあればPASSと判定する論理比較手段を設けるも
のである。この論理比較手段によればAD変換出力AD
OUT と期待値の論理が完全に一致しなくても、AD変換
出力ADOUT がH論理か、L論理にあればPASSと判
定し、H論理とL論理の中間の状態にあれば不良と判定
する。従って例えばH論理からL論理に移る動作、又は
H論理からL論理に移る動作が規定の時間以上掛るよう
な動作を検出することができ、この点でAD変換器の不
良を検出することができる。
せる場合、エラー論理情報はAD変換出力ADOUT の論
理と一致して取出すことができる。よって良否判定作業
と、AD変換出力ADOUT の論理波形の取込作業とを一
度に平行して実行することができる。この結果試験に要
する時間を短かくするとができる利点も得られる。
いて、図5と対応する部分には同一符号を付して示す。
この発明ではディジタル比較部3Dにモード切替手段1
0及び11を設け、これらモード切替手段10及び11
において入力端子Aを選択するときは、従来と全く同じ
モードで試験を行なうことができるが、入力端子Bを選
択すると、この発明で提案する論理比較手段として動作
する。
端子Sに与える論理値に応じて選択する入力端子が切替
られる。例えば入力端子SにH論理を与えると入力端子
Aを選択し、入力端子SにL論理を与えると入力端子B
を選択する。モード切替手段10が入力端子Aを選択す
ると、図5に示した従来の装置と同様にラッチ出力FZ
HとFZLのノアゲート出力をナンドゲート群の一つの
入力端子に与える状態に切替られる。またモード切替手
段10が入力端子Bを選択すると、この状態ではラッチ
出力FHとFLをナンドゲートした出力をナンドゲート
群の一つの入力端子に与える状態に切替られる。この切
替によってオアゲートOR1 から出力される不良表示信
号FMFはAD変換出力ADOUT がH論理か、L論理の
何れか一方の状態にあれば、期待値と論理が合致しなく
てもFMF=「0」を出力し、PASSと判定する。
アゲートOR2 の出力端子を接続し、入力端子Bに期待
値※EXPHと※EXPLのナンドゲート12の出力を
取出すと共に、このナンドゲート12の出力とオアゲー
トOR2 の出力を排他的論理和回路13で排他的論理を
とり、この排他的論理和をモード切替手段11の入力端
子Bに与える構造としたものである。
期待値をZとし、モード切替手段10と11を入力端子
Bを選択するモードBに切替ることによりAD変換出力
AD OUT がH論理にあっても、L論理にあっても不良表
示信号FMFは「0」論理となりPASSと判定する。
これに対し、AD変換出力ADOUT がZ領域に存在する
場合には不良表示信号FMFは「1」論理となり、不良
を表わす信号として出力される。
OUT がストローブパルスSTROBEのタイミングにお
いてH論理かL論理に存在すればPASSと判定される
が、論理の反転動作に時間が掛り、ストローブパルスS
TROBEのタイミングにおいてAD変換出力ADOUT
が高インピーダンス領域Zに存在する場合はFAILと
判定される。
おいて、エラー論理情報FMCはAD変換出力ADOUT
がH論理のとき図2に示すようにFMC=「1」、AD
変換出力ADOUT がL論理のときFMC=「0」とな
る。よってこのエラー論理情報FMCをメモリに取込む
ことにより、実質的にAD変換出力ADOUT を取込んだ
と等価となる。
従来と同等の試験の外に、AD変換出力ADOUT の各ビ
ットの信号の論理がH論理か、L論理の何れの論理に存
在すればPASSと判定し、高インピーダンス領域に存
在する場合は不良と判定する試験を行なうことができ
る。よってAD変換出力ADOUT の論理反転が遅れるよ
うな不良現象を検出することができる。
OUT と等価な信号(FMC)取出すことができるから、
良否判定作業と、AD変換出力ADOUT の信号の取込作
業を同時に実行することができる。従って試験時間を短
縮することができる利点が得られる。
略の構成を説明するためのブロック図。
Claims (1)
- 【請求項1】 被試験AD変換器にアナログ信号を与
え、そのAD変換出力を論理比較器において期待値と論
理比較し、AD変換出力が期待値と不一致が発生したと
き、不良と判定するAD変換器試験装置において、 AD変換出力が期待値の論理に関係なくH論理又はL論
理の何れかに存在する場合を良と判定し、H論理とL論
理の中間に存在する場合を不良と判定する論理判定手段
を設けたことを特徴とするAD変換器試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04326903A JP3090240B2 (ja) | 1992-12-07 | 1992-12-07 | Ad変換器試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04326903A JP3090240B2 (ja) | 1992-12-07 | 1992-12-07 | Ad変換器試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06177758A JPH06177758A (ja) | 1994-06-24 |
JP3090240B2 true JP3090240B2 (ja) | 2000-09-18 |
Family
ID=18193040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04326903A Expired - Lifetime JP3090240B2 (ja) | 1992-12-07 | 1992-12-07 | Ad変換器試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3090240B2 (ja) |
-
1992
- 1992-12-07 JP JP04326903A patent/JP3090240B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06177758A (ja) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6789224B2 (en) | Method and apparatus for testing semiconductor devices | |
US7688658B2 (en) | Semiconductor device in which a plurality of memory macros are mounted, and testing method thereof | |
KR20000034827A (ko) | 반도체 메모리 시험방법 및 그 장치 | |
JPH10188597A (ja) | メモリ試験装置 | |
JP3090240B2 (ja) | Ad変換器試験装置 | |
JPH10106292A (ja) | メモリ試験装置 | |
JPH06201801A (ja) | Bist回路に用いるための改良されたデータ分析器および分析方法 | |
US6105156A (en) | LSI tester for use in LSI fault analysis | |
JPH06119799A (ja) | メモリ試験装置 | |
JPH063413A (ja) | 論理信号検査方法及び検査装置 | |
JP3455402B2 (ja) | 半導体メモリ試験装置 | |
KR100253707B1 (ko) | 반도체 메모리소자의 테스트장치 및 방법 | |
KR102670596B1 (ko) | 반도체 테스트를 위한 버퍼 메모리의 어드레스 구성 방법, 그리고 이를 구현하기 위한 반도체 테스트 장치 | |
JP3472972B2 (ja) | Ic試験装置 | |
JP3532617B2 (ja) | Ic試験装置 | |
JP3223924B2 (ja) | Ic試験装置用論理比較器 | |
JP2578076Y2 (ja) | Ic試験装置の不良データ取込み装置 | |
JP3185187B2 (ja) | Ic試験装置 | |
JPH05281292A (ja) | Ad回路を使用するicテスタ | |
JPS6039186B2 (ja) | 半導体素子 | |
JPH1186593A (ja) | 集積回路試験装置 | |
JP2000285698A (ja) | メモリ試験装置 | |
JP2002168918A (ja) | 半導体試験装置の履歴情報記録装置 | |
JPS63233384A (ja) | プリント板ユニツトの論理チエツク方法 | |
JPH0926460A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |