JP3062391B2 - 半導体メモリモジュール装置 - Google Patents
半導体メモリモジュール装置Info
- Publication number
- JP3062391B2 JP3062391B2 JP6099443A JP9944394A JP3062391B2 JP 3062391 B2 JP3062391 B2 JP 3062391B2 JP 6099443 A JP6099443 A JP 6099443A JP 9944394 A JP9944394 A JP 9944394A JP 3062391 B2 JP3062391 B2 JP 3062391B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- semiconductor
- wiring pattern
- auxiliary
- data lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体メモリモジュ
ール装置に関し、さらに詳しくは多数個のデータ線を持
つ半導体装置において少なくとも一つのデータ線に不良
が発生された不良半導体装置を、補助パッドが形成され
ているモジュール基板上に実装して、使用者が要求する
メモリ容量を倍加させるとともに製造単価を低くするこ
とができる半導体メモリモジュール装置に関する。
ール装置に関し、さらに詳しくは多数個のデータ線を持
つ半導体装置において少なくとも一つのデータ線に不良
が発生された不良半導体装置を、補助パッドが形成され
ているモジュール基板上に実装して、使用者が要求する
メモリ容量を倍加させるとともに製造単価を低くするこ
とができる半導体メモリモジュール装置に関する。
【０００２】
【従来の技術】近年、電子製品が高機能化されメモリ容
量が増加することによって、モジュール基板に多数個の
半導体装置を実装させ一つのメモリ単位を持たせた半導
体メモリモジュール装置が、ほとんどのコンピューター
製品に補助記憶装置として使用されている。
量が増加することによって、モジュール基板に多数個の
半導体装置を実装させ一つのメモリ単位を持たせた半導
体メモリモジュール装置が、ほとんどのコンピューター
製品に補助記憶装置として使用されている。
【０００３】従来のメモリチップを用いたメモリモジュ
ールの構成方法としては、メモリ容量の大きさとエラー
検索（error check and correction；以下ＥＣＣとい
う）の有無とにより大まかに分類される。すなわち、Ｅ
ＣＣの有無により、単位信号である８ビットのデータ電
送ラインのみを備えるバイ８モジュール（以下、×８モ
ジュールという）と、８ビットのデータ電送ラインとは
別途にＥＣＣ用メモリが備えられているバイ９モジュー
ル（以下、×９モジュールという）とに分類することが
できる。
ールの構成方法としては、メモリ容量の大きさとエラー
検索（error check and correction；以下ＥＣＣとい
う）の有無とにより大まかに分類される。すなわち、Ｅ
ＣＣの有無により、単位信号である８ビットのデータ電
送ラインのみを備えるバイ８モジュール（以下、×８モ
ジュールという）と、８ビットのデータ電送ラインとは
別途にＥＣＣ用メモリが備えられているバイ９モジュー
ル（以下、×９モジュールという）とに分類することが
できる。
【０００４】前記メモリモジュールは、半導体装置にお
いて広範囲に使用されており、その理解を助けるため
に、一般的に簡単な構造を有する１Ｍ×８（９）モジュ
ールを一例にして以下に説明する。
いて広範囲に使用されており、その理解を助けるため
に、一般的に簡単な構造を有する１Ｍ×８（９）モジュ
ールを一例にして以下に説明する。
【０００５】前記１Ｍ×８モジュールは、一つのモジュ
ール基板上に１Ｍビットの半導体チップを８個搭載する
か、あるいは４Ｍビット半導体チップ２個を搭載するも
のである。そして、１Ｍ×９モジュールは、１Ｍ半導体
チップを９個搭載するか、あるいは４Ｍ半導体チップ２
個と１Ｍ半導体チップ一つを搭載している（すなわち、
（１Ｍ×４）・２＋（１Ｍ×１）・１）。
ール基板上に１Ｍビットの半導体チップを８個搭載する
か、あるいは４Ｍビット半導体チップ２個を搭載するも
のである。そして、１Ｍ×９モジュールは、１Ｍ半導体
チップを９個搭載するか、あるいは４Ｍ半導体チップ２
個と１Ｍ半導体チップ一つを搭載している（すなわち、
（１Ｍ×４）・２＋（１Ｍ×１）・１）。
【０００６】図７は、一般的な１Ｍ×９の半導体装置の
回路機能を示すブロック図を示すものであり、（１Ｍ×
４）・２＋（１Ｍ×１）・１から構成された半導体装置
の一実施例である。
回路機能を示すブロック図を示すものであり、（１Ｍ×
４）・２＋（１Ｍ×１）・１から構成された半導体装置
の一実施例である。
【０００７】その図７に示すように、前記半導体装置は
２個の４Ｍ半導体チップ１２と、一つの１Ｍ半導体チッ
プ１４とから構成されている。
２個の４Ｍ半導体チップ１２と、一つの１Ｍ半導体チッ
プ１４とから構成されている。
【０００８】前記４Ｍ半導体チップ１２は、その出力端
にそれぞれ４個のデータ線Ｄ０〜Ｄ７を連結しており、
その入力端に前記半導体チップを動作させるためのコラ
ムアドレスのリフレッシュ信号となるカス（column add
ress strobe ；以下ＣＡＳという）信号入力線を連結し
ており、また、列アドレスリフレッシュ信号となるラス
（row address strobe；以下ＲＡＳという）信号の入力
線をそれぞれ連結している。
にそれぞれ４個のデータ線Ｄ０〜Ｄ７を連結しており、
その入力端に前記半導体チップを動作させるためのコラ
ムアドレスのリフレッシュ信号となるカス（column add
ress strobe ；以下ＣＡＳという）信号入力線を連結し
ており、また、列アドレスリフレッシュ信号となるラス
（row address strobe；以下ＲＡＳという）信号の入力
線をそれぞれ連結している。
【０００９】また、前記１Ｍ半導体チップ１４は、その
入力端にＥＣのためのピカス（CASfor perity；以下Ｐ
ＣＡＳという）信号入力線とピー・ディー・キュー（da
ta in/out perity；以下ＰＤＱという）信号入力線とを
連結しており、前記４Ｍ半導体チップ１２と１Ｍ半導体
チップ１４の入力端には、書きこみＷ信号の入力線、及
びアドレス信号ＡＢ−ＡＢの入力線を、共通に連結して
いる。
入力端にＥＣのためのピカス（CASfor perity；以下Ｐ
ＣＡＳという）信号入力線とピー・ディー・キュー（da
ta in/out perity；以下ＰＤＱという）信号入力線とを
連結しており、前記４Ｍ半導体チップ１２と１Ｍ半導体
チップ１４の入力端には、書きこみＷ信号の入力線、及
びアドレス信号ＡＢ−ＡＢの入力線を、共通に連結して
いる。
【００１０】一方、図示しない１Ｍ半導体パッケージ９
個で１Ｍ×９のモジュールを形成する場合にも、図７で
示したような構成のブロック図によりメモリモジュール
を構成することができる。すなわち、そのようなメモリ
モジュールの一例としては、例えば米国特許番号第４，
７２７，５１３号に開示されるように、モジュール基板
の一面に９個の１Ｍ半導体パッケージを実装し、前記モ
ジュール基板の一方の側に外部回路と連結するための挿
入端子を突出形成し、前記モジュール基板の他側に前記
半導体パッケージの電気的衝撃を防止するためのディカ
ップリングキャパシタを搭載するようにしたものがあ
る。
個で１Ｍ×９のモジュールを形成する場合にも、図７で
示したような構成のブロック図によりメモリモジュール
を構成することができる。すなわち、そのようなメモリ
モジュールの一例としては、例えば米国特許番号第４，
７２７，５１３号に開示されるように、モジュール基板
の一面に９個の１Ｍ半導体パッケージを実装し、前記モ
ジュール基板の一方の側に外部回路と連結するための挿
入端子を突出形成し、前記モジュール基板の他側に前記
半導体パッケージの電気的衝撃を防止するためのディカ
ップリングキャパシタを搭載するようにしたものがあ
る。
【００１１】しかし、このような技術は、半導体パッケ
ージの電気的衝撃を防止することができるが、データ線
に不良が発生する場合に、不良半導体パッケージの使用
が不可能になるという短点がある。例えば、４Ｍ半導体
パッケージの中に４個のデータ線がある場合、半導体パ
ッケージの生産過程でその中のどれか一つのデータ線に
不良が発生されれば、半導体チップまたはパッケージ自
体を不良処理して廃棄するか、あるいは非常に低い価格
で処分しなければならず、生産者の立場では重大な損失
を招くものとなっている。
ージの電気的衝撃を防止することができるが、データ線
に不良が発生する場合に、不良半導体パッケージの使用
が不可能になるという短点がある。例えば、４Ｍ半導体
パッケージの中に４個のデータ線がある場合、半導体パ
ッケージの生産過程でその中のどれか一つのデータ線に
不良が発生されれば、半導体チップまたはパッケージ自
体を不良処理して廃棄するか、あるいは非常に低い価格
で処分しなければならず、生産者の立場では重大な損失
を招くものとなっている。
【００１２】上述のような半導体パッケージの生産過程
でどれか一つのデータ線に不良が発生した半導体チップ
を使った一例を詳細に説明すれば次の通りである。
でどれか一つのデータ線に不良が発生した半導体チップ
を使った一例を詳細に説明すれば次の通りである。
【００１３】図８は、上出の図７の半導体装置を実装す
るための半導体メモリモジュール装置２０の一実施例を
示す平面図であり、図９は、図８で示したIX−IX線に沿
って切断して見た状態の半導体装置の断面図である。
るための半導体メモリモジュール装置２０の一実施例を
示す平面図であり、図９は、図８で示したIX−IX線に沿
って切断して見た状態の半導体装置の断面図である。
【００１４】ここで、前記半導体メモリモジュール装置
２０は、シー・オー・ビー（chip on board ；以下ＣＯ
Ｂという）技術を用いて製造されたメイアホッフ（Meye
r Hoff）社の１Ｍ×９モジュールの一例を示している。
２０は、シー・オー・ビー（chip on board ；以下ＣＯ
Ｂという）技術を用いて製造されたメイアホッフ（Meye
r Hoff）社の１Ｍ×９モジュールの一例を示している。
【００１５】まず、図９を参照すれば、前記半導体メモ
リモジュール装置２０は、ワイヤリングパターン（図示
せず）が両面に形成されているモジュール基板２１上に
所定の間隔に３個の溝２４が形成されており、これらの
溝２４の周辺には前記ワイヤリングパターンと連結され
るパッド２５が形成されている。
リモジュール装置２０は、ワイヤリングパターン（図示
せず）が両面に形成されているモジュール基板２１上に
所定の間隔に３個の溝２４が形成されており、これらの
溝２４の周辺には前記ワイヤリングパターンと連結され
るパッド２５が形成されている。
【００１６】このとき、前記パッド２５とは別途に前記
パッド２５に対応して連結される補助パッド２６が形成
されており、前記溝２４の内部には、４Ｍ半導体チップ
２２がＣＯＢの方法で実装されている。
パッド２５に対応して連結される補助パッド２６が形成
されており、前記溝２４の内部には、４Ｍ半導体チップ
２２がＣＯＢの方法で実装されている。
【００１７】前記４Ｍ半導体チップ２２は、ＣＯＢの方
法により実装に適合するように半導体チップの中心部に
ボンディングパッドが形成されているセンターパッドチ
ップであり、４個の読み出し／書きこみデータ線中のど
れか一つのデータ線が不良であると、不良データ線（de
fect data line；ＤＤＬともいう）を持つ不良半導体チ
ップ２２となる。
法により実装に適合するように半導体チップの中心部に
ボンディングパッドが形成されているセンターパッドチ
ップであり、４個の読み出し／書きこみデータ線中のど
れか一つのデータ線が不良であると、不良データ線（de
fect data line；ＤＤＬともいう）を持つ不良半導体チ
ップ２２となる。
【００１８】また、前記半導体チップ２２のボンディン
グパッドとモジュール基板２１の所定の領域に形成され
たパッド２５とは、ワイヤ２８で連結されており、また
前記不良データ線に対応する補助パッド２６は、前記半
導体チップ２２のボンディングパッドと電気的に連結さ
れている。
グパッドとモジュール基板２１の所定の領域に形成され
たパッド２５とは、ワイヤ２８で連結されており、また
前記不良データ線に対応する補助パッド２６は、前記半
導体チップ２２のボンディングパッドと電気的に連結さ
れている。
【００１９】すなわち、前記半導体チップ２２がセンタ
ーパッドチップであるので、不良データ線の正に次のデ
ータ線と最も近い補助パッド２６をワイヤ２８で連結さ
せて３個の４Ｍ容量の不良半導体チップ２２で１Ｍ×９
モジュールが構成される。
ーパッドチップであるので、不良データ線の正に次のデ
ータ線と最も近い補助パッド２６をワイヤ２８で連結さ
せて３個の４Ｍ容量の不良半導体チップ２２で１Ｍ×９
モジュールが構成される。
【００２０】また、前記半導体チップ２２およびワイヤ
２８は、エポキシモールディングコンパウンド（epoxy
molding compound；以下ＥＭＣという）でモールディン
グされたパッケージ体２９により保護される。
２８は、エポキシモールディングコンパウンド（epoxy
molding compound；以下ＥＭＣという）でモールディン
グされたパッケージ体２９により保護される。
【００２１】また、図８に示すように、前記モジュール
基板２１の一方の側には、外部の基板に挿入される端子
２７が形成されている。
基板２１の一方の側には、外部の基板に挿入される端子
２７が形成されている。
【００２２】上記のように構成されている半導体メモリ
モジュール装置２０の製造過程を詳細に見ると次の通り
である。
モジュール装置２０の製造過程を詳細に見ると次の通り
である。
【００２３】まず、前記半導体チップ２２は、検査過程
を通じて不良データ線がチェックされた後、それぞれの
チップ２２の実装位置が決まり、前記半導体チップ２２
のボンディングパッドと連結されなければならないパッ
ド２５及び補助パッド２６がそれぞれ決まる。
を通じて不良データ線がチェックされた後、それぞれの
チップ２２の実装位置が決まり、前記半導体チップ２２
のボンディングパッドと連結されなければならないパッ
ド２５及び補助パッド２６がそれぞれ決まる。
【００２４】このとき、前記ボンディングパッドは、可
能な近い位置の補助パッド２６と連結される。次に、前
記半導体チップ２２がモジュール基板２１の溝２４に挿
入されて絶縁接着剤を媒介体として実装され、前記ボン
ディングパッドと連結されるパッド２５または補助パッ
ド２６の位置によるデータがワイヤつなぎ（wire bonde
r)にプログラムされる。
能な近い位置の補助パッド２６と連結される。次に、前
記半導体チップ２２がモジュール基板２１の溝２４に挿
入されて絶縁接着剤を媒介体として実装され、前記ボン
ディングパッドと連結されるパッド２５または補助パッ
ド２６の位置によるデータがワイヤつなぎ（wire bonde
r)にプログラムされる。
【００２５】その次に、前記ボンディングパッドとパッ
ド２５及び補助パッド２６をワイヤ２８で電気的に連結
した後、前記モジュール基板２１をモールディングダイ
内に装着して半導体チップ２２及びワイヤ２８を包みか
くして保護するパッケージ体２９が形成される。
ド２５及び補助パッド２６をワイヤ２８で電気的に連結
した後、前記モジュール基板２１をモールディングダイ
内に装着して半導体チップ２２及びワイヤ２８を包みか
くして保護するパッケージ体２９が形成される。
【００２６】前述した従来のメイアホッフ社の１Ｍ×９
モジュールは、一つの不良データ線を含む全３個の４Ｍ
半導体チップを使って図７に示されたごときブロックの
動作を遂行する１Ｍメモリ容量のモジュールを形成した
もので、正常な半導体チップに比べて価格が低い不良チ
ップを使うので製造単価を節減することができる長点が
ある。
モジュールは、一つの不良データ線を含む全３個の４Ｍ
半導体チップを使って図７に示されたごときブロックの
動作を遂行する１Ｍメモリ容量のモジュールを形成した
もので、正常な半導体チップに比べて価格が低い不良チ
ップを使うので製造単価を節減することができる長点が
ある。
【００２７】しかし、上記した方法は、センターパッド
チップとして改造されていなく、ボンディングパッドが
チップの周辺に形成されている一般的な半導体チップは
使用できないという制約がある。
チップとして改造されていなく、ボンディングパッドが
チップの周辺に形成されている一般的な半導体チップは
使用できないという制約がある。
【００２８】また、半導体チップを実装する前に不良デ
ータ線は必ずチェックされねばならず、さらに使われる
補助パッドを決定した後、ワイヤつなぎのボンディング
位置によるデータを一つ一つプログラムしなければなら
ないので作業能率の低下と収率が落ちる問題点がある。
ータ線は必ずチェックされねばならず、さらに使われる
補助パッドを決定した後、ワイヤつなぎのボンディング
位置によるデータを一つ一つプログラムしなければなら
ないので作業能率の低下と収率が落ちる問題点がある。
【００２９】また、ＣＯＢ方法で実装された半導体チッ
プは、ＥＭＣでモールディングされるので、不良発生の
時に再作業が不可能であって、モジュール全体を不良処
理しなければならないという問題点がある。
プは、ＥＭＣでモールディングされるので、不良発生の
時に再作業が不可能であって、モジュール全体を不良処
理しなければならないという問題点がある。
【００３０】また、ＥＭＣでモールディングされたパッ
ケージ体の内部へ外部環境による湿気が容易に浸透され
て、ワイヤの断線などのような不良が発生し、これによ
りメモリモジュールの信頼性が落ちる問題点がある。
ケージ体の内部へ外部環境による湿気が容易に浸透され
て、ワイヤの断線などのような不良が発生し、これによ
りメモリモジュールの信頼性が落ちる問題点がある。
【００３１】
【発明が解決しようとする課題】従って、この発明の目
的は、データ線に不良が発生した不良半導体パッケージ
を用いてメモリモジュールを構成して製造原価を節減す
ることができる半導体メモリモジュール装置を提供する
ことにある。
的は、データ線に不良が発生した不良半導体パッケージ
を用いてメモリモジュールを構成して製造原価を節減す
ることができる半導体メモリモジュール装置を提供する
ことにある。
【００３２】この発明の他の目的は、不良半導体パッケ
ージであって、センターパッドチップだけでなくパッド
が半導体チップの外郭に形成されている一般のチップを
有する半導体パッケージの使用が可能な半導体メモリモ
ジュール装置を提供することにある。
ージであって、センターパッドチップだけでなくパッド
が半導体チップの外郭に形成されている一般のチップを
有する半導体パッケージの使用が可能な半導体メモリモ
ジュール装置を提供することにある。
【００３３】この発明の又他の目的は、不良半導体チッ
プを使用してもデータ線の連結工程が簡単であるととも
に再作業が容易であって収率を向上させることができる
半導体メモリモジュール装置を提供することにある。
プを使用してもデータ線の連結工程が簡単であるととも
に再作業が容易であって収率を向上させることができる
半導体メモリモジュール装置を提供することにある。
【００３４】この発明の又他の目的は、モールディング
樹脂内部への湿気浸透を遮断でき、ワイヤの断線などの
ような不良発生を防止できて信頼性を向上させることが
できる半導体メモリモジュール装置を提供することにあ
る。
樹脂内部への湿気浸透を遮断でき、ワイヤの断線などの
ような不良発生を防止できて信頼性を向上させることが
できる半導体メモリモジュール装置を提供することにあ
る。
【００３５】
【課題を解決するための手段】前記目的を達成するため
に、この発明は、モジュール基板上に複数個の半導体パ
ッケージが実装されてる半導体メモリモジュール装置に
おいて、前記モジュール基板上に形成されているワイヤ
リングパターンと、このワイヤリングパターンと電気的
に連結され、前記半導体パッケージのオン／オフの時電
気的な衝撃を防止するキャパシタのリードを実装するた
めの接触パッドと、前記半導体パッケージ実装領域の一
方の側に形成され、不良データ線を短絡させることがで
きるように配列された補助パッドと、前記ワイヤリング
パターンの端部と電気的に連結される外部入出力端子を
有するモジュール基板と、前記モジュール基板の接触パ
ッド上に外部リードが実装されてボンディングされ、少
なくとも一つのデータ入出力線が不良であり、正常的な
メモリ容量の合計がメモリモジュール全体のメモリ容量
以上となる半導体パッケージと、前記半導体パッケージ
を接触パッドに実装した後、前記補助パッド中の半導体
パッケージの不良データ線を除外させ、正常的なデータ
線のみを選択的に連結する連結手段と、を備えることを
特徴とする。
に、この発明は、モジュール基板上に複数個の半導体パ
ッケージが実装されてる半導体メモリモジュール装置に
おいて、前記モジュール基板上に形成されているワイヤ
リングパターンと、このワイヤリングパターンと電気的
に連結され、前記半導体パッケージのオン／オフの時電
気的な衝撃を防止するキャパシタのリードを実装するた
めの接触パッドと、前記半導体パッケージ実装領域の一
方の側に形成され、不良データ線を短絡させることがで
きるように配列された補助パッドと、前記ワイヤリング
パターンの端部と電気的に連結される外部入出力端子を
有するモジュール基板と、前記モジュール基板の接触パ
ッド上に外部リードが実装されてボンディングされ、少
なくとも一つのデータ入出力線が不良であり、正常的な
メモリ容量の合計がメモリモジュール全体のメモリ容量
以上となる半導体パッケージと、前記半導体パッケージ
を接触パッドに実装した後、前記補助パッド中の半導体
パッケージの不良データ線を除外させ、正常的なデータ
線のみを選択的に連結する連結手段と、を備えることを
特徴とする。
【００３６】ここで、前記補助パッドは、前記接触パッ
ドと９０゜角度に半導体パッケージの実装領域の一方の
側に２列縦隊に形成されることが望ましい。
ドと９０゜角度に半導体パッケージの実装領域の一方の
側に２列縦隊に形成されることが望ましい。
【００３７】また、前記連結手段は、前記補助パッド間
に半田づけされる０Ω抵抗であることもできるし、前記
補助パッド上にボンディングされるおすジャンパーと前
記おすジャンパーが挿入されるホールを備えて前記補助
パッドを電気的に連結させるめすジャンパーとから構成
されるジャンパー連結器であることもできる。
に半田づけされる０Ω抵抗であることもできるし、前記
補助パッド上にボンディングされるおすジャンパーと前
記おすジャンパーが挿入されるホールを備えて前記補助
パッドを電気的に連結させるめすジャンパーとから構成
されるジャンパー連結器であることもできる。
【００３８】また、この発明に係る半導体メモリモジュ
ールは、それぞれ同一なメモリ容量を持ち、少なくとも
一つの不良データ線を持つ半導体チップがモジュール基
板上に固定配置され、前記半導体チップの出力端にそれ
ぞれ３個のデータ線が連結されており、前記半導体チッ
プの出力端に半導体チップを動作させるためのコラムア
ドレスのリフレッシュ信号となるＣＡＳ（Column Addre
ss Strobe)信号入力線と、列アドレスのリフレッシュ信
号となるＲＡＳ（Row Address Strobe）信号入力線と、
書きこみＷ信号と、の入力線、及びアドレスＡＢ−ＡＢ
信号の入力線が共通に連結され、前記半導体チップのそ
れぞれの接地端子により接地されることを特徴とし、こ
こで、前記モジュール基板のメモリ容量及びエラー検索
のためのＰＣＡＳ（CAS for perity）信号線は、ＣＡＳ
信号線に代替して使われることができる。
ールは、それぞれ同一なメモリ容量を持ち、少なくとも
一つの不良データ線を持つ半導体チップがモジュール基
板上に固定配置され、前記半導体チップの出力端にそれ
ぞれ３個のデータ線が連結されており、前記半導体チッ
プの出力端に半導体チップを動作させるためのコラムア
ドレスのリフレッシュ信号となるＣＡＳ（Column Addre
ss Strobe)信号入力線と、列アドレスのリフレッシュ信
号となるＲＡＳ（Row Address Strobe）信号入力線と、
書きこみＷ信号と、の入力線、及びアドレスＡＢ−ＡＢ
信号の入力線が共通に連結され、前記半導体チップのそ
れぞれの接地端子により接地されることを特徴とし、こ
こで、前記モジュール基板のメモリ容量及びエラー検索
のためのＰＣＡＳ（CAS for perity）信号線は、ＣＡＳ
信号線に代替して使われることができる。
【００３９】
【実施例】以下、添付した図面を参照してこの発明によ
る半導体メモリモジュール装置の望ましい実施例を詳細
に説明する。
る半導体メモリモジュール装置の望ましい実施例を詳細
に説明する。
【００４０】図１（ａ）及び図１（ｂ）はそれぞれ、こ
の発明による半導体メモリモジュール装置のモジュール
基板を示す平面図及び底面図であり、１Ｍ×９モジュー
ルを４Ｍ半導体パッケージ３個から構成することができ
るようにしたモジュール基板３１の一例である。
の発明による半導体メモリモジュール装置のモジュール
基板を示す平面図及び底面図であり、１Ｍ×９モジュー
ルを４Ｍ半導体パッケージ３個から構成することができ
るようにしたモジュール基板３１の一例である。
【００４１】図１（ａ）及び図１（ｂ）を参照すれば、
プラスチック材質となった直四角形状のモジュール基板
３１の平面に所定の形状のワイヤリングパターン３３が
形成されており、前記モジュール基板３１上の半導体パ
ッケージ（図示せず）の外部リードと接触される部分に
は、前記ワイヤリングパターン３３と連結される接触パ
ッド３５が形成されている。
プラスチック材質となった直四角形状のモジュール基板
３１の平面に所定の形状のワイヤリングパターン３３が
形成されており、前記モジュール基板３１上の半導体パ
ッケージ（図示せず）の外部リードと接触される部分に
は、前記ワイヤリングパターン３３と連結される接触パ
ッド３５が形成されている。
【００４２】このとき、前記半導体パッケージは、少な
くとも一つのデータ線が不良データ線である半導体パッ
ケージとして、半導体チップ自体が不良であるか、ワイ
ヤの短絡などにより半導体パッケージが不良であるもの
である。
くとも一つのデータ線が不良データ線である半導体パッ
ケージとして、半導体チップ自体が不良であるか、ワイ
ヤの短絡などにより半導体パッケージが不良であるもの
である。
【００４３】ここで、前記半導体パッケージの正常動作
の時に、データ入出力ラインとして機能するデータ線の
数が、９以上であることを認知しなければならない。
の時に、データ入出力ラインとして機能するデータ線の
数が、９以上であることを認知しなければならない。
【００４４】また、前記モジュール基板３１の一方の側
には、前記ワイヤリングパターン３３と連結されて外部
と接触される入出力端子３７が形成されており、前記モ
ジュール基板３１の半導体パッケージが実装される部分
の中央部分に形成されている接触パッド３５には、半導
体チップの電気的衝撃を防止するためのキャパシタ４８
（図３）が取り付けられているものである。
には、前記ワイヤリングパターン３３と連結されて外部
と接触される入出力端子３７が形成されており、前記モ
ジュール基板３１の半導体パッケージが実装される部分
の中央部分に形成されている接触パッド３５には、半導
体チップの電気的衝撃を防止するためのキャパシタ４８
（図３）が取り付けられているものである。
【００４５】また、前記半導体パッケージの実装領域を
除く部分には、６個の２列となった補助パッド３６が３
個組で形成されており、前記補助パッド３６の２列間は
互いに短絡されている。
除く部分には、６個の２列となった補助パッド３６が３
個組で形成されており、前記補助パッド３６の２列間は
互いに短絡されている。
【００４６】すなわち、前記補助パッド３６は、後述す
るように、前記不良データ線と接続されたワイヤリング
パターン３３中の一つのワイヤリングパターン３３のみ
を断線させて、任意に連結できるように形成されている
もので、前記半導体パッケージ４２（図２）の不良デー
タ線発生位置により、適切な組み合わせによって、０Ω
抵抗またはジャンパー連結器などの連結手段で連結され
るものである。
るように、前記不良データ線と接続されたワイヤリング
パターン３３中の一つのワイヤリングパターン３３のみ
を断線させて、任意に連結できるように形成されている
もので、前記半導体パッケージ４２（図２）の不良デー
タ線発生位置により、適切な組み合わせによって、０Ω
抵抗またはジャンパー連結器などの連結手段で連結され
るものである。
【００４７】一方、図１（ｂ）を参照すれば、前記のワ
イヤリングパターン３３は前記接触パッド３５と電気的
に連結されており、また、入出力端子３７はモジュール
基板３１の底面にも設けられているここで、補助パッド
３６と連結されているワイヤリングパターン３３および
補助パッド３６はモジュール基板３１の平面上に形成さ
れているが、前記補助パッド３６と連結されるワイヤリ
ングパターン３３を、便宜的に、モジュール基板３１の
設計の際に底面に形成することもできる。
イヤリングパターン３３は前記接触パッド３５と電気的
に連結されており、また、入出力端子３７はモジュール
基板３１の底面にも設けられているここで、補助パッド
３６と連結されているワイヤリングパターン３３および
補助パッド３６はモジュール基板３１の平面上に形成さ
れているが、前記補助パッド３６と連結されるワイヤリ
ングパターン３３を、便宜的に、モジュール基板３１の
設計の際に底面に形成することもできる。
【００４８】また、前記モジュール基板３１の両側の端
部には、モジュール基板３１の移送に適するように貫通
孔３８が形成されている。
部には、モジュール基板３１の移送に適するように貫通
孔３８が形成されている。
【００４９】図２は、図１（ａ）のモジュール基板上に
半導体装置が実装された状態を示す平面図であり、図３
は図２で示したIII −III 線で切断して見た状態の半導
体装置の断面図である。
半導体装置が実装された状態を示す平面図であり、図３
は図２で示したIII −III 線で切断して見た状態の半導
体装置の断面図である。
【００５０】先ず、前記半導体装置の構成を調べるため
に図３を参照すれば、モジュール基板３１の接触パッド
３５上に４Ｍ半導体チップを実装した半導体パッケージ
４２が搭載されてろうによりボンディングされている。
に図３を参照すれば、モジュール基板３１の接触パッド
３５上に４Ｍ半導体チップを実装した半導体パッケージ
４２が搭載されてろうによりボンディングされている。
【００５１】このとき、前記半導体パッケージ４２は、
少なくとも一つのデータ線が不良データ線である半導体
パッケージ４２で、活用可能なデータ線の数が９以上で
ある半導体パッケージ４２の組み合わせから構成され、
それぞれの半導体パッケージ４２は、外部リード４４が
パッケージ体４９の内側へ“Ｊ”字形状に折曲されてい
るＳＯＪ（Small Out-line J-Bend package)形である。
少なくとも一つのデータ線が不良データ線である半導体
パッケージ４２で、活用可能なデータ線の数が９以上で
ある半導体パッケージ４２の組み合わせから構成され、
それぞれの半導体パッケージ４２は、外部リード４４が
パッケージ体４９の内側へ“Ｊ”字形状に折曲されてい
るＳＯＪ（Small Out-line J-Bend package)形である。
【００５２】前記半導体パッケージ４２の下部とモジュ
ール基板３１上面との間の空間に形成されている接触パ
ッド３５上には、前記半導体パッケージ４２のオン／オ
フ時の電気的衝撃を防止するためのキャパシタ４８がろ
うにより接着されている。
ール基板３１上面との間の空間に形成されている接触パ
ッド３５上には、前記半導体パッケージ４２のオン／オ
フ時の電気的衝撃を防止するためのキャパシタ４８がろ
うにより接着されている。
【００５３】また、不良データ線を選択的に接続してメ
モリ容量を決める前記補助パッド３６は、前記半導体パ
ッケージ４２の実装領域を除くモジュール基板３１の、
図２に示す半導体パッケージ４２の一方の側、例えば左
側に形成されており、これらの補助パッド３６には、後
述する連結手段が実装されてボンディングされている。
また、前記半導体パッケージ４２は接触パッド３５に実
装されてボンディングされる。
モリ容量を決める前記補助パッド３６は、前記半導体パ
ッケージ４２の実装領域を除くモジュール基板３１の、
図２に示す半導体パッケージ４２の一方の側、例えば左
側に形成されており、これらの補助パッド３６には、後
述する連結手段が実装されてボンディングされている。
また、前記半導体パッケージ４２は接触パッド３５に実
装されてボンディングされる。
【００５４】図４は、この発明に係る４Ｍ×９の半導体
装置の回路機能を示すブロック図である。
装置の回路機能を示すブロック図である。
【００５５】図４を参照すれば、前記半導体装置は、少
なくとも一つのデータ線に不良が発生された３個の４Ｍ
半導体チップ４２ａを有し、これら半導体チップ４２ａ
の信号入力端にＲＡＳ，ＣＡＳ、書きこみＷ及びアドレ
ス入力線ＡＢ−ＡＢが連結されている。また、半導体チ
ップ４２ａのデータ出力端には、それぞれ３個または２
個のデータ入出力線Ｄ０〜Ｄ７が連結されているととも
に、一つのＥＣＣ信号線ＰＤが連結されている。なお、
ＰＣＡＳ信号は、ＣＡＳ信号と周期が一致するので互い
に同一な信号線を使用した。
なくとも一つのデータ線に不良が発生された３個の４Ｍ
半導体チップ４２ａを有し、これら半導体チップ４２ａ
の信号入力端にＲＡＳ，ＣＡＳ、書きこみＷ及びアドレ
ス入力線ＡＢ−ＡＢが連結されている。また、半導体チ
ップ４２ａのデータ出力端には、それぞれ３個または２
個のデータ入出力線Ｄ０〜Ｄ７が連結されているととも
に、一つのＥＣＣ信号線ＰＤが連結されている。なお、
ＰＣＡＳ信号は、ＣＡＳ信号と周期が一致するので互い
に同一な信号線を使用した。
【００５６】図５は、図４で示した半導体装置の回路機
能中のデータ線を補助パッド３６に連結する状態を説明
するための半導体メモリモジュール装置４０の要部を拡
大して示す平面図である。
能中のデータ線を補助パッド３６に連結する状態を説明
するための半導体メモリモジュール装置４０の要部を拡
大して示す平面図である。
【００５７】図５に示すように、モジュール基板３１上
に図面左右２列で形成された補助パッド３６は、同じ列
側の２個が、違う列同志で互いに行き違うようにワイヤ
リングパターン３３ａで連結されている。
に図面左右２列で形成された補助パッド３６は、同じ列
側の２個が、違う列同志で互いに行き違うようにワイヤ
リングパターン３３ａで連結されている。
【００５８】図５に示す左側列の補助パッド３６は、半
導体チップ４２ａに接続される４個のデータ線Ｄ０ａ，
Ｄ１ａ，Ｄ２ａ，Ｄ３ａと連結されており、右側列の補
助パッド３６は、２個が一対となってそれぞれ一つのデ
ータ線Ｄ０ｂあるいはＤ１ｂあるいはＤ２ｂと連結され
ている。
導体チップ４２ａに接続される４個のデータ線Ｄ０ａ，
Ｄ１ａ，Ｄ２ａ，Ｄ３ａと連結されており、右側列の補
助パッド３６は、２個が一対となってそれぞれ一つのデ
ータ線Ｄ０ｂあるいはＤ１ｂあるいはＤ２ｂと連結され
ている。
【００５９】ここで、前記半導体チップ４２ａの一番目
のデータ線Ｄ０ａが不良データ線であるので、データ線
Ｄ０ａを除外して、左右両列の補助パッド３６を連結手
段、例えば、０Ω抵抗６７で連結してデータ線Ｄ１ａ，
Ｄ２ａ，Ｄ３ａをデータ線Ｄ０ｂ，Ｄ１ｂ，Ｄ２ｂそれ
ぞれに電気的に接続されるようにした。
のデータ線Ｄ０ａが不良データ線であるので、データ線
Ｄ０ａを除外して、左右両列の補助パッド３６を連結手
段、例えば、０Ω抵抗６７で連結してデータ線Ｄ１ａ，
Ｄ２ａ，Ｄ３ａをデータ線Ｄ０ｂ，Ｄ１ｂ，Ｄ２ｂそれ
ぞれに電気的に接続されるようにした。
【００６０】次に、この発明による半導体メモリモジュ
ール装置の他の実施例を図６を用いて説明する。この図
６は、半導体メモリモジュール装置の補助パッド３６を
連結する他の方法の実施例を説明するもので、図５に示
された連結手段、すなわち０Ω抵抗６７の代わりとし
て、着脱が容易であるジャンパー連結器７７を示してい
る。すなわち、補助パッド３６上に、連結手段として、
ジャンパー連結器７７が搭載されている。
ール装置の他の実施例を図６を用いて説明する。この図
６は、半導体メモリモジュール装置の補助パッド３６を
連結する他の方法の実施例を説明するもので、図５に示
された連結手段、すなわち０Ω抵抗６７の代わりとし
て、着脱が容易であるジャンパー連結器７７を示してい
る。すなわち、補助パッド３６上に、連結手段として、
ジャンパー連結器７７が搭載されている。
【００６１】前記ジャンパー連結器７７は、補助パッド
３６を電気的に選択的に連結させるために、上部へ突出
される２個の端子を備えるおすジャンパー７７ａと、こ
のおすジャンパー７７ｂが挿入されるホールが形成され
ためすジャンパー７７ｂとを備え、補助パッド３６上に
ボンディングされる。
３６を電気的に選択的に連結させるために、上部へ突出
される２個の端子を備えるおすジャンパー７７ａと、こ
のおすジャンパー７７ｂが挿入されるホールが形成され
ためすジャンパー７７ｂとを備え、補助パッド３６上に
ボンディングされる。
【００６２】以上のように、この発明による半導体メモ
リモジュール装置４０によれば、少なくとも一つのデー
タ線が不良である半導体パッケージ４２を、必要なメモ
リ容量以上になるように組み合わせてモジュール基板３
１上に実装している。そして、前記モジュール基板３１
には、実装される半導体パッケージ４２の不良データ線
を除いて配線ができるように、２列の補助パッド３６を
形成している。そして、前記補助パッド３６を連結手段
例えば、０Ω抵抗６７やジャンパー連結器７７により不
良データ線が孤立されるように連結し、必要なメモリ容
量を持つ半導体メモリモジュール装置を具現できる。
リモジュール装置４０によれば、少なくとも一つのデー
タ線が不良である半導体パッケージ４２を、必要なメモ
リ容量以上になるように組み合わせてモジュール基板３
１上に実装している。そして、前記モジュール基板３１
には、実装される半導体パッケージ４２の不良データ線
を除いて配線ができるように、２列の補助パッド３６を
形成している。そして、前記補助パッド３６を連結手段
例えば、０Ω抵抗６７やジャンパー連結器７７により不
良データ線が孤立されるように連結し、必要なメモリ容
量を持つ半導体メモリモジュール装置を具現できる。
【００６３】なお、上述のような連結手段としての０Ω
抵抗６７あるいはジャンパー連結器７７は、使用者が直
接手でもって取り付けることもできるし、メモリモジュ
ールの製造過程から自動機械を使って着脱させることも
できる。
抵抗６７あるいはジャンパー連結器７７は、使用者が直
接手でもって取り付けることもできるし、メモリモジュ
ールの製造過程から自動機械を使って着脱させることも
できる。
【００６４】
【発明の効果】以上、説明したように、複数の２列の補
助パッドを形成し、これらの補助パッドを連結手段によ
り不良データ線が孤立されるように連結しているので、
不良半導体パッケージの使用が可能となり、製造原価を
節減することができ、また、全ての種類の半導体パッケ
ージを使用することができ、データ線の連結工程が簡単
であるとともに再作業が容易であって収率を向上させる
ことができ、また、モールディング樹脂内部への湿気浸
透を遮断できてワイヤの断線などのような不良発生を防
止して信頼性を向上させることができるなどの効果があ
る。
助パッドを形成し、これらの補助パッドを連結手段によ
り不良データ線が孤立されるように連結しているので、
不良半導体パッケージの使用が可能となり、製造原価を
節減することができ、また、全ての種類の半導体パッケ
ージを使用することができ、データ線の連結工程が簡単
であるとともに再作業が容易であって収率を向上させる
ことができ、また、モールディング樹脂内部への湿気浸
透を遮断できてワイヤの断線などのような不良発生を防
止して信頼性を向上させることができるなどの効果があ
る。
【図１】図１（ａ）及び図１（ｂ）それぞれは、この発
明による半導体メモリモジュール装置のモジュール基板
の平面図及び底面図である。
明による半導体メモリモジュール装置のモジュール基板
の平面図及び底面図である。
【図２】図１（ａ）に示したモジュール基板上に半導体
パッケージが実装された状態を示す平面図である。
パッケージが実装された状態を示す平面図である。
【図３】図２で示したIII −III 線についての断面図で
ある。
ある。
【図４】この発明に適用できる４Ｍ×９の半導体装置の
回路機能を示すブロック図である。
回路機能を示すブロック図である。
【図５】図４に示した半導体装置の回路機能中のデータ
線を補助パッドに連結する状態を説明する半導体メモリ
モジュール装置の要部拡大平面図である。
線を補助パッドに連結する状態を説明する半導体メモリ
モジュール装置の要部拡大平面図である。
【図６】この発明による半導体メモリモジュール装置の
他の実施例を示す断面図である。
他の実施例を示す断面図である。
【図７】一般的な１Ｍ×９の半導体装置の回路機能を示
すブロック図である。
すブロック図である。
【図８】図７に示した半導体装置を実装するための半導
体メモリモジュール装置の一実施例を示す平面図であ
る。
体メモリモジュール装置の一実施例を示す平面図であ
る。
【図９】図８で示したIX−IX線についての断面図であ
る。
る。
３１ モジュール基板 ３３，３３ａ ワイヤリングパターン ３５ 接触パッド ３６ 補助パッド ３７ 入出力端子 ４０ 半導体メモリモジュール装置 ４２ 半導体パッケージ ４８ キャパシタ ６７ ０Ω抵抗 ７７ ジャンパー連結器 ７７ａ おすジャンパー ７７ｂ めすジャンパー Ｄ０ａ，Ｄ１ａ，Ｄ２ａ，Ｄ３ａ，Ｄ０ｂ，Ｄ１ｂ，Ｄ
２ｂ データ線
２ｂ データ線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安 昇 晧 大韓民国京畿道水原市長安区亭子洞東信 アパートメント210−406 (56)参考文献 特開 平２−300952（ＪＰ，Ａ) 特開 昭58−216450（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/522 G11C 29/00
Claims (4)
- 【請求項１】 モジュール基板上に複数個の半導体パッ
ケージが実装されている半導体モジュール装置におい
て、 前記各半導体パッケージは、データを入出力するための
データ線のいずれか１つが不良データ線であって、前記
データ線は前記モジュール基板の接触パッド上に外部リ
ードが実装されてボンディングされ、正常なデータ線に
より機能するメモリ容量の合計がメモリモジュール全体
の所定のメモリ容量以上となるものであって、 前記半導体モジュール装置は、 前記モジュール基板上に形成されている複数のワイヤリ
ングパターンと、 前記ワイヤリングパターンの端部と電気的に連結され外
部と接触するために前記モジュール基板上に形成された
外部入出力端子と、 前記ワイヤリングパターンと電気的に連結され、前記半
導体パッケージのオン／オフのときに電気的な衝撃を防
止するためのキャパシタのリードを実装するための接触
パッドと、 前記各半導体パッケージの前記不良データ線を含むデー
タ線に接続されたワイヤリングパターンおよびそれとは
別のワイヤリングパターンを選択的に連結するために、
前記各半導体パッケージの実装領域の一方の側に２列縦
隊に配列して形成される補助パッドであって、 前記各補助パッドの第１列は隣接する２個のパッドを１
対として順次連結して各前記別のワイヤリングパターン
に接続され、前記補助パッドの第２列は隣接する２個の
パッドのうちそれに対向する前記第１列の２個のパッド
が１対に連結していないものを１対として連結して各前
記データ線に接続されたワイヤリングパターンに接続さ
れる補助パッドと、 前記各半導体パッケージを前記接触パッドに実装した
後、前記各補助パッドにおいて相応する前記各半導体パ
ッケージの前記各不良データ線を除外して正常的なデー
タ線のみを前記別のワイヤリングパターンに接続するよ
うに、前記第１列のパッドとそれに対向する前記第２列
のパッドを選択して電気的に連結する連結手段と、 を備えることを特徴とする半導体メモリモジュール装
置。 - 【請求項２】 前記補助パッドは、前記接触パッドの配
列と垂直方向に２列縦隊に配列して形成されることを特
徴とする請求項１の半導体メモリモジュール装置。 - 【請求項３】 前記連結手段は、前記補助パッド間に半
田づけされる０Ω抵抗であることを特徴とする請求項１
記載の半導体メモリモジュール装置。 - 【請求項４】 モジュール基板上に複数個の半導体パッ
ケージが実装されている半導体モジュール装置におい
て、 前記各半導体パッケージは、データを入出力するための
データ線のいずれか１つは不良データ線であって、前記
データ線は前記モジュール基板の接触パッド上に外部リ
ードが実装されてボンディングされ、正常なデータ線に
より機能するメモリ容量の合計がメモリモジュール全体
の所定のメモリ容量以上となるものであって、 前記半導体モジュール装置は、 前記モジュール基板上に形成されている複数のワイヤリ
ングパターンと、 前記ワイヤリングパターンの端部と電気的に連結され外
部と接触するために前記モジュール基板上に形成された
外部入出力端子と、 前記ワイヤリングパターンと電気的に連結され、前記半
導体パッケージのオン／オフのときに電気的な衝撃を防
止するためのキャパシタのリードを実装するための接触
パッドと、 前記各半導体パッケージの前記不良データ線を含むデー
タ線に接続されたワイヤリングパターンおよびそれとは
別のワイヤリングパターンを選択的に連結するために、
前記各半導体パッケージの実装領域の一方の側に前記接
触パッドの配列方向と垂直方向に２列縦隊に配列して形
成される補助パッドであって、 前記補助パッドの第１列は隣接する２個のパッドを１対
として順次連結して各前記別のワイヤリングパターンに
接続され、前記補助パッドの第２列は隣接する２個のパ
ッドのうちそれに対向する前記第１列の２個のパッドが
１対に連結していないものを１対として連結して各前記
データ線に接続されたワイヤリングパターンに接続され
る補助パッドと、 前記各半導体パッケージを前記接触パッドに実装した
後、前記各補助パッドにおいて相応する前記各半導体パ
ッケージの前記各不良データ線を除外して、正常的なデ
ータ線のみを選択して前記別のワイヤリングパターンに
電気的に連結するためにメスジャンパーおよびオスジャ
ンパーから構成されるジャンパー連結器と、 を備えることを特徴とする半導体メモリモジュール装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993-8256 | 1993-05-14 | ||
| KR1019930008256A KR950012290B1 (ko) | 1993-05-14 | 1993-05-14 | 메모리 모듈 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334112A JPH06334112A (ja) | 1994-12-02 |
| JP3062391B2 true JP3062391B2 (ja) | 2000-07-10 |
Family
ID=19355381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6099443A Expired - Fee Related JP3062391B2 (ja) | 1993-05-14 | 1994-05-13 | 半導体メモリモジュール装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5504373A (ja) |
| JP (1) | JP3062391B2 (ja) |
| KR (1) | KR950012290B1 (ja) |
| FR (1) | FR2705490A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3718008B2 (ja) | 1996-02-26 | 2005-11-16 | 株式会社日立製作所 | メモリモジュールおよびその製造方法 |
| JPH09282900A (ja) * | 1996-04-11 | 1997-10-31 | Oki Electric Ind Co Ltd | メモリモジュール |
| US5841686A (en) * | 1996-11-22 | 1998-11-24 | Ma Laboratories, Inc. | Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate |
| US6429528B1 (en) * | 1998-02-27 | 2002-08-06 | Micron Technology, Inc. | Multichip semiconductor package |
| US6301121B1 (en) * | 1999-04-05 | 2001-10-09 | Paul T. Lin | Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process |
| US6548764B1 (en) | 2000-06-07 | 2003-04-15 | Micron Technology, Inc. | Semiconductor packages and methods for making the same |
| US6543510B1 (en) | 2000-06-07 | 2003-04-08 | Micron Technology, Inc. | Apparatus and methods for coverlay removal and adhesive application |
| DE10122701A1 (de) * | 2001-05-10 | 2002-11-21 | Infineon Technologies Ag | Schaltungsmodul |
| KR100429878B1 (ko) * | 2001-09-10 | 2004-05-03 | 삼성전자주식회사 | 메모리 모듈과 그에 사용되는 인쇄회로기판 |
| US6900991B2 (en) * | 2001-12-03 | 2005-05-31 | Intel Corporation | Electronic assembly with sandwiched capacitors and methods of manufacture |
| US6870276B1 (en) * | 2001-12-26 | 2005-03-22 | Micron Technology, Inc. | Apparatus for supporting microelectronic substrates |
| US7589395B2 (en) * | 2006-06-30 | 2009-09-15 | Intel Corporation | Multiple-dice packages using elements between dice to control application of underfill material to reduce void formation |
| KR20090021605A (ko) * | 2007-08-27 | 2009-03-04 | 삼성전기주식회사 | 반도체 메모리 패키지 |
| KR101278269B1 (ko) * | 2011-08-26 | 2013-06-24 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 데이터 전송 방법 |
| JP2015065395A (ja) * | 2013-08-28 | 2015-04-09 | 矢崎総業株式会社 | ジャンパモジュール搭載回路基板および回路基板組立体 |
| US11404365B2 (en) * | 2019-05-07 | 2022-08-02 | International Business Machines Corporation | Direct attachment of capacitors to flip chip dies |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3753235A (en) * | 1971-08-18 | 1973-08-14 | Ibm | Monolithic memory module redundancy scheme using prewired substrates |
| US3777221A (en) * | 1972-12-18 | 1973-12-04 | Ibm | Multi-layer circuit package |
| US4458297A (en) * | 1981-01-16 | 1984-07-03 | Mosaic Systems, Inc. | Universal interconnection substrate |
| JPS58114444A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | 半導体装置 |
| US4656605A (en) * | 1983-09-02 | 1987-04-07 | Wang Laboratories, Inc. | Single in-line memory module |
| US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
| JPH0751390B2 (ja) * | 1985-07-10 | 1995-06-05 | カシオ計算機株式会社 | Ｉｃカ−ド |
| JPS6393125A (ja) * | 1986-10-07 | 1988-04-23 | Nec Corp | 半導体集積回路 |
| US4879631A (en) * | 1989-01-18 | 1989-11-07 | Micron Technology, Inc. | Short-resistant decoupling capacitor system for semiconductor circuits |
| US5051994A (en) * | 1989-04-28 | 1991-09-24 | International Business Machines Corporation | Computer memory module |
| JPH04307943A (ja) * | 1991-04-05 | 1992-10-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1993
- 1993-05-14 KR KR1019930008256A patent/KR950012290B1/ko not_active IP Right Cessation
-
1994
- 1994-05-11 FR FR9405798A patent/FR2705490A1/fr active Pending
- 1994-05-13 JP JP6099443A patent/JP3062391B2/ja not_active Expired - Fee Related
- 1994-05-16 US US08/243,644 patent/US5504373A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012290B1 (ko) | 1995-10-16 |
| JPH06334112A (ja) | 1994-12-02 |
| US5504373A (en) | 1996-04-02 |
| KR940026973A (ko) | 1994-12-10 |
| FR2705490A1 (fr) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3062391B2 (ja) | 半導体メモリモジュール装置 | |
| EP0157147B1 (en) | Stacked double density memory module using industry standard memory chips, double density memory board and method of forming a stacked double density memory module | |
| JP2765823B2 (ja) | ３次元積層型パッケージ素子 | |
| USRE36469E (en) | Packaging for semiconductor logic devices | |
| KR0147259B1 (ko) | 적층형 패키지 및 그 제조방법 | |
| US5138434A (en) | Packaging for semiconductor logic devices | |
| US6784367B2 (en) | Microelectronic device assemblies having a shielded input and methods for manufacturing and operating such microelectronic device assemblies | |
| US5589420A (en) | Method for a hybrid leadframe-over-chip semiconductor package | |
| KR100447869B1 (ko) | 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임 | |
| US20010026008A1 (en) | Semiconductor device, a semiconductor module loaded with said semiconductor device and a method of manufacturing said semiconductor device | |
| KR0120921B1 (ko) | 반도체 장치 | |
| JPH1117099A (ja) | メモリモジュール | |
| US4879631A (en) | Short-resistant decoupling capacitor system for semiconductor circuits | |
| US6548910B2 (en) | Integrated circuit element, printed circuit board and electronic device having input/output terminals for testing and operation | |
| US20190319013A1 (en) | Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture | |
| US6121681A (en) | Semiconductor device | |
| US6665194B1 (en) | Chip package having connectors on at least two sides | |
| US6242285B1 (en) | Stacked package of semiconductor package units via direct connection between leads and stacking method therefor | |
| JPH11168150A (ja) | 半導体集積回路装置 | |
| JP3123338B2 (ja) | 集積回路装置 | |
| JPH0786526A (ja) | メモリ装置 | |
| US6242812B1 (en) | CSP pin configuration compatible with TSOP pin configuration | |
| JP3904296B2 (ja) | メモリシステム | |
| JPS62104149A (ja) | 集積回路チツプ・モジユ−ル | |
| JPH0671059B2 (ja) | メモリモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |