JP2960283B2 - 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置Info
- Publication number
- JP2960283B2 JP2960283B2 JP5141790A JP14179093A JP2960283B2 JP 2960283 B2 JP2960283 B2 JP 2960283B2 JP 5141790 A JP5141790 A JP 5141790A JP 14179093 A JP14179093 A JP 14179093A JP 2960283 B2 JP2960283 B2 JP 2960283B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- semiconductor device
- inner leads
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子及びリ―ドフ
レ―ム同志の位置合せが簡単で且つ正確に行なえる樹脂
封止型半導体装置の製造方法と、この製造方法にに用い
られるリードフレームと、この製造方法によって製造さ
れる樹脂封止型半導体装置に関する．
レ―ム同志の位置合せが簡単で且つ正確に行なえる樹脂
封止型半導体装置の製造方法と、この製造方法にに用い
られるリードフレームと、この製造方法によって製造さ
れる樹脂封止型半導体装置に関する．
【０００２】
【従来の技術】従来、少なくとも１個の半導体チップを
マウントして、ボンディングしたリ―ドフレ―ムを複数
枚，前記半導体チップをマウントした側の面を互いに対
向するように重ねて、前記リ―ドフレ―ムのリ―ドを圧
着し、樹脂封止する構造とすることにより、高密度実装
を実現する半導体集積回路装置は、例えば実開平２−５
４２４８，特開平２−１０５４５０、又は特開平１−２
５７３６１が知られている。
マウントして、ボンディングしたリ―ドフレ―ムを複数
枚，前記半導体チップをマウントした側の面を互いに対
向するように重ねて、前記リ―ドフレ―ムのリ―ドを圧
着し、樹脂封止する構造とすることにより、高密度実装
を実現する半導体集積回路装置は、例えば実開平２−５
４２４８，特開平２−１０５４５０、又は特開平１−２
５７３６１が知られている。
【０００３】しかしながら、上記先行文献は、重ね合わ
される一対のリ―ドフレームは、一個の半導体チップ毎
に、その都度、位置合わせを行っているため、製造工程
が繁雑になると共に、正確な位置合わせが各製品ごと均
一に行われるとは限らず難点とされていた。
される一対のリ―ドフレームは、一個の半導体チップ毎
に、その都度、位置合わせを行っているため、製造工程
が繁雑になると共に、正確な位置合わせが各製品ごと均
一に行われるとは限らず難点とされていた。
【０００４】
【発明が解決しようとする課題】この発明は、上述の事
情に鑑み、個々の半導体チップ毎のみならず複数の半導
体チップを一度に重ね合わせたときにおいても、より正
確な位置合わせを各製品ごとに均一に行わせることので
きる樹脂封止型半導体装置の製造方法を提供することを
目的とする。
情に鑑み、個々の半導体チップ毎のみならず複数の半導
体チップを一度に重ね合わせたときにおいても、より正
確な位置合わせを各製品ごとに均一に行わせることので
きる樹脂封止型半導体装置の製造方法を提供することを
目的とする。
【０００５】又、この発明は、上記樹脂封止型半導体装
置の製造方法に用いられるリードフレームを提供するこ
とを目的とする。更に、この発明は、上記樹脂封止型半
導体装置の製造方法によって製造される樹脂封止型半導
体装置を提供することを目的とする。
置の製造方法に用いられるリードフレームを提供するこ
とを目的とする。更に、この発明は、上記樹脂封止型半
導体装置の製造方法によって製造される樹脂封止型半導
体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明は、上記課題を
解決するために、リードフレーム部材の長手方向に沿っ
て配置され、半導体素子を載置すべき第一のベット部
と、前記ベット部を中心にして少なくとも一方向に延
び、略等間隔に並設される複数のインナーリード及びこ
れらインナーリードの夫々に接続される複数のアウター
リードとより成る第一のリード群とを有する第一のリー
ドフレーム部と、半導体素子を載置すべき第二のベッド
部と、前記第二のベッド部を前記第一のリードフレーム
部の第一のベット部に対向して重ねたときに、前記第一
のリード群の同一方向に延びる前記複数のインナーリー
ド及び前記複数のアウターリード間に交互に配列される
複数のインナーリード及びこれらインナーリードの夫々
に接続される複数のアウターリードとより成る第二のリ
ード群とを有し、前記リードフレーム部材の連結部を介
して前記第一のリードフレーム部と連結される第二のリ
ードフレーム部とを準備する工程と；前記第一及び第二
のベッド部に夫々前記第一及び第二の半導体素子を載置
し、これら半導体素子の夫々の電極を、対応する前記複
数のインナーリードに電気的に接続する工程と；前記第
一及び第二のリードフレーム部を連結部で折り曲げ、前
記第一及び第二の半導体素子を対向させ、前記第一及び
第二のリード群の夫々のインナーリ−ドとアウターリー
ドとが交互に配列されるよう前記第一及び第二のリード
フレーム部を重ねる工程と；前記第一及び第二のリード
フレーム部の夫々のアウターリードの各端部を残し、前
記第一及び第二の半導体素子を対応して含む前記第一及
び第二のリードフレーム部をモールド樹脂で封止する工
程と；で構成される。又、この発明の樹脂封止型半導体
装置の製造方法に用いられるリードフレームはリードフ
レーム部材の長手方向に沿って配置され、半導体素子を
載置すべき第一のベット部と、前記ベット部を中心にし
て少なくとも一方向に延び、略等間隔に並設される複数
のインナーリード及びこれらインナーリードの夫々に接
続される複数のアウターリードとより成る第一リード群
とを有する第一リードフレーム部と；半導体素子を載置
すべき第二ベッド部と、前記第二ベッド部を前記第一リ
ードフレーム部の第一ベット部に対向して重ねたとき
に、前記第一リード群の同一方向に延びる前記複数のイ
ンナーリード及び前記複数のアウターリード間に交互に
配列される複数のインナーリード及びこれらインナーリ
ードの夫々に接続される複数のアウターリードとより成
る第二のリード群とを有し、前記リードフレーム部材の
連結部を介して前記第一リードフレーム部と連結される
第二リードフレーム部とより構成される。
解決するために、リードフレーム部材の長手方向に沿っ
て配置され、半導体素子を載置すべき第一のベット部
と、前記ベット部を中心にして少なくとも一方向に延
び、略等間隔に並設される複数のインナーリード及びこ
れらインナーリードの夫々に接続される複数のアウター
リードとより成る第一のリード群とを有する第一のリー
ドフレーム部と、半導体素子を載置すべき第二のベッド
部と、前記第二のベッド部を前記第一のリードフレーム
部の第一のベット部に対向して重ねたときに、前記第一
のリード群の同一方向に延びる前記複数のインナーリー
ド及び前記複数のアウターリード間に交互に配列される
複数のインナーリード及びこれらインナーリードの夫々
に接続される複数のアウターリードとより成る第二のリ
ード群とを有し、前記リードフレーム部材の連結部を介
して前記第一のリードフレーム部と連結される第二のリ
ードフレーム部とを準備する工程と；前記第一及び第二
のベッド部に夫々前記第一及び第二の半導体素子を載置
し、これら半導体素子の夫々の電極を、対応する前記複
数のインナーリードに電気的に接続する工程と；前記第
一及び第二のリードフレーム部を連結部で折り曲げ、前
記第一及び第二の半導体素子を対向させ、前記第一及び
第二のリード群の夫々のインナーリ−ドとアウターリー
ドとが交互に配列されるよう前記第一及び第二のリード
フレーム部を重ねる工程と；前記第一及び第二のリード
フレーム部の夫々のアウターリードの各端部を残し、前
記第一及び第二の半導体素子を対応して含む前記第一及
び第二のリードフレーム部をモールド樹脂で封止する工
程と；で構成される。又、この発明の樹脂封止型半導体
装置の製造方法に用いられるリードフレームはリードフ
レーム部材の長手方向に沿って配置され、半導体素子を
載置すべき第一のベット部と、前記ベット部を中心にし
て少なくとも一方向に延び、略等間隔に並設される複数
のインナーリード及びこれらインナーリードの夫々に接
続される複数のアウターリードとより成る第一リード群
とを有する第一リードフレーム部と；半導体素子を載置
すべき第二ベッド部と、前記第二ベッド部を前記第一リ
ードフレーム部の第一ベット部に対向して重ねたとき
に、前記第一リード群の同一方向に延びる前記複数のイ
ンナーリード及び前記複数のアウターリード間に交互に
配列される複数のインナーリード及びこれらインナーリ
ードの夫々に接続される複数のアウターリードとより成
る第二のリード群とを有し、前記リードフレーム部材の
連結部を介して前記第一リードフレーム部と連結される
第二リードフレーム部とより構成される。
【０００７】更に、この発明の上記製造方法によって製
造される樹脂封止型半導体装置は第一の半導体素子と、
前記第一の半導体素子を載置する第一のベッド部と、前
記第一の半導体素子の電極と電気的に接続され、前記第
１の半導体素子を中心にして少なくとも一方向に延び、
夫々が略等間隔に並列される複数のインナ―リ―ド及び
これら複数のインナ―リ―ドに接続される複数のアウタ
―リ―ドとを有する第１のリ―ド群と、より成る第１の
リ―ドフレ―ム部と；前記第１の半導体素子と対向する
位置に配置される第２の半導体素子と，前記第２の半導
体素子を載置するベッド部、前記第２の半導体素子の電
極と電気的に接続され、前記第２の半導体素子を中心に
して第１のリ―ド群と同一方向に延び，前記第１のリ―
ド群の各インナ―リ―ド及びこれらインナ―リ―ドに夫
々接続される複数のアウタ―リ―ドを有する第２のリ―
ド群とより成る第２のリ―ドフレ―ムと；前記第１のリ
―ド群の各アウタ―リ―ドと前記第２のリ―ド群の各ア
ウタ―リ―ドとの各端部が互いに千鳥状に導出するよう
前記第１の半導体素子と前記第２の半導体素子を封止す
るモ―ルド樹脂とより構成される。
造される樹脂封止型半導体装置は第一の半導体素子と、
前記第一の半導体素子を載置する第一のベッド部と、前
記第一の半導体素子の電極と電気的に接続され、前記第
１の半導体素子を中心にして少なくとも一方向に延び、
夫々が略等間隔に並列される複数のインナ―リ―ド及び
これら複数のインナ―リ―ドに接続される複数のアウタ
―リ―ドとを有する第１のリ―ド群と、より成る第１の
リ―ドフレ―ム部と；前記第１の半導体素子と対向する
位置に配置される第２の半導体素子と，前記第２の半導
体素子を載置するベッド部、前記第２の半導体素子の電
極と電気的に接続され、前記第２の半導体素子を中心に
して第１のリ―ド群と同一方向に延び，前記第１のリ―
ド群の各インナ―リ―ド及びこれらインナ―リ―ドに夫
々接続される複数のアウタ―リ―ドを有する第２のリ―
ド群とより成る第２のリ―ドフレ―ムと；前記第１のリ
―ド群の各アウタ―リ―ドと前記第２のリ―ド群の各ア
ウタ―リ―ドとの各端部が互いに千鳥状に導出するよう
前記第１の半導体素子と前記第２の半導体素子を封止す
るモ―ルド樹脂とより構成される。
【０００８】
【作用】この発明は、夫々のベット部に半導体素子が載
置された連続した第１及び第２のリ―ドフレ―ムを連結
部で折り曲げ重ね合わせ、両半導体素子が対向する位置
に配せられるとき、これら両半導体素子及び夫々対応す
るインナーリード及びアウターリードの位置合わせが簡
単で且つ正確に行うことができる。
置された連続した第１及び第２のリ―ドフレ―ムを連結
部で折り曲げ重ね合わせ、両半導体素子が対向する位置
に配せられるとき、これら両半導体素子及び夫々対応す
るインナーリード及びアウターリードの位置合わせが簡
単で且つ正確に行うことができる。
【０００９】特に前記第１及び第２のリ―ドフレ―ムの
夫々の長手方向に複数の半導体素子を配列し、両リード
フレームの中心の連結部で折り曲げることにより、この
連結部を中心にして前記第１及び第２のリ―ドフレ―ム
の夫々に対称位置にあった複数の半導体同志は一度に正
確に位置決めされて対向して配置される。
夫々の長手方向に複数の半導体素子を配列し、両リード
フレームの中心の連結部で折り曲げることにより、この
連結部を中心にして前記第１及び第２のリ―ドフレ―ム
の夫々に対称位置にあった複数の半導体同志は一度に正
確に位置決めされて対向して配置される。
【００１０】
【実施例】以下図面を参照して、この発明の一実施例に
ついて説明する。図１に示すように、１個の半導体素子
を載置するベッド部となる部分１及びこの部分１と四方
に放射状に接続されているインナ―リ―ド２及びアウタ
―リ―ド３とでなるリードフレ―ム部４を単位リ―ドフ
レ―ムとし、これら単位リ―ドフレ―ムを互いに外枠５
で連結しながら、略等間隔に配列したリードフレーム６
を形成する。
ついて説明する。図１に示すように、１個の半導体素子
を載置するベッド部となる部分１及びこの部分１と四方
に放射状に接続されているインナ―リ―ド２及びアウタ
―リ―ド３とでなるリードフレ―ム部４を単位リ―ドフ
レ―ムとし、これら単位リ―ドフレ―ムを互いに外枠５
で連結しながら、略等間隔に配列したリードフレーム６
を形成する。
【００１１】図２は、図１に示すリードフレーム６から
２つの半導体素子分のフレ―ムを抽出して拡大して示す
図であり、各フレ―ム部４は外枠５で連結されている。
図３は、図２のリ―ドフレ―ム６を側面から視た図であ
って、ベッド部となる部分を中心にして押し下げ加工を
施し、フレ―ム部４上に半導体素子が載置される部分に
凹部７を形成している。
２つの半導体素子分のフレ―ムを抽出して拡大して示す
図であり、各フレ―ム部４は外枠５で連結されている。
図３は、図２のリ―ドフレ―ム６を側面から視た図であ
って、ベッド部となる部分を中心にして押し下げ加工を
施し、フレ―ム部４上に半導体素子が載置される部分に
凹部７を形成している。
【００１２】次に、図４に示すように、ベッド抜き加工
を施し、複数のインナ―リ―ド２の夫々の一方の端部を
切り離し、ベッド部８を形成する。ベッド部８には、後
述する半導体素子９（図１２）がマウントされた後ボン
ディングされる。
を施し、複数のインナ―リ―ド２の夫々の一方の端部を
切り離し、ベッド部８を形成する。ベッド部８には、後
述する半導体素子９（図１２）がマウントされた後ボン
ディングされる。
【００１３】続いて、図５に示すように、両単位リード
フレ―ム部４を連結する外枠５部分を残して一方の単位
リードフレ―ム部４の、外枠との接続部を切り離す。次
いで、夫々半導体素子９をマウントした状態の、両単位
フレ―ムを連結する外枠部分５を折り曲げて重ねる。
フレ―ム部４を連結する外枠５部分を残して一方の単位
リードフレ―ム部４の、外枠との接続部を切り離す。次
いで、夫々半導体素子９をマウントした状態の、両単位
フレ―ムを連結する外枠部分５を折り曲げて重ねる。
【００１４】図６は、両単位リードフレ―ム部４、４を
重ねたときのインナ―リ―ド２とアウタ―リ―ド３と
が、交互に配列される状態を示し、一方の単位リードフ
レーム部４のアウタ―リ―ド３と他方の単位リードフレ
ーム部４のアウタ―リ―ド３が、千鳥状に配列されるこ
とになる。
重ねたときのインナ―リ―ド２とアウタ―リ―ド３と
が、交互に配列される状態を示し、一方の単位リードフ
レーム部４のアウタ―リ―ド３と他方の単位リードフレ
ーム部４のアウタ―リ―ド３が、千鳥状に配列されるこ
とになる。
【００１５】図７は、半導体素子９をベッド部に載置し
たリードフレ―ム部４，４が、重ね合された時の状態を
示す側面図である。重ねたリードフレ―ム部４，４はア
ウタ―リ―ド３を残して、図８で示されるように樹脂１
０でモ―ルドされる。
たリードフレ―ム部４，４が、重ね合された時の状態を
示す側面図である。重ねたリードフレ―ム部４，４はア
ウタ―リ―ド３を残して、図８で示されるように樹脂１
０でモ―ルドされる。
【００１６】次に、図９に示すようにタイバ―カットを
行い、更に、図１０，図１１に示すように、連結部カッ
ト，足曲げ，アウタ―リ―ド部の先端カット，最後に吊
りピンカットを行い、２つの半導体素子を一組とする樹
脂封止形の半導体装置を完成する。
行い、更に、図１０，図１１に示すように、連結部カッ
ト，足曲げ，アウタ―リ―ド部の先端カット，最後に吊
りピンカットを行い、２つの半導体素子を一組とする樹
脂封止形の半導体装置を完成する。
【００１７】図１１に示す側面図を拡大して図１２に示
す。上述したように、リードフレーム部４，４を折り曲
げ、夫々のベッド部８，８に載置された半導体素子９，
９は、対向して位置し、半導体素子９，９における電極
１１は夫々ボンディングワイヤ１２を介して夫々インナ
―リ―ド２，２に接続される。尚、ボンディングワイヤ
１２の限らず電気的に接続される手段であれば良い。
す。上述したように、リードフレーム部４，４を折り曲
げ、夫々のベッド部８，８に載置された半導体素子９，
９は、対向して位置し、半導体素子９，９における電極
１１は夫々ボンディングワイヤ１２を介して夫々インナ
―リ―ド２，２に接続される。尚、ボンディングワイヤ
１２の限らず電気的に接続される手段であれば良い。
【００１８】インナ―リ―ド２に接続され、モ―ルド樹
脂１０から導出されるアウタ―リ―ド３は、図１３に示
されるように、千鳥状に配列される。しかも、図１０で
示すようにアウタ―リ―ド３の先端カットによって、リ
―ド端部は直線状に並列される。
脂１０から導出されるアウタ―リ―ド３は、図１３に示
されるように、千鳥状に配列される。しかも、図１０で
示すようにアウタ―リ―ド３の先端カットによって、リ
―ド端部は直線状に並列される。
【００１９】尚、図２乃至図１３は説明の便宜上、一対
の単位リードフレーム部４、４を重ね合わせた例につい
て説明したが、図１４に示すように複数の単位リードフ
レーム部４を互いに連結部で連結しながら共通の外枠で
保持し、一連のリードフレーム６と、中心で折り曲げる
ことにより複数対の単位リードフレーム部４、４を一度
に重ね合わせることができる。
の単位リードフレーム部４、４を重ね合わせた例につい
て説明したが、図１４に示すように複数の単位リードフ
レーム部４を互いに連結部で連結しながら共通の外枠で
保持し、一連のリードフレーム６と、中心で折り曲げる
ことにより複数対の単位リードフレーム部４、４を一度
に重ね合わせることができる。
【００２０】この場合、フレーム部材の長手方向に沿っ
て第一及び第二の単位リードフレーム部４Ａ、４Ｂが交
互に隣接して配列されたリードフレーム６を中心で折り
重ねたとき、中心より一方向に交互に配列されいる、第
一及び第二の単位リードフレーム部４Ａ…４Ｂ，４Ａに
対し、中心より他方向に交互に隣接して配列されている
第二及び第一の単位リードフレーム部４Ｂ，４Ａ…４Ｂ
が夫々対向して配置される。
て第一及び第二の単位リードフレーム部４Ａ、４Ｂが交
互に隣接して配列されたリードフレーム６を中心で折り
重ねたとき、中心より一方向に交互に配列されいる、第
一及び第二の単位リードフレーム部４Ａ…４Ｂ，４Ａに
対し、中心より他方向に交互に隣接して配列されている
第二及び第一の単位リードフレーム部４Ｂ，４Ａ…４Ｂ
が夫々対向して配置される。
【００２１】その結果、夫々対向するリードフレーム部
同志において、リードフレーム部４Ａの配列された複数
のインナーリード及びアウターリード間に交互に第二の
リードフレーム部４Ｂの複数のインナーリード及びアウ
ターリードが配列されることになる。
同志において、リードフレーム部４Ａの配列された複数
のインナーリード及びアウターリード間に交互に第二の
リードフレーム部４Ｂの複数のインナーリード及びアウ
ターリードが配列されることになる。
【００２２】図１５は第一及び第二のリードフレーム部
４Ａ、４Ｂを夫々２個ずつを単位としてリードフレーム
６の長手方向に沿って単位ごとに、交互に配列した実施
例であり、リードフレーム６の中心で折り重ねたとき、
中心より一方向に交互に配列されている２個ずつを単位
とする第一及び第二のリードフレーム部４Ａ、４Ｂに対
し、中心より他方向に交互に配列されている２個ずつを
単位とする第二及び第一のリードフレーム部４Ｂ、４Ａ
が順次対向して重ね合わされる。
４Ａ、４Ｂを夫々２個ずつを単位としてリードフレーム
６の長手方向に沿って単位ごとに、交互に配列した実施
例であり、リードフレーム６の中心で折り重ねたとき、
中心より一方向に交互に配列されている２個ずつを単位
とする第一及び第二のリードフレーム部４Ａ、４Ｂに対
し、中心より他方向に交互に配列されている２個ずつを
単位とする第二及び第一のリードフレーム部４Ｂ、４Ａ
が順次対向して重ね合わされる。
【００２３】尚、リードフレーム部４Ａ、４Ｂは２個に
限らず、２個以上の複数個を単位としてもよい。図１６
は、リードフレーム６の中心より一方向に少なくとも２
個以上の第一のリードフレーム部４Ａ、４Ａ…４Ａが連
結部で連結されて隣接して配置され、前記中心より他方
向には少なくとも２個以上の第二のリードフレーム部４
Ｂ、４Ｂ…４Ｂが前記第一のリードフレーム部４Ａと対
称となる位置に夫々配置される実施例である。
限らず、２個以上の複数個を単位としてもよい。図１６
は、リードフレーム６の中心より一方向に少なくとも２
個以上の第一のリードフレーム部４Ａ、４Ａ…４Ａが連
結部で連結されて隣接して配置され、前記中心より他方
向には少なくとも２個以上の第二のリードフレーム部４
Ｂ、４Ｂ…４Ｂが前記第一のリードフレーム部４Ａと対
称となる位置に夫々配置される実施例である。
【００２４】この実施例においても、リードフレーム６
の中心で折り重ねたとき複数の第一のリードフレーム部
４Ａと対称となる位置にある複数の第二のリードフレー
ム部４Ｂが夫々重ね合わされることとなる。
の中心で折り重ねたとき複数の第一のリードフレーム部
４Ａと対称となる位置にある複数の第二のリードフレー
ム部４Ｂが夫々重ね合わされることとなる。
【００２５】上述した図１４乃至図１６に示す実施例に
おける各リードフレーム部のベット部に半導体素子を載
置し、中心Ｃで折り曲げることにより対向した一対の前
記半導体素子を有する半導体チップが、連続して複数
個、正確に位置決めされて得ることができる。
おける各リードフレーム部のベット部に半導体素子を載
置し、中心Ｃで折り曲げることにより対向した一対の前
記半導体素子を有する半導体チップが、連続して複数
個、正確に位置決めされて得ることができる。
【００２６】重ねられた半導体素子を載置したリードフ
レーム部４Ａ，４Ｂは、図８で説明したと同様に、アウ
ターリードを残して樹脂でモールドされ、樹脂封止形の
半導体装置を得ることができる。
レーム部４Ａ，４Ｂは、図８で説明したと同様に、アウ
ターリードを残して樹脂でモールドされ、樹脂封止形の
半導体装置を得ることができる。
【００２７】
【発明の効果】この発明の樹脂封止型半導体装置の製造
方法によれば、夫々のベット部に半導体素子が載置され
た連続した第１及び第２のリ―ドフレ―ム部を連結部で
折り曲げ重ね合わせ、両半導体素子が対向する位置に配
せられるとき、これら両半導体素子及び夫々対応するイ
ンナーリード及びアウターリードの位置合わせが簡単で
且つ正確に行うことができる。
方法によれば、夫々のベット部に半導体素子が載置され
た連続した第１及び第２のリ―ドフレ―ム部を連結部で
折り曲げ重ね合わせ、両半導体素子が対向する位置に配
せられるとき、これら両半導体素子及び夫々対応するイ
ンナーリード及びアウターリードの位置合わせが簡単で
且つ正確に行うことができる。
【００２８】特に、前記第１及び第２のリ―ドフレ―ム
の夫々の長手方向に複数の半導体素子を配列した場合
には、両リードフレームの連結部で折り曲げることによ
り、この連結部を中心にして前記第１及び第２のリ―ド
フレ―ムの夫々に対称位置にあった複数の半導体素子同
志及び互いに配列されるインナーリード及びアウターリ
ードは一度に、正確に位置決めされて対向して配置され
る。
の夫々の長手方向に複数の半導体素子を配列した場合
には、両リードフレームの連結部で折り曲げることによ
り、この連結部を中心にして前記第１及び第２のリ―ド
フレ―ムの夫々に対称位置にあった複数の半導体素子同
志及び互いに配列されるインナーリード及びアウターリ
ードは一度に、正確に位置決めされて対向して配置され
る。
【００２９】従って、この製造方法によって得られた樹
脂封止型半導体装置は、単一の半導体チップを含む一個
の樹脂封止型半導体装置のみならず、複数の樹脂封止型
半導体装置を一度に製造した場合にも、夫々の半導体素
子同志及び互いに配列されるインナーリード及びアウタ
ーリードの位置は正確に決められる。
脂封止型半導体装置は、単一の半導体チップを含む一個
の樹脂封止型半導体装置のみならず、複数の樹脂封止型
半導体装置を一度に製造した場合にも、夫々の半導体素
子同志及び互いに配列されるインナーリード及びアウタ
ーリードの位置は正確に決められる。
【図１】本発明の、複数の半導体素子を載置するための
リードフレームを示す平面図。
リードフレームを示す平面図。
【図２】図１に示すリ―ドフレ―ムのうち隣接する２つ
のリ―ドフレ―ム部を１組とするリ―ドフレ―ムの拡大
平面図。
のリ―ドフレ―ム部を１組とするリ―ドフレ―ムの拡大
平面図。
【図３】図２に示すリ―ドフレ―ムの側面図。
【図４】図２に示すリ―ドフレ―ムにベッド抜き加工を
施した平面図。
施した平面図。
【図５】図４に示すベッド抜き加工後のリ―ドフレ―ム
に対し一方のリ―ドフレ―ムを外枠から切り離し、図示
矢印方向に折り曲げることを説明する図。
に対し一方のリ―ドフレ―ムを外枠から切り離し、図示
矢印方向に折り曲げることを説明する図。
【図６】隣接するリ―ドフレ―ムを重ねたときのインナ
―リ―ドとアウタ―リ―ドの配列状態を示す平面図。
―リ―ドとアウタ―リ―ドの配列状態を示す平面図。
【図７】半導体素子が載置された互いに隣接するリ―ド
フレ―ムを重ねたときの状態を示す側面図。
フレ―ムを重ねたときの状態を示す側面図。
【図８】図７で示すリ―ドフレ―ムに対し樹脂でモ―ル
ドした状態を示す平面図。
ドした状態を示す平面図。
【図９】図８で示す樹脂でモ―ルドされたリ―ドフレ―
ムに対し、タイバ―カット処理を行ったことを示す平面
図。
ムに対し、タイバ―カット処理を行ったことを示す平面
図。
【図１０】図９で示すリ―ドフレ―ムに対し、カット処
理及び足曲げ処理を行って完成した半導体装置の平面
図。
理及び足曲げ処理を行って完成した半導体装置の平面
図。
【図１１】図１０で示す半導体装置の側断面図。
【図１２】本発明の半導体装置の内部構成の概略を示す
図。
図。
【図１３】本発明の半導体装置のアウタ―リ―ドの導出
部を拡大して示す斜視図。
部を拡大して示す斜視図。
【図１４】本発明のリードフレームの他の実施例を示す
平面図。
平面図。
【図１５】本発明のリードフレームの更に他の実施例を
示す平面図。
示す平面図。
【図１６】本発明のリードフレームの更に他の実施例を
示す平面図。
示す平面図。
２…インナ―リ―ド、 ３…アウタ―リ―ド、４
…リ―ドフレ―ム部、 ６…リ―ドフレ―ム、８…
ベッド部、 ９…半導体素子、１０…モ―
ルド樹脂。
…リ―ドフレ―ム部、 ６…リ―ドフレ―ム、８…
ベッド部、 ９…半導体素子、１０…モ―
ルド樹脂。
Claims (9)
- 【請求項１】リードフレーム部材の長手方向に沿って配
置され、半導体素子を載置すべき第一のベット部と、前
記ベット部を中心にして少なくとも一方向に延び、略等
間隔に並設される複数のインナーリード及びこれらイン
ナーリードの夫々に接続される複数のアウターリードと
より成る第一のリード群とを有する第一のリードフレー
ム部と、半導体素子を載置すべき第二のベッド部と、前
記第二のベッド部を前記第一のリードフレーム部の第一
のベット部に対向して重ねたときに、前記第一のリード
群の同一方向に延びる前記複数のインナーリード及び前
記複数のアウターリード間に交互に配列される複数のイ
ンナーリード及びこれらインナーリードの夫々に接続さ
れる複数のアウターリードとより成る第二のリード群と
を有し、前記リードフレーム部材の連結部を介して前記
第一のリードフレーム部と連結される第二のリードフレ
ーム部とを準備する工程と；前記第一及び第二のベッド
部に夫々前記第一及び第二の半導体素子を載置し、これ
ら半導体素子の夫々の電極を、対応する前記複数のイン
ナーリードに電気的に接続する工程と；前記第一及び第
二のリードフレーム部を連結部で折り曲げ、前記第一及
び第二の半導体素子を対向させ、前記第一及び第二のリ
ード群の夫々のインナーリ−ドとアウターリードとが交
互に配列されるよう前記第一及び第二のリードフレーム
部を重ねる工程と；前記第一及び第二のリードフレーム
部の夫々のアウターリードの各端部を残し、前記第一及
び第二の半導体素子を対応して含む前記第一及び第二の
リードフレーム部をモールド樹脂で封止する工程と；よ
り成ることを特徴とする樹脂封止型半導体装置の製造方
法 - 【請求項２】前記第一及び第二のリードフレーム部は、
前記リードフレーム部材の長手方向に沿って交互に、複
数個の夫々が前記連結部で連結され隣接して配置されて
いることを特徴とする請求項１に記載の脂封止型半導体
装置の製造方法． - 【請求項３】前記第一及び第二のリードフレーム部は、
夫々が２以上の同一数を単位として、前記リードフレー
ム部材の長手方向に沿って交互に、夫々が前記連結部で
連結され隣接して配置されていることを特徴とする請求
項１に記載の樹脂封止型半導体装置の製造方法． - 【請求項４】前記第一のリードフレーム部は、前記リー
ドフレーム部材の長手方向の中心より一方向に、少なく
とも２以上が、夫々が前記連結部で連結され互いに隣接
して配置され、前記第二のリードフレーム部は、前記中
心より他方向に、少なくとも２以上が前記第一のリード
フレーム部と夫々が対称位置に、夫々が前記連結部で連
結され隣接して配置されていることを特徴とする請求項
１に記載の樹脂封止型半導体装置の製造方法． - 【請求項５】リードフレーム部材の長手方向に沿って配
置され、半導体素子を載置すべき第一ベット部と、前記
ベット部を中心にして少なくとも一方向に延び、略等間
隔に並設される複数のインナーリード及びこれらインナ
ーリードの夫々に接続される複数のアウターリードとよ
り成る第一リード群とを有する第一リードフレーム部
と；半導体素子を載置すべき第二ベッド部と、前記第二
ベッド部を前記第一リードフレーム部の第一ベット部に
対向して重ねたときに、前記第一リード群の同一方向に
延びる前記複数のインナーリード及び前記複数のアウタ
ーリード間に交互に配列される複数のインナーリード及
びこれらインナーリードの夫々に接続される複数のアウ
ターリードとより成る第二のリード群とを有し、前記リ
ードフレーム部材の連結部を介して前記第一リードフレ
ーム部と連結される第二リードフレーム部とより成るこ
とを特徴とするリードフレーム． - 【請求項６】前記第一及び第二のリードフレーム部は、
前記リードフレーム部材の長手方向に沿って交互に、夫
々が前記連結部で連結され隣接して配置されていること
を特徴とする請求項５に記載のリードフレーム． - 【請求項７】前記第一及び第二のリードフレーム部は、
夫々が２以上の同一数を単位として、前記リードフレー
ム部材の長手方向に沿って交互に、夫々が前記連結部で
連結され隣接して配置されていることを特徴とする請求
項５に記載のリードフレーム． - 【請求項８】前記第一のリードフレーム部は、前記リー
ドフレーム部材の長手方向の中心より一方向に、少なく
とも２以上が、夫々前記連結部で連結され互いに隣接し
て配置され、前記第二のリードフレーム部は前記中心よ
り他方向に、少なくとも２以上が前記第一のリードフレ
ーム部と夫々が対称位置に、夫々が前記連結部で連結さ
れ隣接して配置されていることを特徴とする請求項５に
記載のリードフレーム． - 【請求項９】第一の半導体素子と、前記第一の半導体素
子を載置する第一のベッド部と、前記第一の半導体素子
の電極と電気的に接続され、前記第１の半導体素子を中
心にして少なくとも一方向に延び、夫々が略等間隔に並
列される複数のインナ―リ―ド及びこれら複数のインナ
―リ―ドに接続される複数のアウタ―リ―ドとを有する
第１のリ―ド群と、より成る第１のリ―ドフレ―ム部
と；前記第１の半導体素子と対向する位置に配置される
第２の半導体素子と，前記第２の半導体素子を載置する
ベッド部、前記第２の半導体素子の電極と電気的に接続
され、前記第２の半導体素子を中心にして第１のリ―ド
群と同一方向に延び，前記第１のリ―ド群の各インナ―
リ―ド及びこれらインナ―リ―ドに夫々接続される複数
のアウタ―リ―ドを有する第２のリ―ド群とより成る第
２のリ―ドフレ―ムと；前記第１のリ―ド群の各アウタ
―リ―ドと前記第２のリ―ド群の各アウタ―リ―ドとの
各端部が互いに千鳥状に導出するよう前記第１の半導体
素子と前記第２の半導体素子を封止するモ―ルド樹脂と
より成る樹脂封止型半導体装置．
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141790A JP2960283B2 (ja) | 1993-06-14 | 1993-06-14 | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 |
| US08/213,586 US5543658A (en) | 1993-06-14 | 1994-03-16 | Method of manufacturing resin-sealed semiconductor device, lead frame used in this method for mounting plurality of semiconductor elements, and resin-sealed semiconductor device |
| EP94104192A EP0630047B1 (en) | 1993-06-14 | 1994-03-17 | Method of manufacturing resin-sealed semiconductor device, lead frame used in this method for mounting plurality of semiconductor elements, and resin-sealed semiconductor device |
| DE69414641T DE69414641T2 (de) | 1993-06-14 | 1994-03-17 | Verfahren zur Herstellung einer harzversiegelten Halbleitervorrichtung, bei diesem Verfahren verwendeter Leiterrahmen zur Montage vieler Halbleiterelemente und harzversiegelte Halbleitervorrichtung |
| KR1019940013386A KR0163079B1 (ko) | 1993-06-14 | 1994-06-14 | 수지봉지형 반도체장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체소자를 설치하기위한 리드프레임과, 이 제조방법에 의해 제조되는 수지봉지형 반도체장치 |
| US08/434,995 US5614441A (en) | 1993-06-14 | 1995-05-04 | Process of folding a strip leadframe to superpose two leadframes in a plural semiconductor die encapsulated package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141790A JP2960283B2 (ja) | 1993-06-14 | 1993-06-14 | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350011A JPH06350011A (ja) | 1994-12-22 |
| JP2960283B2 true JP2960283B2 (ja) | 1999-10-06 |
Family
ID=15300216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5141790A Expired - Fee Related JP2960283B2 (ja) | 1993-06-14 | 1993-06-14 | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5543658A (ja) |
| EP (1) | EP0630047B1 (ja) |
| JP (1) | JP2960283B2 (ja) |
| KR (1) | KR0163079B1 (ja) |
| DE (1) | DE69414641T2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3364044B2 (ja) * | 1995-02-07 | 2003-01-08 | 三菱電機株式会社 | 半導体装置の製造装置および半導体装置の製造方法 |
| FR2732509B1 (fr) * | 1995-03-31 | 1997-06-13 | Sgs Thomson Microelectronics | Boitier de montage d'une puce de circuit integre |
| KR100186309B1 (ko) * | 1996-05-17 | 1999-03-20 | 문정환 | 적층형 버텀 리드 패키지 |
| JP3870301B2 (ja) * | 1996-06-11 | 2007-01-17 | ヤマハ株式会社 | 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム |
| US5923959A (en) * | 1997-07-23 | 1999-07-13 | Micron Technology, Inc. | Ball grid array (BGA) encapsulation mold |
| US6472252B2 (en) * | 1997-07-23 | 2002-10-29 | Micron Technology, Inc. | Methods for ball grid array (BGA) encapsulation mold |
| JP3937265B2 (ja) | 1997-09-29 | 2007-06-27 | エルピーダメモリ株式会社 | 半導体装置 |
| US6117382A (en) | 1998-02-05 | 2000-09-12 | Micron Technology, Inc. | Method for encasing array packages |
| JP3862410B2 (ja) * | 1998-05-12 | 2006-12-27 | 三菱電機株式会社 | 半導体装置の製造方法及びその構造 |
| US6329705B1 (en) | 1998-05-20 | 2001-12-11 | Micron Technology, Inc. | Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes |
| SG75958A1 (en) * | 1998-06-01 | 2000-10-24 | Hitachi Ulsi Sys Co Ltd | Semiconductor device and a method of producing semiconductor device |
| US6122822A (en) * | 1998-06-23 | 2000-09-26 | Vanguard International Semiconductor Corporation | Method for balancing mold flow in encapsulating devices |
| MY133357A (en) * | 1999-06-30 | 2007-11-30 | Hitachi Ltd | A semiconductor device and a method of manufacturing the same |
| US6303981B1 (en) * | 1999-09-01 | 2001-10-16 | Micron Technology, Inc. | Semiconductor package having stacked dice and leadframes and method of fabrication |
| CN1449583A (zh) * | 2000-07-25 | 2003-10-15 | Ssi株式会社 | 塑料封装基底、气腔型封装及其制造方法 |
| US20030107120A1 (en) * | 2001-12-11 | 2003-06-12 | International Rectifier Corporation | Intelligent motor drive module with injection molded package |
| US20040042183A1 (en) * | 2002-09-04 | 2004-03-04 | Alcaria Vicente D. | Flex circuit package |
| US7388294B2 (en) * | 2003-01-27 | 2008-06-17 | Micron Technology, Inc. | Semiconductor components having stacked dice |
| US6841883B1 (en) * | 2003-03-31 | 2005-01-11 | Micron Technology, Inc. | Multi-dice chip scale semiconductor components and wafer level methods of fabrication |
| US6929485B1 (en) * | 2004-03-16 | 2005-08-16 | Agilent Technologies, Inc. | Lead frame with interdigitated pins |
| US20070029648A1 (en) * | 2005-08-02 | 2007-02-08 | Texas Instruments Incorporated | Enhanced multi-die package |
| JP4860442B2 (ja) * | 2006-11-20 | 2012-01-25 | ローム株式会社 | 半導体装置 |
| US7642638B2 (en) * | 2006-12-22 | 2010-01-05 | United Test And Assembly Center Ltd. | Inverted lead frame in substrate |
| JP4554644B2 (ja) * | 2007-06-25 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN101359602B (zh) * | 2007-08-03 | 2010-06-09 | 台湾半导体股份有限公司 | 单片折叠式表面粘着半导体组件组装方法 |
| US9147649B2 (en) * | 2008-01-24 | 2015-09-29 | Infineon Technologies Ag | Multi-chip module |
| US8198710B2 (en) * | 2008-02-05 | 2012-06-12 | Fairchild Semiconductor Corporation | Folded leadframe multiple die package |
| US8172360B2 (en) * | 2008-02-27 | 2012-05-08 | Hewlett-Packard Development Company, L.P. | Printhead servicing system and method |
| JP5566181B2 (ja) * | 2010-05-14 | 2014-08-06 | 三菱電機株式会社 | パワー半導体モジュールとその製造方法 |
| KR101151561B1 (ko) * | 2010-06-17 | 2012-05-30 | 유춘환 | 반도체 장치용 리드 프레임의 접합방법 |
| CN103187317B (zh) * | 2011-12-31 | 2015-08-05 | 百容电子股份有限公司 | 半导体元件的组装方法 |
| JP6661565B2 (ja) | 2017-03-21 | 2020-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
| EP4135028A1 (en) * | 2021-08-12 | 2023-02-15 | Murata Manufacturing Co., Ltd. | Electronic component with moulded package |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4496965A (en) * | 1981-05-18 | 1985-01-29 | Texas Instruments Incorporated | Stacked interdigitated lead frame assembly |
| US4446375A (en) * | 1981-10-14 | 1984-05-01 | General Electric Company | Optocoupler having folded lead frame construction |
| US5049527A (en) * | 1985-06-25 | 1991-09-17 | Hewlett-Packard Company | Optical isolator |
| US4633582A (en) * | 1985-08-14 | 1987-01-06 | General Instrument Corporation | Method for assembling an optoisolator and leadframe therefor |
| JPS6344750A (ja) * | 1986-08-12 | 1988-02-25 | Shinko Electric Ind Co Ltd | 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム |
| JPH01257361A (ja) * | 1988-04-07 | 1989-10-13 | Nec Corp | 樹脂封止型半導体装置 |
| JPH0778596B2 (ja) * | 1988-08-19 | 1995-08-23 | 富士写真フイルム株式会社 | ハロゲン化銀写真乳剤の製造方法 |
| JPH02105450A (ja) * | 1988-10-13 | 1990-04-18 | Nec Corp | 半導体装置 |
| JPH02184054A (ja) * | 1989-01-11 | 1990-07-18 | Toshiba Corp | ハイブリッド型樹脂封止半導体装置 |
| JPH0793400B2 (ja) * | 1990-03-06 | 1995-10-09 | 株式会社東芝 | 半導体装置 |
| US5147815A (en) * | 1990-05-14 | 1992-09-15 | Motorola, Inc. | Method for fabricating a multichip semiconductor device having two interdigitated leadframes |
| JP2917575B2 (ja) * | 1991-05-23 | 1999-07-12 | 株式会社日立製作所 | 樹脂封止型半導体装置 |
| JPH05144991A (ja) * | 1991-11-25 | 1993-06-11 | Mitsubishi Electric Corp | 半導体装置 |
-
1993
- 1993-06-14 JP JP5141790A patent/JP2960283B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-16 US US08/213,586 patent/US5543658A/en not_active Expired - Lifetime
- 1994-03-17 DE DE69414641T patent/DE69414641T2/de not_active Expired - Fee Related
- 1994-03-17 EP EP94104192A patent/EP0630047B1/en not_active Expired - Lifetime
- 1994-06-14 KR KR1019940013386A patent/KR0163079B1/ko not_active IP Right Cessation
-
1995
- 1995-05-04 US US08/434,995 patent/US5614441A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0630047A1 (en) | 1994-12-21 |
| US5543658A (en) | 1996-08-06 |
| DE69414641T2 (de) | 1999-07-08 |
| US5614441A (en) | 1997-03-25 |
| EP0630047B1 (en) | 1998-11-18 |
| KR950001854A (ko) | 1995-01-04 |
| DE69414641D1 (de) | 1998-12-24 |
| KR0163079B1 (ko) | 1998-12-01 |
| JPH06350011A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2960283B2 (ja) | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 | |
| JP2814233B2 (ja) | チップサイズ半導体パッケージの製造方法およびそれに用いるリードフレーム | |
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US4951119A (en) | Lead frame for semiconductor devices | |
| US5506174A (en) | Automated assembly of semiconductor devices using a pair of lead frames | |
| JPH0287637A (ja) | 半導体集積回路装置の製造方法 | |
| US5484097A (en) | Fabrication of hybrid semiconductor devices | |
| US6281043B1 (en) | Fabrication of hybrid semiconductor devices | |
| JPH05109957A (ja) | 樹脂封止型半導体装置の製造方法およびリードフレーム | |
| KR200163131Y1 (ko) | 반도체소자의 칩(Chip)구조 | |
| JPS5947462B2 (ja) | 半導体装置用リ−ド構成 | |
| JPH09213859A (ja) | 半導体装置の製造方法 | |
| KR100601760B1 (ko) | 스택형 패키지 및 그 제조 방법 | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| JP2560909B2 (ja) | 樹脂封止型半導体装置およびリードフレーム | |
| JPS63306647A (ja) | 電子部品の製造方法 | |
| JP3024608B2 (ja) | 半導体装置の製造方法 | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPS61101066A (ja) | 集積回路の製造方法 | |
| JP2507271Y2 (ja) | 半導体装置 | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPH04158562A (ja) | 半導体装置、それに用いるリードフレーム、半導体装置の製造方法および半導体装置の検査方法 | |
| JPH07202112A (ja) | リードフレーム組立体 | |
| JPH0613528A (ja) | 電子部品のパッケージ構造及びその製造方法 | |
| JPH08153842A (ja) | リードフレームと半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |