JP2560909B2 - 樹脂封止型半導体装置およびリードフレーム - Google Patents

樹脂封止型半導体装置およびリードフレーム

Info

Publication number
JP2560909B2
JP2560909B2 JP2296593A JP29659390A JP2560909B2 JP 2560909 B2 JP2560909 B2 JP 2560909B2 JP 2296593 A JP2296593 A JP 2296593A JP 29659390 A JP29659390 A JP 29659390A JP 2560909 B2 JP2560909 B2 JP 2560909B2
Authority
JP
Japan
Prior art keywords
die pad
lead frame
lead
resin
connecting strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2296593A
Other languages
English (en)
Other versions
JPH04170054A (ja
Inventor
豪人 渡島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2296593A priority Critical patent/JP2560909B2/ja
Publication of JPH04170054A publication Critical patent/JPH04170054A/ja
Application granted granted Critical
Publication of JP2560909B2 publication Critical patent/JP2560909B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばテレビ受像機の高圧整流回路に使用
するダイオードなどを対象とした、パッケージがシング
ル・エンド・タイプである樹脂封止型の二端子半導体装
置、およびそのリードフレームに関する。
〔従来の技術〕
まず、頭記ダイオードの半導体装置を対象に、従来よ
り採用されているリードフレームの構造,および樹脂封
止型半導体装置の製品外観図を第4図,第5図に示す。
第4図において、1はダイパッド、2,3は外部リー
ド、4,5はダイパッドの支持片であり、これらを単位と
するパターンがリードフレームの両サイドに並ぶ第1,第
2の連結条帯6,7の間に連ねて連続的に形成されてい
る。なお、8はダイパッド1に穿孔したねじ止め穴、9
は連結条帯6,7の位置決め穴である。ここで、ダイパッ
ド1は両端が支持片4,5を介して第1,第2の連結条帯6,7
に連結されている。また、外部リード2,3は一端を第2
の連結条帯7に連結し、かつ前記支持片5の両側に並べ
てダイパッド1の近傍位置まで引出すように形成されて
いる。
かかる構造のリードフレームを用いて半導体装置を組
立てるには、まずダイパッド1に半導体チップ10(ダイ
オードチップ)をマウントし、さらに半導体チップ10の
上部電極と外部リード2との間,およびダイパッド1と
外部リード3との間にそれぞれワイヤ11,12をボンディ
ングした後に、図示の点線で表した領域をトランスファ
成形法などにより樹脂13で封止する。次に樹脂封止済み
のリードフレームに対し、不要部分をリードカット処理
して第5図に示した樹脂封止型半導体装置を得る。
〔発明が解決しようとする課題〕
前記のように第4図のリードフレームを用いて組立て
構成された樹脂封止型半導体装置は、第5図の外観図か
ら判るようにリードカット後の状態では、外部リード2
と3との間に並んで支持片5(第4図参照)のカット残
り部5aが外装樹脂13の表面に露呈するようになる。な
お、この支持片のカット残り部5aはダイパッドと電気的
に連なっている。
このために、当該半導体装置を高圧回路に適用して外
部リード2と3の間に電圧を印加した状態では、特に半
導体チップ10の上部電極に接続した外部リード2とこれ
に近接して樹脂外装の表面に露呈するカット残り部5aと
の間に全電圧が掛かる。このために外部リード2とカッ
ト残り部5aとの間の絶縁耐力が不足して沿面放電が生
じ、半導体チップ10を破壊させるおそれがある。
このために、従来では樹脂外装面に露呈しているカッ
ト残り部5aをリードカット後に別な工程で樹脂封止する
か、あるいは樹脂外装の形状に工夫を凝らして外部リー
ドとの間の沿面距離を増加させるような対策を講じて対
処しているが、これらの方法は製造工程を増したり,ト
ランスファ成形金型が複雑化するなどの問題が残る。
本発明は上記の点にかんがみなされたものであり、パ
ッケージがシングル・エンド・タイプであるダイオード
などの二端子半導体装置を対象に、外部リードとの間で
放電を誘発するようなカット残り部が樹脂外装の表面に
露呈することのないリードフレーム、および該リードフ
レームを用いて組立構成した樹脂封止型半導体装置を提
供することを目的とする。
〔課題を解決するための手段〕
上記課題を解決するために、本発明はリードフレーム
を次記のように構成するものとする。
(1)リードフレームの両サイドに並ぶ第1,第2の連結
条帯の間に、第1の連結条帯に支持片を介して片持式に
連結したダイパッドと、第2の連結条帯に一端を連結し
てダイパッドの近傍位置まで平行に引出した2条の外部
リードと、および第1,第2の連結条帯の相互間を直接連
結したタイバーをパターン形成する。
(2)リードフレームの両サイドに並ぶ第1,第2の連結
条帯の間に、第1の連結条帯に支持片を介して連結した
ダイパッドと、ダイパッドの支持片を兼ねて第2の連結
条帯とダイパッドとの間を連結した第1の外部リード
と、第1の外部リードと平行に第2の連結条帯に一端を
連結してダイパッドの近傍位置まで引出した第2の外部
リードをパターン形成する。
そして、前記(1)または(2)に記した構成のリー
ドフレームを用いて半導体チップを組立て、かつその周
囲を樹脂封止した上で、リードフレームをリードカット
処理して樹脂封止型半導体装置を構成するものとする。
〔作用〕
上記構成のリードフレームでは、ダイパッドと第2の
連結条帯との間には外部リードの他に余分な支持片など
が存在せず、半導体チップを組立てて樹脂封止を施した
後にリードカット処理した状態でも、外部リードとの間
で沿面放電を誘発するおそれのある不要な金属カット残
り部が樹脂外装の表面に露呈することがない。これによ
り、樹脂外装から同じ方向に引出した外部リードの相互
間に十分な絶縁耐力が確保される。
〔実施例〕
以下本発明の実施例を図面に基づいて説明する。な
お、各実施例において、第4図,第5図に対応する同一
部材には同じ符号が付してある。
まず、第1図の実施例においえは、リードフレームの
両サイドに並ぶ第1,第2の連結条帯6,7の間に、第1の
連結条帯6に支持片4を介して片持式に連結したダイパ
ッド1と、第2の連結条帯7に一端を連結してダイパッ
ド1の近傍位置まで平行に引出した2条の外部リード2,
3と、およびダイパッド1の側方位置で第1,第2の連結
条帯6と7の相互間を直接連結したタイバー14とがパタ
ーン形成されている。なお、タイバー14は図示例のよう
に複数パターンおきに形成するか、あるいは各パターン
ごとに形成してもよい。
かかる構成のリードフレームを用いて半導体チップ10
を組立てるには、まず、半導体チップ10をダイパッド1
にマウントし、次にチップ10の上部電極と外部リード2
との間,およびダイパッド1と外部リード3との間にそ
れぞれワイヤ11,12をボンディングし、さらに点線領域
を樹脂13で封止した上で、リードフレームをリードカッ
ト処理する。
第2図は第1図と異なる実施例のリードフレームを示
すものであり、両サイドに並ぶ第1,第2の連結条帯6,7
の間に、第1の連結条帯6に支持片4を介して連結した
ダイパッド1と、ダイパッドの支持片を兼ねて第2の連
結条帯7とダイパッド1との間を連結した第1の外部リ
ード15と、第1の外部リード15と平行に第2の連結条帯
7に一端を連結してダイパッド1の近傍位置まで引出し
た第2の外部リード16とがパターン形成されている。す
なわち、この実施例では第1図の構造と異なり、第1,第
2の連結条帯6と7の間が支持片4,ダイパッド1,第1の
外部リード15を介して連結されているので、第1図にお
けるタイバー14は必要ない。
そして、このリードフレームを用いて半導体チップ10
を組立てるには、まず、半導体チップ10をダイパッド1
にマウントし、次にチップ10の上部電極と外部リード16
との間にワイヤ11をボンディングし、さらに点線領域を
樹脂13で封止した上で、リードフレームをリードカット
処理する。
次に、前記した第1図,第2図のリードフレームを用
いて組立構成された樹脂封止型半導体装置の外観を第3
図に示す。第3図から明らかなように、樹脂外装から同
じ方向に引出した外部リード2と3,あるいはと15と16の
間には、外部リード以外に第5図で示したような沿面放
電を誘発する不要な金属のカット残り部5aが存在せず、
これにより外部リード2と3,15と16との間で十分な絶縁
耐力が確保される。
〔発明の効果〕
本発明のリードフレーム,および当該リードフレーム
を用いて組立構成した樹脂封止型半導体装置は、以上説
明したように構成されているので、次記の効果を奏す
る。
(1)請求項1,2のリードフレームでは、ダイパッドと
第2の連結条帯との間には外部リードの他に余分な支持
片などが存在せず、半導体チップを組立てて樹脂封止を
施した後にリードカット処理した状態でも、外部リード
との間で沿面放電を誘発するおそれのある不要な金属カ
ット残り部が樹脂外装の表面に露呈することがない。こ
れにより、樹脂外装から同じ方向に引出した外部リード
の相互間に十分な絶縁耐力が確保され、特に高電圧仕様
のものとして信頼性の高い半導体装置が得られる。
(2)また、従来採用されているリードフレームと比べ
てリードカットする箇所が少なく、作業効率が向上す
る。
(3)さらに、請求項2のリードフレームでは、ワイヤ
ボンディング箇所が1箇所のみで済むので、工数の削
減,作業能率の向上化が図れる。
【図面の簡単な説明】
第1図,第2図はそれぞれ異なる本発明実施例のリード
フレームのパターン図、第3図は第1図,第2図のリー
ドフレームを用いて組立構成した樹脂封止型半導体装置
の外観図、第4図は従来におけるリードフレームのパタ
ーン図、第5図は第4図のリードフレームを用いて組立
構成した樹脂封止型半導体装置の外観図である。 1:ダイパッド、2,3:外部リード、4:支持片、6:第1の連
結条帯、7:第2の連結条帯、10:半導体チップ、11,12:
ワイヤ、13:外装樹脂、14:タイバー、15:第1の外部リ
ード、16:第2の外部リード。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】ダイオードなどを対象とする二端子半導体
    装置用のリードフレームであって、両サイドに並ぶ第1,
    第2の連結条帯の間に、第1の連結条帯に支持片を介し
    て片持式に連結したダイパッドと、第2の連結条帯に一
    端を連結してダイパッドの近傍位置まで平行に引出した
    2条の外部リードと、および第1,第2の連結条帯の相互
    間を直接連結したタイバーをパターン形成したことを特
    徴とするリードフレーム。
  2. 【請求項2】ダイオードなどを対象とする二端子半導体
    装置用のリードフレームであって、両サイドに並ぶ第1,
    第2の連結条帯の間に、第1の連結条帯に支持片を介し
    て連結したダイパッドと、ダイパッドの支持片を兼ねて
    第2の連結条帯とダイパッドとの間を連結した第1の外
    部リードと、第1の外部リードと平行に第2の連結条帯
    に一端を連結してダイパッドの近傍位置まで引出した第
    2の外部リードをパターン形成したことを特徴とするリ
    ードフレーム。
  3. 【請求項3】請求項1または2に記載のリードフレーム
    を用いて半導体チップを組立て、かつその周囲を樹脂封
    止した上で、リードフレームをリードカット処理して構
    成したことを特徴とする樹脂封止型半導体装置。
JP2296593A 1990-11-01 1990-11-01 樹脂封止型半導体装置およびリードフレーム Expired - Lifetime JP2560909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2296593A JP2560909B2 (ja) 1990-11-01 1990-11-01 樹脂封止型半導体装置およびリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2296593A JP2560909B2 (ja) 1990-11-01 1990-11-01 樹脂封止型半導体装置およびリードフレーム

Publications (2)

Publication Number Publication Date
JPH04170054A JPH04170054A (ja) 1992-06-17
JP2560909B2 true JP2560909B2 (ja) 1996-12-04

Family

ID=17835555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2296593A Expired - Lifetime JP2560909B2 (ja) 1990-11-01 1990-11-01 樹脂封止型半導体装置およびリードフレーム

Country Status (1)

Country Link
JP (1) JP2560909B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786583B2 (en) * 2015-06-29 2017-10-10 Alpha And Omega Semiconductor Incorporated Power semiconductor package device having locking mechanism, and preparation method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786583B2 (en) * 2015-06-29 2017-10-10 Alpha And Omega Semiconductor Incorporated Power semiconductor package device having locking mechanism, and preparation method thereof

Also Published As

Publication number Publication date
JPH04170054A (ja) 1992-06-17

Similar Documents

Publication Publication Date Title
JP2599748Y2 (ja) リード露出型半導体パッケージ
KR970011649B1 (ko) 반도체 장치의 제조방법
US7084490B2 (en) Leads under chip IC package
US5614441A (en) Process of folding a strip leadframe to superpose two leadframes in a plural semiconductor die encapsulated package
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
US5358598A (en) Folded bus bar leadframe and method of making
JPH0498864A (ja) 樹脂封止型半導体装置
JP2560909B2 (ja) 樹脂封止型半導体装置およびリードフレーム
JPH06338583A (ja) 樹脂封止型半導体装置及びその製造方法
JP4100483B2 (ja) 複合半導体装置及びその製造方法
US20240178106A1 (en) Lead frame apparatus, semiconductor device and method of making a semiconductor device
KR0140458B1 (ko) 반도체 패키지 제조용 리드프레임
JP3134445B2 (ja) 樹脂封止型半導体装置
JP2564596B2 (ja) 半導体装置の製造方法
JPH09129798A (ja) 電子部品およびその製法
JPS5972755A (ja) 半導体装置
JPH04284656A (ja) 樹脂封止形半導体装置およびリードフレーム
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
KR950014116B1 (ko) 반도체 장치 및 그 제조방법
KR970006222Y1 (ko) 리드프레임
KR200331874Y1 (ko) 반도체의다핀형태패키지
KR950010012Y1 (ko) 리드온칩 패키지
JPH01171256A (ja) 半導体装置の組立構造
KR200159720Y1 (ko) 반도체 패키지
JPS59198744A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070919

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 14

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 15