JP2914726B2 - 帰還型ディジタルくし形フィルタ - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えばビデオテープレコーダ（VTR）に用
いられる磁気ヘッドの回転速度を制御するドラムモータ
制御装置において、モータの速度制御用信号が有する偏
差成分を除去するための帰還型ディジタルくしフィルタ
に関する。

（従来の技術） 家庭用のビデオテープレコーダにおいては、磁気ヘッ
ドの回転速度及び回転位相を制御するために、ドラムサ
ーボ回路が設けられている。磁気ヘッドが取り付けられ
るドラムを回転するドラムモータには、その回転数に比
例した周波数を持つパルスを発生する周波数発電機（F
G）と、その回転位相が所定の位相に達した時にパルス
を発生するパルス発生器（PG）が取り付けられており、
これらのパルスの周期及び位相を制御することによりド
ラムモータ（即ち、磁気ヘッド）の回転速度及び回転位
相が制御されている。

ところで、前記周波数発電機（FG）は、ドラムモータ
の回転軸に取り付けられているため、その取付け精度や
回転軸の偏心、モータの界磁の影響等によって、発生す
るFGパルスの振幅や位相が一定にならない、所謂FGむら
が発生する。このFGむらに起因して、FG信号にはドラム
モータの回転数の整数倍成分が発生する。これによっ
て、ドラムモータの回転数が実際には一定であるにもか
かわらず、FGパルスの周波数が一定となるように制御が
行われるため、ドラムモータの回転数が変動してしまう
という問題がある。

この問題を解決する方法として、前記FGむらに起因し
て発生するドラムモータの回転数の整数倍成分を除去す
る制御方式が、テレビジョン学会技術報告で発表されて
いる。

第３図はその制御方式のブロック図である。この図に
示す制御方式は、発生するFGパルスの周期とその目標値
（FGむらが無い時のセンター値）との偏差量を検出し、
FGパルスの周期計測結果から、そのFGむらに基づいた偏
差量に相当する量（オフセット量）を減算するものであ
り、帰還型ディジタルくし形フィルタと呼ばれている。

第３図において、入力端子21にはFGむらを含む速度差
分信号Ｘが入力される。速度差分信号ＸはFGパルスの一
定周期からのずれ量（即ち、速度変動誤差）を示す信号
であり、図示しない速度検出回路から出力される。この
速度差分信号Ｘは図示しないドラムモータの回転速度の
制御用信号として使用される。このFGむらを含んだ速度
差分信号Ｘは減算器22の＋入力端に入力され、ここで乗
算器23から出力される信号と減算されて出力端子24から
FGむらを除去した速度差分信号Ｙが出力されるようにな
っている。この速度差分信号Ｙはループフィルタにて積
分された後、モータの回転数を制御する信号として図示
しないドラムモータに供給される。26A,26B,26C,26D
は、加算器25が入力されるデータを順次保持し、FGむら
に基づき速度差分信号の偏差量を蓄積するためのレジス
タであり、ドラムモータの１回転当りのFGパルス数が４
個の場合を示している。加算器25ではレジスタ26Dの出
力と減算器22の出力Ｙとを加算し、レジスタ26Aに再び
入力するようになっている。レジスタ26Dの出力は乗算
器23でＫ倍（０＜Ｋ＜１）され、適当な振幅で減算器22
の−入力端に供給され、前記速度差分信号ＸからFGむら
に相当する信号成分を減算している。このように、減算
器22の出力Ｙを順次保持し１回転後の出力Ｙと加算する
ことにより、ドラムモータの回転数の整数倍成分（即
ち、FGむらに基づくオフセット成分）を蓄積し、速度差
分信号Ｘとの減算によってFGむらを除去することができ
る。Ｋは、０＜Ｋ＜１なる定数であり、Ｋを充分１より
小さくすることにより、Ｑの高い周波数特性を得ること
ができ、ドラムサーボ制御系への影響を極力小さくする
ことができる。このようにしてモータの回転数に同期し
たFGむら成分を効果的に除去できる。

第４図に係数Ｋ＝1/64の場合のフィルタの周波数特性
を示す。第４図において、（ａ）はフィルタの振幅周波
数特性を示し、（ｂ）はフィルタの位相周波数特性を示
している。ここでモータ回転数は30Hzとしている。第４
図（ａ）より明らかなようにモータ回転数（30Hz）の整
数倍成分が減じられ、該成分が除去されることが分か
る。しかしながら、同時に直流ゲインも減じられ直流成
分が除去されることが分かる。

これは、ドラムサーボ制御系に直流的な外乱が入力さ
れた時、その外乱入力に対する制御系のゲインがないこ
とを意味し、制御系に直流オフセットが発生することを
意味している。

従って、例えば、ドラムモータにテープ負荷等の直流
的な外乱が発生し、モータの回転数が低下している時で
も、目標速度との偏差成分がフィルタ内のレジスタに蓄
積され、モータ速度制御用信号から除去されるため、モ
ータ回転数があたかも目標回転数で回っているが如く制
御がなされ、モータ回転数が低下したままとなる情況が
発生する。

（発明が解決しようとする課題） 上記の如く、従来の帰還型ディジタルくし形フィルタ
では、制御系の直流ゲインが低下してしまうという問題
があった。

本発明は上記の問題を解決するためのもので、帰還型
ディジタルくし形フィルタ内で発生する直流オフセット
を除去することにより、直流ゲイン低下に起因する制御
系のオフセット発生を抑えるようにした帰還型ディジタ
ルくし形フィルタを提供することを目的とするものであ
る。

［発明の構成］ （課題を解決するための手段） 本発明の帰還型ディジタルくし形フィルタは、速度差
分信号に含まれる偏差成分を記憶する記憶手段（レジス
タ）の内容を、モータ１回転毎に積分する埋断を具備
し、その積分結果をＬ倍（０＜Ｌ＜１）した値を直流オ
フセット成分として、次のモータ１回転期間に、前記記
憶手段に入力する記憶更新データから減算するようにし
たものである。

（作用） 本発明においては、モータ１回転毎の記憶手段（レジ
スタ）内容を積分した結果を、次の１回転帰還中の記憶
更新データから減算することによって、記憶手段内に含
まれる直流オフセット成分を除去することができる。

（実施例） 実施例について図面を参照して説明する。

第１図は本発明の一実施例の帰還型ディジタルくし形
フィルタを示すブロック図で、第２図は第１図のくし形
フィルタが用いられるVTRのドラムモータ制御装置を示
すブロック図である。

まず、第２図について説明する。

第２図において、ドラムモータ１は磁気ヘッドを搭載
したドラムを回転駆動するためのモータであり、そのモ
ータ回転軸の近傍には、ドラムモータ１の回転位相に対
応したパルスＤ−PGを発生するパルス発生器２と、ドラ
ムモータ１の回転速度に対応した周波数を有するパルス
Ｄ−FGを発生する周波数発電機３とが取り付けられてい
る。パルスＤ−PG及びパルスＤ−FGはそれぞれシュミッ
ト回路4,5で波形整形されて、位相検出器６及び速度検
出器７に供給される。位相検出器６は、パルスＤ−PGの
基準位相からのずれ量を検出し、ドラムモータ１の回転
位相を制御するための位相差分信号100を出力するもの
である。また、速度検出器７は、パルスＤ−FGの基準周
期からのずれ量を検出し、ドラムモータ１の回転速度を
制御するための速度差分信号200を出力するものであ
る。速度検出器７からの速度差分信号200は、帰還型デ
ィジタルくし形フィルタ８を通して加算器10の一方の入
力端に供給される。加算器10の他方の入力端には位相検
出器６からの位相差分信号100が入力される。

帰還型ディジタルくし形フィルタ８は、FGむらに基づ
いたオフセット成分を除去するためのものであるが、制
御信号400を用いて、フィルタ内部に発生するオフセッ
ト成分からモータ１回転毎に直流オフセット成分を算出
し、この直流オフセット成分を予めフィルタ内部のオフ
セット成分から減算することにより、フィルタ出力から
直流成分が除去される（即ち、制御系の直流ゲインがな
くなる）ことのないように構成している。

加算器10からの位相差分信号100と帰還型ディジタル
くし形フィルタ８からの速度差分信号300との加算出力
はループフィルタ11で積分され、回転位相及び回転速度
の制御信号として出力される。そして、ドライバ回路12
で増幅されてドラムモータ１の制御巻線に供給される。

次に、第１図を参照して上記の帰還型ディジタルくし
形フィルタ８の構成を説明Åする。この図において、第
３図と同一機能の部分には同符号を付して説明する。

第１図において、減算器22,乗算器23,加算器25,レジ
スタ26A〜26Dは第３図の回路構成と同様である。第１図
では、第３図の構成に加えて、加算器27,レジスタ28,乗
算器29,スイッチ30,レジスタ31,及び減算器32を設けて
いる。加算器27は前記レジスタ26Dとレジスタ28から各
々出力されるデータを加算してレジスタ28及び乗算器29
に供給し、レジスタ28は加算器27の加算結果を保持す
る。乗算器29は加算器27からの加算結果をＬ倍して、ス
イッチ30の一方の入力端ａに供給する。スイッチ30で
は、乗算器29の出力とレジスタ31の出力を制御信号400
で選択してレジスタ31へ出力する。制御信号400は、モ
ータ１回転枚に、スイッチ30をａ側に切り換え、スイッ
チ30の出力をレジスタ31に伝達すると同時に、レジスタ
28の内容をクリア“0"する制御信号である。レジスタ31
はスイッチ30の出力を保持し、スイッチ30の入力端ｂに
供給すると共に、減算器32の−入力端に供給する。減算
器32は前記加算器25の出力結果からレジスタ31の内容を
減算し、前記レジスタ26Aに供給する。

次に第１図の実施例の動作を説明する。

今、直流オフセットを含むオフセット成分が重畳され
た入力データ（速度差分信号）200が入力された場合、
オフセット量が加算器25で加算されてレジスタ26A〜26D
で順次保持される。この時、従来例では、その蓄積され
たオフセット量が減算器22へ入力され、入力データから
そのオフセット量を除去するため、直流オフセット成分
についても除去され、直流オフセットの発生を出力端子
24へ伝達できず、制御系の直流ゲインが低下する（直流
成分によるモータ制御ができなくなる）。本実施例で
は、モータ１回転枚のオフセット量を、加算器27及びレ
ジスタ28による１回転枚の累積加算（積分）によって求
め、その積分結果を１回転枚に乗算器29でＬ倍（０＜Ｌ
＜１）して直流オフセット成分を得、スイッチ30を通し
て１回転枚にレジスタ31に記憶し、減算器32にてレジス
タ26A〜26Dの蓄積内容から減算することによって、レジ
スタ26A〜26Dに蓄えられるオフセット量から直流オフセ
ット量を除去するようにしたものである。これによっ
て、乗算器23から減算器22へは直流オフセットが除去さ
れたオフセット成分が出力されるので、入力データ200
に重畳されたオフセット成分はその直流オフセットが減
算器22で減算されることなく、出力端子24へ伝達される
ことになり、制御系の直流ゲインを低下させることがな
くなる（即ち、制御系の直流オフセット発生を抑えるよ
うに制御することができる）。また、入力データ200に
重畳されたオフセットはそのFGむらに基づき通常のオフ
セット成分は減算器22で減算されるので、出力端子24へ
伝達されず、制御系へ伝達されるFGむらを抑えることが
できる。

本実施例によれば、モータ１回転枚に制御系の直流オ
フセットの発生を検出、除去できるようになり、直流的
な外乱が制御系へ入力されても、その外乱を抑圧するこ
とが可能となり、制御系に直流オフセットが発生するこ
とがない。

［発明の効果］ 以上述べたように本発明によれば、帰還型ディジタル
くし形フィルタ内で発生する直流オフセットを除去する
ことにより、直流ゲイン低下に起因する制御系のオフセ
ット発生を抑えることができ、しかも本来の信号むら除
去効果を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の帰還型ディジタルくし形フ
ィルタを示すブロック図、第２図は第１図のくし形フィ
ルタが用いられるドラムモータ制御装置の構成を示すブ
ロック図、第３図は従来の帰還型ディジタルくし形フィ
ルタを示すブロック図、第４図は第３図のフィルタの周
波数特性図である。 １……ドラムモータ、２……パルス発生器、 ３……周波数発電機、７……速度検出器、 ８……帰還型ディジタルくし形フィルタ、 10……加算器、21……速度差分信号入力端子、 22……減算器、23……乗算器、 24……速度差分信号出力端子、25……加算器、 26A〜26D……レジスタ、 27……加算器、28,31……レジスタ、 29……乗算器、30……スイッチ、 32……減算器、200,300……速度差分信号、 400……制御信号。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】モータの回転速度に対応した速度信号と目
   標回転速度との速度差分信号及びこの信号に内在される
   偏差成分を減算器に供給すると共に、この偏差成分を記
   憶する第１の記憶手段を備え、この第１の記憶手段に記
   憶された前記偏差成分をＫ倍（０＜Ｋ＜１）したデータ
   を前記減算器に供給し減算処理することによって速度制
   御信号を得る帰還型ディジタルくし形フィルタにおい
   て、 前記第１の記憶手段に記憶された前記偏差成分のモータ
   １回転毎の総和を計算する手段と、その計算結果をＬ倍
   （０＜Ｌ＜１）し前記偏差成分の直流分として記憶する
   第２の記憶手段とを設け、この第２の記憶手段に記憶さ
   れたデータを前記速度制御信号と前記偏差成分とを加算
   した信号より減算し、その値を新たな偏差成分として、
   前記第１の記憶手段に記憶させることを特徴とする帰還
   型ディジタルくし形フィルタ。