JP3596028B2 - 速度制御装置 - Google Patents
速度制御装置 Download PDFInfo
- Publication number
- JP3596028B2 JP3596028B2 JP13628294A JP13628294A JP3596028B2 JP 3596028 B2 JP3596028 B2 JP 3596028B2 JP 13628294 A JP13628294 A JP 13628294A JP 13628294 A JP13628294 A JP 13628294A JP 3596028 B2 JP3596028 B2 JP 3596028B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- speed
- error signal
- feedback
- feedback path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Feedback Control In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
Description
【産業上の利用分野】
本発明は、例えば、モータのロータ速度制御に用いて好適な速度制御装置に関する。
【0002】
【従来の技術】
周知のように、モータ等のロータ速度を制御するには、エンコーダから出力されるエンコーダパルス信号EPに基づいて速度フィードバックする制御態様が知られている。図3は、こうした速度フィードバック制御を実現する速度制御装置の一構成例を示すブロック図である。図3において、1は加算器であり、外部から供給される速度指令信号V*から後述する速度フィードバック信号FS1を減算して誤差信号ERを発生する。2はエンコーダであり、入力軸の回転角に応じたエンコーダパルス(インクリメンタルパルス)信号EPを出力する。すなわち、このエンコーダ2は、インクリメンタル型で構成され、所定回転角(分解能)当り1発のエンコーダパルス信号EPを発生する。
【0003】
3はエンコーダパルス信号EPを順次累算して出力するカウンタである。4,5はそれぞれ外部から供給されるサンプリング信号SSに応じてカウンタ3の出力をラッチするレジスタである。6は加算器であり、レジスタ5の出力からレジスタ4の出力を減算し、1サンプリング間隔Δt当りのエンコーダパルス数Nを発生する。7は係数乗算器であり、1サンプリング間隔Δtの逆数1/Δtに相当するゲインを上記エンコーダパルス数Nに乗算して速度フィードバック信号FS1を発生する。なお、ここで言う1サンプリング間隔Δtとは、サンプリング信号SSの信号周期を指す。
【0004】
8は加算器1から出力される誤差信号ERに対して位相補償を施す補償器であり、構成要素9〜12から構成される。9は係数乗算器であり、誤差信号ERに比例定数Pを乗算して出力する。10は係数乗算器であり、誤差信号ERに積分定数Iを乗算して出力する。11は例えば、ローパスフィルタ等から構成される積分回路であり、係数乗算器10の出力信号に対して1次遅れ要素を補償する。12は比例定数Pが乗算された誤差信号ERと位相遅延が付与された誤差信号ERとを加算してトルク指令信号Ct(あるいは電流指令信号Cc)を発生する加算器である。
上記構成によれば、エンコーダパルス信号EPに基づいて生成された速度フィードバック信号FS1と、速度指令信号V*との差分に応じた誤差信号ERに、比例積分要素を加味してトルク指令信号Ct(あるいは電流指令信号Cc)を生成する。そして、この信号Ct(あるいは信号Cc)に応じてモータ(図示略)が速度指令信号V*に対応する回転速度へ速度制御される。
【0005】
【発明が解決しようとする課題】
さて、上述した従来の速度制御装置においては、図4に示すように、1サンプリング間隔Δtにおけるエンコーダパルス信号EPのパルス数をカウントして速度フィードバック信号FS1を生成しており、こうして得た速度フィードバック信号FS1は、制御対象であるモータが高回転域にある場合、比較的良い検出精度を維持し得る。これに対し、低回転域になると、エンコーダパルス信号EPのパルス間隔が長くなることから、1サンプリング間隔Δtにおけるエンコーダパルス信号EPの数が低下し、これに応じて速度検出精度が悪化するという欠点がある。
【0006】
そこで、このような低回転領域における弊害を改善するため、従来では、図5に示す態様で速度フィードバック信号FS2を発生し、これを用いて速度フィードバック制御するようにしていた。図5に示す方式は、サンプリング信号SSのパルスの直前に立上がるエンコーダパルス信号EPを検出してパルス時間幅t1(同図(ロ)参照)を測定し、このパルス時間幅t1に含まれるエンコーダパルス信号EPのパルス数nから速度フィードバック信号FS2(n/t1に比例)を算出するものである(同図(ハ)参照)。このような方式では、エンコーダパルス信号EPを基準に時間計測することになるため、低回転域における速度検出精度の劣化を防ぐことが可能になる。
【0007】
しかしながら、速度フィードバック信号FS2を用いて速度フィードバック制御すると、1サンプリング間隔Δtとパルス時間幅t1との間に存在する時間誤差が一定時定数の速度偏差として累積されてしまう。従って、例えば、制御系に回転速度を「0」とする速度指令信号V*を与えても、累積された速度偏差により、回転速度が「0」に収束せず、長期的に回転を持続させてしまうという不具合を生じる。
つまり、以上を換言すれば、1サンプリング間隔Δt内のエンコーダパルス数nと、パルス時間幅t1により生成した速度フィードバック信号FS2を用いて速度フィードバック制御すると、低回転域における速度検出精度の劣化を防止し得る反面、定常的な速度偏差が発生するという問題がある。
そこで本発明は、上述した事情に鑑みてなされたもので、低回転域における速度検出精度の劣化を防止する上、定常的な速度偏差を抑えることができる速度制御装置を提供することを目的としている。
【0008】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明にあっては、1又は複数サンプル周期当りの角度パルス数に応じて生成される第1の速度フィードバック信号を、外部より供給される速度指令信号から減算して第1の誤差信号を発生する第1の誤差信号発生手段と、サンプル周期で発生するサンプリング信号の直前に立上がるパルス信号により求められるパルス時間幅に含まれる角度パルス数に応じて生成される第2の速度フィードバック信号を、前記速度指令信号から減算して第2の誤差信号を発生する第2の誤差信号発生手段と、前記第1の誤差信号に従って定常的な速度偏差を収束させる第1のフィードバック経路と、前記第2の誤差信号に従って過渡的な速度偏差を収束させる第2のフィードバック経路とを具備し、前記第1のフィードバック経路は、前記第1の誤差信号に積分要素を付与する積分手段を備え、前記第2のフィードバック経路は、前記第2の誤差信号に比例要素を付与する比例手段を備え、前記第1および第2のフィードバック経路は、前記積分手段の出力と前記比例手段の出力とを加算する加算手段を介して結合されることを特徴としている。
【0009】
また、請求項2に記載の発明によれば、1又は複数サンプル周期当りの角度パルス数に応じて生成される第1の速度フィードバック信号を、外部より供給される速度指令信号から減算して誤差信号を発生する誤差信号発生手段と、前記誤差信号に従って定常的な速度偏差を収束させる第1のフィードバック経路と、サンプル周期で発生するサンプリング信号の直前に立上がるパルス信号により求められるパルス時間幅に含まれる角度パルス数に応じて生成される第2の速度フィードバック信号に従って過渡的な速度偏差を収束させる第2のフィードバック経路とを具備し、前記第1のフィードバック経路は、前記誤差信号に積分要素を付与する積分手段を備え、前記第2のフィードバック経路は、前記第2の速度フィードバック信号に比例要素を付与する比例手段を備え、前記第1および第2のフィードバック経路は、前記積分手段の出力から前記比例手段の出力を減算する減算手段を介して結合されることを特徴としている。
【0012】
【作用】
本発明によれば、第1の誤差信号発生手段が1又は複数サンプル周期当りの角度パルス数に応じて生成される第1の速度フィードバック信号を、外部より供給される速度指令信号から減算して第1の誤差信号を発生し、第2の誤差信号発生手段が1サンプル周期に略相当するパルス時間幅に含まれる角度パルス数に応じて生成される第2の速度フィードバック信号を、前記速度指令信号から減算して第2の誤差信号を発生する。そして、第1のフィードバック経路が前記第1の誤差信号に従って定常的な速度偏差を収束させる一方、第2のフィードバック経路が前記第2の誤差信号に従って過渡的な速度偏差を収束させる。
この結果、第2のフィードバック経路により低回転域における速度検出精度の劣化を防止し、第1のフィードバック経路により定常的な速度偏差を抑える。
【0013】
【実施例】
以下、図面を参照して本発明の実施例について説明する。図1は、本発明の一実施例による速度制御装置の構成を示すブロック図である。この図において、図3に示す各部と共通する部分には同一の番号を付し、その説明を省略する。図1に示す速度制御装置が図3の従来例と異なる点は、第1の誤差信号ER1を発生する加算器13と、第2の誤差信号ER2を発生する加算器14とを設け、これら加算器13,14の出力をそれぞれ係数乗算器9,10に供給する構成としたことにある。
【0014】
まず、加算器13は、速度指令信号V*から前述した速度フィードバック信号FS1を減算して第1の誤差信号ER1を発生する。第1の誤差信号ER1は、係数乗算器10を介して積分定数Iが乗算された後、積分回路11にて位相遅延が付与される。一方、加算器14は、速度指令信号V*から前述した速度フィードバック信号FS2を減算して第2の誤差信号ER2を発生する。第2の誤差信号ER2は、係数乗算器9を介して比例定数Pが乗算される。
【0015】
しかして、上記構成によれば、1サンプリング間隔Δtとパルス時間幅t1との間に存在する時間誤差を補償器8において積分することなく、速度フィードバック信号FS1と速度フィードバック信号FS2とを併用して速度フィードバック制御し得る。
すなわち、構成要素14,9および12を介するフィードバック経路では、速度フィードバック信号FS2に対応して生成される第2の誤差信号ER2が過渡的な偏差を収束させつつ、低回転域における速度検出精度の劣化を防止する。これに対し、構成要素13,10,11および12を介するフィードバック経路では、速度フィードバック信号FS1に対応して生成される第1の誤差信号ER1が定常的な偏差を収束させる。この経路では、1サンプリング間隔Δtとパルス時間幅t1との間に存在する時間誤差が累算されないので、定常的な速度偏差を抑止し得る。
【0016】
このように、上述した実施例では、補償器8を構成する比例要素と積分要素とにそれぞれパルス時間幅t1を基準に生成される速度フィードバック信号FS2と1サンプリング間隔Δtを基準に生成される速度フィードバック信号FS1とを個別に供給するようにしたから、低回転域における速度検出精度の劣化を防止しつつ、定常的な速度偏差をも抑止することが可能となっている。
【0017】
なお、上述した実施例は、補償器8がPI方式で構成されている場合に対応して説明したが、これに替えて、例えば、補償器8がI−P方式で構成されている場合には、図2に示す変形例のように、加算器1に速度フィードバック信号FS1を供給する一方、速度フィードバック信号FS2を直接、係数乗算器9に入力させる構成とする。そして、こうした構成において、加算器12では、積分要素が加味された第1の誤差信号ER1から速度フィードバック信号FS2に比例定数Pを乗算した信号を減算し、これをトルク指令信号Ct(あるいは電流指令信号Cc)とする。これにより、低回転域における速度検出精度の劣化を防止する上、オーバーシュートを発生することなく定常的な速度偏差を収束させることが可能になる。
また、上記実施例では、エンコーダを用いた態様を挙げたが、これに限定されず、例えば、レゾルバを用いてエンコーダ相等の信号を発生する構成に適用しても良い。
【0018】
【発明の効果】
本発明によれば、第1の誤差信号発生手段が1サンプリング周期当りの角度パルス数に応じて生成される第1の速度フィードバック信号を、外部より供給される速度指令信号から減算して第1の誤差信号を発生し、第2の誤差信号発生手段がサンプリング周期で発生するサンプリング信号の直前に立上がるパルス信号により求められるパルス時間幅に含まれる角度パルス数に応じて生成される第2の速度フィードバック信号を、前記速度指令信号から減算して第2の誤差信号を発生する。そして、第1のフィードバック経路が前記第1の誤差信号に従って定常的な速度偏差を収束させる一方、第2のフィードバック経路が前記第2の誤差信号に従って過渡的な速度偏差を収束させるから、低回転域における速度検出精度の劣化を防止し、定常的な速度偏差を抑えることができる。
【図面の簡単な説明】
【図1】本発明の一実施例による速度制御装置の構成を示すブロック図である。
【図2】本発明による変形例の構成を示すブロック図である。
【図3】従来の速度制御装置の構成を示すブロック図である。
【図4】従来例を説明するための図である。
【図5】従来例を説明するための図である。
【符号の説明】
8 補償器
9 係数乗算器(第2のフィードバック経路)
10 係数乗算器(第1のフィードバック経路)
11 積分回路(第1のフィードバック経路)
12 加算器
13 加算器(第2の誤差信号発生手段)
14 加算器(第1の誤差信号発生手段)
FS1 速度フィードバック信号(第1の速度フィードバック信号)
FS2 速度フィードバック信号(第2の速度フィードバック信号)
ER1 第1の誤差信号(第1の誤差信号)
ER2 第2の誤差信号(第2の誤差信号)
V* 速度指令信号
Claims (2)
- 1又は複数サンプル周期当りの角度パルス数に応じて生成される第1の速度フィードバック信号を、外部より供給される速度指令信号から減算して第1の誤差信号を発生する第1の誤差信号発生手段と、
サンプル周期で発生するサンプリング信号の直前に立上がるパルス信号により求められるパルス時間幅に含まれる角度パルス数に応じて生成される第2の速度フィードバック信号を、前記速度指令信号から減算して第2の誤差信号を発生する第2の誤差信号発生手段と、
前記第1の誤差信号に従って定常的な速度偏差を収束させる第1のフィードバック経路と、
前記第2の誤差信号に従って過渡的な速度偏差を収束させる第2のフィードバック経路とを具備し、
前記第1のフィードバック経路は、前記第1の誤差信号に積分要素を付与する積分手段を備え、前記第2のフィードバック経路は、前記第2の誤差信号に比例要素を付与する比例手段を備え、前記第1および第2のフィードバック経路は、前記積分手段の出力と前記比例手段の出力とを加算する加算手段を介して結合されることを特徴とする速度制御装置。 - 1又は複数サンプル周期当りの角度パルス数に応じて生成される第1の速度フィードバック信号を、外部より供給される速度指令信号から減算して誤差信号を発生する誤差信号発生手段と、
前記誤差信号に従って定常的な速度偏差を収束させる第1のフィードバック経路と、
サンプル周期で発生するサンプリング信号の直前に立上がるパルス信号により求められるパルス時間幅に含まれる角度パルス数に応じて生成される第2の速度フィードバック信号を、前記速度指令信号から減算して第2の誤差信号を発生する第2の誤差信号発生手段とを具備し、
前記第1のフィードバック経路は、前記誤差信号に積分要素を付与する積分手段を備え、前記第2のフィードバック経路は、前記第2の速度フィードバック信号に比例要素を付与する比例手段を備え、前記第1および第2のフィードバック経路は、前記積分手段の出力から前記比例手段の出力を減算する減算手段を介して結合されることを特徴とする速度制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13628294A JP3596028B2 (ja) | 1994-05-26 | 1994-05-26 | 速度制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13628294A JP3596028B2 (ja) | 1994-05-26 | 1994-05-26 | 速度制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07319557A JPH07319557A (ja) | 1995-12-08 |
JP3596028B2 true JP3596028B2 (ja) | 2004-12-02 |
Family
ID=15171542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13628294A Expired - Fee Related JP3596028B2 (ja) | 1994-05-26 | 1994-05-26 | 速度制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3596028B2 (ja) |
-
1994
- 1994-05-26 JP JP13628294A patent/JP3596028B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07319557A (ja) | 1995-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0133354B1 (ko) | 모터제어장치 | |
KR950014759B1 (ko) | 회전 펄스 인코더를 사용하여 극히 저속의 범위에서 전기 모터의 속도를 제어하기 위한 시스템 및 방법 | |
JP3892823B2 (ja) | モータの速度制御装置 | |
KR100223393B1 (ko) | 모터속도제어장치 | |
JP3203989B2 (ja) | モータの速度制御装置 | |
JP3596028B2 (ja) | 速度制御装置 | |
JPH11285283A (ja) | 外乱補償制御装置 | |
US4891588A (en) | Device for detecting rotation speed having feedback circuitry and improved frequency-response | |
JPH06284762A (ja) | 電動機の速度制御装置 | |
KR0129596B1 (ko) | 모터용 속도 제어시스템에 적용된 속도추정 오브저버 | |
JPH0538176A (ja) | 電動機速度制御装置 | |
JP2914725B2 (ja) | デジタル櫛形フィルタ | |
JP3972155B2 (ja) | モータ制御装置 | |
KR100214667B1 (ko) | 유도전동기 구동 인버터의 속도제어장치 | |
JP3111798B2 (ja) | 可変速駆動装置 | |
JP2658976B2 (ja) | モータの速度制御方式 | |
CN112350726A (zh) | 基于二阶跟踪环的插值***及方法 | |
JPH05300782A (ja) | 外乱推定補償器 | |
JPH0548078B2 (ja) | ||
JP2914726B2 (ja) | 帰還型ディジタルくし形フィルタ | |
JP3672674B2 (ja) | モータ制御装置 | |
JPH0222638B2 (ja) | ||
JPH09247999A (ja) | 可変速駆動装置 | |
JP3227838B2 (ja) | モータ制御装置 | |
JP3304669B2 (ja) | 制御補償器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |