JP3171847B2 - ビデオテープレコーダのドラムモータ制御回路 - Google Patents

ビデオテープレコーダのドラムモータ制御回路

Info

Publication number
JP3171847B2
JP3171847B2 JP27441090A JP27441090A JP3171847B2 JP 3171847 B2 JP3171847 B2 JP 3171847B2 JP 27441090 A JP27441090 A JP 27441090A JP 27441090 A JP27441090 A JP 27441090A JP 3171847 B2 JP3171847 B2 JP 3171847B2
Authority
JP
Japan
Prior art keywords
output
input
subtractor
adder
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27441090A
Other languages
English (en)
Other versions
JPH04150514A (ja
Inventor
吉昭 高坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27441090A priority Critical patent/JP3171847B2/ja
Publication of JPH04150514A publication Critical patent/JPH04150514A/ja
Application granted granted Critical
Publication of JP3171847B2 publication Critical patent/JP3171847B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、制御誤差をデジタル信号の演算処理によ
って得るようにしたビデオテープレコーダのドラムモー
タ制御回路に関する。
(従来の技術) 家庭用のビデオテープレコーダ(以下VTRと記す)に
は、回転ヘッドの回転速度及び位相を制御するためのド
ラムサーボ装置が設けられている。
第6図は、ドラムサーボ装置の例を示している。11は
ドラムモータであり、このドラムモータ11の回転部の近
くには、回転速度を検出するための検出部12と回転位相
を検出するための検出器13とが設けられている。検出器
12から得られる回転検出パルス(FGP)は、増幅器14を
介して周波数比較器15に入力される。増幅器14は、回転
検出パルス(FGP)を増幅するとともに波形整形する回
路である。周波数比較器15は、回転検出パルス(FGP)
をデジタル計測して周波数情報を作成し、目標値作成回
路16からの目標情報(REF)との周波数差を検出して、
その周波数誤差情報を加算フィルタ17に供給している。
目標値作成回路16は、垂直同期信号Vの周期を計測し、
その計測値を1/n(nは整数)して、目標情報(REF)を
作成している。
一方、位相検出器13から得られる位相検出パルス(RF
G)は、増幅器18に入力されて増幅及び波形整形され位
相比較器19に入力される。位相比較器19は、ビデオ信号
から分離された垂直同期信号の位相情報と、前記位相検
出パルス(RFG)を計測して作成した位相情報との位相
誤差を検出し、その位相誤差情報を加算フィルタ17に入
力している。
加算フィルタ17では、位相誤差情報を周波数誤差情報
とが加算され、その結果がモータ制御情報としてドライ
ブ回路20に入力される。これにより、ドラムモータ11は
その回転周波数及び位相が制御され、目標周波数で回転
し、また垂直同期信号に対して所定の位相で回転するよ
うに制御される。
上記したドラムサーボ装置の目標値作成回路16におい
て、目標情報(REF)を垂直同期信号から作成している
のは、入力の垂直同期信号Vの周期が標準値(59.94Hz:
NTSC)からずれた時に自動的に周波数比較器15に入力す
る目標情報(REF)がずれるようにするためである。こ
の動きを利用することにより加算フィルター17におい
て、周波数誤差出力と位相比較器19からの位相誤差出力
とを加算する際に生じるオフセットを零にして、位相制
御系の定常位相偏差を零にすることができる。
ところで、垂直同期信号の周期計測は、基準クロック
信号を用いてデジタル的に行うのが一般的になってい
る。この計測結果には、必ず量子化誤差が含まれる。一
般に、基準クロック信号による信号の連続計測では、そ
の平均化作用により量子化誤差が平均して零になるよう
に計測結果の下位1ビットが変調を受ける。例えば1μ
secのクロックで99.5μsecの信号を連続計測した場合の
結果は、99と100の繰返しになり、平均して初めて99.5
μsecの計測結果を得ることができる。反面下位1ビッ
トが変調を受ける。
このような動作により、周波数比較器15に入力する目
標情報(REF)には下記1ビット変調による変動が含ま
れていることになる。よって、周波数比較器15の周波数
誤差出力にも、目標情報(REF)の不要な変動成分が影
響を与えることになり、これは加算フィルタ17でキャン
セルされることなく、ドラムモータ11に影響を与えてし
まう。
(発明が解決しようとする課題) 上記したように、目標値作成回路16において作成され
る目標値(REF)には、量子化誤差による変動成分が含
まれ、これが被制御体(モータ)の回転速度を悪化させ
る要因となっている。
そこでこの発明は、上記のような目標値作成回路のよ
うに、パルス間隔を計測して量子化し、目標情報を作成
する回路の出力部に、デジタルローパスフィルタを設け
ることで量子化誤差等の影響がモータに波及することを
無くすことができるようにしたビデオテープレコーダの
ドラムモータ制御回路を提供することを目的とする。
[発明の構成] (課題を解決するための手段) この発明は、ドラムモータの回転によって生成される
第1の帰還信号と、映像信号の垂直同期信号とを位相比
較し比較結果に基き前記ドラムモータの前記垂直同期信
号に対する回転位相を制御するための位相制御信号を生
成する位相制御手段と、前記ドラムモータの回転によっ
て生成される第2の帰還信号の周期を測定し該測定値を
前記垂直同期信号の周期を分周して得た目標値と比較し
て比較結果に基き前記ドラムモータの回転速度を制御す
るための周波数制御信号を生成する周波数制御手段とを
備えたビデオテープレコーダのドラムモータ制御回路に
おいて、前記周波数制御手段が、前記垂直同期信号の周
期をデジタル的に計測して得た計測値をデジタルローパ
スフィルタによって量子化誤差を除去した後1/n(nは
整数)の演算を行なって前記目標値を得る目標値作成手
段を備えるものである。
(作用) 以上の構成により、目標情報が変動することが無くな
り、ドラムモータの回転を安定に制御することが可能と
なるものである。
(実施例) 以下、この発明の実施例を図面を参照して説明する。
第1図はこの発明の一実施例である。入力部100に
は、例えば垂直同期信号の周期を計測した周期計測デー
タが入力され、入力部200には周期計測データに対する
標準データが入力される。
周期計測データと標準データは、減算器21に入力さ
れ、周期計測データi1から標準データが減算される。減
算器21の出力i2は、積分器を構成する減算器22に入力さ
れる。減算器22では、i2から四捨五入演算器26の出力i3
が減算される。四捨五入演算器26は、入力を1/8してそ
の余りを四捨五入した出力i3を得る演算器である。
減算器22の出力i4は、加算器23に入力される。加算器
23ではi4とシフトレジスタ25の出力を加算する。シフト
レジスタ25の出力は、四捨五入演算器26の入力としても
利用されている。加算器23の出力i5は、シフトレジスタ
25に入力されるとともに切捨て演算器24に入力される。
切捨て演算器24は、入力を例えば1/8して余りを切捨て
た出力i6を得る。この切捨て演算器24の出力は、加算器
27に入力され、標準データと加算されて出力部300に導
出される。
上記のフィルタによると、標準データと周期計測デー
タが等しい場合、減算器21の出力は0であり、切捨て演
算器24の出力i6も0である。従って、加算器27の出力i7
は、標準データと等しい値の出力となる。
減算器22、加算器23、シフトレジスタ25、四捨五入演
算器26のループと切捨て演算器24は、このシステムの特
徴をなす積分器を構成しており、入力情報i2と出力情報
i6とが等しくなるように動作するが、入力変動つまり量
子化誤差を切捨てた出力を得るように動作する。そして
加算器23、シフトレジスタ25のループは、入力信号の
(直流成分×M)の平均データを記憶する積分記憶回路
として動作する。
第3図は、各部の信号i1〜i7がクロックに基づく演算
が行われる毎に変遷する過度応答の様子を縦方向に示し
ている。i3は、1ステップ前のi5を1/8して余りを四捨
五入した値となっている。i6はi5を1/8して余りを切捨
てた値となっている。
このように動作することにより、最終出力i7は、計測
データi1の1ビット変動に影響を受けない形で出力され
る。この例はドラムサーボ装置に使用することを考慮し
て設計されたものであり、計測クロックは1.25MHz、入
力信号29.9678Hz、M=1/8を採用している。
上記のフィルタの周波数応答特性は、第2図に示すよ
うになり、その伝達関数G(z)は となる。
上記の実施例では、積分器の帰還経路側に四捨五入演
算器26を設けて、出力側に切捨て演算器24を設けたが、
この配置は入換えてもよい。この場合は、入力の量子化
誤差を切れ上げた出力データが得られる。
第4図はさらにこの発明の他の実施例である。
先の実施例と異なる部分は、シフトレジスタ25が加算
器23と切捨て演算器24の間に設けられている点である。
他の部分は、先の実施例と同じであるために、第1図と
同一符号を付している。先の実施例との動作上の違い
は、データの出力位相が1サンプル分異なるだけであ
る。
また伝達関数G(z)は となる。さらに、周波数応答特性は、第5図に示すよう
になる。
またこの発明は、上記の実施例では量子化誤差の除去
を目的として下位ビットに対して異なるしきい値を設定
する四捨五入演算器と切捨て演算器を利用したが、変動
幅が大きい入力信号に対しては、この切り上げや切捨て
のビット数は、制御対象に応じて選定してよく、極めて
利用価値が高いものである。
[発明の効果] 以上説明したようにこの発明によれば、目標値作成回
路の出力部にデジタルローパスフィルタを設けて、デジ
タル量子化誤差を除去するようにしたもので、ドラムモ
ータが量子化誤差の影響を受けることなく安定な回転を
するようになるものである。
【図面の簡単な説明】
第1図はこの発明は一実施例を示す回路図、第2図は第
1図の回路の周波数応答特性を示す図、第3図は第1図
の回路の動作を説明するために示したデータ説明図、第
4図はこの発明の他の実施例を示す回路図、第5図は第
4図の回路の周波数応答特性を示す図、第6図はドラム
サーボ装置の説明図である。 21、22……減算器、23、27……加算器、24……切捨て演
算器、25……シフトレジスタ、26……四捨五入演算器。
フロントページの続き (56)参考文献 特開 昭63−18566(JP,A) 特開 昭63−209494(JP,A) 特開 平2−166821(JP,A) 特開 昭50−39846(JP,A) 特開 昭63−164606(JP,A) 特開 昭61−62227(JP,A) 1991年テレビジョン学会年次大会講演 予稿集(1991−7)高坂吉昭「家庭用V TRにおけるソフトウェアサーボ技術」 p.155−156 (58)調査した分野(Int.Cl.7,DB名) H03H 17/02 601 H03H 17/04 641 H03H 17/04 655 H04N 5/7826 JICSTファイル(JOIS) 実用ファイル(PATOLIS) 特許ファイル(PATOLIS)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】ドラムモータの回転によって生成される第
    1の帰還信号と、映像信号の垂直同期信号とを位相比較
    し比較結果に基き前記ドラムモータの前記垂直同期信号
    に対する回転位相を制御するための位相制御信号を生成
    する位相制御手段と、 前記ドラムモータの回転によって生成される第2の帰還
    信号の周期を測定し該測定値を前記垂直同期信号の周期
    を分周して得た目標値と比較して比較結果に基き前記ド
    ラムモータの回転速度を制御するための周波数制御信号
    を生成する周波数制御手段とを備えたビデオテープレコ
    ーダのドラムモータ制御回路において、 前記周波数制御手段が、前記垂直同期信号の周期をデジ
    タル的に計測して得た計測値をデジタルローパスフィル
    タによって量子化誤差を除去した後1/n(nは整数)の
    演算を行なって前記目標値を得る目標値作成手段を具備
    していることを特徴とするビデオテープレコーダのドラ
    ムモータ制御回路。
  2. 【請求項2】前記デジタルローパスフィルタは、前記垂
    直同期信号の周期計測データに基く入力デジタル信号が
    一方の入力部に供給される減算器と、この減算器の出力
    が一方の入力部に供給される加算器とを有し、この加算
    器出力をシフトレジスタを介して前記加算器の他方の入
    力部に帰還することで積分処理を行う積分器と、前記シ
    フトレジスタの出力をM倍(M<1)して余りを第1の
    しきい値で四捨五入または切捨て処理し、その出力を前
    記減算器の他方の入力部に減算要素として与える第1の
    演算手段と、前記加算器またはシフトレジスタ出力のい
    ずれか一方が入力され、この入力データをM倍(M<
    1)し、余りを第2のしきい値で切捨てまたは四捨五入
    処理して前記量子化誤差を除去したデジタル信号を出力
    する第2の演算手段を具備しているものであることを特
    徴とする請求項1に記載のビデオテープレコーダのドラ
    ム制御回路。
  3. 【請求項3】前記周波数制御手段が、前記垂直同期信号
    の周期計測データと前記垂直同期信号の周期の標準デー
    タの減算を行なう第1の減算器と、この第1の減算器の
    出力が供給される前記デジタルローパスフィルタと、こ
    のデジタルローパスフィルタの出力に前記垂直同期信号
    の標準データを加算してから前記1/nの演算処理手段に
    出力する第1の加算器を備え、 さらに前記デジタルローパスフィルタが、前記第1の減
    算器の出力が一方の入力部に供給される第2の減算器
    と、この第2の減算器の出力が一方の入力部に供給され
    る第2の加算器を有し、この第2の加算器出力をシフト
    レジスタを介して前記第2の加算器の他方の入力部に帰
    還することで積分処理を行う積分器と、前記シフトレジ
    スタの出力をM倍(M<1)して余りを第1のしきい値
    で四捨五入または切捨て処理し、その出力を前記第2の
    減算器の他方の入力部に減算要素として与える第1の演
    算手段と、前記第2の加算器またはシフトレジスタ出力
    のいずれか一方が入力され、この入力データをM倍(M
    <1)し、余りを第2のしきい値で切捨てまたは四捨五
    入処理して前記量子化誤差を除去したデジタル信号を出
    力する第2の演算手段でなるものであることを特徴とす
    る請求項1記載のびでおテープレコーダのドラム制御回
    路。
JP27441090A 1990-10-12 1990-10-12 ビデオテープレコーダのドラムモータ制御回路 Expired - Fee Related JP3171847B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27441090A JP3171847B2 (ja) 1990-10-12 1990-10-12 ビデオテープレコーダのドラムモータ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27441090A JP3171847B2 (ja) 1990-10-12 1990-10-12 ビデオテープレコーダのドラムモータ制御回路

Publications (2)

Publication Number Publication Date
JPH04150514A JPH04150514A (ja) 1992-05-25
JP3171847B2 true JP3171847B2 (ja) 2001-06-04

Family

ID=17541285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27441090A Expired - Fee Related JP3171847B2 (ja) 1990-10-12 1990-10-12 ビデオテープレコーダのドラムモータ制御回路

Country Status (1)

Country Link
JP (1) JP3171847B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1991年テレビジョン学会年次大会講演予稿集(1991−7)高坂吉昭「家庭用VTRにおけるソフトウェアサーボ技術」p.155−156

Also Published As

Publication number Publication date
JPH04150514A (ja) 1992-05-25

Similar Documents

Publication Publication Date Title
EP0379212B1 (en) Jitter compensation circuit for processing jitter components of reproduced video signal
JP3363648B2 (ja) 撮像装置
JP3171847B2 (ja) ビデオテープレコーダのドラムモータ制御回路
JPH03155383A (ja) モータ制御装置
JP2888595B2 (ja) モータ制御装置
JP2914725B2 (ja) デジタル櫛形フィルタ
JPH0646587A (ja) モータサーボ装置
GB2203269A (en) Motor speed control apparatus
JPH02273089A (ja) モータの制御装置
JP2914726B2 (ja) 帰還型ディジタルくし形フィルタ
JPS62293983A (ja) 回転制御装置
JP3121256B2 (ja) ビデオカセットレコーダのサーボ制御装置
JP2651053B2 (ja) サーボ回路
JPS61246910A (ja) トラツキング制御装置
JP2784284B2 (ja) 磁気記録再生装置
JP2993679B2 (ja) モータの回転位相制御装置
JP2553591B2 (ja) モータの回転速度制御装置
JP2702849B2 (ja) 磁気記録再生装置
JP2698280B2 (ja) サーボリファレンス設定装置
JP3132362B2 (ja) オートトラッキング装置
JPH0352583A (ja) ドラムモータの制御装置
JP3053493B2 (ja) 学習型映像信号時間軸補正装置
JP2754807B2 (ja) 回転体の制御装置
JP2808676B2 (ja) 時間軸補正装置
JPH0766601B2 (ja) 編集サーボ装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees