JPH0471378A - 帰還型ディジタルくし形フィルタ - Google Patents
帰還型ディジタルくし形フィルタInfo
- Publication number
- JPH0471378A JPH0471378A JP2182352A JP18235290A JPH0471378A JP H0471378 A JPH0471378 A JP H0471378A JP 2182352 A JP2182352 A JP 2182352A JP 18235290 A JP18235290 A JP 18235290A JP H0471378 A JPH0471378 A JP H0471378A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- motor
- speed
- register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007423 decrease Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、例えばビデオテープレコーダ(■TR)に用
いられる磁気ヘッドの回転速度を制御するドラムモータ
制御装置において、モータの速度制御用信号が有する偏
差成分を除去するための帰還型ディジタルくし形フィル
タに関する。
いられる磁気ヘッドの回転速度を制御するドラムモータ
制御装置において、モータの速度制御用信号が有する偏
差成分を除去するための帰還型ディジタルくし形フィル
タに関する。
〈従来の技術)
家庭用のビデオテープレコーダにおいては、磁気ヘッド
の回転速度及び回転位相を制御するために、ドラムサー
ボ回路が設けられている。磁気ヘッドが取りイ]けられ
るドラムを回転するドラムモータには、その回転数に比
例した周波数を持つパルスを発生ずる周波数発電機(F
G)と、その回転位相が所定の位相に達した時にパルス
を発生ずるパルス発生器(PG)が取り付けられており
、これらのパルスの周期及び位相を制御することにより
ドラムモータ(即ち、磁気ヘッド)の回転速度及び回転
位相が制御されている。
の回転速度及び回転位相を制御するために、ドラムサー
ボ回路が設けられている。磁気ヘッドが取りイ]けられ
るドラムを回転するドラムモータには、その回転数に比
例した周波数を持つパルスを発生ずる周波数発電機(F
G)と、その回転位相が所定の位相に達した時にパルス
を発生ずるパルス発生器(PG)が取り付けられており
、これらのパルスの周期及び位相を制御することにより
ドラムモータ(即ち、磁気ヘッド)の回転速度及び回転
位相が制御されている。
ところで、前記周波数発電機(FG)は、ドラムモータ
の回転軸に取り付けられているため、その取付は精度や
回転軸の偏心、モータの界磁の影響等によって、発生ず
るFGパルスの振幅や位相が一定にならない、所謂FG
むらが発生する。このFGむらに起因して、FG倍信号
はドラムモータの回転数の整数倍成分が発生ずる。これ
によって、ドラムモータの回転数が実際には一定である
にもかかわらず、FGパルスの周波数が一定となるよう
に制御が行われるなめ、ドラムモータの回転数が変動し
てしまうという問題がある。
の回転軸に取り付けられているため、その取付は精度や
回転軸の偏心、モータの界磁の影響等によって、発生ず
るFGパルスの振幅や位相が一定にならない、所謂FG
むらが発生する。このFGむらに起因して、FG倍信号
はドラムモータの回転数の整数倍成分が発生ずる。これ
によって、ドラムモータの回転数が実際には一定である
にもかかわらず、FGパルスの周波数が一定となるよう
に制御が行われるなめ、ドラムモータの回転数が変動し
てしまうという問題がある。
この問題を解決する方法として、前記FGむらに起因し
て発生するドラムモータの回転数の整数倍成分を除去す
る制御方式が、テレビジョン学会技術報告で発表されて
いる。
て発生するドラムモータの回転数の整数倍成分を除去す
る制御方式が、テレビジョン学会技術報告で発表されて
いる。
第3図はその制御方式のブロック図である。この図に示
す制御方式は、発生ずるFGパルスの周期とその目標値
(FGむらが無い時のセンター値)との偏差量を検出し
、FGパルスの周期計測結果から、そのFGむらに基づ
いた偏差量に相当する量(オフセラI・量)を減算する
ものであり、!1*還型ディジタルくし形フィルタと呼
ばれている。
す制御方式は、発生ずるFGパルスの周期とその目標値
(FGむらが無い時のセンター値)との偏差量を検出し
、FGパルスの周期計測結果から、そのFGむらに基づ
いた偏差量に相当する量(オフセラI・量)を減算する
ものであり、!1*還型ディジタルくし形フィルタと呼
ばれている。
第3図において、入力端子21にはFGむらを含む速度
差分信号Xが入力される。速度差分信号XはFGパルス
の一定周期からのずれ量(即ち、速度変動誤差)を示す
信号であり、図示しない速度検出回路から出力される。
差分信号Xが入力される。速度差分信号XはFGパルス
の一定周期からのずれ量(即ち、速度変動誤差)を示す
信号であり、図示しない速度検出回路から出力される。
この速度差分信号Xは図示しないドラムモータの回転速
度の制御用信号として使用される。このFGむらを含ん
だ速度差分信号Xは減算器22の十入力端に入力され、
ここで乗算器23から出力される信号と減算されて出力
端子24からFGむらを除去した速度差分信号Yが出力
されるようになっている。この速度差分信号Yはループ
フィルタにて積分された後、モータの回転数を制御する
信号として図示しないドラムモータに供給される。26
八、26B 、26C,26Dは、加算器25から入力
されるデータを順次保持し、FGむらに基づく速度差分
信号の偏差量を蓄積するためのレジスタであり、ドラム
モータの1回転当りのFGパルス数が4個の場合を示し
ている。加算器25ではレジスタ26Dの出力と減算器
22の出力Yとを加算し、レジスタ26Aに再び入力す
るようになっている。レジスタ26Dの出力は乗算器2
3でに倍(0< K <1)され、適当な振幅で減算器
22の一入力端に供給され、前記速度差分信号XからF
Gむらに相当する信号成分を減算している。このように
、減算器22の出力Yを順次保持し1回転後の出力Yと
加算することにより、ドラムモータの回転数の整数倍成
分(即ち、FGむらに基づくオフセット成分)を蓄積し
、速度差分信号Xとの減算によってFGむらを除去する
ことができる。Kは、0〈K<1なる定数であり、Kを
充分1より小さくすることにより、Qの高い周波数特性
を得ることができ、ドラムザーボ制御系への影響を極力
小さくすることができる。このようにしてモータの回転
数に同期したFGむら成分を効果的に除去できる。
度の制御用信号として使用される。このFGむらを含ん
だ速度差分信号Xは減算器22の十入力端に入力され、
ここで乗算器23から出力される信号と減算されて出力
端子24からFGむらを除去した速度差分信号Yが出力
されるようになっている。この速度差分信号Yはループ
フィルタにて積分された後、モータの回転数を制御する
信号として図示しないドラムモータに供給される。26
八、26B 、26C,26Dは、加算器25から入力
されるデータを順次保持し、FGむらに基づく速度差分
信号の偏差量を蓄積するためのレジスタであり、ドラム
モータの1回転当りのFGパルス数が4個の場合を示し
ている。加算器25ではレジスタ26Dの出力と減算器
22の出力Yとを加算し、レジスタ26Aに再び入力す
るようになっている。レジスタ26Dの出力は乗算器2
3でに倍(0< K <1)され、適当な振幅で減算器
22の一入力端に供給され、前記速度差分信号XからF
Gむらに相当する信号成分を減算している。このように
、減算器22の出力Yを順次保持し1回転後の出力Yと
加算することにより、ドラムモータの回転数の整数倍成
分(即ち、FGむらに基づくオフセット成分)を蓄積し
、速度差分信号Xとの減算によってFGむらを除去する
ことができる。Kは、0〈K<1なる定数であり、Kを
充分1より小さくすることにより、Qの高い周波数特性
を得ることができ、ドラムザーボ制御系への影響を極力
小さくすることができる。このようにしてモータの回転
数に同期したFGむら成分を効果的に除去できる。
第4図に係数K = 1. / 64の場合のフィルタ
の周波数特性を示す。第4図において、(a)はフィル
タの振幅周波数特性を示し、(b)はフィルタの位相周
波数特性を示している。ここでモータ回転数は30Hz
としている。第4図(a)より明らかなようにモータ回
転数(30H7)の整数倍成分が城しられ、該成分が除
去されることが分かる。
の周波数特性を示す。第4図において、(a)はフィル
タの振幅周波数特性を示し、(b)はフィルタの位相周
波数特性を示している。ここでモータ回転数は30Hz
としている。第4図(a)より明らかなようにモータ回
転数(30H7)の整数倍成分が城しられ、該成分が除
去されることが分かる。
しかしながら、同時に直流ゲインも減じられ直流成分が
除去されることが分かる。
除去されることが分かる。
これは、ドラムザーボ制御系に直流的な外乱が入力され
た時、その外乱入力に対する制御系のゲインがないこと
を意味し、制御系に直流オフセットが発生ずることを意
味している。
た時、その外乱入力に対する制御系のゲインがないこと
を意味し、制御系に直流オフセットが発生ずることを意
味している。
従って、例えば、ドラムモータにテープ負荷等の直流的
な外乱が発生し、モータの回転数が低下している時でも
、目標速度との偏差成分がフィルタ内のレジスタに蓄積
され、モータ速度制御用信号から除去されるため、モー
タ回転数があたかも目標回転数で回っているが如く制御
がなされ、モータ回転数が低下したままとなる状況が発
生ずる。
な外乱が発生し、モータの回転数が低下している時でも
、目標速度との偏差成分がフィルタ内のレジスタに蓄積
され、モータ速度制御用信号から除去されるため、モー
タ回転数があたかも目標回転数で回っているが如く制御
がなされ、モータ回転数が低下したままとなる状況が発
生ずる。
(発明が解決しようとする課題)
上記の如く、従来の帰還型ディジタルくし形フィルタで
は、制御系の直流ゲインが低下してしまうという問題が
あった。
は、制御系の直流ゲインが低下してしまうという問題が
あった。
本発明は上記の問題を解決するためのもので、帰還型デ
ィジタルくし形フィルタ内で発生する直流オフセラI・
を除去することにより、直流ゲイン低下に起因する制御
系のオフセット発生を抑えるようにした帰還型ディジタ
ルくし形フィルタを提供することを目的とするものであ
る。
ィジタルくし形フィルタ内で発生する直流オフセラI・
を除去することにより、直流ゲイン低下に起因する制御
系のオフセット発生を抑えるようにした帰還型ディジタ
ルくし形フィルタを提供することを目的とするものであ
る。
[発明の構成]
く課題を解決するための手段)
本発明の帰還型ディジタルくし形フィルタは、速度差分
信号に含まれる偏差成分を記憶する記憶手段くレジスタ
)の内容を、モータ1回転毎に積分する手段を具備し、
その積分結果をL倍(OL〈1)した値を直流オフセッ
ト成分として、次のモータ1回転期間に、前記記憶手段
に入力する記憶更新データから減算するようにしたもの
である。
信号に含まれる偏差成分を記憶する記憶手段くレジスタ
)の内容を、モータ1回転毎に積分する手段を具備し、
その積分結果をL倍(OL〈1)した値を直流オフセッ
ト成分として、次のモータ1回転期間に、前記記憶手段
に入力する記憶更新データから減算するようにしたもの
である。
(作用)
本発明においては、モータ1回転毎の記憶手段(レジス
タ)内容を積分した結果を、次の]回転期間中の記憶更
新データから減算することによって、記憶手段内に含ま
れる直流オフセット成分を除去することができる。
タ)内容を積分した結果を、次の]回転期間中の記憶更
新データから減算することによって、記憶手段内に含ま
れる直流オフセット成分を除去することができる。
(実施例)
実施例について図面を参照して説明する。
第1図は本発明の一実施例の帰還型ディジタルくし形フ
ィルタを示すブロック図で、第2図は第1図のくし形フ
ィルタが用いられるVTRのドラムモータ制御装置を示
すブロック図である。
ィルタを示すブロック図で、第2図は第1図のくし形フ
ィルタが用いられるVTRのドラムモータ制御装置を示
すブロック図である。
まず、第2図について説明する。
第2図において、ドラムモータ1は磁気ヘッドを搭載し
たドラムを回転駆動するためのモータであり、そのモー
タ凹転軸の近傍には、ドラムモータ1の回転位相に対応
したパルスD−PGを発生するパルス発生器2と、ドラ
ムモータ1の回転速度に対応した周波数を有するパルス
D−FGを発生ずる周波数発電@3とが取りイ」(ツら
れている。
たドラムを回転駆動するためのモータであり、そのモー
タ凹転軸の近傍には、ドラムモータ1の回転位相に対応
したパルスD−PGを発生するパルス発生器2と、ドラ
ムモータ1の回転速度に対応した周波数を有するパルス
D−FGを発生ずる周波数発電@3とが取りイ」(ツら
れている。
パルスD−PG及びパルスD−FGはそれぞれシュミツ
I・回路4.5で波形整形されて、位相検出器6及び速
度検出器7に供給される。位相検出器6は、パルスD−
PGの基準位相からのずれ量を検出し、ドラムモーター
の回転位相を制御するなめの位相差分信号100を出力
するものである。
I・回路4.5で波形整形されて、位相検出器6及び速
度検出器7に供給される。位相検出器6は、パルスD−
PGの基準位相からのずれ量を検出し、ドラムモーター
の回転位相を制御するなめの位相差分信号100を出力
するものである。
また、速度検出器7は、パルスD−FGの基準周期から
のずれ量を検出し、ドラムモーターの回転速度を制御す
るための速度差分信号200を出力するものである。速
度検出器7がらの速度差分信号200は、帰還型ディジ
タルくし形フィルタ8を通して加算器10の一方の入力
端に供給される。
のずれ量を検出し、ドラムモーターの回転速度を制御す
るための速度差分信号200を出力するものである。速
度検出器7がらの速度差分信号200は、帰還型ディジ
タルくし形フィルタ8を通して加算器10の一方の入力
端に供給される。
加算器10の他方の入力端には位相検出器6がらの位相
差分信号100が入力される。
差分信号100が入力される。
帰還型ディジタルくし形フィルタ8は、FGむらに基づ
いたオフセット成分を除去するためのものであるが、制
御信号400を用いて、フィルタ内部に発生するオフセ
ット成分からモーター回転毎に直流オフセット成分を算
出し、この直流オフセット成分を予めフィルタ内部のオ
フセット成分から減算することにより、フィルタ出力が
ら直流成分が除去される(即ち、制御系の直流ゲインが
なくなる)ことのないように構成している。
いたオフセット成分を除去するためのものであるが、制
御信号400を用いて、フィルタ内部に発生するオフセ
ット成分からモーター回転毎に直流オフセット成分を算
出し、この直流オフセット成分を予めフィルタ内部のオ
フセット成分から減算することにより、フィルタ出力が
ら直流成分が除去される(即ち、制御系の直流ゲインが
なくなる)ことのないように構成している。
加算器10からの位相差分信号100と帰還型ディジタ
ルくし形フィルタ8からの速度差分信号300との加算
出力はループフィルタ11で積分され、回転位相及び回
転速度の制御信号として出力される。そして、ドライバ
回路12で増幅されてドラムモータ1の制御巻線に供給
される。
ルくし形フィルタ8からの速度差分信号300との加算
出力はループフィルタ11で積分され、回転位相及び回
転速度の制御信号として出力される。そして、ドライバ
回路12で増幅されてドラムモータ1の制御巻線に供給
される。
次に、第1図を参照して上記の帰還型ディジタルくし形
フィルタ8の構成を説明する。この図において、第3図
と同一機能の部分には同符号を付して説明する。
フィルタ8の構成を説明する。この図において、第3図
と同一機能の部分には同符号を付して説明する。
第1図において、減算器222乗算器23.加算器25
.レジスタ26A〜26Dは第3図の回路構成と同様で
ある。第1−図では、第3図の構成に加えて、加算器2
7.レジスタ281乗算器29、スイッチ30.レジス
タ31.及び減算器32を設けている。加算器27は前
記レジスタ26Dとレジスタ28から各々出力されるデ
ータを加算してレジスタ28及び乗算器2つに供給し、
レジスタ28は加算器27の加算結果を保持する。
.レジスタ26A〜26Dは第3図の回路構成と同様で
ある。第1−図では、第3図の構成に加えて、加算器2
7.レジスタ281乗算器29、スイッチ30.レジス
タ31.及び減算器32を設けている。加算器27は前
記レジスタ26Dとレジスタ28から各々出力されるデ
ータを加算してレジスタ28及び乗算器2つに供給し、
レジスタ28は加算器27の加算結果を保持する。
乗算器2つは加算器27からの加算結果をL倍して、ス
イッチ30の一方の入力端aに供給する。
イッチ30の一方の入力端aに供給する。
スイッチ30では、乗算器29の出力とレジスタ31の
出力を制御信号400で選択してレジスタ31へ出力す
る。制御信号400は、モータ1回転毎に1回、スイッ
チ30をa側に切り換え、スイッチ30の出力をレジス
タ31に伝達すると同時に、レジスタ28の内容をクリ
アII Q 11する制御信号である。レジスタ31は
スイッチ30の出力を保持し、スイッチ30の入力端す
に供給すると共に、減算器32の一入力端に供給する。
出力を制御信号400で選択してレジスタ31へ出力す
る。制御信号400は、モータ1回転毎に1回、スイッ
チ30をa側に切り換え、スイッチ30の出力をレジス
タ31に伝達すると同時に、レジスタ28の内容をクリ
アII Q 11する制御信号である。レジスタ31は
スイッチ30の出力を保持し、スイッチ30の入力端す
に供給すると共に、減算器32の一入力端に供給する。
減算器32は前記加算器25の出力結果からレジスタ3
1の内容を減算し、前記レジスタ26Aに供給する。
1の内容を減算し、前記レジスタ26Aに供給する。
次に第1図の実施例の動作を説明する。
今、直流オフセラI・を含むオフセット成分が重畳され
た入力データ(速度差分信号)200が入力された場合
、オフセット量が加算器25で加算されてレジスタ26
八〜26Dで順次保持される。
た入力データ(速度差分信号)200が入力された場合
、オフセット量が加算器25で加算されてレジスタ26
八〜26Dで順次保持される。
この時、従来例では、その蓄積されたオフセット量が減
算器22へ入力され、入力データからそのオフセット量
を除去するなめ、直流オフセット成分についても除去さ
れ、直流オフセラI・の発生を出力端子24へ伝達でき
ず、制御系の直流ゲインが低下する(直流成分によるモ
ータ制御ができなくなる)。本実施例では、モータ1回
転毎のオフセフl−量を、加算器27及びレジスタ28
による1回転毎の累積加算く積分)によって求め、その
積分結果を1回転毎に乗算器2つでI−倍(o < I
−〈1)して直流オフセット成分を得、スイッチ30を
通して1回転毎にレジスタ31に記憶し、減算器32に
てレジスタ26A〜26Dの蓄積内容から減算すること
によって、レジスタ26A〜26Dに蓄えられるオフセ
ット量から直流オフセット量を除去するようにしたもの
である。これによって、乗算器23から減算器22へは
直流オフセットが除去されたオフセット成分が出力され
るので、入力データ200に重畳されたオフセット成分
はその直流オフセラI・が減算器22で減算されること
なく、出力端子24へ伝達されることになり、制御系の
直流ゲインを低下させることがなくなる(即ち、制御系
の直流オフセット発生を抑えるように制御することがで
きる)。また、入力データ200に重畳されたオフセッ
トはそのFGむらに基づく通常のオフセット成分は減算
器22で減算されるので、出力端子24へ伝達されず、
制御系へ伝達されるFGむらを抑えることができる。
算器22へ入力され、入力データからそのオフセット量
を除去するなめ、直流オフセット成分についても除去さ
れ、直流オフセラI・の発生を出力端子24へ伝達でき
ず、制御系の直流ゲインが低下する(直流成分によるモ
ータ制御ができなくなる)。本実施例では、モータ1回
転毎のオフセフl−量を、加算器27及びレジスタ28
による1回転毎の累積加算く積分)によって求め、その
積分結果を1回転毎に乗算器2つでI−倍(o < I
−〈1)して直流オフセット成分を得、スイッチ30を
通して1回転毎にレジスタ31に記憶し、減算器32に
てレジスタ26A〜26Dの蓄積内容から減算すること
によって、レジスタ26A〜26Dに蓄えられるオフセ
ット量から直流オフセット量を除去するようにしたもの
である。これによって、乗算器23から減算器22へは
直流オフセットが除去されたオフセット成分が出力され
るので、入力データ200に重畳されたオフセット成分
はその直流オフセラI・が減算器22で減算されること
なく、出力端子24へ伝達されることになり、制御系の
直流ゲインを低下させることがなくなる(即ち、制御系
の直流オフセット発生を抑えるように制御することがで
きる)。また、入力データ200に重畳されたオフセッ
トはそのFGむらに基づく通常のオフセット成分は減算
器22で減算されるので、出力端子24へ伝達されず、
制御系へ伝達されるFGむらを抑えることができる。
本実施例によれば、モータ1回転毎に制御系の直流オフ
セットの発生を検出、除去できるようになり、直流的な
外乱が制御系へ入力されても、その外乱を抑圧すること
が可能となり、制御系に直流オフセラ■・が発生するこ
とがない。
セットの発生を検出、除去できるようになり、直流的な
外乱が制御系へ入力されても、その外乱を抑圧すること
が可能となり、制御系に直流オフセラ■・が発生するこ
とがない。
[発明の効果]
以上述べたように本発明によれば、帰還型ディジタルく
し形フィルタ内で発生する直流オフセットを除去するこ
とにより、直流ゲイン低下に起因する制御系のオフセッ
ト発生を抑えることができ、しかも本来の信号むら除去
効果を得ることができる。
し形フィルタ内で発生する直流オフセットを除去するこ
とにより、直流ゲイン低下に起因する制御系のオフセッ
ト発生を抑えることができ、しかも本来の信号むら除去
効果を得ることができる。
第1図は本発明の一実施例の帰還型ディジタルくし形フ
ィルタを示すブロック図、第2図は第1図のくし形フィ
ルタが用いられるドラムモータ制御装置の構成を示すブ
ロック図、第3図は従来の帰還型ディジタルくし形フィ
ルタを示すブロック図、第4図は第3図のフィルタの周
波数特性図である。 1・・・ドラムモータ、2・・・パルス発生器、3・・
・周波数発電機、7・・・速度検出器、8・・・帰還型
ディジタルくし形フィルタ、10・・・加算器、21・
・・速度差分信号入力端子、22・・・減算器、23・
・・乗算器、24・・・速度差分信号出力端子、25・
・・加算器、26A〜26D・・・レジスタ、 27・・・加算器、28.31・・・レジスタ、29・
・・乗算器、30・・・スイッチ、32・・・減算器、
200,300・・・速度差分信号、400・・・制御
信号。
ィルタを示すブロック図、第2図は第1図のくし形フィ
ルタが用いられるドラムモータ制御装置の構成を示すブ
ロック図、第3図は従来の帰還型ディジタルくし形フィ
ルタを示すブロック図、第4図は第3図のフィルタの周
波数特性図である。 1・・・ドラムモータ、2・・・パルス発生器、3・・
・周波数発電機、7・・・速度検出器、8・・・帰還型
ディジタルくし形フィルタ、10・・・加算器、21・
・・速度差分信号入力端子、22・・・減算器、23・
・・乗算器、24・・・速度差分信号出力端子、25・
・・加算器、26A〜26D・・・レジスタ、 27・・・加算器、28.31・・・レジスタ、29・
・・乗算器、30・・・スイッチ、32・・・減算器、
200,300・・・速度差分信号、400・・・制御
信号。
Claims (1)
- 【特許請求の範囲】 モータの回転速度に対応した速度信号と目標回転速度と
の速度差分信号及びこの信号に内在される偏差成分を減
算器に供給すると共に、この偏差成分を記憶する第1の
記憶手段を備え、この第1の記憶手段に記憶された前記
偏差成分をK倍(0<K<1)したデータを前記減算器
に供給し減算処理することによって速度制御信号を得る
帰還型ディジタルくし形フィルタにおいて、 前記第1の記憶手段に記憶された前記偏差成分のモータ
1回転毎の総和を計算する手段と、その計算結果をL倍
(0<L<1)し前記偏差成分の直流分として記憶する
第2の記憶手段とを設け、この第2の記憶手段に記憶さ
れたデータを前記速度制御信号と前記偏差成分とを加算
した信号より減算し、その値を新たな偏差成分として、
前記第1の記憶手段に記憶させることを特徴とする帰還
型ディジタルくし形フィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2182352A JP2914726B2 (ja) | 1990-07-09 | 1990-07-09 | 帰還型ディジタルくし形フィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2182352A JP2914726B2 (ja) | 1990-07-09 | 1990-07-09 | 帰還型ディジタルくし形フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0471378A true JPH0471378A (ja) | 1992-03-05 |
JP2914726B2 JP2914726B2 (ja) | 1999-07-05 |
Family
ID=16116812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2182352A Expired - Fee Related JP2914726B2 (ja) | 1990-07-09 | 1990-07-09 | 帰還型ディジタルくし形フィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2914726B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05252781A (ja) * | 1991-11-11 | 1993-09-28 | Daewoo Electron Co Ltd | モータ速度の制御装置 |
-
1990
- 1990-07-09 JP JP2182352A patent/JP2914726B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05252781A (ja) * | 1991-11-11 | 1993-09-28 | Daewoo Electron Co Ltd | モータ速度の制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2914726B2 (ja) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3281561B2 (ja) | モータ速度制御装置 | |
EP0599190B1 (en) | Motor speed control apparatus | |
KR100223393B1 (ko) | 모터속도제어장치 | |
JP3203989B2 (ja) | モータの速度制御装置 | |
JPH0471378A (ja) | 帰還型ディジタルくし形フィルタ | |
JP2888595B2 (ja) | モータ制御装置 | |
JPH02199502A (ja) | 外乱推定オブザーバによるサーボ制御方法 | |
JPS62126882A (ja) | 速度制御装置 | |
JP2914725B2 (ja) | デジタル櫛形フィルタ | |
JPH0654571A (ja) | モータ回転速度制御装置 | |
JP2731354B2 (ja) | モータの制御装置 | |
JPS60622B2 (ja) | 回転変動測定装置 | |
JP2558752B2 (ja) | モータの回転速度制御装置 | |
JP2824995B2 (ja) | 速度サーボ回路 | |
JPH0817585B2 (ja) | トルク制御装置 | |
JPS6218988A (ja) | モ−タの速度制御装置 | |
JP2553695B2 (ja) | 速度制御装置 | |
JP2001045780A (ja) | モータの速度制御装置 | |
JPH0352583A (ja) | ドラムモータの制御装置 | |
JP2553591B2 (ja) | モータの回転速度制御装置 | |
JPH07177777A (ja) | モータ制御装置 | |
JPH0429588A (ja) | ドラムモータ制御装置 | |
JP3171847B2 (ja) | ビデオテープレコーダのドラムモータ制御回路 | |
JP3596028B2 (ja) | 速度制御装置 | |
JP2666563B2 (ja) | モータの速度制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |