JP2861556B2 - デコード回路 - Google Patents
デコード回路Info
- Publication number
- JP2861556B2 JP2861556B2 JP3333651A JP33365191A JP2861556B2 JP 2861556 B2 JP2861556 B2 JP 2861556B2 JP 3333651 A JP3333651 A JP 3333651A JP 33365191 A JP33365191 A JP 33365191A JP 2861556 B2 JP2861556 B2 JP 2861556B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- line
- input
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関
し、特に、ＣＭＯＳ集積回路のデコード回路に関する。
し、特に、ＣＭＯＳ集積回路のデコード回路に関する。
【０００２】
【従来の技術】図３は、入力線が４本、出力線が４本の
従来のデコード回路を示す回路図である。
従来のデコード回路を示す回路図である。
【０００３】従来のデコード回路は、入力信号（Ａ0 〜
Ａ3 ）を入力バッファ（Ｂ0 〜Ｂ3 ）を介して入力線
（ａ0 〜ａ3 ）を駆動し、制御信号ＣＬをバッファＱ0
を介してチャージ制御線ｑ0 を駆動し、電源（Ｖ0 〜Ｖ
3 ）をソースとしチャージ制御線ｑ0 をそれぞれゲート
入力とするＰ型ＭＯＳトランジスタ（Ｐ0 〜Ｐ3 ）のそ
れぞれのドレインを出力線（ｄ0 〜ｄ3 ）に接続し、Ｇ
ＮＤ（Ｇ0 〜Ｇ1 ）をソースとしチャージ制御線ｑ0 を
それぞれゲート入力とするＮ型ＭＯＳトランジスタ（Ｎ
0 〜Ｎ1 ）のそれぞれのドレインを信号線（ｇ0 〜
ｇ1 ）に接続し、Ｎ型ＭＯＳトランジスタＴ0 のゲート
入力に入力線ａ0 を、ソースに信号線ｇ0 を、ドレイン
に出力線ｄ0 を接続し、Ｎ型ＭＯＳトランジスタＴ1 の
ゲート入力に入力線ａ3 を、ソースに信号線ｇ0 を、ド
レインに出力線ｄ0 を接続し、Ｎ型ＭＯＳトランジスタ
Ｔ2 のゲート入力に入力線ａ1 を、ソースに信号線ｇ0
を、ドレインに出力線ｄ1 を接続し、Ｎ型ＭＯＳトラン
ジスタＴ3 のゲート入力に入力線ａ2 を、ソースに信号
線ｇ1 を、ドレインに出力線ｄ2 を接続し、Ｎ型ＭＯＳ
トランジスタＴ4 のゲート入力に入力線ａ1 を、ソース
に信号線ｇ1 を、ドレインに出力線ｄ3 を接続し、出力
線（ｄ0 〜ｄ3 ）をそれぞれ出力バッファ（Ｒ0 〜
Ｒ3 ）を介して整形し出力信号（Ｄ0 〜Ｄ3 ）として出
力としている回路である。
Ａ3 ）を入力バッファ（Ｂ0 〜Ｂ3 ）を介して入力線
（ａ0 〜ａ3 ）を駆動し、制御信号ＣＬをバッファＱ0
を介してチャージ制御線ｑ0 を駆動し、電源（Ｖ0 〜Ｖ
3 ）をソースとしチャージ制御線ｑ0 をそれぞれゲート
入力とするＰ型ＭＯＳトランジスタ（Ｐ0 〜Ｐ3 ）のそ
れぞれのドレインを出力線（ｄ0 〜ｄ3 ）に接続し、Ｇ
ＮＤ（Ｇ0 〜Ｇ1 ）をソースとしチャージ制御線ｑ0 を
それぞれゲート入力とするＮ型ＭＯＳトランジスタ（Ｎ
0 〜Ｎ1 ）のそれぞれのドレインを信号線（ｇ0 〜
ｇ1 ）に接続し、Ｎ型ＭＯＳトランジスタＴ0 のゲート
入力に入力線ａ0 を、ソースに信号線ｇ0 を、ドレイン
に出力線ｄ0 を接続し、Ｎ型ＭＯＳトランジスタＴ1 の
ゲート入力に入力線ａ3 を、ソースに信号線ｇ0 を、ド
レインに出力線ｄ0 を接続し、Ｎ型ＭＯＳトランジスタ
Ｔ2 のゲート入力に入力線ａ1 を、ソースに信号線ｇ0
を、ドレインに出力線ｄ1 を接続し、Ｎ型ＭＯＳトラン
ジスタＴ3 のゲート入力に入力線ａ2 を、ソースに信号
線ｇ1 を、ドレインに出力線ｄ2 を接続し、Ｎ型ＭＯＳ
トランジスタＴ4 のゲート入力に入力線ａ1 を、ソース
に信号線ｇ1 を、ドレインに出力線ｄ3 を接続し、出力
線（ｄ0 〜ｄ3 ）をそれぞれ出力バッファ（Ｒ0 〜
Ｒ3 ）を介して整形し出力信号（Ｄ0 〜Ｄ3 ）として出
力としている回路である。
【０００４】制御信号ＣＬが“ロウ”レベルのときにＮ
型ＭＯＳトランジスタ（Ｎ0 〜Ｎ1 ）は非導通状態に、
Ｐ型ＭＯＳトランジスタ（Ｐ0 〜Ｐ3 ）は導通状態にな
り、出力線（ｄ0 〜ｄ3 ）を“ハイ”レベルにチャージ
し、制御信号ＣＬが“ハイ”レベルになるとＮ型ＭＯＳ
トランジスタ（Ｎ0 〜Ｎ1 ）は導通状態に、Ｐ型ＭＯＳ
トランジスタ（Ｐ0 〜Ｐ3 ）は非導通状態になり、Ｎ型
ＭＯＳトランジスタ（Ｔ0 〜Ｔ4 ）のソース側が“ロ
ウ”レベルになり、入力線（ａ0 〜ａ3 ）のうち“ハ
イ”レベル状態である入力線をゲート入力としているＮ
型ＭＯＳトランジスタのみ導通状態になり、出力線を
“ロウ”レベルにディスチャージし、出力線の信号をバ
ッファ（Ｒ0 〜Ｒ3 ）を介して波形を整形し入力信号
（Ａ0 〜Ａ3 ）のレベルに対応した出力を出力信号（Ｄ
0 〜Ｄ3 ）から出力していた。
型ＭＯＳトランジスタ（Ｎ0 〜Ｎ1 ）は非導通状態に、
Ｐ型ＭＯＳトランジスタ（Ｐ0 〜Ｐ3 ）は導通状態にな
り、出力線（ｄ0 〜ｄ3 ）を“ハイ”レベルにチャージ
し、制御信号ＣＬが“ハイ”レベルになるとＮ型ＭＯＳ
トランジスタ（Ｎ0 〜Ｎ1 ）は導通状態に、Ｐ型ＭＯＳ
トランジスタ（Ｐ0 〜Ｐ3 ）は非導通状態になり、Ｎ型
ＭＯＳトランジスタ（Ｔ0 〜Ｔ4 ）のソース側が“ロ
ウ”レベルになり、入力線（ａ0 〜ａ3 ）のうち“ハ
イ”レベル状態である入力線をゲート入力としているＮ
型ＭＯＳトランジスタのみ導通状態になり、出力線を
“ロウ”レベルにディスチャージし、出力線の信号をバ
ッファ（Ｒ0 〜Ｒ3 ）を介して波形を整形し入力信号
（Ａ0 〜Ａ3 ）のレベルに対応した出力を出力信号（Ｄ
0 〜Ｄ3 ）から出力していた。
【０００５】
【発明が解決しようとする課題】上述した従来のデコー
ド回路は、入力線や出力線の本数等が多くなって回路規
模が大きく複雑になったときには、各信号線の負荷容量
が大きくなって所定の動作速度確保するためには負荷容
量の大きい信号線を駆動するために各バッファの駆動能
力を大きくしなければならず、回路面積が非常に増加す
るという課題があった。
ド回路は、入力線や出力線の本数等が多くなって回路規
模が大きく複雑になったときには、各信号線の負荷容量
が大きくなって所定の動作速度確保するためには負荷容
量の大きい信号線を駆動するために各バッファの駆動能
力を大きくしなければならず、回路面積が非常に増加す
るという課題があった。
【０００６】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規なデコー
ド回路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規なデコー
ド回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るデコード回路は、複数の入力信号線と
複数の入力信号線に対応して所定の信号を出力する複数
の出力信号線と入力信号線と出力信号線を制御する制御
信号と、この制御信号が第１のレベルのときには出力信
号線の全てを第２のレベルにチャージする回路と、前記
制御信号が第２のレベルのときには信号線を第１のレベ
ルにディスチャージする回路と、入力信号線に対応して
所定の出力が得られるように入力信号線をゲート入力と
しディスチャージされる信号線をソースに接続し出力信
号線をドレインに接続した複数のＭＯＳトランジスタ
と、制御信号線が第１のレベルのときには第２のレベル
の状態になり制御信号線が第２のレベルのときには第１
のレベルの状態になる補助信号線と、この補助信号線と
出力信号線の間に所定の容量値を持つような回路とを備
えて構成される。
に、本発明に係るデコード回路は、複数の入力信号線と
複数の入力信号線に対応して所定の信号を出力する複数
の出力信号線と入力信号線と出力信号線を制御する制御
信号と、この制御信号が第１のレベルのときには出力信
号線の全てを第２のレベルにチャージする回路と、前記
制御信号が第２のレベルのときには信号線を第１のレベ
ルにディスチャージする回路と、入力信号線に対応して
所定の出力が得られるように入力信号線をゲート入力と
しディスチャージされる信号線をソースに接続し出力信
号線をドレインに接続した複数のＭＯＳトランジスタ
と、制御信号線が第１のレベルのときには第２のレベル
の状態になり制御信号線が第２のレベルのときには第１
のレベルの状態になる補助信号線と、この補助信号線と
出力信号線の間に所定の容量値を持つような回路とを備
えて構成される。
【０００８】
【実施例】次に、本発明をその好ましい各実施例につい
て図面を参照しながら具体的に説明する。
て図面を参照しながら具体的に説明する。
【０００９】図１は本発明による第１の実施例を示す回
路構成図である。本発明は、入力線が４本、出力線が４
本のデコード回路である。
路構成図である。本発明は、入力線が４本、出力線が４
本のデコード回路である。
【００１０】 図１を参照するに、本発明による第１の
実施例は、入力信号（Ａ0〜Ａ3）を入力バッファ（Ｂ0
〜Ｂ3）を介して入力線（ａ0〜ａ3）を駆動し、制御信
号ＣＬをバッファＱ0を介してチャージ制御線ｑ0を駆動
し、電源（Ｖ0〜Ｖ3）をソースとし、チャージ制御線ｑ
0をそれぞれゲート入力とするＰ型ＭＯＳトランジスタ
（Ｐ0〜Ｐ3）のそれぞれのドレインを出力線（ｄ0〜
ｄ3）に接続し、ＧＮＤ（Ｇ0〜Ｇ1）をソースとしてチ
ャージ制御線ｑ0をそれぞれゲート入力とするＮ型ＭＯ
Ｓトランジスタ（Ｎ0〜Ｎ1）のそれぞれのドレインを信
号線（ｇ0〜ｇ1）に接続し、Ｎ型ＭＯＳトランジスタＴ
0のゲート入力に入力線ａ0を、ソースに信号線ｇ0を、
ドレインに出力線ｄ0を接続し、Ｎ型ＭＯＳトランジス
タＴ1のゲート入力に入力線ａ3を、ソースに信号線ｇ0
を、ドレインに出力線ｄ0を接続し、Ｎ型ＭＯＳトラン
ジスタＴ2のゲート入力に入力線ａ1を、ソースに信号線
ｇ0を、ドレインに出力線ｄ1を接続し、Ｎ型ＭＯＳトラ
ンジスタＴ3のゲート入力に入力線ａ2を、ソースに信号
線ｇ1を、ドレインに出力線ｄ2を接続し、Ｎ型ＭＯＳト
ランジスタＴ4のゲート入力に入力線ａ1を、ソースに信
号線ｇ1を、ドレインに出力線ｄ3を接続し、制御信号Ｃ
Ｌをインバータゲート（Ｉ0〜Ｉ2）を介して補助信号線
（ｉ0〜ｉ2）を駆動し、補助信号線（ｉ0〜ｉ2）と出力
線（ｄ0〜ｄ3）との間に容量（Ｃ0〜Ｃ11）を付けるよ
うに補助信号線の設計を行ない、出力線（ｄ0〜ｄ3）を
それぞれバッファ（Ｒ0〜Ｒ3）を介して整形し出力信号
（Ｄ0〜Ｄ3）として出力している回路である。
実施例は、入力信号（Ａ0〜Ａ3）を入力バッファ（Ｂ0
〜Ｂ3）を介して入力線（ａ0〜ａ3）を駆動し、制御信
号ＣＬをバッファＱ0を介してチャージ制御線ｑ0を駆動
し、電源（Ｖ0〜Ｖ3）をソースとし、チャージ制御線ｑ
0をそれぞれゲート入力とするＰ型ＭＯＳトランジスタ
（Ｐ0〜Ｐ3）のそれぞれのドレインを出力線（ｄ0〜
ｄ3）に接続し、ＧＮＤ（Ｇ0〜Ｇ1）をソースとしてチ
ャージ制御線ｑ0をそれぞれゲート入力とするＮ型ＭＯ
Ｓトランジスタ（Ｎ0〜Ｎ1）のそれぞれのドレインを信
号線（ｇ0〜ｇ1）に接続し、Ｎ型ＭＯＳトランジスタＴ
0のゲート入力に入力線ａ0を、ソースに信号線ｇ0を、
ドレインに出力線ｄ0を接続し、Ｎ型ＭＯＳトランジス
タＴ1のゲート入力に入力線ａ3を、ソースに信号線ｇ0
を、ドレインに出力線ｄ0を接続し、Ｎ型ＭＯＳトラン
ジスタＴ2のゲート入力に入力線ａ1を、ソースに信号線
ｇ0を、ドレインに出力線ｄ1を接続し、Ｎ型ＭＯＳトラ
ンジスタＴ3のゲート入力に入力線ａ2を、ソースに信号
線ｇ1を、ドレインに出力線ｄ2を接続し、Ｎ型ＭＯＳト
ランジスタＴ4のゲート入力に入力線ａ1を、ソースに信
号線ｇ1を、ドレインに出力線ｄ3を接続し、制御信号Ｃ
Ｌをインバータゲート（Ｉ0〜Ｉ2）を介して補助信号線
（ｉ0〜ｉ2）を駆動し、補助信号線（ｉ0〜ｉ2）と出力
線（ｄ0〜ｄ3）との間に容量（Ｃ0〜Ｃ11）を付けるよ
うに補助信号線の設計を行ない、出力線（ｄ0〜ｄ3）を
それぞれバッファ（Ｒ0〜Ｒ3）を介して整形し出力信号
（Ｄ0〜Ｄ3）として出力している回路である。
【００１１】 制御信号ＣＬが“ロウ”レベルのときに
Ｎ型ＭＯＳトランジスタ（Ｎ0〜Ｎ 1 ）は非導通状態に、
Ｐ型ＭＯＳトランジスタ（Ｐ0〜Ｐ3）は導通状態にな
り、出力線（ｄ0〜ｄ3）を“ハイ”レベルにチャージす
るが、補助信号線（ｉ0〜ｉ2）も“ハイ”レベルになり
補助信号線（ｉ0〜ｉ2）と出力線（ｄ0〜ｄ3）の間の容
量（Ｃ0〜Ｃ11）により出力線（ｄ0〜ｄ3）をより短い
時間で“ハイ”レベルにチャージすることができ、制御
信号ＣＬが“ハイ”レベルになるとＮ型ＭＯＳトランジ
スタ（Ｎ0〜Ｎ 1 ）は導通状態に、Ｐ型ＭＯＳトランジス
タ（Ｐ0〜Ｐ3）は非導通状態になり、信号線（ｇ0〜
ｇ1）を“ロウ”レベルにディスチャージし、Ｎ型ＭＯ
Ｓトランジスタ（Ｔ0〜Ｔ4）のソース側が“ロウ”レベ
ルになり、入力線（ａ0〜ａ3）のうち“ハイ”レベル状
態である入力線をゲート入力としているＮ型ＭＯＳトラ
ンジスタのみ導通状態になり、出力線を“ロウ”レベル
にディスチャージするが、補助信号線（ｉ0〜ｉ2）も
“ロウ”レベルになり補助信号線（ｉ0〜ｉ2）と出力線
（ｄ0〜ｄ3）の間の容量（Ｃ0〜Ｃ11）により出力線
（ｄ0〜ｄ3）をより短い時間で“ロウ”レベルにディス
チャージすることができ、Ｎ型ＭＯＳトランジスタ（Ｔ
0〜Ｔ4）のなかで導通状態のものが１つも接続されてい
ない出力線は“ロウ”レベルにならないように容量（Ｃ
0〜Ｃ11）を設計しておけば、本発明に係るデコード回
路の第１の実施例はより短い時間で動作することができ
る。
Ｎ型ＭＯＳトランジスタ（Ｎ0〜Ｎ 1 ）は非導通状態に、
Ｐ型ＭＯＳトランジスタ（Ｐ0〜Ｐ3）は導通状態にな
り、出力線（ｄ0〜ｄ3）を“ハイ”レベルにチャージす
るが、補助信号線（ｉ0〜ｉ2）も“ハイ”レベルになり
補助信号線（ｉ0〜ｉ2）と出力線（ｄ0〜ｄ3）の間の容
量（Ｃ0〜Ｃ11）により出力線（ｄ0〜ｄ3）をより短い
時間で“ハイ”レベルにチャージすることができ、制御
信号ＣＬが“ハイ”レベルになるとＮ型ＭＯＳトランジ
スタ（Ｎ0〜Ｎ 1 ）は導通状態に、Ｐ型ＭＯＳトランジス
タ（Ｐ0〜Ｐ3）は非導通状態になり、信号線（ｇ0〜
ｇ1）を“ロウ”レベルにディスチャージし、Ｎ型ＭＯ
Ｓトランジスタ（Ｔ0〜Ｔ4）のソース側が“ロウ”レベ
ルになり、入力線（ａ0〜ａ3）のうち“ハイ”レベル状
態である入力線をゲート入力としているＮ型ＭＯＳトラ
ンジスタのみ導通状態になり、出力線を“ロウ”レベル
にディスチャージするが、補助信号線（ｉ0〜ｉ2）も
“ロウ”レベルになり補助信号線（ｉ0〜ｉ2）と出力線
（ｄ0〜ｄ3）の間の容量（Ｃ0〜Ｃ11）により出力線
（ｄ0〜ｄ3）をより短い時間で“ロウ”レベルにディス
チャージすることができ、Ｎ型ＭＯＳトランジスタ（Ｔ
0〜Ｔ4）のなかで導通状態のものが１つも接続されてい
ない出力線は“ロウ”レベルにならないように容量（Ｃ
0〜Ｃ11）を設計しておけば、本発明に係るデコード回
路の第１の実施例はより短い時間で動作することができ
る。
【００１２】図２は、本発明による第２の実施例を示す
回路構成図である。本発明は入力線が４本、出力線が４
本のデコード回路である。
回路構成図である。本発明は入力線が４本、出力線が４
本のデコード回路である。
【００１３】 図２を参照するに、本発明による第２の
実施例は、入力信号（Ａ0〜Ａ3）をＮＡＮＤゲート（Ｈ
0〜Ｈ3）の一方の入力とし、もう一方の入力として制御
信号ＣＬを入力してＮＡＮＤゲート（Ｈ0〜Ｈ3）により
入力線（ａ0〜ａ3）を駆動し、制御信号ＣＬをバッファ
Ｑ1を介してチャージ制御線ｑ1を駆動し、電源（Ｖ0〜
Ｖ3）をソースとしてチャージ制御線ｑ1をそれぞれゲー
ト入力とするＰ型ＭＯＳトランジスタ（Ｐ0〜Ｐ3）のそ
れぞれのドレインを出力線（ｄ0〜ｄ3）に接続し、制御
信号ＣＬをバッファＱ0を介してチャージ制御線ｑ0を駆
動し、ＧＮＤ（Ｇ0〜Ｇ3）をソースとしチャージ制御線
ｑ0をそれぞれゲート入力とするＮ型ＭＯＳトランジス
タ（Ｎ0〜Ｎ3）のそれぞれのドレインを信号線（ｓ0〜
ｓ3）に接続し、Ｎ型ＭＯＳトランジスタＴ0のゲート入
力に入力線ａ0を、ソースに信号線ｓ0を、ドレインに信
号線ｓ4を接続し、Ｎ型ＭＯＳトランジスタＴ1のゲート
入力に入力線ａ3を、ソースに信号線ｓ4を、ドレインに
出力線ｄ0を接続し、Ｎ型ＭＯＳトランジスタＴ2のゲー
ト入力に入力線ａ1を、ソースに信号線ｓ1を、ドレイン
に出力線ｄ1を接続し、Ｎ型ＭＯＳトランジスタＴ3のゲ
ート入力に入力線ａ2を、ソースに信号線ｓ2を、ドレイ
ンに出力線ｄ2を接続し、Ｎ型ＭＯＳトランジスタＴ4の
ゲート入力に入力線ａ1を、ソースに信号線ｓ3を、ドレ
インに出力線ｄ3を接続し、制御信号ＣＬをインバータ
ゲート（Ｉ0〜Ｉ1）を介して補助信号線（ｉ0〜ｉ1）を
駆動し補助信号線（ｉ0〜ｉ1）と出力線（ｄ0〜ｄ3）と
の間に容量（Ｃ0〜Ｃ7）を付けるように補助信号線の設
計を行ない、出力線（ｄ0〜ｄ3）を出力バッファ（Ｒ0
〜Ｒ3）を介して整形し出力信号（Ｄ0〜Ｄ3）として出
力している回路である。
実施例は、入力信号（Ａ0〜Ａ3）をＮＡＮＤゲート（Ｈ
0〜Ｈ3）の一方の入力とし、もう一方の入力として制御
信号ＣＬを入力してＮＡＮＤゲート（Ｈ0〜Ｈ3）により
入力線（ａ0〜ａ3）を駆動し、制御信号ＣＬをバッファ
Ｑ1を介してチャージ制御線ｑ1を駆動し、電源（Ｖ0〜
Ｖ3）をソースとしてチャージ制御線ｑ1をそれぞれゲー
ト入力とするＰ型ＭＯＳトランジスタ（Ｐ0〜Ｐ3）のそ
れぞれのドレインを出力線（ｄ0〜ｄ3）に接続し、制御
信号ＣＬをバッファＱ0を介してチャージ制御線ｑ0を駆
動し、ＧＮＤ（Ｇ0〜Ｇ3）をソースとしチャージ制御線
ｑ0をそれぞれゲート入力とするＮ型ＭＯＳトランジス
タ（Ｎ0〜Ｎ3）のそれぞれのドレインを信号線（ｓ0〜
ｓ3）に接続し、Ｎ型ＭＯＳトランジスタＴ0のゲート入
力に入力線ａ0を、ソースに信号線ｓ0を、ドレインに信
号線ｓ4を接続し、Ｎ型ＭＯＳトランジスタＴ1のゲート
入力に入力線ａ3を、ソースに信号線ｓ4を、ドレインに
出力線ｄ0を接続し、Ｎ型ＭＯＳトランジスタＴ2のゲー
ト入力に入力線ａ1を、ソースに信号線ｓ1を、ドレイン
に出力線ｄ1を接続し、Ｎ型ＭＯＳトランジスタＴ3のゲ
ート入力に入力線ａ2を、ソースに信号線ｓ2を、ドレイ
ンに出力線ｄ2を接続し、Ｎ型ＭＯＳトランジスタＴ4の
ゲート入力に入力線ａ1を、ソースに信号線ｓ3を、ドレ
インに出力線ｄ3を接続し、制御信号ＣＬをインバータ
ゲート（Ｉ0〜Ｉ1）を介して補助信号線（ｉ0〜ｉ1）を
駆動し補助信号線（ｉ0〜ｉ1）と出力線（ｄ0〜ｄ3）と
の間に容量（Ｃ0〜Ｃ7）を付けるように補助信号線の設
計を行ない、出力線（ｄ0〜ｄ3）を出力バッファ（Ｒ0
〜Ｒ3）を介して整形し出力信号（Ｄ0〜Ｄ3）として出
力している回路である。
【００１４】制御信号ＣＬが“ロウ”レベルのときに
は、Ｎ型ＭＯＳトランジスタ（ｎ0 〜Ｎ3)は非導通状態
に、Ｐ型ＭＯＳトランジスタ（Ｐ0 〜Ｐ3 ）は導通状態
になり、ＮＡＮＤゲート（Ｈ0 〜Ｈ3 ）の出力は入力信
号（Ａ0 〜Ａ3 ）のレベルに関係なく“ハイ”レベルに
なり、出力線（ｄ0 〜ｄ3 ）、信号線（ｓ0 〜ｓ4 ）を
“ハイ”レベルにチャージするが、補助信号線（ｉ0 〜
ｉ0 ）も“ハイ”レベルにより補助信号線（ｉ0 〜
ｉ1 ）と出力線（ｄ0 〜ｄ3 ）の間の容量（Ｃ0 〜
Ｃ7 ）により出力線（ｄ0 〜ｄ3 ）、信号線（ｓ0 〜ｓ
4 ）をより短い時間で“ハイ”レベルにチャージするこ
とができ、制御信号ＣＬが“ハイ”レベルになるとＮ型
ＭＯＳトランジスタ（Ｎ0 〜Ｎ3 ）は導通状態に、Ｐ型
ＭＯＳトランジスタ（Ｐ0 〜Ｐ3 ）は非導通状態にな
り、信号線（ｓ0 〜ｓ3 ）を“ロウ”レベルにディスチ
ャージし、ある出力線に接続されている全てのＮ型ＭＯ
Ｓトランジスタの入力線が“ハイ”レベル状態であれ
ば、その出力線を“ロウ”レベルにディスチャージする
が、補助信号線（ｉ0 〜ｉ1 ）も“ロウ”レベルにな
り、補助信号線（ｉ0 〜ｉ1 ）と出力線（ｄ0 〜ｄ3 ）
の間の容量（Ｃ0 〜Ｃ7 ）により出力線（ｄ0 〜ｄ3 ）
をより短い時間で“ロウ”レベルにディスチャージする
ことができ、Ｎ型ＭＯＳトランジスタ（Ｔ0 〜Ｔ4 ）の
なかで導通状態のものが１つでも接続されていない出力
線は“ロウ”レベルにならないように容量（Ｃ0 〜
Ｃ7 ）を設計しておけば、本発明に係るデコード回路は
第２の実施例より短い時間で動作することができる。
は、Ｎ型ＭＯＳトランジスタ（ｎ0 〜Ｎ3)は非導通状態
に、Ｐ型ＭＯＳトランジスタ（Ｐ0 〜Ｐ3 ）は導通状態
になり、ＮＡＮＤゲート（Ｈ0 〜Ｈ3 ）の出力は入力信
号（Ａ0 〜Ａ3 ）のレベルに関係なく“ハイ”レベルに
なり、出力線（ｄ0 〜ｄ3 ）、信号線（ｓ0 〜ｓ4 ）を
“ハイ”レベルにチャージするが、補助信号線（ｉ0 〜
ｉ0 ）も“ハイ”レベルにより補助信号線（ｉ0 〜
ｉ1 ）と出力線（ｄ0 〜ｄ3 ）の間の容量（Ｃ0 〜
Ｃ7 ）により出力線（ｄ0 〜ｄ3 ）、信号線（ｓ0 〜ｓ
4 ）をより短い時間で“ハイ”レベルにチャージするこ
とができ、制御信号ＣＬが“ハイ”レベルになるとＮ型
ＭＯＳトランジスタ（Ｎ0 〜Ｎ3 ）は導通状態に、Ｐ型
ＭＯＳトランジスタ（Ｐ0 〜Ｐ3 ）は非導通状態にな
り、信号線（ｓ0 〜ｓ3 ）を“ロウ”レベルにディスチ
ャージし、ある出力線に接続されている全てのＮ型ＭＯ
Ｓトランジスタの入力線が“ハイ”レベル状態であれ
ば、その出力線を“ロウ”レベルにディスチャージする
が、補助信号線（ｉ0 〜ｉ1 ）も“ロウ”レベルにな
り、補助信号線（ｉ0 〜ｉ1 ）と出力線（ｄ0 〜ｄ3 ）
の間の容量（Ｃ0 〜Ｃ7 ）により出力線（ｄ0 〜ｄ3 ）
をより短い時間で“ロウ”レベルにディスチャージする
ことができ、Ｎ型ＭＯＳトランジスタ（Ｔ0 〜Ｔ4 ）の
なかで導通状態のものが１つでも接続されていない出力
線は“ロウ”レベルにならないように容量（Ｃ0 〜
Ｃ7 ）を設計しておけば、本発明に係るデコード回路は
第２の実施例より短い時間で動作することができる。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
入力信号線や出力信号線の本数が増加し回路規模が大き
く複雑になっても、駆動用のバッファをそれほど大きく
する必要がなく、動作速度の速いデコード回路を設計で
きるという効果が得られる。
入力信号線や出力信号線の本数が増加し回路規模が大き
く複雑になっても、駆動用のバッファをそれほど大きく
する必要がなく、動作速度の速いデコード回路を設計で
きるという効果が得られる。
【図１】本発明による第１の実施例を示す回路構成図で
ある。
ある。
【図２】本発明による第２の実施例を示す回路構成図で
ある。
ある。
【図３】従来におけるデコード回路の一例を示す回路図
である。
である。
Ａ0 〜Ａ3 …入力信号 ａ0 〜ａ3 …入力線 Ｂ0 〜Ｂ3 …入力バッファ Ｃ0 〜Ｃ11…容量 ＣＬ…制御信号 Ｄ0 〜Ｄ3 …出力信号 ｄ0 〜ｄ3 …出力線 Ｇ0 〜Ｇ3 …ＧＮＤ ｇ0 〜ｇ1 …信号線 Ｈ0 〜Ｈ3 …ＮＡＮＤゲート Ｉ0 〜Ｉ2 …インバータゲート Ｎ0 〜Ｎ3 …Ｎ型ＭＯＳトランジスタ Ｐ0 〜Ｐ3 …Ｐ型ＭＯＳトランジスタ Ｑ0 〜Ｑ1 …バッファ ｑ0 〜ｑ1 …チャージ制御線 Ｒ0 〜Ｒ3 …出力バッファ Ｔ0 〜Ｔ4 …Ｎ型ＭＯＳトランジスタ ｓ0 〜ｓ4 …信号線 Ｖ0 〜Ｖ3 …電源
Claims (2)
- 【請求項１】 複数の入力信号線と該入力信号線に対応
して所定の信号を出力する複数の出力信号線と、 前記出力信号線を制御する制御信号と、 該制御信号が第１のレベルのときには前記出力信号線の
全てを第２のレベルにチャージする回路と、 前記制御信号が第２のレベルのときには信号線を第１の
レベルにディスチャージする回路と、 前記入力信号線に対応して所定の出力が得られるように
前記入力信号線をゲート入力とし前記ディスチャージさ
れる信号線をソースに接続し前記出力信号線をドレイン
に接続した複数のＭＯＳトランジスタとを有するデコー
ド回路であって、 前記制御信号が第１のレベルのときには第２のレベルの
状態になり、前記制御信号が第２のレベルのときには第
１のレベルの状態になる補助信号線を有し、 該補助信号線と前記出力信号線の間に所定の容量値を持
つような回路を具備することを特徴とするデコード回
路。 - 【請求項２】 複数の入力信号線と該入力信号線に対応
して所定の信号を出力する複数の出力信号線と、 前記入力信号線と前記出力信号線を制御する制御信号
と、 該制御信号が第１のレベルのときには前記出力信号線の
全てを第２のレベルにチャージする回路と、 前記制御信号が第２のレベルのときには信号線を第１の
レベルにディスチャージする回路と、 前記入力信号線に対応して所定の出力が得られるように
前記入力信号線をゲート入力とし前記ディスチャージさ
れる信号線と前記出力信号線の間にソース及びドレイン
を直列に接続した複数のＭＯＳトランジスタとを有する
デコード回路であって、 前記制御信号が第１のレベルのときには第２のレベルの
状態になり、前記制御信号が第２のレベルのときには第
１のレベルの状態になる補助信号線を有し、 該補助信号線と前記出力信号線及び前記複数のトランジ
スタを直列に接続した信号線の間に所定の容量値を持つ
ような回路を具備することを特徴とするデコード回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3333651A JP2861556B2 (ja) | 1991-12-17 | 1991-12-17 | デコード回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3333651A JP2861556B2 (ja) | 1991-12-17 | 1991-12-17 | デコード回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167433A JPH05167433A (ja) | 1993-07-02 |
| JP2861556B2 true JP2861556B2 (ja) | 1999-02-24 |
Family
ID=18268446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3333651A Expired - Fee Related JP2861556B2 (ja) | 1991-12-17 | 1991-12-17 | デコード回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861556B2 (ja) |
-
1991
- 1991-12-17 JP JP3333651A patent/JP2861556B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05167433A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720060B2 (ja) | 出力回路装置 | |
| KR900008802B1 (ko) | Bimos 논리회로 | |
| JP2806335B2 (ja) | 論理回路及びこれを用いた半導体集積回路 | |
| JP3151329B2 (ja) | データ出力回路 | |
| JP2861556B2 (ja) | デコード回路 | |
| JPS6362411A (ja) | 半導体回路 | |
| US5268597A (en) | Output buffer circuit with noise reduction circuit | |
| JPH0353715A (ja) | 出力バッファ回路 | |
| JPH0766711A (ja) | 出力回路 | |
| JPH06105875B2 (ja) | 半導体集積論理回路 | |
| JP3038891B2 (ja) | 半導体集積回路装置 | |
| JPS5842558B2 (ja) | アドレス バッファ回路 | |
| JPH07142968A (ja) | 半導体集積回路 | |
| JP2765330B2 (ja) | 出力回路 | |
| JP2697024B2 (ja) | 出力回路 | |
| JPH05327443A (ja) | バッファ回路 | |
| JP2929869B2 (ja) | ３ステート・バッファ回路 | |
| JP2855796B2 (ja) | 半導体出力回路 | |
| JP2565297B2 (ja) | ３ステート・スルーレート出力回路 | |
| JPH07120937B2 (ja) | インバータ回路 | |
| JPH05283992A (ja) | 遅延回路 | |
| JP3171518B2 (ja) | Ｂｉｍｏｓ回路 | |
| JPH052886A (ja) | 半導体記憶装置 | |
| JPH0567961A (ja) | 出力バツフア回路 | |
| JPS6364157B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |