JP2794565B2 - 溝形キャパシタの製造方法 - Google Patents
溝形キャパシタの製造方法Info
- Publication number
- JP2794565B2 JP2794565B2 JP62206740A JP20674087A JP2794565B2 JP 2794565 B2 JP2794565 B2 JP 2794565B2 JP 62206740 A JP62206740 A JP 62206740A JP 20674087 A JP20674087 A JP 20674087A JP 2794565 B2 JP2794565 B2 JP 2794565B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- film
- silicon
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、MOS形集積回路の一要素である溝形キャパ
シタの製造方法に関するものである。 （従来の技術） 従来、溝形キャパシタの製造方法は第２図に示すよう
な工程で行なわれていた。 まず、第２図（Ａ）に示したように、溝２を形成した
シリコン基板１上に、第２図（Ｂ）に示すように、酸化
シリコン膜３を成長させる。次に、第２図（Ｃ）のよう
に、この酸化シリコン膜３を除去することにより、溝形
成の際に溝２の内壁に生じた損傷部を除去する。その
後、第２図（Ｄ）に示したように、溝の内壁を含むシリ
コン基板１上にキャパシタ用の誘電体膜４を形成し、次
いでその誘電体膜４の上にキャパシタの一方の電極とな
る導電層５を形成する。以上の工程を経て溝形キャパシ
タが完成する。 （発明が解決しようとする問題点） 上記従来例の工程において、第２図（Ｂ）に示す酸化
シリコン膜３の形成は1000℃以下の低温で行なわれる
が、これは酸化温度を1100℃程度の高温にすると拡散領
域の不純物が再分布を起こすためである。しかし、溝の
内壁の損傷部を除去する工程を900℃〜1000℃程度の低
温で行なうと、溝の開口縁部2a付近の酸化シリコン膜中
にストレスが生ずるため、開口縁部2aが鋭角的に尖るホ
ーン現象が生じ、この部分のキャパシタ誘電体膜には電
界が集中してキャパシタの耐圧が劣化するという不都合
が生じる。さらに酸化膜形成方法として水蒸気酸化法を
用いると前記ホーン現象が顕著に現われるため、溝内壁
の損傷部を除去するための酸化工程には乾燥酸素による
酸化法が採用される。そこで所望の膜厚を得るために長
時間を要し、900℃〜1000℃の低温にもかかわらず拡散
領域の不純物の再分布が起こるという問題があった。 本発明は、不純物の再分布を最小限におさえながら溝
の開口縁部に丸みをもたせた微細なキャパシタを実現す
ることができる溝形キャパシタの製造方法を提供するこ
とを目的とするものである。 （問題点を解決するための手段） 上記目的を達成するために、本発明は、溝を有するシ
リコン基板上に膜厚が400Å程度の薄い第１の酸化シリ
コン膜と窒化シリコン膜から成る積層膜を形成した後、
溝の内壁部以外の前記窒化シリコン膜と第１の酸化シリ
コン膜を選択的に除去する工程と、前記溝を含むシリコ
ン基板を温度1000℃以下の水蒸気雰囲気中で酸化して溝
の内壁部以外のシリコン基板上に膜厚が1000〜2000Å程
度の比較的厚い第２の酸化シリコン膜を形成する工程
と、前記窒化シリコン膜と前記第１及び第２の酸化シリ
コン膜を除去する工程と、前記溝の内壁を含むシリコン
基板上にキャパシタ用の誘電体膜を形成する工程と、前
記誘電体膜上にキャパシタ用の一方の電極となる導電層
を形成する工程とからなるものである。 （作 用） この製造方法によれば、第１の酸化シリコン膜を比較
的薄く、従って、短時間で形成し、かつ第２の酸化シリ
コン膜を1000℃以下の水蒸気雰囲気中で酸化して形成す
るので、拡散領域の不純物の再分布を最小限に抑えつ
つ、溝の開口縁部に丸みを持たせることができる。 （実施例） 以下、本発明の溝形キャパシタの製造方法の一実施例
を、第１図の工程順の断面図を参照して説明する。 まず、第１図（Ａ）に示したように、深さ４μm,開口
部１×３μm2の溝を有するシリコン基板１の上に、第１
の酸化シリコン膜６を400Å、窒化シリコン膜７を800Å
順次成長させて積層膜を形成する。 次に、図示しないフォトレジストを1.5μｍの厚さに
塗布した後、エッチバックを行ない平坦化を行なう。そ
の後溝内壁部以外の窒化シリコン膜７をドライエッチン
グ法により選択的に除去し、さらに酸化シリコン膜６を
緩衝弗素で除去した後、溝内部のレジストをプラズマ灰
化装置によ除去する｛第１図（Ｂ）｝。 次に前記積層膜をマスクとして950℃水蒸気雰囲気中
で選択酸化を行ない、膜厚1000〜2000Åの厚さの第２の
酸化シリコン膜８を形成する｛第１図（Ｃ）｝。このと
き、窒化シリコン膜７をマスクとして酸化しているた
め、溝の開口縁部付近の酸化膜は厚くなる。 この後、窒化シリコン膜７を熱リン酸で除去し、さら
に酸化シリコン膜6,8を緩衝弗酸で除去する｛第１図
（Ｄ）｝。この結果、溝の開口縁部2aは丸みをおびた形
状になる。 次に、溝２を含むシリコン基板１上に50〜150Åの厚
さの酸化シリコン膜を形成してキャパシタ用の誘電体膜
９とした後、キャパシタの一方の電極となる導電層10と
して多結晶シリコン膜を形成する｛第１図（Ｅ）｝。
尚、キャパシタの他方の電極はシリコン基板１である。 （発明の効果） 以上説明したように、本発明によれば、シリコン基板
に形成された溝の開口縁部に丸みをもたせることがで
き、その結果、微細でかつ高耐圧の溝形キャパシタを形
成することができる。
シタの製造方法に関するものである。 （従来の技術） 従来、溝形キャパシタの製造方法は第２図に示すよう
な工程で行なわれていた。 まず、第２図（Ａ）に示したように、溝２を形成した
シリコン基板１上に、第２図（Ｂ）に示すように、酸化
シリコン膜３を成長させる。次に、第２図（Ｃ）のよう
に、この酸化シリコン膜３を除去することにより、溝形
成の際に溝２の内壁に生じた損傷部を除去する。その
後、第２図（Ｄ）に示したように、溝の内壁を含むシリ
コン基板１上にキャパシタ用の誘電体膜４を形成し、次
いでその誘電体膜４の上にキャパシタの一方の電極とな
る導電層５を形成する。以上の工程を経て溝形キャパシ
タが完成する。 （発明が解決しようとする問題点） 上記従来例の工程において、第２図（Ｂ）に示す酸化
シリコン膜３の形成は1000℃以下の低温で行なわれる
が、これは酸化温度を1100℃程度の高温にすると拡散領
域の不純物が再分布を起こすためである。しかし、溝の
内壁の損傷部を除去する工程を900℃〜1000℃程度の低
温で行なうと、溝の開口縁部2a付近の酸化シリコン膜中
にストレスが生ずるため、開口縁部2aが鋭角的に尖るホ
ーン現象が生じ、この部分のキャパシタ誘電体膜には電
界が集中してキャパシタの耐圧が劣化するという不都合
が生じる。さらに酸化膜形成方法として水蒸気酸化法を
用いると前記ホーン現象が顕著に現われるため、溝内壁
の損傷部を除去するための酸化工程には乾燥酸素による
酸化法が採用される。そこで所望の膜厚を得るために長
時間を要し、900℃〜1000℃の低温にもかかわらず拡散
領域の不純物の再分布が起こるという問題があった。 本発明は、不純物の再分布を最小限におさえながら溝
の開口縁部に丸みをもたせた微細なキャパシタを実現す
ることができる溝形キャパシタの製造方法を提供するこ
とを目的とするものである。 （問題点を解決するための手段） 上記目的を達成するために、本発明は、溝を有するシ
リコン基板上に膜厚が400Å程度の薄い第１の酸化シリ
コン膜と窒化シリコン膜から成る積層膜を形成した後、
溝の内壁部以外の前記窒化シリコン膜と第１の酸化シリ
コン膜を選択的に除去する工程と、前記溝を含むシリコ
ン基板を温度1000℃以下の水蒸気雰囲気中で酸化して溝
の内壁部以外のシリコン基板上に膜厚が1000〜2000Å程
度の比較的厚い第２の酸化シリコン膜を形成する工程
と、前記窒化シリコン膜と前記第１及び第２の酸化シリ
コン膜を除去する工程と、前記溝の内壁を含むシリコン
基板上にキャパシタ用の誘電体膜を形成する工程と、前
記誘電体膜上にキャパシタ用の一方の電極となる導電層
を形成する工程とからなるものである。 （作 用） この製造方法によれば、第１の酸化シリコン膜を比較
的薄く、従って、短時間で形成し、かつ第２の酸化シリ
コン膜を1000℃以下の水蒸気雰囲気中で酸化して形成す
るので、拡散領域の不純物の再分布を最小限に抑えつ
つ、溝の開口縁部に丸みを持たせることができる。 （実施例） 以下、本発明の溝形キャパシタの製造方法の一実施例
を、第１図の工程順の断面図を参照して説明する。 まず、第１図（Ａ）に示したように、深さ４μm,開口
部１×３μm2の溝を有するシリコン基板１の上に、第１
の酸化シリコン膜６を400Å、窒化シリコン膜７を800Å
順次成長させて積層膜を形成する。 次に、図示しないフォトレジストを1.5μｍの厚さに
塗布した後、エッチバックを行ない平坦化を行なう。そ
の後溝内壁部以外の窒化シリコン膜７をドライエッチン
グ法により選択的に除去し、さらに酸化シリコン膜６を
緩衝弗素で除去した後、溝内部のレジストをプラズマ灰
化装置によ除去する｛第１図（Ｂ）｝。 次に前記積層膜をマスクとして950℃水蒸気雰囲気中
で選択酸化を行ない、膜厚1000〜2000Åの厚さの第２の
酸化シリコン膜８を形成する｛第１図（Ｃ）｝。このと
き、窒化シリコン膜７をマスクとして酸化しているた
め、溝の開口縁部付近の酸化膜は厚くなる。 この後、窒化シリコン膜７を熱リン酸で除去し、さら
に酸化シリコン膜6,8を緩衝弗酸で除去する｛第１図
（Ｄ）｝。この結果、溝の開口縁部2aは丸みをおびた形
状になる。 次に、溝２を含むシリコン基板１上に50〜150Åの厚
さの酸化シリコン膜を形成してキャパシタ用の誘電体膜
９とした後、キャパシタの一方の電極となる導電層10と
して多結晶シリコン膜を形成する｛第１図（Ｅ）｝。
尚、キャパシタの他方の電極はシリコン基板１である。 （発明の効果） 以上説明したように、本発明によれば、シリコン基板
に形成された溝の開口縁部に丸みをもたせることがで
き、その結果、微細でかつ高耐圧の溝形キャパシタを形
成することができる。
【図面の簡単な説明】
第１図は、本発明の一実施例による溝形キャパシタの製
造方法を示す工程順の断面図、第２図は、従来の溝形キ
ャパシタの製造方法を示す工程順断面図である。 １……シリコン基板、２……溝、2a……溝の開口縁部、
6,8……酸化シリコン膜、７……窒化シリコン膜、９…
…誘電体膜、10……導電層。
造方法を示す工程順の断面図、第２図は、従来の溝形キ
ャパシタの製造方法を示す工程順断面図である。 １……シリコン基板、２……溝、2a……溝の開口縁部、
6,8……酸化シリコン膜、７……窒化シリコン膜、９…
…誘電体膜、10……導電層。
Claims (1)
- (57)【特許請求の範囲】 １．溝を有するシリコン基板上に膜厚が薄い第１の酸化
シリコン膜と窒化シリコン膜から成る積層膜を形成した
後、溝の内壁部以外の前記窒化シリコン膜と第１の酸化
シリコン膜を選択的に除去する工程と、前記溝を含むシ
リコン基板を水蒸気雰囲気中で酸化して溝の内壁部以外
のシリコン基板上に膜厚が比較的厚い第２の酸化シリコ
ン膜を形成する工程と、前記窒化シリコン膜と前記第１
及び第２の酸化シリコン膜を除去する工程と、前記溝の
内壁を含むシリコン基板上にキャパシタ用の誘電体膜を
形成する工程と、前記誘電体膜上にキャパシタ用の一方
の電極となる導電層を形成する工程とからなることを特
徴とする溝形キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62206740A JP2794565B2 (ja) | 1987-08-20 | 1987-08-20 | 溝形キャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62206740A JP2794565B2 (ja) | 1987-08-20 | 1987-08-20 | 溝形キャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6449251A JPS6449251A (en) | 1989-02-23 |
| JP2794565B2 true JP2794565B2 (ja) | 1998-09-10 |
Family
ID=16528317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62206740A Expired - Fee Related JP2794565B2 (ja) | 1987-08-20 | 1987-08-20 | 溝形キャパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794565B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469345B2 (en) | 2000-01-14 | 2002-10-22 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US6482701B1 (en) | 1999-08-04 | 2002-11-19 | Denso Corporation | Integrated gate bipolar transistor and method of manufacturing the same |
| US6521538B2 (en) | 2000-02-28 | 2003-02-18 | Denso Corporation | Method of forming a trench with a rounded bottom in a semiconductor device |
| US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007144199A (ja) * | 2006-12-18 | 2007-06-14 | Atsugi Color Genzosho:Kk | 就寝時のいびき防止器 |
-
1987
- 1987-08-20 JP JP62206740A patent/JP2794565B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482701B1 (en) | 1999-08-04 | 2002-11-19 | Denso Corporation | Integrated gate bipolar transistor and method of manufacturing the same |
| US6469345B2 (en) | 2000-01-14 | 2002-10-22 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US7354829B2 (en) | 2000-01-14 | 2008-04-08 | Denso Corporation | Trench-gate transistor with ono gate dielectric and fabrication process therefor |
| US6521538B2 (en) | 2000-02-28 | 2003-02-18 | Denso Corporation | Method of forming a trench with a rounded bottom in a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6449251A (en) | 1989-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH0574803A (ja) | 半導体装置の製造方法 | |
| JP2794565B2 (ja) | 溝形キャパシタの製造方法 | |
| JPS6252950B2 (ja) | ||
| JPH1126571A (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPH0370156A (ja) | 半導体装置の製造方法 | |
| JPS5961181A (ja) | 半導体装置の製造方法 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JPS63287024A (ja) | 半導体装置の製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPH065742B2 (ja) | 半導体装置の製造方法 | |
| JPH0235458B2 (ja) | ||
| JPH0131311B2 (ja) | ||
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS594047A (ja) | 半導体装置の製造方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPH03136242A (ja) | 半導体装置の製造方法 | |
| JPS584455B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH08115889A (ja) | 半導体装置の製造方法 | |
| JPS5833851A (ja) | 半導体集積回路装置の製法 | |
| JPH05152586A (ja) | Ｍｉｓダイオードの製造方法 | |
| JPH0297057A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |