JPH08115889A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 コンタクトホール内の基板表面近傍の欠陥領
域を取り除き、リーク電流の発生を防ぐ。 【構成】 第１の絶縁膜５を堆積し、コンタクトホール
６を形成した後、このコンタクトホール６内の表面を熱
酸化し、第１の熱酸化膜８を形成後、コンタクトホール
６の側壁面を覆うように、第２の絶縁膜９を堆積した
後、コンタクトホール６の側壁面に第２の絶縁膜９を残
存させ、かつコンタクトホール６内の第１の熱酸化膜８
および第２の絶縁膜９を貫通して、基板１の表面に達す
るまでエッチングする。この露出した基板１の表面を熱
酸化し、第２の熱酸化膜１３を形成し、この第２の熱酸
化膜１３をエッチングした後、コンタクトホール６をへ
て基板１の表面と接合される導電膜１１を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関するもので、特にコンタクトホールの側壁面に絶縁
膜を付加したサイドウォールコンタクトホールの製造方
法に関するものである。

【０００２】

【従来の技術】最近、ＩＣ、ＬＳＩ等の半導体装置の発
展は目覚ましく、それはすべて高集積化・高性能化する
方向に技術は進んでいる。従って、半導体装置において
は、微細化のためにコンタクトホールの径もますます小
さくなってきたが、エッチングによるコンタクトホール
の径の微細化には限界があるために、コンタクトホール
の側径に絶縁膜を形成し、さらにコンタクトホールの径
を小さくするサイドウォールコンタクトホールが開発さ
れている。

【０００３】従来の半導体装置におけるサイドウォール
コンタクトホールの形成方法については、例えば特開平
５−２４３１７５号公報に示されている。図４および図
５は従来の半導体装置の製造工程を順次示したものであ
って、これらの図において、１はシリコン等の半導体か
らなる基板、２はこの基板１上に形成された厚さ約５０
０ｎｍのＳｉＯ₂等からなるフィールド酸化膜、３は基
板１上に形成された例えばＳｉＯ₂からなる厚さ約１５
ｎｍのゲート絶縁膜、４はこのゲート絶縁膜３上に形成
された例えばポリシリコンからなる厚さ約２００ｎｍの
ゲート電極である。５はこのゲート電極４上に形成され
た例えばＴＥＯＳ酸化膜からなる厚さ約５００ｎｍの第
１の絶縁膜、６はこの第１の絶縁膜５に形成されたコン
タクトホール、７はこのコンタクトホール６内の基板１
の表面近傍に形成された、結晶性が悪化した欠陥領域
（この欠陥領域が発生する原因については後述する）、
８はこの欠陥領域７を酸化させたＳｉＯ₂からなる第１
の熱酸化膜である。

【０００４】９は第１の絶縁膜５上およびコンタクトホ
ール６内に形成された厚さ約５００ｎｍのＴＥＯＳ酸化
膜等からなる第２の絶縁膜、１０はこの第２の絶縁膜９
からなり、コンタクトホール６の側壁面に形成された側
壁絶縁膜、１１はコンタクトホール６をへて基板１に接
合される例えばポリシリコン等からなる厚さ約２００ｎ
ｍの導電膜であるストレージノードである。

【０００５】次に、図４および図５に基づいて上述した
半導体装置の製造方法について説明する。まず、図４
（ａ）に示されるように、Ｌｏｃｏｓ法により基板１上
にフィールド酸化膜２を形成し、基板１を活性領域と非
活性領域とに分離する。次に、図４（ｂ）に示されるよ
うに、基板１上にＣＶＤ法により約１５ｎｍのＳｉＯ₂
膜を堆積し、続いて燐をドープしたポリシリコンをＬＰ
ＣＶＤ法により約２００ｎｍ堆積し、フォトリソグラフ
ィー技術により所望形状にレジストをパターニングし、
異方性ドライエッチングを施し、ゲート絶縁膜３および
ゲート電極４を形成する。

【０００６】次に、図４（ｃ）に示されるように、ＣＶ
Ｄ法等により第１の絶縁膜５となるＴＥＯＳ酸化膜を堆
積する。次に、図４（ｄ）に示されるように、リソグラ
フィー技術によりコンタクトホール６部分が開口したレ
ジストパターンを形成した後、異方性ドライエッチング
により第１の絶縁膜５を貫通して基板１の表面まで達す
るコンタクトホール６を開口し、その後レジストを除去
する。このとき、コンタクトホール６形成時のドライエ
ッチングにより、コンタクトホール６内の基板１の表面
近傍に結晶性が悪化した欠陥領域７が生じる。

【０００７】従って、図４（ｅ）に示されるようにこの
結晶性が悪化した欠陥領域７を取り除くために熱酸化を
施し、コンタクトホール６内の基板１の表面に第１の熱
酸化膜８を形成する。このとき、欠陥領域７は第１の熱
酸化膜８中に取り込まれることとなる。次に、図４
（ｆ）に示されるように、基板１の全面にＴＥＯＳ酸化
膜からなる第２の絶縁膜９をＣＶＤ法にて堆積する。

【０００８】次に、図５（ａ）に示されるように、異方
性ドライエッチングにより、第２の絶縁膜９がコンタク
トホール６の側壁に残存し、かつコンタクトホール内の
第２の絶縁膜９および第１の熱酸化膜８を貫通し、基板
１の表面が露出する状態までエッチバックを施し、側壁
絶縁膜１０が形成される。

【０００９】次に、図５（ｂ）に示されるように、燐を
ドープしたポリシリコン膜１１をＬＰＣＶＤ法により２
００ｎｍ堆積し、フォトリソグラフィー技術により所望
形状にパターニングして、異方性ドライエッチングを施
し、ストレージノード１１が完成する。

【００１０】

【発明が解決しようとする課題】しかしながら、上述し
たような半導体装置の製造方法においては、コンタクト
ホール６形成のための異方性ドライエッチングによるコ
ンタクトホール６内の基板１表面の欠陥領域７は、熱酸
化し、第１の熱酸化膜８を形成することによって側壁絶
縁膜１０形成のための異方性ドライエッチング時に取り
除かれるものの、図６に示すようにさらにこの異方性ド
ライエッチングによって、コンタクトホール６内の基板
１表面近傍の結晶性が悪化し、第２の欠陥領域１２が生
じることとなる。図６は従来の半導体装置における第２
の欠陥領域１２を説明するためのものである。

【００１１】従って、このコンタクトホール６内の基板
１表面近傍に第２の欠陥領域１２を介してリーク電流が
生じることとなり、ストレージノード１１の電荷保持能
力が低下するという課題が生じていた。

【００１２】本発明は係る課題を解決するためなされた
もので、コンタクトホール内の基板の表面近傍の欠陥領
域を取り除き、リーク電流の発生を防ぐことにより高性
能な半導体装置が得られる半導体装置の製造方法を提供
することを目的とする。

【００１３】

【課題を解決するための手段】本発明の請求項１記載の
半導体装置の製造方法においては、半導体からなる基板
の表面上に第１の絶縁膜を堆積する工程と、この第１の
絶縁膜を貫通して、上記基板の表面まで達するコンタク
トホールを形成する工程と、このコンタクトホール内の
露出した基板の表面を熱酸化し、第１の熱酸化膜を形成
する工程と、上記コンタクトホール形成後、上記コンタ
クトホールの側壁面を覆うように上記第１の絶縁膜上に
第２の絶縁膜を堆積する工程と、この第２の絶縁膜が上
記コンタクトホールの側壁面に残存し、かつ上記コンタ
クトホール内の上記第１の熱酸化膜および上記第２の絶
縁膜を貫通して、上記基板の表面に達するまでエッチン
グする工程と、このエッチング後、上記コンタクトホー
ル内に露出した基板の表面を熱酸化し、第２の熱酸化膜
を形成する工程と、この第２の熱酸化膜をエッチングす
る工程と、上記コンタクトホールをへて基板の表面に接
合する導電膜を形成する工程とを備えたことを特徴とす
るものである。

【００１４】また、本発明の請求項２記載の半導体装置
の製造方法においては、半導体からなる基板の表面上に
第１の絶縁膜を堆積する工程と、この第１の絶縁膜を貫
通して、上記基板の表面まで達するコンタクトホールを
形成する工程と、このコンタクトホール内の露出した基
板の表面を熱酸化し、第１の熱酸化膜を形成する工程
と、この第１の熱酸化膜をエッチングする工程と、この
第１の熱酸化膜のエッチング後、上記コンタクトホール
の側壁面を覆うように第１の絶縁膜上に第２の絶縁膜を
堆積する工程と、この第２の絶縁膜が上記コンタクトホ
ールの側壁面に残存し、かつコンタクトホール内の上記
第２の絶縁膜を貫通して、上記基板の表面に達するまで
エッチングする工程と、このエッチング後、上記コンタ
クトホール内に露出した基板の表面を熱酸化し、第２の
熱酸化膜を形成する工程と、この第２の熱酸化膜をエッ
チングする工程と、上記コンタクトホールをへて基板の
表面に接合する導電膜を形成する工程とを備えたことを
特徴とするものである。

【００１５】さらに、本発明の請求項３記載の半導体装
置の製造方法においては、第２の熱酸化膜をエッチング
する工程をフッ酸処理にて行うことを特徴とするもので
ある。

【００１６】また、本発明の請求項４記載の半導体装置
の製造方法においては、半導体からなる基板の表面上に
第１の絶縁膜を堆積する工程と、この第１の絶縁膜を貫
通して、上記基板の表面まで達するコンタクトホールを
形成する工程と、上記コンタクトホール形成後、上記コ
ンタクトホールの側壁面を覆うように上記第１の絶縁膜
上に第２の絶縁膜を堆積する工程と、この第２の絶縁膜
が上記コンタクトホールの側壁面に残存し、かつコンタ
クトホール内の第２の絶縁膜を貫通し、上記半導体基板
の表面に達するまでエッチングする工程と、このエッチ
ング後、上記コンタクトホール内に露出した基板の表面
を熱酸化し、第３の熱酸化膜を形成する工程と、この第
３の熱酸化膜をエッチングする工程と、上記コンタクト
ホールをへて、基板の表面に接合される導電膜を形成す
る工程とを備えたことを特徴とするものである。

【００１７】さらに、本発明の請求項５記載の半導体装
置の製造方法においては、第３の熱酸化膜をエッチング
する工程をフッ酸処理にて行うことを特徴とするもので
ある。

【００１８】

【作用】本発明の請求項１記載の半導体装置において
は、第１の絶縁膜のコンタクトホール形成時に生じたコ
ンタクトホール内の基板表面近傍の結晶性が悪化した領
域を熱酸化し第１の熱酸化を形成した後、第１の絶縁膜
および第１の熱酸化膜上に第２の絶縁膜を堆積し、この
第２の絶縁膜を基板の表面に達するまでエッチングする
工程において、コンタクトホール内の基板の表面近傍に
結晶性の悪化した領域が生じるが、この結晶性の悪化し
た領域を熱酸化することによって、第２の熱酸化膜を形
成し、この第２の熱酸化膜をエッチングすることにより
結晶性が悪化した領域が除去されるので、コンタクトホ
ールをへて接合される導電膜と基板との接合面におい
て、リーク電流が発生することを防ぐことができる。

【００１９】また、本発明の請求項２記載の半導体装置
の製造方法においては、第１の絶縁膜のコンタクトホー
ル形成時に生じたコンタクトホール内の基板の表面近傍
の結晶性が悪化した領域を熱酸化し、第１の熱酸化膜を
形成した後この第１の熱酸化膜をエッチングすることに
よって、結晶性の悪化した領域が除去される。また、第
１の絶縁膜上に第２の絶縁膜を堆積し、この第２の絶縁
膜を基板の表面に達するまでエッチングするが、さら
に、このエッチング工程において、コンタクトホール内
の基板の表面に結晶性が悪化した領域が生じる。この結
晶性の悪化した領域を熱酸化し、第２の熱酸化膜を形成
する。この第２の熱酸化膜中に上記結晶性の悪化した領
域は取り込まれ、この第２の熱酸化膜をエッチングする
ことによって、結晶性が悪化した領域は除去されるの
で、コンタクトホールをへて接合される導電膜と基板と
の接合面において、リーク電流が発生することを防ぐこ
とができる。

【００２０】さらに、本発明の請求項３記載の半導体装
置の製造方法においては、第２の熱酸化膜をエッチング
する工程をフッ酸処理にて行うことによって、コンタク
トホール内の基板表面にダメージを与えることなく完全
に第２の熱酸化膜を除去できるために、コンタクトホー
ルをへて接合される導電膜と基板との接合面において、
リーク電流の発生を防ぐことができる。

【００２１】また、本発明の請求項４記載の半導体装置
の製造方法においては、第１の絶縁膜のコンタクトホー
ル形成時に、コンタクトホール内の基板表面近傍に結晶
性が悪化した領域が生じる。さらに、第１の絶縁膜上に
第２の絶縁膜を堆積し、この第２の絶縁膜を基板の表面
に達するまでエッチングする工程において、コンタクト
ホール内の基板表面近傍の結晶性の悪化した領域は拡が
ることとなるが、この拡がった結晶性の悪化した領域を
一度で熱酸化し、第３の熱酸化膜を形成する。この第３
の熱酸化膜中に拡がった結晶性の悪化した領域は取り込
まれ、この第３の熱酸化膜をエッチングすることによっ
て、結晶性の悪化した領域は除去されるので、コンタク
トホールをへて接合される導電膜と基板との接合面にお
いて、リーク電流が発生することを防ぐとともに、結晶
性の悪化した領域をまとめて熱酸化し、除去することに
よって製造工程数の増加を抑えることができる。

【００２２】さらに、本発明の請求項５記載の半導体装
置の製造方法においては、第３の熱酸化膜をエッチング
する工程をフッ酸処理にて行うことによって、コンタク
トホール内の基板表面にダメージを与えることなく、第
３の熱酸化膜を除去できるためにコンタクトホールをへ
て接合される導電膜と基板との接合面において、リーク
電流が発生を防ぐことができる。

【００２３】

【実施例】

実施例１．本発明の実施例１である半導体装置の製造方
法について、図１および図４に基づいて詳細に説明す
る。図１はこの実施例１の半導体装置におけるサイドウ
ォールコンタクトホールの製造方法を説明するための製
造工程断面図である。この図において、従来例と同一符
号は同一のものを示す。１３はコンタクトホール６のエ
ッチング時に形成された第２の欠陥領域１２を熱酸化し
形成した第２の熱酸化膜である。

【００２４】次に、この実施例の半導体装置の製造方法
を順次説明する。まず、従来例の図４で示したものと同
様に、コンタクトホール６を異方性ドライエッチングで
形成後、この異方性ドライエッチングにて生じた第１の
欠陥領域７を除去するために８５０℃のウェット雰囲気
中で約３０分間熱処理を施し、コンタクトホール６内の
基板１の表面に第１の熱酸化膜８を形成する。このとき
第１の欠陥領域７は第１の熱酸化膜８中に取り込まれ
る。次に、図１（ａ）に示すように、基板１の全面にＣ
ＶＤ法にて膜厚２００ｎｍのＴＥＯＳ酸化膜からなる第
２の絶縁膜９を堆積する。

【００２５】次に、図１（ｂ）に示されるように、異方
性ドライエッチングにより第２の絶縁膜９がコンタクト
ホール６の側壁面に残存し、コンタクトホール６内の第
２の絶縁膜９および第１の熱酸化膜８を貫通し、かつ基
板１の表面が露出する状態までエッチバックを施し、側
壁絶縁膜１０が形成される。このとき、基板全面に配さ
れたコンタクトホール内に存在する膜厚のバラツキを吸
収するために生じ得る異方性ドライエッチングのオーバ
ーエッチングによって、深さ２０〜３０ｎｍの結晶性が
悪化した第２の欠陥領域１２がコンタクトホール６内の
基板１の表面に生じることとなる。

【００２６】次に、図１（ｃ）に示されるように、８５
０℃のウェット雰囲気中で３０分間熱処理を施し、コン
タクトホール６内の基板１の表面に厚さ約５０ｎｍの第
２の熱酸化膜１３を形成する。このとき、第２の欠陥領
域１２は第２の熱酸化膜１３中に取り込まれる。

【００２７】次に、図１（ｄ）に示されるように、フッ
酸処理であるＨＦ１：水１０のＨＦ水溶液に１分間浸す
ウェットエッチングまたはベーパーＨＦ処理を行うこと
によって第２の熱酸化膜１３はエッチングされる。

【００２８】次に、図１（ｅ）に示されるように、燐を
ドープしたポリシリコン膜をＬＰＣＶＤ法により約２０
０ｎｍ堆積し、フォトリソグラフィー技術により所望形
状にレジストをパターニングして、異方性ドライエッチ
ングを施すことによって、ストレージノード１１が完成
する。

【００２９】上述したような半導体装置の製造方法にお
いては、コンタクトホール６を形成するためのエッチン
グ時に生じた第１の欠陥領域７を除去する際に、さらに
第２の欠陥領域１２を形成することとなるが、この第２
の欠陥領域１２を熱酸化し、第２の熱酸化膜１３を形成
した後ＨＦ水溶液のウェットエッチングによって除去す
ることによって基板１の表面の結晶性を悪化させること
なく、第２の欠陥領域１２を取り除くことができる。従
って、ストレージノード１１と基板１とは欠陥領域を介
することなく接続できるために、接合面でのリーク電流
の発生を防ぐことができるので、ストレージノード１１
の電荷保持の能力が向上する。

【００３０】さらに、コンタクトホール６内の第２の熱
酸化膜１３の膜厚は約５０ｎｍと非常に薄いので、この
エッチング工程をフッ酸処理ではなく異方性ドライエッ
チングにてエッチングを行っても、オーバーエッチ時間
は非常に短いので基板１の表面近傍にはほとんどダメー
ジを与えない。

【００３１】実施例２．次に、本発明の実施例２である
半導体装置の製造方法について図２および図４（ａ）〜
（ｅ）に基づいて説明する。図２は本発明の実施例２で
ある半導体装置におけるサイドウォールコンタクトホー
ルの製造方法を説明するための製造工程断面図である。
まず、図４（ａ）〜（ｄ）に示される従来の半導体装置
と同様にコンタクトホール６を異方性ドライエッチング
によって形成する。このとき、コンタクトホール６内の
基板１の表面近傍に結晶性が悪化した第１の欠陥領域７
が生じる。次に、図４（ｄ）に示されるように８５０℃
のウェット雰囲気中で３０分間熱処理を施し、コンタク
トホール６内の基板１の表面に第１の熱酸化膜８を形成
する。このとき、第１の欠陥領域７は第１の熱酸化膜８
中に取り込まれる。

【００３２】次に、図２（ａ）に示されるように、基板
１をフッ酸処理であるＨＦ１：水１０のＨＦ水溶液中に
１分間浸すウェットエッチングまたはベーパーＨＦ処理
を行うことによって第１の熱酸化膜８を除去する。この
とき、第１の熱酸化膜８を除去することによって、コン
タクトホール６内の第１の欠陥領域７はなくなる。

【００３３】次に、図２（ｂ）に示されるように、基板
１の全面にＣＶＤ法にてＴＥＯＳ酸化膜からなる第２の
絶縁膜９を堆積する。次に図２（ｃ）に示されるように
異方性ドライエッチングにより、第２の絶縁膜９がコン
タクトホール６の側壁面に残存し、コンタクトホール６
内の第２の絶縁膜を貫通し、基板１の表面が露出する状
態までエッチバックを施すことによって、側壁絶縁膜９
が形成される。このときの異方性エッチングによって、
深さ約２０〜３０ｎｍの基板１の表面に結晶性が悪化し
た第２の欠陥領域１２が生じることとなる。

【００３４】次に、図２（ｄ）に示されるように、８５
０℃のウェット雰囲気中で３０分間熱処理を施し、コン
タクトホール６内の基板１の表面に約５０ｎｍの第２の
熱酸化膜１３を形成する。このとき、第２の欠陥領域１
２は、第２の熱酸化膜１３中に取り込まれることとな
る。

【００３５】次に、図２（ｅ）に示されるように、フッ
酸処理であるＨＦ１：水１０のＨＦ水溶液中に約１分間
浸すウェットエッチングまたはＨＦベーパー処理を施
し、第２の熱酸化膜１３を除去することによって、第２
の欠陥領域１２も除去されることとなる。次に、燐をド
ープしたポリシリコン膜をＬＰＣＶＤ法により約２００
ｎｍ堆積し、フォトリソグラフィー技術により所望形状
にレジストをパターニングし、異方性ドライエッチング
を施すことによって、ストレージノード１１が完成す
る。

【００３６】上述したような半導体装置の製造方法にお
いては、コンタクトホール６を形成した時に生じた第１
の欠陥領域７を熱酸化し、第１の熱酸化膜８を形成し、
フッ酸処理により第１の熱酸化膜を除去することによっ
て、コンタクトホール６内の基板１の表面近傍に欠陥領
域はなくなるがコンタクトホール６の側壁面に側壁絶縁
膜１０を形成する工程において、コンタクトホール６の
側壁面に側壁絶縁膜１０が残存し、かつコンタクトホー
ル６内の第２の絶縁膜９を貫通する状態まで異方性ドラ
イエッチングする際に、コンタクトホール６内の基板１
の表面近傍に第２の欠陥領域１２が生じる。その後、熱
酸化し、第２の熱酸化膜１３をエッチングすることによ
って、第２の欠陥領域１２も除去することができる。従
って、ストレージノード１１と基板１との接合面の欠陥
領域が取り除かれることとなるため、接合面からの電流
のリークが防がれるとともにストレージノード１１の電
荷保持能力が向上する。

【００３７】また、この実施例の半導体装置の製造方法
においても、実施例１と同様にフッ酸処理により第２の
熱酸化膜１３をエッチングすることによって、基板１の
表面にダメージを与えず、第２の欠陥領域１２を除去で
きる。さらに、この第２の熱酸化膜は約５０ｎｍと薄い
ため、異方性ドライエッチングによるエッチング方法を
用いても、エッチング時間が非常に短いので基板１への
ダメージはほとんどない。

【００３８】実施例３．次に、本発明の実施例３である
半導体装置の製造方法について図３を用いて説明する。
図３は本発明の実施例３である半導体装置におけるサイ
ドウォールコンタクトホールの製造方法を説明する製造
工程断面図である。

【００３９】まず、図３（ａ）に示されるように、従来
例で示したものと全く同様の方法にて、コンタクトホー
ル６まで形成される。このコンタクトホール６をエッチ
ングする工程にて、コンタクトホール６内の基板１の表
面近傍には第１の欠陥領域７が発生している。

【００４０】次に、図３（ｂ）に示されるように、基板
１の全面にＣＶＤ法にてＴＥＯＳ酸化膜からなる第２の
絶縁膜９を堆積し、図３（ｃ）に示されるように、異方
性ドライエッチングによりこの第２の絶縁膜９がコンタ
クトホール６の側壁面に残存し、かつコンタクトホール
６内の第２の絶縁膜９を貫通するとともに、コンタクト
ホール６内の基板１の表面が露出する状態までエッチバ
ックを施し、側壁絶縁膜１０が形成される。このとき、
この異方性ドライエッチングの工程において、さらに結
晶性の悪化している領域である第３の欠陥領域１４が側
壁絶縁膜１０に取り込まれた基板１の表面近傍に発生
し、側壁絶縁膜１０と基板１間には、第１の欠陥領域７
が残存することとなる。

【００４１】次に、図３（ｄ）に示されるように、８５
０℃のウェット雰囲気中で３０分間熱処理を施すことに
よって、側壁絶縁膜１０の形成されたコンタクトホール
６内の基板１の表面近傍に厚さ約５０ｎｍの第３の熱酸
化膜１５を形成する。

【００４２】次に、図３（ｅ）に示すように、フッ酸処
理であるＨＦ１：水１０のＨＦ水溶液に１分間浸すウェ
ットエッチングまたはベーパーＨＦ処理を行うことによ
って、第３の熱酸化膜１５がエッチングされることとな
る。このとき、第３の欠陥領域１４は第３の熱酸化膜１
５のエッチングにより除去されるが、側壁絶縁膜１０下
に第１の欠陥領域７が残存する。しかし、これは極めて
わずかな量にとどまる。

【００４３】次に、図３（ｆ）に示されるように、燐を
ドープしたポリシリコン膜をＬＰＣＶＤ法により約２０
０ｎｍ堆積し、リソグラフィー技術によって所望形状に
レジストをパターニングして、異方性ドライエッチング
を施すことによって、ストレージノード１１が形成され
る。

【００４４】上述したような半導体装置の製造方法にお
いてはコンタクトホール６形成時に生じた第１の欠陥領
域８上に、さらに第２の絶縁膜９を堆積し、側壁絶縁膜
１０となるようにエッチングすると、欠陥領域はさらに
拡がり、第１の欠陥領域８と合わせて第３の欠陥領域１
４となる。その後、ウェット雰囲気中で８５０℃３０分
間熱処理し第３の熱酸化膜１５とした後、この第３の熱
酸化膜１５をエッチングすることによって、第３の欠陥
領域１４も除去することができる。従って、ストレージ
ノード１１と基板１との接合面の欠陥領域が取り除かれ
ることとなるためストレージノード１１と基板１との接
合面からの電流のリークが防がれるとともに、ストレー
ジノード１１の電荷保持能力が向上する。

【００４５】また、この実施例の半導体装置の製造方法
においては、上記実施例１および２と比べて熱酸化工程
が１回省かれるため製造工程数が減少し、半導体装置の
コストダウンを図ることができる。

【００４６】また、この実施例の半導体装置の製造方法
においても、第３の欠陥領域１４をエッチングする工程
においてフッ酸処理を用いることによって、基板１の表
面にダメージを与えず、第３の欠陥領域１４は除去でき
る。この第３の欠陥領域１４も数１０ｎｍと薄いために
異方性ドライエッチングによるエッチング方法を用いて
もエッチング時間が非常に短いので、基板１の表面への
ダメージはほとんどない。

【００４７】

【発明の効果】本発明の請求項１記載の半導体装置の製
造方法においては、コンタクトホール内の基板の表面近
傍に生じた結晶性が悪化した領域を取り除いた後に、コ
ンタクトホールをへて基板の表面に接合される導電膜を
形成するので、導電膜と基板との接合面においてリーク
電流が発生することを防ぐことができ、高性能な半導体
装置を得ることができるという効果を有する。

【００４８】また、本発明の請求項２記載の半導体装置
の製造方法においても、コンタクトホール内の基板の表
面近傍に生じた結晶性が悪化した領域を取り除いた後
に、コンタクトホールをへて基板の表面に接合される導
電膜を形成するので、導電膜と基板との接合面において
リーク電流が発生することを防ぐことができ、高性能な
半導体装置を得ることができるという効果を有する。

【００４９】また、本発明の請求項３記載の半導体装置
の製造方法においては、第２の熱酸化膜をエッチングす
る工程に、フッ酸処理を用いることにより、コンタクト
ホール内の基板の表面にダメージを与えることなく、欠
陥領域を完全に除去できるので、さらに導電膜と基板と
の接合面においてリーク電流が発生することを防ぐこと
ができるためにさらに高性能な半導体装置を得るという
効果を有する。

【００５０】さらに、本発明の請求項４記載の半導体装
置の製造方法においては、コンタクトホール内の基板の
表面近傍に生じた結晶性が悪化した領域を取り除いた後
に、コンタクトホールをへて基板の表面に接合される導
電膜を形成するので、導電膜と基板との接合面において
リーク電流がの発生することを防ぐことができ、高性能
な半導体装置を得ることができるという効果を有すると
ともに、製造工程数を抑えることによって安価な半導体
装置が得られるという効果を有する。

【００５１】さらに、本発明の請求項５記載の半導体装
置の製造方法においては、第３の熱酸化膜をエッチング
する工程に、フッ酸処理を用いることにより、コンタク
トホール内の基板の表面にダメージを与えることなく、
欠陥領域を完全に除去できるので、さらに導電膜と基板
との接合面においてリーク電流が発生することを防ぐこ
とができるためにさらに高性能な半導体装置を得るとい
う効果を有する。

【図面の簡単な説明】

【図１】 本発明の実施例１である半導体装置の製造方
法を示す断面工程図である。

【図２】 本発明の実施例２である半導体装置の製造方
法を示す断面工程図である。

【図３】 本発明の実施例３である半導体装置の製造方
法を示す断面工程図である。

【図４】 従来の半導体装置の製造方法を示す断面工程
図である。

【図５】 従来の半導体装置の製造方法を示す断面工程
図である。

【図６】 従来の半導体装置の構成を示す断面図であ
る。

【符号の説明】

１ 基板、５ 第１の絶縁膜、６ コンタクトホール、
８ 第１の熱酸化膜、９ 第２の絶縁膜、１１ ストレ
ージノード、１３ 第２の熱酸化膜、１５ 第３の熱酸
化膜。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体からなる基板の表面上に第１の絶
   縁膜を堆積する工程と、この第１の絶縁膜を貫通して、
   上記基板の表面まで達するコンタクトホールを形成する
   工程と、このコンタクトホール内の露出した基板の表面
   を熱酸化し、第１の熱酸化膜を形成する工程と、上記コ
   ンタクトホール形成後、上記コンタクトホールの側壁面
   を覆うように上記第１の絶縁膜上に第２の絶縁膜を堆積
   する工程と、この第２の絶縁膜が上記コンタクトホール
   の側壁面に残存し、かつ上記コンタクトホール内の上記
   第１の熱酸化膜および上記第２の絶縁膜を貫通して、上
   記基板の表面に達するまでエッチングする工程と、この
   エッチング後、上記コンタクトホール内に露出した基板
   の表面を熱酸化し、第２の熱酸化膜を形成する工程と、
   この第２の熱酸化膜をエッチングする工程と、上記コン
   タクトホールをへて基板の表面に接合する導電膜を形成
   する工程とを備えたことを特徴とする半導体装置の製造
   方法。
2. 【請求項２】 半導体からなる基板の表面上に第１の絶
   縁膜を堆積する工程と、この第１の絶縁膜を貫通して、
   上記基板の表面まで達するコンタクトホールを形成する
   工程と、このコンタクトホール内の露出した基板の表面
   を熱酸化し、第１の熱酸化膜を形成する工程と、この第
   １の熱酸化膜をエッチングする工程と、この第１の熱酸
   化膜のエッチング後、上記コンタクトホールの側壁面を
   覆うように第１の絶縁膜上に第２の絶縁膜を堆積する工
   程と、この第２の絶縁膜が上記コンタクトホールの側壁
   面に残存し、かつコンタクトホール内の上記第２の絶縁
   膜を貫通して、上記基板の表面に達するまでエッチング
   する工程と、このエッチング後、上記コンタクトホール
   内に露出した基板の表面を熱酸化し、第２の熱酸化膜を
   形成する工程と、この第２の熱酸化膜をエッチングする
   工程と、上記コンタクトホールをへて基板の表面に接合
   する導電膜を形成する工程とを備えたことを特徴とする
   半導体装置の製造方法。
3. 【請求項３】 第２の熱酸化膜をエッチングする工程を
   フッ酸処理にて行うことを特徴とする請求項１または２
   記載の半導体装置。
4. 【請求項４】 半導体からなる基板の表面上に第１の絶
   縁膜を堆積する工程と、この第１の絶縁膜を貫通して、
   上記基板の表面まで達するコンタクトホールを形成する
   工程と、上記コンタクトホール形成後、上記コンタクト
   ホールの側壁面を覆うように上記第１の絶縁膜上に第２
   の絶縁膜を堆積する工程と、この第２の絶縁膜が上記コ
   ンタクトホールの側壁面に残存し、かつコンタクトホー
   ル内の第２の絶縁膜を貫通し、上記半導体基板の表面に
   達するまでエッチングする工程と、このエッチング後、
   上記コンタクトホール内に露出した基板の表面を熱酸化
   し、第３の熱酸化膜を形成する工程と、この第３の熱酸
   化膜をエッチングする工程と、上記コンタクトホールを
   へて、基板の表面に接合される導電膜を形成する工程と
   を備えたことを特徴とする半導体装置の製造方法。
5. 【請求項５】 第３の熱酸化膜をエッチングする工程を
   フッ酸処理にて行うことを特徴とする請求項４記載の半
   導体装置。