JPS584455B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents
ハンドウタイソウチノセイゾウホウホウInfo
- Publication number
- JPS584455B2 JPS584455B2 JP9402775A JP9402775A JPS584455B2 JP S584455 B2 JPS584455 B2 JP S584455B2 JP 9402775 A JP9402775 A JP 9402775A JP 9402775 A JP9402775 A JP 9402775A JP S584455 B2 JPS584455 B2 JP S584455B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- silicon
- region
- layer
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法詳しくは半導体集積回路
における誘電体分離法に関するものであって、歪等を生
じることなく結晶性のよいn形島領域を形成するもので
ある。
における誘電体分離法に関するものであって、歪等を生
じることなく結晶性のよいn形島領域を形成するもので
ある。
従来、半導体集積回路における素子分離法としては、p
n接合分離法が最も普通に使用されている。
n接合分離法が最も普通に使用されている。
この方法では、分離層の電気容量が大きくなる。
逆方向リーク電流が無視できない場合がある。寄生トラ
ンジスタを生じやすい、などの欠点があった。
ンジスタを生じやすい、などの欠点があった。
これらの欠点を解決する方法として、誘電体分離法が開
発された。
発された。
その代表的な一例の製造工程を第1図に示す。
まず第1図aのように単結晶シリコン基板1を選択的に
エッチングした後、bに示すように全面に二酸化珪素膜
2を形成する。
エッチングした後、bに示すように全面に二酸化珪素膜
2を形成する。
その後、図Cのように該二酸化珪素膜2上に多結晶シリ
コン3を堆積し、更に裏面の単結晶シリコン基板側より
CのA−A’断面まで研磨することにより二酸化珪素膜
2で分離された単結晶島領域4をdの如く形成せしめる
ことができる。
コン3を堆積し、更に裏面の単結晶シリコン基板側より
CのA−A’断面まで研磨することにより二酸化珪素膜
2で分離された単結晶島領域4をdの如く形成せしめる
ことができる。
しかしながらこの方法は、最終的にサポートする基板と
なる多結晶シリコン3の堆積に非常な時間がかかること
、及び研磨の工程においては、表面が一様で破壊層がな
くかつ厚さ精度のよい単結晶層を得ることが技術的に難
しい等の欠点がある。
なる多結晶シリコン3の堆積に非常な時間がかかること
、及び研磨の工程においては、表面が一様で破壊層がな
くかつ厚さ精度のよい単結晶層を得ることが技術的に難
しい等の欠点がある。
更に従来の誘電体分離法には多孔質シリコンの酸化絶縁
膜で分離するという方法がある。
膜で分離するという方法がある。
第2図にその工程の概略を示す。
まずp形シリコン基板11上に高濃度p形層12を形成
した後、n形気相成長シリコン層13を形成する。
した後、n形気相成長シリコン層13を形成する。
その後シリコン酸化膜14を形成し、分離拡散開孔窓1
5を開ける。
5を開ける。
この段階が第2図aである。次にp形不純物を分離拡散
窓より導入しbの如くp形領域16を形成した後、酸化
膜14を除去してn形島領域17を形成する。
窓より導入しbの如くp形領域16を形成した後、酸化
膜14を除去してn形島領域17を形成する。
しかる後bで形成されたn形島領域17を取り囲むp形
領域16およびp形層12をフフ化水素酸中での陽極処
理により多孔質化して多孔質層18とし、更に酸素雰囲
気中で全面を加熱酸化することにより該多孔質層18を
酸化膜19としてn形島領域17と絶縁分離する。
領域16およびp形層12をフフ化水素酸中での陽極処
理により多孔質化して多孔質層18とし、更に酸素雰囲
気中で全面を加熱酸化することにより該多孔質層18を
酸化膜19としてn形島領域17と絶縁分離する。
しかしながらこの方法では、表面に並行な方向に多孔質
化する際に、電流の経路が明確でないために多孔質化に
時間を多く取られ、従って表面と垂直な方向に非常に厚
い多孔質層18が形成され歪の原因となることという欠
点がある。
化する際に、電流の経路が明確でないために多孔質化に
時間を多く取られ、従って表面と垂直な方向に非常に厚
い多孔質層18が形成され歪の原因となることという欠
点がある。
本発明は多孔質シリコンの酸化膜で完全に分離されたn
形島領域を形成するに際し、上述した欠点を除去する方
法を提供するものである。
形島領域を形成するに際し、上述した欠点を除去する方
法を提供するものである。
以下本発明の一実施例にかかる方法を図面とともに説明
する。
する。
第3図は本発明の一実施例の製造工程を示すものである
。
。
第3図aにおいて11は第2図と同じp形のシリコン基
板で例えば面指数111、比抵抗1Ω−cmのものを用
いる。
板で例えば面指数111、比抵抗1Ω−cmのものを用
いる。
これをまず例えば1100℃のwetO2中で約2時間
酸化し、膜厚1.0μmの酸化膜21を形成する。
酸化し、膜厚1.0μmの酸化膜21を形成する。
しかる後、このシリコン酸化膜21を選択的にフォトエ
ッチング法により除去する。
ッチング法により除去する。
次に残されたシリコン酸化膜21をマスクとして例えば
800keVのエネルギで窒素イオン22を3×101
2ions/cm2注入した後乾燥N2中で1200℃
、3時間の熱処理を施すとシリコン基板11表面より約
1.3μ〜2.0μの深さのところにシリコン窒化膜(
Si3N4膜)23を形成することができるb。
800keVのエネルギで窒素イオン22を3×101
2ions/cm2注入した後乾燥N2中で1200℃
、3時間の熱処理を施すとシリコン基板11表面より約
1.3μ〜2.0μの深さのところにシリコン窒化膜(
Si3N4膜)23を形成することができるb。
しかる後、前記シリコン酸化膜21を除去しc、シリコ
ン基板11表面にn形単結晶シリコン層24を例えば1
μm気相成長させるd。
ン基板11表面にn形単結晶シリコン層24を例えば1
μm気相成長させるd。
次に、シリコン窒化膜23間のp領域25を包囲するよ
うに、気相成長n形シリコン層24にp形領域26を形
成してn形島領域27を形成する。
うに、気相成長n形シリコン層24にp形領域26を形
成してn形島領域27を形成する。
このp形領域26は、例えばほう素イオンを200ke
Vで5×1013/cm2打込み1000℃で30分間
拡散することにより行なえばよいe。
Vで5×1013/cm2打込み1000℃で30分間
拡散することにより行なえばよいe。
しかる後、第4図に示すような装置を使って、多孔質化
を行う。
を行う。
第4図はポリ容器50の装置濃フツ化水素酸溶液51中
に第3図eの試料すなわちシリコン基板11とPt陰極
52を設置し、電源53により図示の電圧を印加するも
のである。
に第3図eの試料すなわちシリコン基板11とPt陰極
52を設置し、電源53により図示の電圧を印加するも
のである。
すなわち、フツ化水素酸中で例えば電流密度50mA/
cm2で20分間陽極処理を行ない、埋込窒化シリコン
層23上のp形領域28及びその間のp形領域25及び
気相成長n形シリコン層24中のp形領域26を多孔質
化して多孔質領域29を形成するf。
cm2で20分間陽極処理を行ない、埋込窒化シリコン
層23上のp形領域28及びその間のp形領域25及び
気相成長n形シリコン層24中のp形領域26を多孔質
化して多孔質領域29を形成するf。
しかる後、例えばwetO2中で30分間熱酸化すると
、多孔質シリコンの酸化速度は単結晶シリコンに比して
非常に大きいので、多孔質領域29を絶縁化してシリコ
ン酸化膜領域30とする。
、多孔質シリコンの酸化速度は単結晶シリコンに比して
非常に大きいので、多孔質領域29を絶縁化してシリコ
ン酸化膜領域30とする。
このさき表面にも酸化膜31が形成されるg。
この後、表面の酸化膜31を除去することにより、窒化
シリコン層23とシリコン酸化膜領域30の絶縁層で完
全に分離された単結晶島領域27を形成できるh。
シリコン層23とシリコン酸化膜領域30の絶縁層で完
全に分離された単結晶島領域27を形成できるh。
なお、窒素の代りに炭素イオン注入した後熱処理を施し
て、窒化シリコン層23の代わりに炭化珪素埋込層を形
成してもよい。
て、窒化シリコン層23の代わりに炭化珪素埋込層を形
成してもよい。
以上のように、本発明によれば、多孔質化の際の電流通
路が埋込絶縁層により明確に規定され、多孔質領域の厚
さを薄くすることができ、歪の発生を抑制することがで
きる。
路が埋込絶縁層により明確に規定され、多孔質領域の厚
さを薄くすることができ、歪の発生を抑制することがで
きる。
さらに多孔質シリコン酸化膜で分離されたn形島領域は
、単結晶シリコン基板に気相成長させてできたものであ
るので、SOS構造に比較してその結晶性は著しく良好
であり、寄生容量、リーク電流の少ない高耐圧素子の製
造においてすぐれた効果を有するものである。
、単結晶シリコン基板に気相成長させてできたものであ
るので、SOS構造に比較してその結晶性は著しく良好
であり、寄生容量、リーク電流の少ない高耐圧素子の製
造においてすぐれた効果を有するものである。
第1図あ
a〜dは従来の誘電体分離法の工程図、
第2図a〜dは多孔質シリコンによる従来の誘電体分離
法の工程図、第3図a〜hは本発明の一実施例にかかる
多孔質シリコン絶縁膜による誘電体分離法の工程断面図
、第4図は本発明に用いる陽極処理装置の概略構成図で
ある。 11・・・・・・p形シリコン基板、21・・・・・・
酸化膜、23・・・・・・Si3N4層、24・・・・
・・気相成長n形シリコン層、25,26.28・・・
・・・p形領域、27・・・・・・n形島領域、29・
・・・・・多孔質シリコン層、30・・・・・・シリコ
ン酸化膜領域。
法の工程図、第3図a〜hは本発明の一実施例にかかる
多孔質シリコン絶縁膜による誘電体分離法の工程断面図
、第4図は本発明に用いる陽極処理装置の概略構成図で
ある。 11・・・・・・p形シリコン基板、21・・・・・・
酸化膜、23・・・・・・Si3N4層、24・・・・
・・気相成長n形シリコン層、25,26.28・・・
・・・p形領域、27・・・・・・n形島領域、29・
・・・・・多孔質シリコン層、30・・・・・・シリコ
ン酸化膜領域。
Claims (1)
- 1 p形シリコン基板内に選択的に埋込絶縁層を形成す
る工程と、上記シリコン基板上にn形気相成長シリコン
層を形成する工程と、上記気相成長シリコン層表面から
上記基板に達するとともに、上記埋込絶縁層間の上記基
板の一部よりなる第1のp形領域を包囲する第2のp形
領域を選択的に形成する工程と、上記第1,第2のp形
領域および上記埋込絶縁層上の上記基板の一部を多孔質
化する工程と、上記多孔質化した領域を絶縁物化する工
程とを備え、上記n形気相成長シリコン層よりなる複数
のn形島領域を形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9402775A JPS584455B2 (ja) | 1975-07-31 | 1975-07-31 | ハンドウタイソウチノセイゾウホウホウ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9402775A JPS584455B2 (ja) | 1975-07-31 | 1975-07-31 | ハンドウタイソウチノセイゾウホウホウ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5217779A JPS5217779A (en) | 1977-02-09 |
JPS584455B2 true JPS584455B2 (ja) | 1983-01-26 |
Family
ID=14099067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9402775A Expired JPS584455B2 (ja) | 1975-07-31 | 1975-07-31 | ハンドウタイソウチノセイゾウホウホウ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS584455B2 (ja) |
-
1975
- 1975-07-31 JP JP9402775A patent/JPS584455B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5217779A (en) | 1977-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
JPH09115921A (ja) | 半導体装置及びその製造方法 | |
JP2794565B2 (ja) | 溝形キャパシタの製造方法 | |
JPS584455B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
JPS59977B2 (ja) | 絶縁ゲ−ト型集積回路 | |
JPS62108539A (ja) | Soi構造半導体装置の製造方法 | |
JPS5860556A (ja) | 半導体装置の製法 | |
JPS5885520A (ja) | 半導体装置の製造方法 | |
JPS593851B2 (ja) | 誘電体分離方法 | |
JPS5931865B2 (ja) | 半導体装置 | |
JPS58200554A (ja) | 半導体装置の製造方法 | |
JPS5831730B2 (ja) | 半導体装置の製造方法 | |
KR0157965B1 (ko) | 에스오아이구조와 그 제조방법 | |
JPS6115372A (ja) | 半導体装置およびその製造方法 | |
JPS6210027B2 (ja) | ||
JPS58206158A (ja) | 半導体装置の製造方法 | |
JPH0793259B2 (ja) | 半導体薄膜結晶層の製造方法 | |
JPS58130555A (ja) | 半導体装置 | |
JPH04739A (ja) | 半導体装置の製造方法 | |
JPH01278768A (ja) | ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法 | |
JPH065586A (ja) | 薄膜半導体基板の製法 | |
JPS6350062A (ja) | 半導体装置 | |
JPS5858814B2 (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
JPH05267688A (ja) | 半導体不揮発性記憶装置の製造方法 | |
JPH0352221B2 (ja) |