JPH05152586A - Ｍｉｓダイオードの製造方法 - Google Patents
Ｍｉｓダイオードの製造方法Info
- Publication number
- JPH05152586A JPH05152586A JP31064791A JP31064791A JPH05152586A JP H05152586 A JPH05152586 A JP H05152586A JP 31064791 A JP31064791 A JP 31064791A JP 31064791 A JP31064791 A JP 31064791A JP H05152586 A JPH05152586 A JP H05152586A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon oxide
- oxide layer
- silicon
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 製造工程を簡略化したＭＩＳダイオードの製
造方法を提供することである。 【構成】 （Ａ）シリコン基板１１の主表面に第１酸化
シリコン層１２およびポリシリコン層１３、１４を形成
する。（Ｂ）ＬＯＣＯＳ法と同様の考え方を用い、ポリ
シリコン層１３、１４をマスクとして第２酸化シリコン
層１５を形成する。ポリシリコン層１３、１４の表面に
も酸化シリコン層１６、１７が形成される。（Ｃ）酸化
シリコン層１６、１７を除去する。（Ｄ）ポリシリコン
層１４をエッチングし、除去部１８を形成する。（Ｅ）
ポリシリコン層１３および第２酸化シリコン層１５をマ
スクとして不純物をイオン注入し、不純物拡散層１９を
形成する。（Ｆ）層間絶縁層２０にコンタクトホール２
１、２２を形成する。（Ｇ）引出し電極２３、２４を形
成する。
造方法を提供することである。 【構成】 （Ａ）シリコン基板１１の主表面に第１酸化
シリコン層１２およびポリシリコン層１３、１４を形成
する。（Ｂ）ＬＯＣＯＳ法と同様の考え方を用い、ポリ
シリコン層１３、１４をマスクとして第２酸化シリコン
層１５を形成する。ポリシリコン層１３、１４の表面に
も酸化シリコン層１６、１７が形成される。（Ｃ）酸化
シリコン層１６、１７を除去する。（Ｄ）ポリシリコン
層１４をエッチングし、除去部１８を形成する。（Ｅ）
ポリシリコン層１３および第２酸化シリコン層１５をマ
スクとして不純物をイオン注入し、不純物拡散層１９を
形成する。（Ｆ）層間絶縁層２０にコンタクトホール２
１、２２を形成する。（Ｇ）引出し電極２３、２４を形
成する。
Description
【０００１】
【産業上の利用分野】本発明はＭＩＳダイオードの製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】図２（Ａ）〜（Ｇ）は、従来のＭＩＳダ
イオードの製造方法を示した断面図であり、以下その製
造工程の説明をする。
イオードの製造方法を示した断面図であり、以下その製
造工程の説明をする。
【０００３】（Ａ）シリコン基板３１の主表面にパッド
オキサイド３２を形成た後、パッドオキサイド３２上に
窒化シリコン層３４を選択的に形成する。この窒化シリ
コン層３４をマスクとして用い、ＬＯＣＯＳ法によりフ
ィールド絶縁層３３を形成する。（Ｂ）窒化シリコン層
３４およびパッドオキサイド３２をエッチングし、シリ
コン基板３１表面を露出させる。（Ｃ）熱酸化法によ
り、ゲート絶縁層３５を形成する。（Ｄ）ゲート絶縁層
３５上の所定領域にゲ―ト電極となるポリシリコン層３
６を形成する。（Ｅ）ポリシリコン層３６およびフィー
ルド絶縁層３３をマスクとして不純物のイオン注入を行
い、不純物拡散層３７を形成する。この不純物拡散層３
７は、シリコン基板３１に対するコンタクト用に用いる
ものである。（Ｆ）層間絶縁層３８を堆積した後、コン
タクトホール３９および４０を形成する。（Ｇ）引出し
電極４１および４２を形成する。
オキサイド３２を形成た後、パッドオキサイド３２上に
窒化シリコン層３４を選択的に形成する。この窒化シリ
コン層３４をマスクとして用い、ＬＯＣＯＳ法によりフ
ィールド絶縁層３３を形成する。（Ｂ）窒化シリコン層
３４およびパッドオキサイド３２をエッチングし、シリ
コン基板３１表面を露出させる。（Ｃ）熱酸化法によ
り、ゲート絶縁層３５を形成する。（Ｄ）ゲート絶縁層
３５上の所定領域にゲ―ト電極となるポリシリコン層３
６を形成する。（Ｅ）ポリシリコン層３６およびフィー
ルド絶縁層３３をマスクとして不純物のイオン注入を行
い、不純物拡散層３７を形成する。この不純物拡散層３
７は、シリコン基板３１に対するコンタクト用に用いる
ものである。（Ｆ）層間絶縁層３８を堆積した後、コン
タクトホール３９および４０を形成する。（Ｇ）引出し
電極４１および４２を形成する。
【０００４】
【発明が解決しようとする課題】上記従来の製造方法で
は、窒化シリコン層３４の形成および除去等、製造工程
が長く複雑であった。
は、窒化シリコン層３４の形成および除去等、製造工程
が長く複雑であった。
【０００５】本発明の目的は、製造工程を簡略化したＭ
ＩＳダイオードの製造方法を提供することである。
ＩＳダイオードの製造方法を提供することである。
【０００６】
【課題を解決するための手段】本発明におけるＭＩＳダ
イオードの製造方法は、シリコン基板の主表面にゲート
絶縁層となる第１酸化シリコン層を形成する工程と、上
記第１酸化シリコン層上にゲート電極となるポリシリコ
ン層を選択的に形成する工程と、熱酸化処理により、上
記シリコン基板表面の上記ポリシリコン層が形成されて
いない領域に、上記第１酸化シリコン層よりも厚い第２
酸化シリコン層を形成する工程とを有するものである。
イオードの製造方法は、シリコン基板の主表面にゲート
絶縁層となる第１酸化シリコン層を形成する工程と、上
記第１酸化シリコン層上にゲート電極となるポリシリコ
ン層を選択的に形成する工程と、熱酸化処理により、上
記シリコン基板表面の上記ポリシリコン層が形成されて
いない領域に、上記第１酸化シリコン層よりも厚い第２
酸化シリコン層を形成する工程とを有するものである。
【０００７】
【実施例】図１（Ａ）〜（Ｇ）は、本発明におけるＭＩ
Ｓダイオードの製造方法を示した断面図である。
Ｓダイオードの製造方法を示した断面図である。
【０００８】１１はシリコン基板、１２はゲート絶縁層
となる第１酸化シリコン層、１３はゲ―ト電極となる第
１ポリシリコン層、１４は第２ポリシリコン層、１５は
フィールド絶縁層となる第２酸化シリコン層、１６は第
１ポリシリコン層１３の表面を熱酸化した第３酸化シリ
コン層、１７は第２ポリシリコン層１４の表面を熱酸化
した第４酸化シリコン層、１８は第２ポリシリコン層１
４を除去した除去部、１９はシリコン基板１１に対する
コンタクト用の不純物拡散層（ドナーまたはアクセプタ
となる不純物がイオン注入されている。）、２０は層間
絶縁層、２１および２２はコンタクトホール、２３およ
び２４はアルミニウムを用いた引出し電極である。
となる第１酸化シリコン層、１３はゲ―ト電極となる第
１ポリシリコン層、１４は第２ポリシリコン層、１５は
フィールド絶縁層となる第２酸化シリコン層、１６は第
１ポリシリコン層１３の表面を熱酸化した第３酸化シリ
コン層、１７は第２ポリシリコン層１４の表面を熱酸化
した第４酸化シリコン層、１８は第２ポリシリコン層１
４を除去した除去部、１９はシリコン基板１１に対する
コンタクト用の不純物拡散層（ドナーまたはアクセプタ
となる不純物がイオン注入されている。）、２０は層間
絶縁層、２１および２２はコンタクトホール、２３およ
び２４はアルミニウムを用いた引出し電極である。
【０００９】つぎに、図１（Ａ）〜（Ｇ）にしたがっ
て、製造工程の説明をする。
て、製造工程の説明をする。
【００１０】（Ａ）シリコン基板１１の主表面に、ゲー
ト絶縁層となる第１酸化シリコン層１２を熱酸化法によ
り形成する。この第１酸化シリコン層１２上に、ゲート
電極となる第１ポリシリコン層１３およびゲート電極以
外の第２ポリシリコン層１４を、同一の工程で形成す
る。通常は、第１ポリシリコン層１３および第２ポリシ
リコン層１４には、ドナーまたはアクセプタとなる不純
物のドーピングが行われ、低抵抗となっている。
ト絶縁層となる第１酸化シリコン層１２を熱酸化法によ
り形成する。この第１酸化シリコン層１２上に、ゲート
電極となる第１ポリシリコン層１３およびゲート電極以
外の第２ポリシリコン層１４を、同一の工程で形成す
る。通常は、第１ポリシリコン層１３および第２ポリシ
リコン層１４には、ドナーまたはアクセプタとなる不純
物のドーピングが行われ、低抵抗となっている。
【００１１】（Ｂ）熱酸化法（ウエット熱酸化法）によ
り、シリコン基板１１表面における第１ポリシリコン層
１３および第２ポリシリコン層１４が形成されていない
領域に、第１酸化シリコン層１２よりも厚い第２酸化シ
リコン層１５（フィールド絶縁層）を形成する。すなわ
ち、ＬＯＣＯＳ法と同様の考え方を用い、第１ポリシリ
コン層１３および第２ポリシリコン層１４をマスクとし
て第２酸化シリコン層１５を形成するわけである。ただ
し、この熱酸化処理により、第１ポリシリコン層１３お
よび第２ポリシリコン層１４の表面も同時に酸化され、
第３酸化シリコン層１６および第４酸化シリコン層１７
が形成される。
り、シリコン基板１１表面における第１ポリシリコン層
１３および第２ポリシリコン層１４が形成されていない
領域に、第１酸化シリコン層１２よりも厚い第２酸化シ
リコン層１５（フィールド絶縁層）を形成する。すなわ
ち、ＬＯＣＯＳ法と同様の考え方を用い、第１ポリシリ
コン層１３および第２ポリシリコン層１４をマスクとし
て第２酸化シリコン層１５を形成するわけである。ただ
し、この熱酸化処理により、第１ポリシリコン層１３お
よび第２ポリシリコン層１４の表面も同時に酸化され、
第３酸化シリコン層１６および第４酸化シリコン層１７
が形成される。
【００１２】（Ｃ）第３酸化シリコン層１６および第４
酸化シリコン層１７を希フッ酸水溶液を用いて除去す
る。第３酸化シリコン層１６および第４酸化シリコン層
１７はポリシリコンを熱酸化したものであるため容易に
エッチングされるが、第２酸化シリコン層１５は単結晶
シリコンを熱酸化したものであるためほとんどエッチン
グされない。
酸化シリコン層１７を希フッ酸水溶液を用いて除去す
る。第３酸化シリコン層１６および第４酸化シリコン層
１７はポリシリコンを熱酸化したものであるため容易に
エッチングされるが、第２酸化シリコン層１５は単結晶
シリコンを熱酸化したものであるためほとんどエッチン
グされない。
【００１３】（Ｄ）フォトレジスト等をマスクとして第
２ポリシリコン層１４をエッチングし、酸化シリコン層
１２表面を露出させる（除去部１８を形成する。）。
２ポリシリコン層１４をエッチングし、酸化シリコン層
１２表面を露出させる（除去部１８を形成する。）。
【００１４】（Ｅ）第１ポリシリコン層１３および第２
酸化シリコン層１５をマスクとしてドナーまたはアクセ
プタとなる不純物のイオン注入を行い、除去部１８下の
シリコン基板１１に不純物拡散層１９を形成する。この
不純物拡散層１９は、シリコン基板１１に対するコンタ
クト用に用いるものである。
酸化シリコン層１５をマスクとしてドナーまたはアクセ
プタとなる不純物のイオン注入を行い、除去部１８下の
シリコン基板１１に不純物拡散層１９を形成する。この
不純物拡散層１９は、シリコン基板１１に対するコンタ
クト用に用いるものである。
【００１５】（Ｆ）層間絶縁層２０を堆積した後、第１
ポリシリコン層１３上部にコンタクトホール２１を、不
純物拡散層１９上部にコンタクトホール２２を、それぞ
れ形成する。
ポリシリコン層１３上部にコンタクトホール２１を、不
純物拡散層１９上部にコンタクトホール２２を、それぞ
れ形成する。
【００１６】（Ｇ）第１ポリシリコン層１３用の引出し
電極２３および不純物拡散層１９用の引出し電極２４を
形成する。
電極２３および不純物拡散層１９用の引出し電極２４を
形成する。
【００１７】
【発明の効果】本発明では、ＭＩＳダイオードの製造工
程が簡略化されるので、短い工程でＭＩＳダイオードを
製造することができる。
程が簡略化されるので、短い工程でＭＩＳダイオードを
製造することができる。
【図１】本発明におけるＭＩＳダイオードの製造方法を
示した断面図である。
示した断面図である。
【図２】従来のＭＩＳダイオードの製造方法を示した断
面図である。
面図である。
１１……シリコン基板 １２……第１酸化シリコン層 １３……第１ポリシリコン層 １４……第２ポリシリコン層 １５……第２酸化シリコン層 １８……除去部 １９……不純物拡散層
Claims (2)
- 【請求項１】 シリコン基板の主表面にゲート絶縁層と
なる第１酸化シリコン層を形成する工程と、 上記第１酸化シリコン層上にゲート電極となるポリシリ
コン層を選択的に形成する工程と、 熱酸化処理により、上記シリコン基板表面の上記ポリシ
リコン層が形成されていない領域に、上記第１酸化シリ
コン層よりも厚い第２酸化シリコン層を形成する工程と
を有するＭＩＳダイオードの製造方法。 - 【請求項２】 シリコン基板の主表面にゲート絶縁層と
なる第１酸化シリコン層を形成する工程と、 上記第１酸化シリコン層上にゲート電極となる第１ポリ
シリコン層およびゲート電極以外の第２ポリシリコン層
を選択的に形成する工程と、 熱酸化処理により、上記シリコン基板表面の上記第１ポ
リシリコン層および上記第２ポリシリコン層が形成され
ていない領域に、上記第１酸化シリコン層よりも厚い第
２酸化シリコン層を形成する工程と、 上記第２ポリシリコン層を除去して除去部を形成する工
程と、 上記第１ポリシリコン層および上記第２酸化シリコン層
をマスクとして上記シリコン基板に不純物のイオン注入
を行い、上記除去部下の上記シリコン基板に上記シリコ
ン基板に対するコンタクト用の不純物拡散層を形成する
工程とを有するＭＩＳダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31064791A JPH05152586A (ja) | 1991-11-26 | 1991-11-26 | Ｍｉｓダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31064791A JPH05152586A (ja) | 1991-11-26 | 1991-11-26 | Ｍｉｓダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152586A true JPH05152586A (ja) | 1993-06-18 |
Family
ID=18007769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31064791A Withdrawn JPH05152586A (ja) | 1991-11-26 | 1991-11-26 | Ｍｉｓダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152586A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6116112A (en) * | 1997-12-31 | 2000-09-12 | Samsung Electronics Co., Ltd | Self-compensating dynamic balancer |
-
1991
- 1991-11-26 JP JP31064791A patent/JPH05152586A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6116112A (en) * | 1997-12-31 | 2000-09-12 | Samsung Electronics Co., Ltd | Self-compensating dynamic balancer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5989457A (ja) | 半導体装置の製造方法 | |
| JPH05152586A (ja) | Ｍｉｓダイオードの製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| JPH08162523A (ja) | 半導体装置及びその製造方法 | |
| JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2720179B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| JPH05326497A (ja) | 半導体装置の製造方法 | |
| JP2775782B2 (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH10135323A (ja) | 半導体装置及びその製造方法 | |
| JPS6117144B2 (ja) | ||
| JPH0618185B2 (ja) | 半導体装置における微細孔の形成方法および半導体装置の製造方法 | |
| JPS59124143A (ja) | 半導体集積回路の製造方法 | |
| JPH0628262B2 (ja) | 半導体装置の製造方法 | |
| JPH08274112A (ja) | 半導体集積回路の製造方法 | |
| JPS6312380B2 (ja) | ||
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPS62291941A (ja) | 半導体装置における素子間分離方法 | |
| JPS6238857B2 (ja) | ||
| JPS63116463A (ja) | 半導体装置の製造方法 | |
| JPS62181451A (ja) | フイ−ルド絶縁膜の形成方法 | |
| JPS6179254A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |