JPH05152586A - Misダイオードの製造方法 - Google Patents
Misダイオードの製造方法Info
- Publication number
- JPH05152586A JPH05152586A JP31064791A JP31064791A JPH05152586A JP H05152586 A JPH05152586 A JP H05152586A JP 31064791 A JP31064791 A JP 31064791A JP 31064791 A JP31064791 A JP 31064791A JP H05152586 A JPH05152586 A JP H05152586A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon oxide
- oxide layer
- silicon
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 製造工程を簡略化したMISダイオードの製
造方法を提供することである。 【構成】 (A)シリコン基板11の主表面に第1酸化
シリコン層12およびポリシリコン層13、14を形成
する。(B)LOCOS法と同様の考え方を用い、ポリ
シリコン層13、14をマスクとして第2酸化シリコン
層15を形成する。ポリシリコン層13、14の表面に
も酸化シリコン層16、17が形成される。(C)酸化
シリコン層16、17を除去する。(D)ポリシリコン
層14をエッチングし、除去部18を形成する。(E)
ポリシリコン層13および第2酸化シリコン層15をマ
スクとして不純物をイオン注入し、不純物拡散層19を
形成する。(F)層間絶縁層20にコンタクトホール2
1、22を形成する。(G)引出し電極23、24を形
成する。
造方法を提供することである。 【構成】 (A)シリコン基板11の主表面に第1酸化
シリコン層12およびポリシリコン層13、14を形成
する。(B)LOCOS法と同様の考え方を用い、ポリ
シリコン層13、14をマスクとして第2酸化シリコン
層15を形成する。ポリシリコン層13、14の表面に
も酸化シリコン層16、17が形成される。(C)酸化
シリコン層16、17を除去する。(D)ポリシリコン
層14をエッチングし、除去部18を形成する。(E)
ポリシリコン層13および第2酸化シリコン層15をマ
スクとして不純物をイオン注入し、不純物拡散層19を
形成する。(F)層間絶縁層20にコンタクトホール2
1、22を形成する。(G)引出し電極23、24を形
成する。
Description
【0001】
【産業上の利用分野】本発明はMISダイオードの製造
方法に関する。
方法に関する。
【0002】
【従来の技術】図2(A)〜(G)は、従来のMISダ
イオードの製造方法を示した断面図であり、以下その製
造工程の説明をする。
イオードの製造方法を示した断面図であり、以下その製
造工程の説明をする。
【0003】(A)シリコン基板31の主表面にパッド
オキサイド32を形成た後、パッドオキサイド32上に
窒化シリコン層34を選択的に形成する。この窒化シリ
コン層34をマスクとして用い、LOCOS法によりフ
ィールド絶縁層33を形成する。(B)窒化シリコン層
34およびパッドオキサイド32をエッチングし、シリ
コン基板31表面を露出させる。(C)熱酸化法によ
り、ゲート絶縁層35を形成する。(D)ゲート絶縁層
35上の所定領域にゲ―ト電極となるポリシリコン層3
6を形成する。(E)ポリシリコン層36およびフィー
ルド絶縁層33をマスクとして不純物のイオン注入を行
い、不純物拡散層37を形成する。この不純物拡散層3
7は、シリコン基板31に対するコンタクト用に用いる
ものである。(F)層間絶縁層38を堆積した後、コン
タクトホール39および40を形成する。(G)引出し
電極41および42を形成する。
オキサイド32を形成た後、パッドオキサイド32上に
窒化シリコン層34を選択的に形成する。この窒化シリ
コン層34をマスクとして用い、LOCOS法によりフ
ィールド絶縁層33を形成する。(B)窒化シリコン層
34およびパッドオキサイド32をエッチングし、シリ
コン基板31表面を露出させる。(C)熱酸化法によ
り、ゲート絶縁層35を形成する。(D)ゲート絶縁層
35上の所定領域にゲ―ト電極となるポリシリコン層3
6を形成する。(E)ポリシリコン層36およびフィー
ルド絶縁層33をマスクとして不純物のイオン注入を行
い、不純物拡散層37を形成する。この不純物拡散層3
7は、シリコン基板31に対するコンタクト用に用いる
ものである。(F)層間絶縁層38を堆積した後、コン
タクトホール39および40を形成する。(G)引出し
電極41および42を形成する。
【0004】
【発明が解決しようとする課題】上記従来の製造方法で
は、窒化シリコン層34の形成および除去等、製造工程
が長く複雑であった。
は、窒化シリコン層34の形成および除去等、製造工程
が長く複雑であった。
【0005】本発明の目的は、製造工程を簡略化したM
ISダイオードの製造方法を提供することである。
ISダイオードの製造方法を提供することである。
【0006】
【課題を解決するための手段】本発明におけるMISダ
イオードの製造方法は、シリコン基板の主表面にゲート
絶縁層となる第1酸化シリコン層を形成する工程と、上
記第1酸化シリコン層上にゲート電極となるポリシリコ
ン層を選択的に形成する工程と、熱酸化処理により、上
記シリコン基板表面の上記ポリシリコン層が形成されて
いない領域に、上記第1酸化シリコン層よりも厚い第2
酸化シリコン層を形成する工程とを有するものである。
イオードの製造方法は、シリコン基板の主表面にゲート
絶縁層となる第1酸化シリコン層を形成する工程と、上
記第1酸化シリコン層上にゲート電極となるポリシリコ
ン層を選択的に形成する工程と、熱酸化処理により、上
記シリコン基板表面の上記ポリシリコン層が形成されて
いない領域に、上記第1酸化シリコン層よりも厚い第2
酸化シリコン層を形成する工程とを有するものである。
【0007】
【実施例】図1(A)〜(G)は、本発明におけるMI
Sダイオードの製造方法を示した断面図である。
Sダイオードの製造方法を示した断面図である。
【0008】11はシリコン基板、12はゲート絶縁層
となる第1酸化シリコン層、13はゲ―ト電極となる第
1ポリシリコン層、14は第2ポリシリコン層、15は
フィールド絶縁層となる第2酸化シリコン層、16は第
1ポリシリコン層13の表面を熱酸化した第3酸化シリ
コン層、17は第2ポリシリコン層14の表面を熱酸化
した第4酸化シリコン層、18は第2ポリシリコン層1
4を除去した除去部、19はシリコン基板11に対する
コンタクト用の不純物拡散層(ドナーまたはアクセプタ
となる不純物がイオン注入されている。)、20は層間
絶縁層、21および22はコンタクトホール、23およ
び24はアルミニウムを用いた引出し電極である。
となる第1酸化シリコン層、13はゲ―ト電極となる第
1ポリシリコン層、14は第2ポリシリコン層、15は
フィールド絶縁層となる第2酸化シリコン層、16は第
1ポリシリコン層13の表面を熱酸化した第3酸化シリ
コン層、17は第2ポリシリコン層14の表面を熱酸化
した第4酸化シリコン層、18は第2ポリシリコン層1
4を除去した除去部、19はシリコン基板11に対する
コンタクト用の不純物拡散層(ドナーまたはアクセプタ
となる不純物がイオン注入されている。)、20は層間
絶縁層、21および22はコンタクトホール、23およ
び24はアルミニウムを用いた引出し電極である。
【0009】つぎに、図1(A)〜(G)にしたがっ
て、製造工程の説明をする。
て、製造工程の説明をする。
【0010】(A)シリコン基板11の主表面に、ゲー
ト絶縁層となる第1酸化シリコン層12を熱酸化法によ
り形成する。この第1酸化シリコン層12上に、ゲート
電極となる第1ポリシリコン層13およびゲート電極以
外の第2ポリシリコン層14を、同一の工程で形成す
る。通常は、第1ポリシリコン層13および第2ポリシ
リコン層14には、ドナーまたはアクセプタとなる不純
物のドーピングが行われ、低抵抗となっている。
ト絶縁層となる第1酸化シリコン層12を熱酸化法によ
り形成する。この第1酸化シリコン層12上に、ゲート
電極となる第1ポリシリコン層13およびゲート電極以
外の第2ポリシリコン層14を、同一の工程で形成す
る。通常は、第1ポリシリコン層13および第2ポリシ
リコン層14には、ドナーまたはアクセプタとなる不純
物のドーピングが行われ、低抵抗となっている。
【0011】(B)熱酸化法(ウエット熱酸化法)によ
り、シリコン基板11表面における第1ポリシリコン層
13および第2ポリシリコン層14が形成されていない
領域に、第1酸化シリコン層12よりも厚い第2酸化シ
リコン層15(フィールド絶縁層)を形成する。すなわ
ち、LOCOS法と同様の考え方を用い、第1ポリシリ
コン層13および第2ポリシリコン層14をマスクとし
て第2酸化シリコン層15を形成するわけである。ただ
し、この熱酸化処理により、第1ポリシリコン層13お
よび第2ポリシリコン層14の表面も同時に酸化され、
第3酸化シリコン層16および第4酸化シリコン層17
が形成される。
り、シリコン基板11表面における第1ポリシリコン層
13および第2ポリシリコン層14が形成されていない
領域に、第1酸化シリコン層12よりも厚い第2酸化シ
リコン層15(フィールド絶縁層)を形成する。すなわ
ち、LOCOS法と同様の考え方を用い、第1ポリシリ
コン層13および第2ポリシリコン層14をマスクとし
て第2酸化シリコン層15を形成するわけである。ただ
し、この熱酸化処理により、第1ポリシリコン層13お
よび第2ポリシリコン層14の表面も同時に酸化され、
第3酸化シリコン層16および第4酸化シリコン層17
が形成される。
【0012】(C)第3酸化シリコン層16および第4
酸化シリコン層17を希フッ酸水溶液を用いて除去す
る。第3酸化シリコン層16および第4酸化シリコン層
17はポリシリコンを熱酸化したものであるため容易に
エッチングされるが、第2酸化シリコン層15は単結晶
シリコンを熱酸化したものであるためほとんどエッチン
グされない。
酸化シリコン層17を希フッ酸水溶液を用いて除去す
る。第3酸化シリコン層16および第4酸化シリコン層
17はポリシリコンを熱酸化したものであるため容易に
エッチングされるが、第2酸化シリコン層15は単結晶
シリコンを熱酸化したものであるためほとんどエッチン
グされない。
【0013】(D)フォトレジスト等をマスクとして第
2ポリシリコン層14をエッチングし、酸化シリコン層
12表面を露出させる(除去部18を形成する。)。
2ポリシリコン層14をエッチングし、酸化シリコン層
12表面を露出させる(除去部18を形成する。)。
【0014】(E)第1ポリシリコン層13および第2
酸化シリコン層15をマスクとしてドナーまたはアクセ
プタとなる不純物のイオン注入を行い、除去部18下の
シリコン基板11に不純物拡散層19を形成する。この
不純物拡散層19は、シリコン基板11に対するコンタ
クト用に用いるものである。
酸化シリコン層15をマスクとしてドナーまたはアクセ
プタとなる不純物のイオン注入を行い、除去部18下の
シリコン基板11に不純物拡散層19を形成する。この
不純物拡散層19は、シリコン基板11に対するコンタ
クト用に用いるものである。
【0015】(F)層間絶縁層20を堆積した後、第1
ポリシリコン層13上部にコンタクトホール21を、不
純物拡散層19上部にコンタクトホール22を、それぞ
れ形成する。
ポリシリコン層13上部にコンタクトホール21を、不
純物拡散層19上部にコンタクトホール22を、それぞ
れ形成する。
【0016】(G)第1ポリシリコン層13用の引出し
電極23および不純物拡散層19用の引出し電極24を
形成する。
電極23および不純物拡散層19用の引出し電極24を
形成する。
【0017】
【発明の効果】本発明では、MISダイオードの製造工
程が簡略化されるので、短い工程でMISダイオードを
製造することができる。
程が簡略化されるので、短い工程でMISダイオードを
製造することができる。
【図1】本発明におけるMISダイオードの製造方法を
示した断面図である。
示した断面図である。
【図2】従来のMISダイオードの製造方法を示した断
面図である。
面図である。
11……シリコン基板 12……第1酸化シリコン層 13……第1ポリシリコン層 14……第2ポリシリコン層 15……第2酸化シリコン層 18……除去部 19……不純物拡散層
Claims (2)
- 【請求項1】 シリコン基板の主表面にゲート絶縁層と
なる第1酸化シリコン層を形成する工程と、 上記第1酸化シリコン層上にゲート電極となるポリシリ
コン層を選択的に形成する工程と、 熱酸化処理により、上記シリコン基板表面の上記ポリシ
リコン層が形成されていない領域に、上記第1酸化シリ
コン層よりも厚い第2酸化シリコン層を形成する工程と
を有するMISダイオードの製造方法。 - 【請求項2】 シリコン基板の主表面にゲート絶縁層と
なる第1酸化シリコン層を形成する工程と、 上記第1酸化シリコン層上にゲート電極となる第1ポリ
シリコン層およびゲート電極以外の第2ポリシリコン層
を選択的に形成する工程と、 熱酸化処理により、上記シリコン基板表面の上記第1ポ
リシリコン層および上記第2ポリシリコン層が形成され
ていない領域に、上記第1酸化シリコン層よりも厚い第
2酸化シリコン層を形成する工程と、 上記第2ポリシリコン層を除去して除去部を形成する工
程と、 上記第1ポリシリコン層および上記第2酸化シリコン層
をマスクとして上記シリコン基板に不純物のイオン注入
を行い、上記除去部下の上記シリコン基板に上記シリコ
ン基板に対するコンタクト用の不純物拡散層を形成する
工程とを有するMISダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31064791A JPH05152586A (ja) | 1991-11-26 | 1991-11-26 | Misダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31064791A JPH05152586A (ja) | 1991-11-26 | 1991-11-26 | Misダイオードの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05152586A true JPH05152586A (ja) | 1993-06-18 |
Family
ID=18007769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31064791A Withdrawn JPH05152586A (ja) | 1991-11-26 | 1991-11-26 | Misダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05152586A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6116112A (en) * | 1997-12-31 | 2000-09-12 | Samsung Electronics Co., Ltd | Self-compensating dynamic balancer |
-
1991
- 1991-11-26 JP JP31064791A patent/JPH05152586A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6116112A (en) * | 1997-12-31 | 2000-09-12 | Samsung Electronics Co., Ltd | Self-compensating dynamic balancer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5989457A (ja) | 半導体装置の製造方法 | |
JPH05152586A (ja) | Misダイオードの製造方法 | |
JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
JP2002164537A (ja) | 半導体装置及びその製造方法 | |
JPH08162523A (ja) | 半導体装置及びその製造方法 | |
JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2720179B2 (ja) | 半導体装置およびその製造方法 | |
JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
JPS6037614B2 (ja) | 半導体装置の製造方法 | |
JPH05326497A (ja) | 半導体装置の製造方法 | |
JP2775782B2 (ja) | 半導体装置の製造方法 | |
JPH1126756A (ja) | 半導体装置の製造方法 | |
JPH10135323A (ja) | 半導体装置及びその製造方法 | |
JPS6117144B2 (ja) | ||
JPH0618185B2 (ja) | 半導体装置における微細孔の形成方法および半導体装置の製造方法 | |
JPS59124143A (ja) | 半導体集積回路の製造方法 | |
JPH0628262B2 (ja) | 半導体装置の製造方法 | |
JPH08274112A (ja) | 半導体集積回路の製造方法 | |
JPS6312380B2 (ja) | ||
JPS61184872A (ja) | 半導体装置の製造方法 | |
JPS62291941A (ja) | 半導体装置における素子間分離方法 | |
JPS6238857B2 (ja) | ||
JPS63116463A (ja) | 半導体装置の製造方法 | |
JPS62181451A (ja) | フイ−ルド絶縁膜の形成方法 | |
JPS6179254A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |