JP2734034B2 - シリコン半導体基板の処理方法 - Google Patents
シリコン半導体基板の処理方法Info
- Publication number
- JP2734034B2 JP2734034B2 JP63321242A JP32124288A JP2734034B2 JP 2734034 B2 JP2734034 B2 JP 2734034B2 JP 63321242 A JP63321242 A JP 63321242A JP 32124288 A JP32124288 A JP 32124288A JP 2734034 B2 JP2734034 B2 JP 2734034B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- semiconductor substrate
- oxygen
- nitride film
- silicon semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン半導体基板の処理方法、特にゲッ
タリング源となる欠陥層を形成する処理方法に関する。
タリング源となる欠陥層を形成する処理方法に関する。
シリコン半導体基板中に形成する結晶欠陥層によっ
て、有害不純物などをゲッタリングする技術には、欠陥
層の形成方法により大きく分けてイントリンシック・ゲ
ッタリング（以下、IGと略す）技術とエクストリンシッ
ク・ゲッタリング（以下、EGと略す）技術とがある。IG
技術としては、チョクラルスキー法で引き上げたシリコ
ン単結晶中にもともと過飽和に含まれる溶存酸素を熱処
理によって析出させ、シリコン半導体基板の内部に欠陥
層を形成する技術が代表的である。
て、有害不純物などをゲッタリングする技術には、欠陥
層の形成方法により大きく分けてイントリンシック・ゲ
ッタリング（以下、IGと略す）技術とエクストリンシッ
ク・ゲッタリング（以下、EGと略す）技術とがある。IG
技術としては、チョクラルスキー法で引き上げたシリコ
ン単結晶中にもともと過飽和に含まれる溶存酸素を熱処
理によって析出させ、シリコン半導体基板の内部に欠陥
層を形成する技術が代表的である。
一方、EG技術は半導体基板の裏面側に故意に格子歪を
導入するもので、たとえばシリコン半導体基板の裏面に
機械的損傷を与えたり、あるいはシリコン半導体基板の
裏面にリンなどの不純物を拡散し、格子不整合転位網を
発生させたり、あるいはアルゴンなどのイオン注入によ
って格子に損傷を与えたり、あるいはまたシリコン半導
体基板の裏面にシリコン窒化膜を成長させ、高温で熱処
理することによってシリコン半導体基板とシリコン窒化
膜との界面に歪場を形成するなどの方法がある。さらに
また、シリコン半導体基板の裏面に多結晶半導体膜を成
長させ、この多結晶半導体膜の結晶粒界をゲッタリング
源とする方法もEG技術に含まれる。
導入するもので、たとえばシリコン半導体基板の裏面に
機械的損傷を与えたり、あるいはシリコン半導体基板の
裏面にリンなどの不純物を拡散し、格子不整合転位網を
発生させたり、あるいはアルゴンなどのイオン注入によ
って格子に損傷を与えたり、あるいはまたシリコン半導
体基板の裏面にシリコン窒化膜を成長させ、高温で熱処
理することによってシリコン半導体基板とシリコン窒化
膜との界面に歪場を形成するなどの方法がある。さらに
また、シリコン半導体基板の裏面に多結晶半導体膜を成
長させ、この多結晶半導体膜の結晶粒界をゲッタリング
源とする方法もEG技術に含まれる。
しかし、上述した従来のゲッタリング技術は、たとえ
ばまずIG技術においては、酸素析出の機構が極めて多様
かつ複雑な要因を含んでいるため、酸素析出の完全な制
御は非常に困難で、欠陥層の形成が十分でなかったり、
逆に無欠陥であるべき活性領域に欠陥が発生したりし
て、半導体装置の製造歩留りを低下させるという欠点が
ある。
ばまずIG技術においては、酸素析出の機構が極めて多様
かつ複雑な要因を含んでいるため、酸素析出の完全な制
御は非常に困難で、欠陥層の形成が十分でなかったり、
逆に無欠陥であるべき活性領域に欠陥が発生したりし
て、半導体装置の製造歩留りを低下させるという欠点が
ある。
一方、EG技術においては、シリコン半導体基板の変形
や汚染を伴うことが多く、また一般的にIG技術よりは効
果が小さく、またゲッタリング作用が半導体装置製造プ
ロセス中で長続きしないという欠点があった。
や汚染を伴うことが多く、また一般的にIG技術よりは効
果が小さく、またゲッタリング作用が半導体装置製造プ
ロセス中で長続きしないという欠点があった。
本発明の目的は、IG技術を主とするものであるが、EG
の効果も得られる、新規なシリコン半導体基板の処理方
法を提供することにある。
の効果も得られる、新規なシリコン半導体基板の処理方
法を提供することにある。
本発明により処理方法は、シリコン基板の一主面の全
面もしくは一部分にシリコン酸化膜を形成し、さらに当
該一主面の全面にシリコン窒化膜を被着する工程と、前
記シリコン基板を熱処理し、前記シリコン窒化膜を被着
していない前記シリコン基板の他主面において、一定の
深さまで過飽和酸素を外部拡散により除去する工程と、
前記シリコン窒化膜の全部あるいは一部を除去する工程
と、前記シリコン基板を熱処理し、基板内に酸素析出核
を形成する工程と、前記シリコン窒化膜の全部あるいは
一部を除去した後に前記シリコン基板を酸素を含む雰囲
気中で熱処理し、前記酸素析出核に基づく積層欠陥を前
記一主面に形成する工程とを有している。
面もしくは一部分にシリコン酸化膜を形成し、さらに当
該一主面の全面にシリコン窒化膜を被着する工程と、前
記シリコン基板を熱処理し、前記シリコン窒化膜を被着
していない前記シリコン基板の他主面において、一定の
深さまで過飽和酸素を外部拡散により除去する工程と、
前記シリコン窒化膜の全部あるいは一部を除去する工程
と、前記シリコン基板を熱処理し、基板内に酸素析出核
を形成する工程と、前記シリコン窒化膜の全部あるいは
一部を除去した後に前記シリコン基板を酸素を含む雰囲
気中で熱処理し、前記酸素析出核に基づく積層欠陥を前
記一主面に形成する工程とを有している。
シリコン半導体基板を高温熱処理（1050℃以上）する
第２工程で一方の面（半導体素子を形成する面）からは
一定の深さまで過飽和酸素が除去・低減され、また内部
の結晶生成時の析出核を消減させる。この方法では、他
方の面は、シリコン窒化膜によって酸素の外部拡散がな
いから、この面側には、後でIG効果を与える過飽和酸素
は充分に残っている。次に低温（1000℃以下、通常600
〜700℃）で熱処理する第４工程で、過飽和酸素が残っ
ている領域に酸素析出核を精度よく形成することができ
る。
第２工程で一方の面（半導体素子を形成する面）からは
一定の深さまで過飽和酸素が除去・低減され、また内部
の結晶生成時の析出核を消減させる。この方法では、他
方の面は、シリコン窒化膜によって酸素の外部拡散がな
いから、この面側には、後でIG効果を与える過飽和酸素
は充分に残っている。次に低温（1000℃以下、通常600
〜700℃）で熱処理する第４工程で、過飽和酸素が残っ
ている領域に酸素析出核を精度よく形成することができ
る。
以下、図面を参照して、本発明の実施例につき説明す
る。第１図〜第４図は、第１実施例を示す図である。第
１図は、第１工程を示すもので、シリコン半導体基板１
の一方の表面にCVD法によって70nmのシリコン酸化膜２
を形成し、次いで同じ表面にCVD法によって15nmのシリ
コン窒化膜３を形成している。シリコン半導体基板１は
1.4×1018cm-3の格子間酸素を含み、面方位（100）の、
直径125mm,厚さ600μｍのものである。
る。第１図〜第４図は、第１実施例を示す図である。第
１図は、第１工程を示すもので、シリコン半導体基板１
の一方の表面にCVD法によって70nmのシリコン酸化膜２
を形成し、次いで同じ表面にCVD法によって15nmのシリ
コン窒化膜３を形成している。シリコン半導体基板１は
1.4×1018cm-3の格子間酸素を含み、面方位（100）の、
直径125mm,厚さ600μｍのものである。
次に第２図は第２工程を示すもので、シリコン半導体
基板１を、５％の酸素を含む窒素雰囲気中で1100℃,2時
間の熱処理を施し、これによってシリコン半導体基板１
の内部にほぼ一様に分布している格子間酸素の、シリコ
ン酸化膜２およびシリコン窒化膜３によってマスクされ
ていない方の表面から外部拡散４が起き、その結果、こ
の表面付近の領域では格子間酸素濃度は低くなる。この
領域が素子活性領域として用いられる。またこの際、シ
リコン窒化膜３による応力はシリコン酸化膜２によって
緩和され、シリコン半導体基板１の変形はおこらない。
基板１を、５％の酸素を含む窒素雰囲気中で1100℃,2時
間の熱処理を施し、これによってシリコン半導体基板１
の内部にほぼ一様に分布している格子間酸素の、シリコ
ン酸化膜２およびシリコン窒化膜３によってマスクされ
ていない方の表面から外部拡散４が起き、その結果、こ
の表面付近の領域では格子間酸素濃度は低くなる。この
領域が素子活性領域として用いられる。またこの際、シ
リコン窒化膜３による応力はシリコン酸化膜２によって
緩和され、シリコン半導体基板１の変形はおこらない。
続いて、このシリコン半導体基板１からシリコン酸化
膜２およびシリコン窒化膜３を除去する第３工程後、第
４工程として第３図に示すように、窒素ふんい気中で65
0℃,4時間の熱処理を施し、シリコン半導体基板１の内
部の、格子間酸素濃度の高い領域に酸素析出核５を成長
させる。次に、このシリコン半導体基板１を乾燥酸素ふ
んい気中で1000℃,16時間の熱処理を行なうと、第４図
に示すように酸素析出核５が形成されている領域に酸素
析出物６が成長する。また最初にシリコン酸化膜２およ
びシリコン窒化膜３でマスクされていた方の表面付近に
は酸素析出核５が高密度に存在しているので、この表面
には、酸素析出物６の成長に伴い、積層欠陥７が高密度
に発生し、これが強力なEG源として作用する。なお、前
に述べたように、第４図の工程は、ウエーハ段階で行な
わず、半導体装置の製造工程中において、同様な効果を
得るようにしていることが多い。
膜２およびシリコン窒化膜３を除去する第３工程後、第
４工程として第３図に示すように、窒素ふんい気中で65
0℃,4時間の熱処理を施し、シリコン半導体基板１の内
部の、格子間酸素濃度の高い領域に酸素析出核５を成長
させる。次に、このシリコン半導体基板１を乾燥酸素ふ
んい気中で1000℃,16時間の熱処理を行なうと、第４図
に示すように酸素析出核５が形成されている領域に酸素
析出物６が成長する。また最初にシリコン酸化膜２およ
びシリコン窒化膜３でマスクされていた方の表面付近に
は酸素析出核５が高密度に存在しているので、この表面
には、酸素析出物６の成長に伴い、積層欠陥７が高密度
に発生し、これが強力なEG源として作用する。なお、前
に述べたように、第４図の工程は、ウエーハ段階で行な
わず、半導体装置の製造工程中において、同様な効果を
得るようにしていることが多い。
以上のように作製したシリコン半導体基板は、従来の
EG技術を用いたものと異なり、熱処理などによってシリ
コン半導体基板が変形するような応力が発生することが
なく、またEG源として表面まで露出した内部欠陥を利用
しているため、ゲッタリング源は無尽蔵と言ってよく、
熱処理の繰返しによってアニールアウトされたり、消費
されつくしたりしてしまうことがない。また、本発明の
半導体基板の製造方法は、有害不純物などによって半導
体基板を汚染する心配もない。
EG技術を用いたものと異なり、熱処理などによってシリ
コン半導体基板が変形するような応力が発生することが
なく、またEG源として表面まで露出した内部欠陥を利用
しているため、ゲッタリング源は無尽蔵と言ってよく、
熱処理の繰返しによってアニールアウトされたり、消費
されつくしたりしてしまうことがない。また、本発明の
半導体基板の製造方法は、有害不純物などによって半導
体基板を汚染する心配もない。
さらにまた、本発明はIG技術とEG技術との相乗効果に
よる極めて強力なゲッタリング作用が得られるため、無
欠陥であるべき領域近くまで高密度の内部欠陥を形成さ
せるような危険をおかす必要はない。これらのことか
ら、本発明によって製造された半導体基板は、信頼性の
高い半導体装置を高歩留りで製造するのに極めて有効で
あるといえる。
よる極めて強力なゲッタリング作用が得られるため、無
欠陥であるべき領域近くまで高密度の内部欠陥を形成さ
せるような危険をおかす必要はない。これらのことか
ら、本発明によって製造された半導体基板は、信頼性の
高い半導体装置を高歩留りで製造するのに極めて有効で
あるといえる。
次に第２実施例につき説明する。先ず、第５図に示す
ように、シリコン半導体基板８に格子配列された窓を有
するシリコン酸化膜９を形成する。シリコン半導体基板
８は、第１実施例と同じく、1.4×1018cm-3の格子間酸
素を含み、直径125mm,厚さ600μm,面方位（100）のもの
である。シリコン酸化膜９はCVD法で30nmに形成した後
ホトエッチングによりパターンを形成する。ここで、シ
リコン酸化膜９の窓となる部分の寸法は、一辺が2mmの
正方形とし、またこれらの窓と窓との間隔は2mmとす
る。なお、この窓の各辺はシリコン半導体基板８の〈11
0〉方向とすることが望ましい。
ように、シリコン半導体基板８に格子配列された窓を有
するシリコン酸化膜９を形成する。シリコン半導体基板
８は、第１実施例と同じく、1.4×1018cm-3の格子間酸
素を含み、直径125mm,厚さ600μm,面方位（100）のもの
である。シリコン酸化膜９はCVD法で30nmに形成した後
ホトエッチングによりパターンを形成する。ここで、シ
リコン酸化膜９の窓となる部分の寸法は、一辺が2mmの
正方形とし、またこれらの窓と窓との間隔は2mmとす
る。なお、この窓の各辺はシリコン半導体基板８の〈11
0〉方向とすることが望ましい。
次にシリコン半導体基板８の同じ表面にCVD法によっ
て40nmの厚さのシリコン窒化膜10を成長させ、第６図に
示すような構造とする。次に第２工程として第７図に示
すように、シリコン半導体基板８を、５％の酸素を含む
窒素ふんい気中で1100℃,2時間の熱処理を施し、シリコ
ン酸化膜９およびシリコン窒化膜10でマスクされていな
い方の表面付近の領域の格子間酸素の外部拡散11を起こ
させる。またこの時、シリコン酸化膜９の窓を通してシ
リコン窒化膜10がシリコン半導体基板８と直接接してい
る界面では熱応力によって高密度に転位12が発生する。
て40nmの厚さのシリコン窒化膜10を成長させ、第６図に
示すような構造とする。次に第２工程として第７図に示
すように、シリコン半導体基板８を、５％の酸素を含む
窒素ふんい気中で1100℃,2時間の熱処理を施し、シリコ
ン酸化膜９およびシリコン窒化膜10でマスクされていな
い方の表面付近の領域の格子間酸素の外部拡散11を起こ
させる。またこの時、シリコン酸化膜９の窓を通してシ
リコン窒化膜10がシリコン半導体基板８と直接接してい
る界面では熱応力によって高密度に転位12が発生する。
続いて第３工程として第８図に示すように、ホトエッ
チング法によってシリコン窒化膜10がシリコン半導体基
板８と接している部分を残してシリコン窒化膜10を除去
し、さらにシリコン酸化膜９も除去する。第４工程はシ
リコン半導体基板８を窒素ふんい気中で650℃,5時間の
熱処理を施し、第９図に示すように酸素析出核13を成長
させる。
チング法によってシリコン窒化膜10がシリコン半導体基
板８と接している部分を残してシリコン窒化膜10を除去
し、さらにシリコン酸化膜９も除去する。第４工程はシ
リコン半導体基板８を窒素ふんい気中で650℃,5時間の
熱処理を施し、第９図に示すように酸素析出核13を成長
させる。
上記処理を行なったシリコン半導体基板８を、さらに
乾燥酸素ふんい気中で1000℃,16時間の熱処理を施すと
第10図に示すように、酸素析出物14が形成される。この
ときシリコン窒化膜10のパターンが形成されている方の
表面では、シリコン半導体基板８が露出している部分
で、酸素析出物14の成長およびシリコン半導体基板８の
酸化の進行に伴い、積層欠陥15が高密度に発生する。本
実施例では、シリコン半導体基板８とシリコン窒化膜10
との界面に発生した転位12、およびシリコン半導体基板
８が露出していた部分に発生した積層欠陥15、およびシ
リコン半導体基板内部に発生した酸素析出物14とによ
る、極めて強力なゲッタリング作用が得られる。なおこ
のシリコン半導体基板は、第１実施例のように、一方の
表面全部にシリコン窒化膜を成長させた場合と比較し
て、熱処理などによる基板の変形がさらに少ない。
乾燥酸素ふんい気中で1000℃,16時間の熱処理を施すと
第10図に示すように、酸素析出物14が形成される。この
ときシリコン窒化膜10のパターンが形成されている方の
表面では、シリコン半導体基板８が露出している部分
で、酸素析出物14の成長およびシリコン半導体基板８の
酸化の進行に伴い、積層欠陥15が高密度に発生する。本
実施例では、シリコン半導体基板８とシリコン窒化膜10
との界面に発生した転位12、およびシリコン半導体基板
８が露出していた部分に発生した積層欠陥15、およびシ
リコン半導体基板内部に発生した酸素析出物14とによ
る、極めて強力なゲッタリング作用が得られる。なおこ
のシリコン半導体基板は、第１実施例のように、一方の
表面全部にシリコン窒化膜を成長させた場合と比較し
て、熱処理などによる基板の変形がさらに少ない。
以上説明したように、本発明は先ずシリコン半導体基
板の一方の面側にのみ、過飽和酸素の除去または低減さ
れた一定領域を形成してから、低温熱処理することで、
酸素析出核を前記領域以外のところに形成する。前記一
定領域に、製造工程で半導体素子を形成するが、このと
き1000℃以上の高温になり、酸素析出核の領域に酸素析
出物が成長し、イントリンシック・ゲッタリング作用を
行なう格子欠陥が生ずる。この格子欠陥発生領域は、精
度良く制御可能である。またシリコン半導体基板の他方
の面（半導体素子を形成しない裏面）は、表面まで酸素
析出核があるので、表面に積層欠陥あるいは転位が生
じ、強力なエクストリンシック・ゲッタリング源ともな
っている。従来のエクストリンシック・ゲッタリングの
ように特別の表面処理を行なうものでないから、半導体
基板の変形，汚染の心配がなく、効果が強く、長持ちす
るゲッタリング作用を与える効果がある。
板の一方の面側にのみ、過飽和酸素の除去または低減さ
れた一定領域を形成してから、低温熱処理することで、
酸素析出核を前記領域以外のところに形成する。前記一
定領域に、製造工程で半導体素子を形成するが、このと
き1000℃以上の高温になり、酸素析出核の領域に酸素析
出物が成長し、イントリンシック・ゲッタリング作用を
行なう格子欠陥が生ずる。この格子欠陥発生領域は、精
度良く制御可能である。またシリコン半導体基板の他方
の面（半導体素子を形成しない裏面）は、表面まで酸素
析出核があるので、表面に積層欠陥あるいは転位が生
じ、強力なエクストリンシック・ゲッタリング源ともな
っている。従来のエクストリンシック・ゲッタリングの
ように特別の表面処理を行なうものでないから、半導体
基板の変形，汚染の心配がなく、効果が強く、長持ちす
るゲッタリング作用を与える効果がある。
第１図〜第４図は、第１実施例の各工程を示す断面図、
第５図は第２実施例で、シリコン半導体基板の一方の面
に形成したシリコン酸化膜のパターンを示す図、第６図
〜第10図は第２実施例のシリコン酸化膜パターン形成後
の各工程を示す断面図である。 1,8……シリコン半導体基板、2,9……シリコン酸化膜、
3,10……シリコン窒化膜、4,11……酸素の外部拡散、5,
14……酸素析出核、6,13……酸素析出物、7,15……積層
欠陥、12……転位。
第５図は第２実施例で、シリコン半導体基板の一方の面
に形成したシリコン酸化膜のパターンを示す図、第６図
〜第10図は第２実施例のシリコン酸化膜パターン形成後
の各工程を示す断面図である。 1,8……シリコン半導体基板、2,9……シリコン酸化膜、
3,10……シリコン窒化膜、4,11……酸素の外部拡散、5,
14……酸素析出核、6,13……酸素析出物、7,15……積層
欠陥、12……転位。
Claims (1)
- 【請求項１】シリコン基板の一主面の全面もしくは一部
分にシリコン酸化膜を形成し、さらに当該一主面の全面
にシリコン窒化膜を被着する工程と、前記シリコン基板
を熱処理し、前記シリコン窒化膜を被着していない前記
シリコン基板の他主面において、一定の深さまで過飽和
酸素を外部拡散により除去する工程と、前記シリコン窒
化膜の全部あるいは一部を除去する工程と、前記シリコ
ン基板を熱処理し、基板内に酸素析出核を形成する工程
と、前記シリコン窒化膜の全部あるいは一部を除去した
後に前記シリコン基板を酸素を含む雰囲気中で熱処理
し、前記酸素析出核に基づく積層欠陥を前記一主面に形
成する工程とを有するシリコン基板の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321242A JP2734034B2 (ja) | 1988-12-19 | 1988-12-19 | シリコン半導体基板の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321242A JP2734034B2 (ja) | 1988-12-19 | 1988-12-19 | シリコン半導体基板の処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02164040A JPH02164040A (ja) | 1990-06-25 |
| JP2734034B2 true JP2734034B2 (ja) | 1998-03-30 |
Family
ID=18130397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63321242A Expired - Fee Related JP2734034B2 (ja) | 1988-12-19 | 1988-12-19 | シリコン半導体基板の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734034B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04159768A (ja) * | 1990-10-23 | 1992-06-02 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JP4569354B2 (ja) * | 2005-03-31 | 2010-10-27 | トヨタ自動車株式会社 | 半導体基板 |
| JP5158833B2 (ja) * | 2006-03-31 | 2013-03-06 | 古河電気工業株式会社 | 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142866A (en) * | 1977-05-19 | 1978-12-12 | Fujitsu Ltd | Elimination method of impurity in si wafer |
| JPS63142822A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1988
- 1988-12-19 JP JP63321242A patent/JP2734034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02164040A (ja) | 1990-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0475655B2 (ja) | ||
| JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
| JPS59124136A (ja) | 半導体ウエハの処理方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPS5821829A (ja) | 半導体装置の製造方法 | |
| JP4647732B2 (ja) | Ｐ／ｐ−エピタキシャルウェーハの製造方法 | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPS6326541B2 (ja) | ||
| JPH023539B2 (ja) | ||
| JPS62219529A (ja) | 半導体装置の製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPH0616498B2 (ja) | エピタキシアルウエ−ハの製造方法 | |
| JPS5887833A (ja) | 半導体装置の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPH0443646A (ja) | 半導体装置及びその製造方法 | |
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JPH0350737A (ja) | 半導体装置の製造方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JP4356039B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JPS5885537A (ja) | 半導体装置の製造方法 | |
| KR0154191B1 (ko) | 반도체 소자의 무결점 영역 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |