KR0154191B1 - 반도체 소자의 무결점 영역 형성방법 - Google Patents
반도체 소자의 무결점 영역 형성방법 Download PDFInfo
- Publication number
- KR0154191B1 KR0154191B1 KR1019940013494A KR19940013494A KR0154191B1 KR 0154191 B1 KR0154191 B1 KR 0154191B1 KR 1019940013494 A KR1019940013494 A KR 1019940013494A KR 19940013494 A KR19940013494 A KR 19940013494A KR 0154191 B1 KR0154191 B1 KR 0154191B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- silicon substrate
- defect
- heat treatment
- temperature
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 제조 공정에 이용되는 무결점 영역 형성방법에 관한 것으로, 소자 형성 공정과 별도로 진행되어 공정 시간이 많이 소요되는 점을 개선하기 위해 웰 영역 형성 공정부터 필드 산화막 형성 공정 사이에 실리콘 기판내에 무결점 영역이 형성되도록 상기 공정 시간 및 온도 조건을 개선하므로서 공정 시간의 단축으로 생산성을 증대시킬 수 있도록 한 반도체 소자의 무결점 영역 형성방법에 관한 것이다.
Description
제1 내지 제5도는 본 발명에 따른 반도체 소자의 무결점 영역 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 패드 산화막
3 : 다결정 실리콘층 4 : 질화막
5 : 감광막 6 : 필드 산화막
7 : 무결점 영역 8 : 결점 영역
본 발명은 반도체 소자의 무결점 영역 형성방법에 관한 것으로, 특히 반도체 소자의 제조 공정중 웰(well) 영역 형성 공정부터 필드 산화막(field oxide) 형성 공정 사이에 실리콘 기판내에 무결점 영역이 형성되도록 열처리 공정의 시간 및 온도 조건을 개선하므로서 별도의 추가 공정없이 무결점 영역이 형성되도록 한 반도체 소자의 무결점 영역 형성방법에 관한 것이다.
일반적으로 실리콘 기판에는 일정 농도의 산소가 포함되어 있으며, 실리콘 기판 전체에 존재하는 이 산소로 인해 공정시 결점(defect)이 형성된다. 이러한 결점을 OISF(Oxidation Induced Stacking Fault)라 하는데, 소자 형성 부위에 존재하게 되면 누설 전류(leakage current)를 증가시키기 때문에 소자 형성전 실리콘 기판내의 산소 농도를 감소시켜 OISF가 형성되지 못하는 무결점 영역을 형성시키고 소정 부위에 불순물(impurity)이 모이도록 하여 결점 영역을 형성시켜야 한다.
종래 반도체 소자의 무결점 영역 형성방법은 고온에서 실리콘 기판에 존재하는 산소(O2)를 외부 확산(out diffusion)시키고, 저온에서 핵을 생성(nucleation)시킨 다음 다시 고온에서 핵을 성장시키며, 불순물을 모으므로서 실리콘 기판내에 무결점 영역 및 결점 영역이 형성되었다. 그런데 이러한 공정은 소자 형성 공정과는 별도로 이루어지며 그 시간이 많이 소요되었다. 또한, 종래의 공정을 소자 형성공정과 병행하여 진행한다면 공정 시간이 부적당하게 되어 무결점 영역이 형성되지 않는다.
따라서, 본 발명은 반도체 소자의 제조 공정중 실리콘 기판내에 무결점 영역이 형성되도록 공정 시간 및 온도 조건을 개선하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 무결점 영역 형성방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 고온의 가스 분위기에서 실리콘 기판상에 불순물 이온을 주입하고 소정 시간동안 열처리하여 웰 영역을 형성시킴과 동시에 실리콘 기판에 존재하는 산소가 외부 확산되는 단계와, 저온에서 다결정 실리콘층을 상기 실리콘 기판상에 형성된 패드 산화막 상부에 형성시킨 후 소정 시간동안 열처리 공정을 실시하고, 온도를 상승시켜 상기 다결정 실리콘층 상부에 질화막을 형성시키고 열처리 공정을 실시하므로서 상기 실리콘 기판내에 핵이 생성되는 단계와, 상기 질화막의 선택된 영역을 제거하고 고온 산화 공정으로 필드 산화막을 형성시킨 후 소정 시간동안 열처리 공정을 실시하므로서 핵이 성장되어 실리콘 기판내의 불순물이 소정의 영역에 모여 상기 실리콘 기판내에 무결점 영역 및 결점영역이 형성되는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1 내지 제5도는 본 발명에 따른 반도체 소자의 무결점 영역 형성방법을 설명하기 위한 소자의 단면도이다.
제1도를 참조하면, 실리콘 기판(1)상에 불순물 이온을 주입하고 1000∼1100℃ 온도의 질소(N2) 가스 분위기에서 6∼10 시간동안 열처리하여 웰 영역을 형성시킨다. 이때, 실리콘 기판(1)에 존재하는 산소가 외부 확산되어 무결점 영역의 깊이가 정해지게 된다. 웰 영역이 형성된 실리콘 기판(1) 상부에 열산화막인 패드 산화막(2)을 형성한다.
무결점 영역의 깊이는 온도, 시간, 가스 분위기 및 실리콘 기판의 산소 농도 등을 적절히 조정하여 원하는 깊이를 얻는다. 또한, N2가스 분위기 대신 아르곤(Ar) 가스 분위기를 조성하여도 동일한 결과를 얻을 수 있다.
즉, 실리콘 기판에 존재하는 산소의 농도가 옅을수록, 시간 및 온도가 증가할수록 무결점 영역은 깊게 형성된다. 하지만, 실리콘 기판에 존재하는 산소의 농도가 너무 옅으면 무결점 영역이 형성되지 않고, 너무 짙으면 실리콘 기판의 크랙을 발생시킨다. 그러므로, 무결점 영역의 형성 깊이는 대부분 시간 및 온도에 의해 결정되고, N2또는 아르곤 가스는 분위기 조성 역할을 한다.
예를 들어, 실리콘 기판에 존재하는 산소의 농도가 15ppma이고, 1100℃의 온도와 질소 분위기에서 4시간동안 열처리하면 약 23㎛의 깊이로 무결점 영역이 형성되며, 같은 조건에서 온도만 1200℃로 상승시켜 열처리하면 약 40㎛의 깊이로 무결점 영역이 형성된다. 다른 예로서, 실리콘 기판에 존재하는 산소 농도가 18ppma이고, 1100℃의 온도와 질소 분위기에서 4시간 동안 열처리하면 약 10㎛의 깊이로 무결점 영역이 형성되고, 같은 조건에서 온도만 1200℃로 상승시켜 열처리하면 약 25㎛의 깊이로 무결점 영역이 형성된다.
제2도를 참조하면, 패드 산화막(2) 상부에 600∼650℃ 온도의 반응로내에서 분리(isolation) 공정으로 변형된 LOCOS 공정중 완충 작용을 하는 다결정 실리콘층(3)을 예를들어 400∼600Å의 두께로 형성시킨다. 4∼6시간동안 열처리한 후 온도를 750∼800℃로 상승시킨 상태에서 질화막(4)을 예를들어 1000∼3000Å의 두께로 형성시킨다. 열처리 공정을 실시한 후 필드 산화막을 형성시키기 위해 감광막(5)을 형성시키고 패터닝한다.
이때, 다결정 실리콘층(3) 및 질화막(4) 형성시의 열처리 공정에 의해 핵이 생성되며 핵의 정도가 결정된다.
제3도는 패터닝된 감광막(5)을 이용한 건식식각 공정에 의해 질화막(4)의 선택된 영역을 식각하고, 패터닝된 감광막(5)을 제거한 단면도이다.
제4도는 튜브내의 온도를 1000∼1200℃로 상승시켜 산화 공정을 실시하여 필드 산화막(6)을 형성시킨 단면도이다.
제5도는 고온 산화 공정으로 필드 산화막(6)을 형성시킨 후 6∼8시간동안 열처리 공정을 실시하면 핵의 성장이 이루어져 실리콘 기판(1)내의 불순물이 소정의 영역에 모이게 되어 무결점 영역(7) 및 결정 영역(8)이 형성된 단면도로서, 이때 결점의 크기가 결정된다.
상술한 바와 같이 본 발명에 의하면 소자의 형성 공정과 동시에 무결점 영역의 형성 공정이 실시되므로 반도체 소자의 제조 공정 및 시간을 줄일 수 있어 생산성을 향상시킬 수 있다. 또한, 소자의 접합(junction) 영역에 결함(defect)이 없으므로 접합 누설(junction leakage)의 감소를 가져오며, 이로 인해 리프레쉬 시간(refresh time)이 증가된다.
Claims (4)
- 고온의 가스 분위기에서 실리콘 기판상에 불순물 이온을 주입하고 소정 시간동안 열처리하여 웰 영역을 형성시킴과 동시에 실리콘 기판상에 존재하는 산소가 외부 확산되는 단계와, 저온에서 다결정 실리콘층을 상기 실리콘 기판상에 형성된 패드 산화막 상부에 형성시킨 후 소정 시간동안 열처리 공정을 실시하고, 온도를 상승시켜 상기 다결정 실리콘층 상부에 질화막을 형성시키고 열처리 공정을 실시하므로서 상기 실리콘 기판내에 핵이 생성되는 단계와, 상기 질화막의 선택된 영역을 제거하고 고온 산화 공정으로 필드 산화막을 형성시킨 후 소정 시간동안 열처리 공정을 실시하므로서 핵이 성장되어 실리콘 기판내의 불순물이 소정의 영역에 모여 상기 실리콘 기판내에 무결점 영역 및 결점영역이 형성되는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 무결점 영역 형성방법.
- 제1항에 있어서, 상기 웰 영역 형성과 동시에 상기 실리콘 기판에 존재하는 산소를 외부 확산시키기 위한 열처리 공정은 1000 내지 1100℃ 온도의 질소 가스 및 아르곤 가스 중 적어도 어느 하나의 가스 분위기에서 6 내지 10시간동안 실시하는 것을 특징으로 하는 반도체 소자의 무결점 영역 형성방법.
- 제1항에 있어서, 상기 핵은 600 내지 650℃ 온도의 반응로내에서 다결정 실리콘층을 400 내지 600Å의 두께로 형성한 후 4 내지 6시간동안 열처리 공정을 진행하고 온도를 750 내지 800℃로 상승시킨 다음 질화막을 1000 내지 3000Å의 두께로 형성시키고 열처리하는 공정에 의해 생성되는 것을 특징으로 하는 반도체 소자의 무결점 영역 형성방법.
- 제1항에 있어서, 상기 핵은 1000 내지 1200℃의 온도에서 필드 산화막을 형성시킨 후 6 내지 8시간동안 열처리 공정을 실시하여 성장되는 것을 특징으로 하는 반도체 소자의 무결점 영역 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940013494A KR0154191B1 (ko) | 1994-06-15 | 1994-06-15 | 반도체 소자의 무결점 영역 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940013494A KR0154191B1 (ko) | 1994-06-15 | 1994-06-15 | 반도체 소자의 무결점 영역 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960002474A KR960002474A (ko) | 1996-01-26 |
KR0154191B1 true KR0154191B1 (ko) | 1998-12-01 |
Family
ID=19385340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940013494A KR0154191B1 (ko) | 1994-06-15 | 1994-06-15 | 반도체 소자의 무결점 영역 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0154191B1 (ko) |
-
1994
- 1994-06-15 KR KR1019940013494A patent/KR0154191B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960002474A (ko) | 1996-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19990024037A (ko) | 반도체장치 및 그 제조방법 | |
KR20000006001A (ko) | 무결함영역을가진반도체 | |
US6214700B1 (en) | Semiconductor device and method for producing same | |
JPS60247935A (ja) | 半導体ウエハの製造方法 | |
KR0154191B1 (ko) | 반도체 소자의 무결점 영역 형성방법 | |
JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
JPS6120337A (ja) | 半導体装置の製造方法 | |
JPH05235005A (ja) | 半導体基板及びその製造方法 | |
JPH0555233A (ja) | 半導体基板の製造方法 | |
JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH023539B2 (ko) | ||
JP2518378B2 (ja) | 半導体装置の製造方法 | |
JP3282265B2 (ja) | 半導体装置の製造方法 | |
KR100390909B1 (ko) | 반도체소자의 게더링 방법 | |
JPS62219529A (ja) | 半導体装置の製造方法 | |
KR100250226B1 (ko) | 반도체 소자의 격리막 형성방법 | |
JPS59175721A (ja) | 半導体装置の製造方法 | |
JPS60176241A (ja) | 半導体基板の製造方法 | |
JPH0661234A (ja) | 半導体装置の製造方法 | |
KR100453951B1 (ko) | 반도체소자의 패드산화막 형성방법 | |
KR19990000805A (ko) | 웨이퍼의 결함 제거방법 | |
JP2743452B2 (ja) | 半導体装置の製造方法 | |
JP3365972B2 (ja) | 半導体の製造方法 | |
JPH01173727A (ja) | 半導体装置の製造方法 | |
KR20000003939A (ko) | 반도체소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |