JPS60148127A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS60148127A JPS60148127A JP432884A JP432884A JPS60148127A JP S60148127 A JPS60148127 A JP S60148127A JP 432884 A JP432884 A JP 432884A JP 432884 A JP432884 A JP 432884A JP S60148127 A JPS60148127 A JP S60148127A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- silicon substrate
- defects
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 230000007547 defect Effects 0.000 abstract description 22
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 238000005247 gettering Methods 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は牛４体基板の製造方法にかかシ、特にゲッタリ
ング方法に関するものである。
ング方法に関するものである。
従来、シリコン基板に内在する酸素のために析出したシ
リコン酸化物および、それによって誘起された微小欠陥
などをゲッタリングのシンクとして利用するイントリン
シック・ゲッタリングと呼はれる万＠は、半４棒鉄置あ
るいは半導体素子をが形成される。基板内部と基板表面
の酸素濃度は同程度であるので、この微小欠陥核は基板
表面付近にまで形成される（第１図ｔａ＋ ）。
リコン酸化物および、それによって誘起された微小欠陥
などをゲッタリングのシンクとして利用するイントリン
シック・ゲッタリングと呼はれる万＠は、半４棒鉄置あ
るいは半導体素子をが形成される。基板内部と基板表面
の酸素濃度は同程度であるので、この微小欠陥核は基板
表面付近にまで形成される（第１図ｔａ＋ ）。
この基板に半導体素子形成のための熱処理が加えられる
。しかるときはシリコン基板１の微小欠陥核２は次第に
成長し微小欠陥４となる。この時、基板表面付近の微小
欠陥核は成長し素子形成領域５に突き出す（第１図１ｂ
） ）。
。しかるときはシリコン基板１の微小欠陥核２は次第に
成長し微小欠陥４となる。この時、基板表面付近の微小
欠陥核は成長し素子形成領域５に突き出す（第１図１ｂ
） ）。
以上のように、従来の方法ではシリコン基板中の最適酸
素濃度、半導体素子形成のための熱処理工程に制約があ
り、極く僅かでも最適値をはずれるとシリコン基板表面
にまで内部欠陥が到達してしまい半導体素子特性を劣化
させ、歩留シの低下。
素濃度、半導体素子形成のための熱処理工程に制約があ
り、極く僅かでも最適値をはずれるとシリコン基板表面
にまで内部欠陥が到達してしまい半導体素子特性を劣化
させ、歩留シの低下。
品質の低下を招く問題があった。
本発明は上記欠点を取り除き、微小欠陥の発生はシリコ
ン基板中に限足し、これに形成する半導体素子のリーク
電流を少なくし、特性劣化の少ない、高歩留り、高品質
の半導体装置を製造できる半導体基板を提供するもので
ある。
ン基板中に限足し、これに形成する半導体素子のリーク
電流を少なくし、特性劣化の少ない、高歩留り、高品質
の半導体装置を製造できる半導体基板を提供するもので
ある。
本発明によれば、シリコン基板裏面への多結晶シリコン
成長時の低温、長時間熱処理にも拘らず。
成長時の低温、長時間熱処理にも拘らず。
シリコン基板表面に欠陥がなく、かつイントリンシック
・ゲッタリングとイントリンシック・ゲッタリングの両
ゲッタリング効果を兼ね備えた半導体基板を提供するこ
とができる。
・ゲッタリングとイントリンシック・ゲッタリングの両
ゲッタリング効果を兼ね備えた半導体基板を提供するこ
とができる。
以下図面を参照し不発明の実施例につき説明する。
第２図（ａ）〜（ｄ）は不発明の一実施例を示す概略工
程別断面図である。以下工程順に説明する。
程別断面図である。以下工程順に説明する。
（１１： 第２図ｔａ＋において１１は例えば基板中の
酸素濃度が〜１６Ｘ１０ 原子／ｃｍ のシリコン基板
であるもこの基板は結晶成長条件にもよるが含有する酸
素により微小欠陥核１２が形成され全面に分布している
。
酸素濃度が〜１６Ｘ１０ 原子／ｃｍ のシリコン基板
であるもこの基板は結晶成長条件にもよるが含有する酸
素により微小欠陥核１２が形成され全面に分布している
。
（２）：先ずシリコン基板１１を１０００°Ｃ以上の高
温、例えば１１５０°Ｏで長時間熱処理する。このよう
な高温熱処理すると結晶成長時に出きた微小欠陥核は溶
解し基板表面近傍の格子間酸素は基板外方に拡散し、基
板の表面には数１０μｍの低岐累濃度層１３．１３’が
形成される（第２図（ｂ））。
温、例えば１１５０°Ｏで長時間熱処理する。このよう
な高温熱処理すると結晶成長時に出きた微小欠陥核は溶
解し基板表面近傍の格子間酸素は基板外方に拡散し、基
板の表面には数１０μｍの低岐累濃度層１３．１３’が
形成される（第２図（ｂ））。
（３）：次に高温熱処理を行なった上記シリコン基板１
１の裏面に、例えば６５０℃で多結晶シリコン１４を成
長させる。この時の低温熱処理によって、高温で溶解し
ていた酸素は微小欠陥核１５を形成する。こりとき低ば
素濃度層１３．１３’には殆んど微小欠陥核は形成され
ない（第２図（Ｃ））。
１の裏面に、例えば６５０℃で多結晶シリコン１４を成
長させる。この時の低温熱処理によって、高温で溶解し
ていた酸素は微小欠陥核１５を形成する。こりとき低ば
素濃度層１３．１３’には殆んど微小欠陥核は形成され
ない（第２図（Ｃ））。
（４）二以上（３）工程までの処理を受けたシリコン基
板に半導体素子形成のための熱処理が加えられる。この
時、微小欠陥核が成長して微小欠陥１６が形成される。
板に半導体素子形成のための熱処理が加えられる。この
時、微小欠陥核が成長して微小欠陥１６が形成される。
したがって、微小欠陥核が多発している層は微小欠陥層
となる。しかしながら、低噴累濃度層１３．１３’は、
前工程においても微小欠陥核が殆んど形成されていない
ので、半導体素子形成のための熱処理が加えられても微
小欠陥の発生およびその成長は殆んど認められない（第
２図（ｄ） ）。
となる。しかしながら、低噴累濃度層１３．１３’は、
前工程においても微小欠陥核が殆んど形成されていない
ので、半導体素子形成のための熱処理が加えられても微
小欠陥の発生およびその成長は殆んど認められない（第
２図（ｄ） ）。
以上詳細に説明した様に、不発明によればシリコン基板
表面に欠陥がなく、かつゲッタリング作用も確実に行な
われると共に、基板表面に半導体素子を形成する場合に
、プロセス温度の許容範囲が広く、形成した半導体素子
のリーク電流を極めて１戊くおさえることができ、高品
質、高歩留りの半導体装置を製造できる半導体基板を提
供することができる。
表面に欠陥がなく、かつゲッタリング作用も確実に行な
われると共に、基板表面に半導体素子を形成する場合に
、プロセス温度の許容範囲が広く、形成した半導体素子
のリーク電流を極めて１戊くおさえることができ、高品
質、高歩留りの半導体装置を製造できる半導体基板を提
供することができる。
第１図（ａｌ〜（ｂ）は従来の製造方法を用いた場合の
シリコン基板の断面図、纂２図（ａ）〜Ｆｄｌは不発明
り実施例を示すシリコン基板の断面図である。 図において、ｌ・・・・・・半導体基板、２・・・・多
結晶シリコン、３・・・・・・微小欠陥核、４・・・・
微小欠陥、訃・・・・・素子形成領域、１１・・・・半
導体基板、１２・・・・・微小欠陥核、１３．１３’
・・・・抵酸素濃＃層、１４・・・・・多結晶シリコン
、１５・面・微小欠陥核、１６・・・・・微小欠陥。 乃 ｆ 圀
シリコン基板の断面図、纂２図（ａ）〜Ｆｄｌは不発明
り実施例を示すシリコン基板の断面図である。 図において、ｌ・・・・・・半導体基板、２・・・・多
結晶シリコン、３・・・・・・微小欠陥核、４・・・・
微小欠陥、訃・・・・・素子形成領域、１１・・・・半
導体基板、１２・・・・・微小欠陥核、１３．１３’
・・・・抵酸素濃＃層、１４・・・・・多結晶シリコン
、１５・面・微小欠陥核、１６・・・・・微小欠陥。 乃 ｆ 圀
Claims (1)
- 【特許請求の範囲】 シリコン結晶中に含まれる酸素の濃度を〔υりと表わし
たとき、（ｕす≧ｌ０ＸＩＯ原子／ ｃｍ３のシリコン
基板を１０００℃以上で高温熱処理したのち、該基板の
裏面に多結晶シリコン′Ｊｔ成長することを特徴とする
半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP432884A JPS60148127A (ja) | 1984-01-13 | 1984-01-13 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP432884A JPS60148127A (ja) | 1984-01-13 | 1984-01-13 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60148127A true JPS60148127A (ja) | 1985-08-05 |
Family
ID=11581377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP432884A Pending JPS60148127A (ja) | 1984-01-13 | 1984-01-13 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148127A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104322A (ja) * | 1986-10-21 | 1988-05-09 | Toshiba Corp | エピタキシヤルウエ−ハ |
| JPH01161756A (ja) * | 1987-11-18 | 1989-06-26 | Intersil Inc | Ｃｍｏｓ集積回路とその製造法 |
| JPH01282814A (ja) * | 1988-05-09 | 1989-11-14 | Mitsubishi Electric Corp | 半導体基板の製造方法 |
| US4897154A (en) * | 1986-07-03 | 1990-01-30 | International Business Machines Corporation | Post dry-etch cleaning method for restoring wafer properties |
-
1984
- 1984-01-13 JP JP432884A patent/JPS60148127A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897154A (en) * | 1986-07-03 | 1990-01-30 | International Business Machines Corporation | Post dry-etch cleaning method for restoring wafer properties |
| JPS63104322A (ja) * | 1986-10-21 | 1988-05-09 | Toshiba Corp | エピタキシヤルウエ−ハ |
| JPH01161756A (ja) * | 1987-11-18 | 1989-06-26 | Intersil Inc | Ｃｍｏｓ集積回路とその製造法 |
| JPH01282814A (ja) * | 1988-05-09 | 1989-11-14 | Mitsubishi Electric Corp | 半導体基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0132036B1 (ko) | 반도체기판 및 그 처리방법 | |
| US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| US20020142170A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JP2004503086A (ja) | 削剥領域を備えたシリコンウエハの製造方法及び製造装置 | |
| KR20000006001A (ko) | 무결함영역을가진반도체 | |
| KR20000006046A (ko) | 실리콘에피택셜웨이퍼의제조방법 | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JPH09283529A (ja) | 半導体基板の製造方法およびその検査方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US5574307A (en) | Semiconductor device and method of producing the same | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPS5821829A (ja) | 半導体装置の製造方法 | |
| JPS58138034A (ja) | 半導体装置の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPS6312376B2 (ja) | ||
| JPH0555233A (ja) | 半導体基板の製造方法 | |
| JPH0574784A (ja) | シリコン基板の製造方法 | |
| JPS6326541B2 (ja) |