JPS63137412A - 半導体用基板の製造方法 - Google Patents

半導体用基板の製造方法

Info

Publication number
JPS63137412A
JPS63137412A JP28494686A JP28494686A JPS63137412A JP S63137412 A JPS63137412 A JP S63137412A JP 28494686 A JP28494686 A JP 28494686A JP 28494686 A JP28494686 A JP 28494686A JP S63137412 A JPS63137412 A JP S63137412A
Authority
JP
Japan
Prior art keywords
single crystal
thin film
film
silicon
crystal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28494686A
Other languages
English (en)
Inventor
Shuji Enomoto
修治 榎本
Tsukasa Doi
土居 司
Fumihiro Atsunushi
厚主 文弘
Toshiyuki Shinozaki
敏幸 篠崎
Yoshinobu Kakihara
柿原 良亘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28494686A priority Critical patent/JPS63137412A/ja
Publication of JPS63137412A publication Critical patent/JPS63137412A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明はSol (5ilicon  on  1n
sulator )型基板構造を有し、たとえば高速・
高1!積したバイポーラトランジスタとMOSトランジ
スタとの混成回路を形成することができる低欠陥密度な
半導体用基板の製造方法に関するものである。
(0)従来の技術 従来より、サファイヤ基板は、たとえばSO8技術にお
いては利用されてきた。SO8技術は、サファイヤ基板
の上にシリコン薄膜をヘテロエピタキシャル成長させて
MOSデバイスなどを構成し、従来問題となっていた配
線容■と素子間分離を解決し、MOSデバイスなどの高
速化をはかるようにしたものである。更に、SO8技術
の欠点を克服するために、シリコン基板全面にスピネル
単結晶薄膜や、YlCa 、M(J 、SCなどを添加
した安定化ジルコニア薄膜を被覆してなる新しい半導体
基板も提案されている。
サファイヤ単結晶基板上に気相成長法で形成されたシリ
コン単結晶薄膜は、表面モホロジーや結品性があまり良
くなく、しかも/lのオートドープによる汚染も生じや
すく、欠陥密度は103〜10′(個/cm’ )と多
く、またサフフイヤ基板は高価であるため、デバイス作
成用の基板として広く利用できないのが現状であった。
このような状況に鑑みて、シリコン基板上にスピネル単
結晶薄膜や安定化ジルコニア薄膜を被覆し、高温の酸化
によってこれら酸化膜とシリコン単結晶基板の界面にシ
リコン酸化膜を形成してなる新しい半導体用絶縁基板が
提案され、半導体デバイスが形成可能な半導体用絶縁基
板が実現されている。
(ハ〉発明が解決しようとする問題点 しかし、シリコン単結晶基板上に形成してなるスピネル
単結晶薄膜や安定化ジルコニア薄膜上に、気相成長法で
シリコン単結晶薄膜をヘテロエピタキシャル成長させた
場合、格子の不整合や熱膨張係数などの違いによって結
晶性の劣化に伴う欠陥密度の増加や表面モホロジーの悪
化などが生じた。
この発明は上記の事情に鑑みてなされたもので、シリコ
ン単結晶基板上に形成してなるスピネル単結晶薄膜や、
安定化ジルコニア単結晶薄膜上に気相成長法でシリコン
単結晶薄膜を形成するヘテロエピタキシャル成長におい
て問題となる、欠陥密度の増加及び表面モホロジーの悪
化などの欠点を改善するとともに、シリコン単結晶薄膜
を形成する気相成長時に、サフフイヤ基板の場合のよう
な1.12のオートドープによる汚染が全くなく、より
高温で結晶性の優れたシリコン単結晶膜を有する半導体
用基板の製造方法を提供することを目的としている。
(ニ)問題を解決するための手段 この発明の半導体用基板の製造方法は、シリコン単結晶
基板の全面に酸化物単結晶薄膜を形成する工程と、次に
高温酸化によってシリコン単結晶基板と酸化物結晶薄膜
との界面に熱酸化膜を形成する工程と、酸化物単結晶薄
膜上に気相成長法によりシリコン薄膜を形成する工程と
、シリコン薄膜と酸化物単結晶薄膜界面近傍にイオンイ
ンプランテーション法によりシリコンをイオン注入して
シリコン薄膜と酸化物単結晶薄膜の界面にアモルファス
シリコン層を形成する工程と、その後高温の熱処理を行
って固相成長させる工程と、ざらにシリコン薄膜表面近
傍にシリコンをイオン注入してシリコン薄膜の表面にア
モルファスシリコン層を形成する工程と、その後高温の
熱処理を行なって固相成長させる工程とを含んでなる構
成である。
この発明に用いるシリコン単結晶基板としては、(10
0)や(111)方位を有するものが使用される。
これらのシリコン単結晶基板上に形成する酸化物単結晶
薄膜としては、シリコン単結晶基板と同方位を有するス
ピネル単結晶薄膜や安定化ジルコニア単結晶1膜が使用
され、その膜厚は300人〜1μm程度が好ましい。
上記、酸化物単結晶薄膜は必要に応じて、たとえば10
00℃〜1150℃の温度で水素(H2)ガスや0.1
〜1.0%の塩酸(HCI )を含む水素ガス中で、た
とえば50人〜1000人のガスエツチングを行なって
表面を清浄化することが好ましい。
上記酸化物単結晶薄膜上に気相成長法により形成するシ
リコン単結晶薄膜の膜厚は、0.02〜1.0μm程度
が好ましく、気相成長法において、たとえば原料ガスと
してSt H4、Si H2C12、Si HCI s
 、Si Cl 4などのシラン系のガスを、0.05
容量%〜5容旦%の割合で水素ガス中に含ませたものを
用い、900℃〜1150℃の温度で成長速度0.1〜
3.0.czm /minで形成する。上記シリコン単
結晶薄膜上には、必要に応じてパイロ酸化や塩酸酸化、
あるいは乾燥酸素により、たとえば800℃〜1000
℃の温度で膜厚200人〜2000人の熱酸化膜を形成
することが好ましい。
シリコン1illlと酸化物単結晶の界面にアモルファ
スシリコン層を形成するためのイオン注入条件は、シリ
コン薄膜などの膜厚によっても異なるが、たとえば注入
エネルギー20Ke■〜400KeV、注入量1X10
CIll−2〜5×10cm′程度で行ない、シリコン
薄膜と酸化物単結晶薄膜の界面近傍にアモルファスシリ
コン層を350人〜4500人程度の層厚に形成するの
が好ましい。
高温の熱処理を行なって固相成長させる場合、たとえば
水素又は窒素雰囲気中で、500℃〜1150℃程度の
温度で30分から12時間の範囲で行なうのが好ましい
シリコン薄膜表面にアモルファスシリコン層を形成する
場合のイオン注入条件は、たとえば注入エネルギー20
Kev〜80KeV1注入1xlO”cr’ 〜6x 
10” cm’程度で行ナウノカ好マシク、またシリコ
ン薄膜の表面にアモルファスシリコン層を350人〜1
200人程度の層厚に形成する。
(ホ)作 用 上記したこの発明に係る半導体用基板の製造方法におい
ては、シリコン単結晶基板上に形成されたスピネル単結
晶薄膜または安定化ジルコニア単結晶薄膜などの酸化物
単結晶薄膜を高温酸化する。
シリコン単結晶基板と酸化物単結晶薄膜の界面に、S!
02を形成した半導体用基板上に気相成長法により形成
した第一層目のシリコン単結晶薄膜を、イオン注入法に
よりアモルファス化した後、aKWで固相成長を行うプ
ロセスを2度行なう、いわゆるダブル固相成長を行なう
この方法によれば、第一層目の簿い、たとえば0.02
〜1.0μm厚のシリコン単結晶簿膜及びこのシリコン
単結晶N!!上に形成したシリコン単結晶薄膜の欠陥密
度は、5個/ cn+2内に低減し表面モホルジーも改
善されるので同一基板内にバイポーラトランジスタ、M
OSトランジスタなどの能動素子の作成が容易に可能に
なる。
(へ)実施例 以下この発明の実施例を図面にて説明するが、この発明
は以下の実施例に限定されるものではない。
実施例1 第1図は、この発明の半導体用基板の製造方法の実施例
を説明するための製造工程図である。
まず、第1図の(ωに示すように、(100)面を有す
るシリコン単結晶基板1上に、(100)面を有するス
ピネル単結晶薄膜や、(100)面を有する安定化ジル
コニア単結晶薄膜のような酸化物単結晶薄膜2を、膜厚
4500人に形成する。次に、1100℃の酸素の雰囲
気でこの基板を酸化して、第1図の(b)に示すように
、シリコン単結晶基板1と、酸化物単結晶簿膜2との界
面に熱酸化膜(Si 02 )3を形成する。次にエピ
タキシャルチャンバー内で、酸化物単結晶lI2を、1
100℃の温度で、水素ガスや0.3%の塩酸を含む水
素ガス中で、200人をガスエツチングをして表面を清
浄化する。その後、シラン(Sf H4)ガスを0.2
容量%の割合で水素ガス中に含ませて、1000℃の温
度でシランガスを熱分解させ、第1図の(C)に示すよ
うに、酸化物単結晶簿膜2上に成長速度0.2μb 膜厚に形成する。
次に第1図の(d)に示すように、シリコン単結晶簿膜
5にシリコンのイオン注入を行ない、酸化物単結晶薄膜
2とシリコン単結晶薄膜5との界面近傍にアモルファス
シリコン層7を形成する。注入条件は注入エネルギー3
00KeV、注入口5×1Q r”; c m−2で行
なって、酸化物単結晶薄膜2とシリコン単結晶簿膜5の
界面近傍にアモルファスシリコン層7を3000人の範
囲に形成する。次に、第1図の+e)に示すように、水
素又は窒素雰囲気で、シリコン単結晶薄膜5とアモルフ
ァスシリコン層7の界面の単結晶シリコンを種結晶とし
て、1000℃の温度で1時間の条件で固相成長を行な
い、アモルファスシリコン層7を良質な低欠陥密度のシ
リコン単結晶薄膜51に改質させる。すなわち、高温の
熱処理を行なって固相成長を行なうことにより、シリコ
ン単結晶源y15と酸化物単結晶簿膜2との界面で格子
の不整合を矯正しながら、又、結晶性の優れたシリコン
単結晶tilll!5の表面のシリコンを種結晶として
固相成長することになり、その結果、界面結晶構造及び
結晶性の良好なシリコン単結品薄Wi、51が形成され
る。
次に、第1図の+f+に示すように、シリコン単結晶簿
膜51にシリコンのイオン注入を行ない、シリコン単結
晶薄膜51の表面近傍にアモルファスシリコン層8を形
成する。シリコンのイオン注入を注入エネルギー40K
eV、u入fjk 2x 1016cr’の条件で行な
う。その結果、シリコン単結晶薄暎51の表面にアモル
ファスシリコン層8を層厚500Aの領域に形成する。
次にN1図の(9)に示すように、800℃の水素また
は窒素雰囲気で1時間保持し、1回目の固相成長により
改質されたアモルファスシリコン層8と接する部分のシ
リコン単結晶薄膜51を種結晶として、表面方向にシリ
コン単結晶が成長することにより、結晶性の優れた界面
の結晶構造の良好な膜厚0.7μ曙のシリコン単結晶薄
膜52が形成され、半導体用基板として提供される。
ざらに膜厚0.7μm以上の半導体用基板を提供する場
合には、このシリコン単結晶薄膜52上をN2またはN
2 +HC1でガスエツチングした後、aij!(たと
えば900〜1150℃)で気相成長法により、第1図
のfh)に示すように、所定の膜厚(たとえば0.5〜
20μl)のシリコン単結晶薄膜を、シリコン単結晶簿
膜52を種結晶とするホモエピタキシャル成長法によっ
て形成すると、絶縁基板上に結晶性の良い低欠陥密度(
たとえば5個/cm”)で表面モホロジーの良いシリコ
ン単結晶膜6を有する半導体用基板を提供することがで
きる。
!1」Lと 第2図の(ω乃至fh)はそれぞれこの発明の半導体用
基板の製造方法の他の実施例を説明するための製造工程
図であり、第1図の(ω乃至(tuと異なる点は、第2
図の(C)に示すようにシリコン単結晶薄膜5上に、8
50℃の温度でスチーム(N20)雰囲気で熱酸化膜4
を1000人の膜厚に形成し、以後のイオン注入の工程
をこの熱酸化膜4を介して行なう。第2図の(小及び(
t)に示すように、熱酸化膜4をシリコン単結晶薄膜5
上に形成してイオン注入することにより、シリコンイオ
ンのシリコン基板中でのチャンネリングを防止すること
ができ、またフンバーミネーションによる汚染も防止で
きるので、製造上ウェハー間のバラツキ(アモルファス
領域の幅)を小さくすることができる。またシリコン薄
膜のより表面近くにアモルファスシリコン層を形成する
ことができ、たとえば第1図の(hに対応して形成した
場合、アモルファスシリコン層8を350人の領域に形
成することができ、その後の高温の熱処理による固相成
長することによって、シリコン表面の結晶性を高め、2
段にシリコンをエピタキシャル成長させる場合に有利で
ある。
上記したこの発明の実m例によれば非常に結晶性のよい
シリコン単結晶薄膜6が得られ熱による塑性変形のない
内部応力フリーの半導体用基板の作成が可能となる。
(ト)発明の効果 以上のようにこの発明によれば、従来困難を極めたシリ
コン単結晶基板上に形成したスピネル単結晶siや安定
化ジルコニア単結晶薄膜のような酸化物単結晶薄膜上に
形成されるシリコン単結晶薄膜の結晶性が改善され、そ
の結果、低欠陥密度を実現することができ、また表面モ
ホロジーについて著しい改善をすることができる。また
シリコン単結晶薄膜内に形成する各アモルファスシリコ
ン領域は、イオン注入で形成するため、基板面内、基板
間でのバラツキが少なく、大面積化も容易であり、この
発明により半導体用基板を容易に製造することができる
【図面の簡単な説明】
第1図は、この発明の一実施例の製作工程を順次示す半
導体用基板の模式断面図であり、N2図は、この発明の
他の実施例の製作工程を順次示す半導体用基板の模式断
面図である。 1・・・・・・シリコン単結晶基板、 2・・・・・・酸化物単結晶膜、 3.4・・・・・・熱酸化膜(StO2)、5.6・・
・・・・シリコン単結晶薄膜、7.8・・・・・・アモ
ルファスシリコン領域、51.52・・・・・・改質さ
れたシリコン単結晶薄膜。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1、シリコン単結晶基板の全面に酸化物単結晶薄膜を形
    成する工程と、次に高温酸化によってシリコン単結晶基
    板と酸化物結晶薄膜との界面に熱酸化膜を形成する工程
    と、酸化物単結晶薄膜上に気相成長法によりシリコン薄
    膜を形成する工程と、シリコン薄膜と酸化物単結晶薄膜
    界面近傍にイオンインプランテーシヨン法によりシリコ
    ンをイオン注入してシリコン薄膜と酸化物単結晶薄膜の
    界面にアモルファスシリコン層を形成する工程と、その
    後高温の熱処理を行つて固相成長させる工程と、さらに
    シリコン薄膜表面近傍にシリコンをイオン注入してシリ
    コン薄膜の表面にアモルファスシリコン層を形成する工
    程と、その後高温の熱処理を行なって固相成長させる工
    程とを含んでなることを特徴とする半導体用基板の製造
    方法。
JP28494686A 1986-11-29 1986-11-29 半導体用基板の製造方法 Pending JPS63137412A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28494686A JPS63137412A (ja) 1986-11-29 1986-11-29 半導体用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28494686A JPS63137412A (ja) 1986-11-29 1986-11-29 半導体用基板の製造方法

Publications (1)

Publication Number Publication Date
JPS63137412A true JPS63137412A (ja) 1988-06-09

Family

ID=17685114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28494686A Pending JPS63137412A (ja) 1986-11-29 1986-11-29 半導体用基板の製造方法

Country Status (1)

Country Link
JP (1) JPS63137412A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
US6383899B1 (en) * 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
JP2006191028A (ja) * 2005-01-07 2006-07-20 Internatl Business Mach Corp <Ibm> 配向変更された低欠陥密度のSiを製造する方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645047A (en) * 1979-09-20 1981-04-24 Toshiba Corp Manufacture of semiconductor monocrystal film
JPS59110112A (ja) * 1982-12-16 1984-06-26 Nec Corp 半導体基体の製造方法
JPS59181609A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
JPS61166043A (ja) * 1985-01-17 1986-07-26 Sharp Corp 半導体用絶縁基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645047A (en) * 1979-09-20 1981-04-24 Toshiba Corp Manufacture of semiconductor monocrystal film
JPS59110112A (ja) * 1982-12-16 1984-06-26 Nec Corp 半導体基体の製造方法
JPS59181609A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
JPS61166043A (ja) * 1985-01-17 1986-07-26 Sharp Corp 半導体用絶縁基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
US6383899B1 (en) * 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
JP2006191028A (ja) * 2005-01-07 2006-07-20 Internatl Business Mach Corp <Ibm> 配向変更された低欠陥密度のSiを製造する方法

Similar Documents

Publication Publication Date Title
JPH01289108A (ja) ヘテロエピタキシャル成長方法
JP2570646B2 (ja) Siベ−ス半導体結晶基板及びその製造方法
JP3886085B2 (ja) 半導体エピタキシャル基板の製造方法
JPH0236059B2 (ja) Kagobutsuhandotainoseichohoho
JPS63137412A (ja) 半導体用基板の製造方法
JPS62176145A (ja) 半導体用基板の製造方法
JPH0475649B2 (ja)
JPS6170715A (ja) 化合物半導体の成長方法
JPS62263627A (ja) 半導体用基板の製造方法
JP3157280B2 (ja) 半導体装置の製造方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JPS62132312A (ja) 半導体薄膜の製造方法
JP2004514288A (ja) 高誘電率材料を含む半導体構造体
JPH0281423A (ja) Soi基板の製造方法
JP2961188B2 (ja) Soi基板の作製方法
JPH05335234A (ja) 半導体基板の製造方法
JPH033363A (ja) 半導体薄膜の製造方法
JP2503255B2 (ja) 化合物半導体基板の製造方法
JPS6248014A (ja) 半導体層の固相成長方法
JPH01243513A (ja) 化合物半導体基板
JPH03242396A (ja) 酸化物薄膜形成用基板
JPS6131387A (ja) 気相エピタキシヤル成長法
JPS61155289A (ja) 化合物半導体単結晶の製造方法
JPH02103953A (ja) 単結晶マグネシアスピネル膜の形成方法
JPH04335519A (ja) 半導体結晶の製造方法