JP2684712B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP2684712B2 JP2684712B2 JP25870488A JP25870488A JP2684712B2 JP 2684712 B2 JP2684712 B2 JP 2684712B2 JP 25870488 A JP25870488 A JP 25870488A JP 25870488 A JP25870488 A JP 25870488A JP 2684712 B2 JP2684712 B2 JP 2684712B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- gate electrode
- source
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタに関する。
近年、集積回路は宇宙空間および原子炉の周辺などで
使用される機会が増加しており、放射線に対する耐性の
強い構造のものが要求されるようになった。
使用される機会が増加しており、放射線に対する耐性の
強い構造のものが要求されるようになった。
このような環境下で用いられる集積回路は種々の放射
線損傷を受け、短時間のうちに特性変動を起こし、集積
回路の機能が著しく低下するかもしくは最悪の場合には
その機能が完全に消失することになる。
線損傷を受け、短時間のうちに特性変動を起こし、集積
回路の機能が著しく低下するかもしくは最悪の場合には
その機能が完全に消失することになる。
電界効果トランジスタの特性変動の要因としてシリコ
ン酸化膜の正電荷の蓄積があり、その電荷量はシリコン
酸化膜の厚さの２乗あるいは３乗に比例して増大するこ
とが知られている。
ン酸化膜の正電荷の蓄積があり、その電荷量はシリコン
酸化膜の厚さの２乗あるいは３乗に比例して増大するこ
とが知られている。
一般にシリコンゲート電界効果トランジスタにおい
て、各トランジスタ間の分離法としてフィールド酸化膜
を設ける方法が主流であるが、しきい値電圧の確保や配
線容量の低減のため、その厚さをゲート酸化膜の数十倍
に設計している。
て、各トランジスタ間の分離法としてフィールド酸化膜
を設ける方法が主流であるが、しきい値電圧の確保や配
線容量の低減のため、その厚さをゲート酸化膜の数十倍
に設計している。
第２図（ａ）〜（ｃ）は従来の電界効果トランジスタ
の一例の平面図、Ａ−Ａ′線断面図及びＢ−Ｂ′線断面
図である。
の一例の平面図、Ａ−Ａ′線断面図及びＢ−Ｂ′線断面
図である。
電界効果トランジスタは、ｐ型シリコン基板６の表面
のフィールド酸化膜１に囲まれて形成されたゲート酸化
膜２の表面の多結晶シリコンゲート電極３と、ゲート電
極３を挟んで両側のゲート酸化膜２の下に拡散により形
成されたn+型ソース・ドレイン領域５とを有して構成さ
れている。
のフィールド酸化膜１に囲まれて形成されたゲート酸化
膜２の表面の多結晶シリコンゲート電極３と、ゲート電
極３を挟んで両側のゲート酸化膜２の下に拡散により形
成されたn+型ソース・ドレイン領域５とを有して構成さ
れている。
第２図に示すように、電界効果トランジスタが電離放
射線にさらされるとフィールド酸化膜１が帯電し、その
下のｐ型シリコン基板６の表面下が反転しn+型反転領域
８を形成するのでトランジスタ間の分離効果がなくな
る。
射線にさらされるとフィールド酸化膜１が帯電し、その
下のｐ型シリコン基板６の表面下が反転しn+型反転領域
８を形成するのでトランジスタ間の分離効果がなくな
る。
それは第１の各トランジスタ間のリーク電流i1、第２
にトランジスタ内のソースとドレイン間に生ずるリーク
電流i2による。
にトランジスタ内のソースとドレイン間に生ずるリーク
電流i2による。
リーク電流i1に関しては、トランジスタ周辺に高濃度
拡散分離領域を形成すればフィールド酸化膜１下の反転
を抑制できる。
拡散分離領域を形成すればフィールド酸化膜１下の反転
を抑制できる。
上述した従来の電界効果トランジスタは、放射線にさ
らされると、フィールド酸化膜の内部に正電荷が帯電
し、フィールド酸化膜の下部のｐ型シリコン基板上層が
ｎ型に反転して反転領域が形成され、ソース・ドレイン
間を電気的に接続するリーク電流が流れるので、トラン
ジスタの電気的特性が著しく損われるという欠点があっ
た。
らされると、フィールド酸化膜の内部に正電荷が帯電
し、フィールド酸化膜の下部のｐ型シリコン基板上層が
ｎ型に反転して反転領域が形成され、ソース・ドレイン
間を電気的に接続するリーク電流が流れるので、トラン
ジスタの電気的特性が著しく損われるという欠点があっ
た。
本発明の目的は、耐放射線性が強化された電界効果ト
ランジスタを提供することにある。
ランジスタを提供することにある。
本発明の電界効果トランジスタは、一導電型の半導体
基板の一主面上に形成されたフィールド絶縁膜に囲まれ
て形成されたゲート絶縁膜の表面のゲート電極と、該ゲ
ート電極を挟んで前記半導体基板上層部に逆導電型のソ
ース・ドレンイン領域を有する電界効果トランジスタに
おいて、前記ソース・ドレイン領域に隣接する前記ゲー
ト電極の下層を除く全外周部に逆導電型の低濃度ソース
・ドレイン領域と、該低濃度ソース・ドレイン領域に隣
接して外周を囲み前記ゲート電極の下層を除く前記ゲー
ト絶縁膜の下の前記半導体基板に一導電型の高濃度拡散
領域とを設けて構成されている。
基板の一主面上に形成されたフィールド絶縁膜に囲まれ
て形成されたゲート絶縁膜の表面のゲート電極と、該ゲ
ート電極を挟んで前記半導体基板上層部に逆導電型のソ
ース・ドレンイン領域を有する電界効果トランジスタに
おいて、前記ソース・ドレイン領域に隣接する前記ゲー
ト電極の下層を除く全外周部に逆導電型の低濃度ソース
・ドレイン領域と、該低濃度ソース・ドレイン領域に隣
接して外周を囲み前記ゲート電極の下層を除く前記ゲー
ト絶縁膜の下の前記半導体基板に一導電型の高濃度拡散
領域とを設けて構成されている。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｅ）は本発明の一実施例の平面図、
Ａ−Ａ′線断面図、Ｂ−Ｂ′線断面図、Ｃ−Ｃ′線断面
図及びＤ−Ｄ′線断面図である。
Ａ−Ａ′線断面図、Ｂ−Ｂ′線断面図、Ｃ−Ｃ′線断面
図及びＤ−Ｄ′線断面図である。
電界効果トランジスタは、n+型ソース・ドレイン領域
４の外周に隣接するｐ型シリコン基板６の上層にn-型ソ
ース・ドレイン領域９を設け、さらにその外周にp+型拡
散領域７を設けたことが第２図のn+型ソース・ドレイン
領域５と異る点以外は、従来の電界効果トランジスタと
同様である。
４の外周に隣接するｐ型シリコン基板６の上層にn-型ソ
ース・ドレイン領域９を設け、さらにその外周にp+型拡
散領域７を設けたことが第２図のn+型ソース・ドレイン
領域５と異る点以外は、従来の電界効果トランジスタと
同様である。
すなわち、拡散によってn-型ソース・ドレイン領域９
は、n+型ソース・ドレイン領域４に隣接してゲート電極
３の下を除く全周辺部にセレフアライン方式で形成さ
れ、さらにその外周に隣接してp+型拡散領域７が形成さ
れている。
は、n+型ソース・ドレイン領域４に隣接してゲート電極
３の下を除く全周辺部にセレフアライン方式で形成さ
れ、さらにその外周に隣接してp+型拡散領域７が形成さ
れている。
ここで、放射線によってフィールド酸化膜１の内部に
正電荷が蓄積し、フィールド酸化膜１の下部のｐ型シリ
コン基板６にn+型反転領域８が形成されてもリーク電流
i2の通路はp+型拡散領域７により完全に遮断され、トラ
ンジスタ特性が損われることはない。
正電荷が蓄積し、フィールド酸化膜１の下部のｐ型シリ
コン基板６にn+型反転領域８が形成されてもリーク電流
i2の通路はp+型拡散領域７により完全に遮断され、トラ
ンジスタ特性が損われることはない。
また、強力な放射線にさらされた場合には、トランジ
スタ間のリーク電流i1の経路も生じる可能性も考えられ
るが、n-型ソース・ドレイン領域９の全外周部を十分な
高濃度のp+型拡散領域７で取り囲むことにより経路を遮
断できる。
スタ間のリーク電流i1の経路も生じる可能性も考えられ
るが、n-型ソース・ドレイン領域９の全外周部を十分な
高濃度のp+型拡散領域７で取り囲むことにより経路を遮
断できる。
ここで重要な点はセルフアライン方式で拡散形成され
たn-型ソース・ドレイン領域９がn+型ソース・ドレイン
領域４とp+型拡散領域７との間に介在することである。
たn-型ソース・ドレイン領域９がn+型ソース・ドレイン
領域４とp+型拡散領域７との間に介在することである。
たとえば、n+型ソース・ドレイン領域４が直接p+型拡
散領域７に接すると耐圧が下がり、回路動作に悪影響を
及ぼす。
散領域７に接すると耐圧が下がり、回路動作に悪影響を
及ぼす。
逆に耐圧を確保するためにp+型拡散領域７の濃度を下
げると放射線耐量が低下してしまう。
げると放射線耐量が低下してしまう。
前記n-型ソース・ドレイン領域９の存在により、こう
したトレードオフが解消される。
したトレードオフが解消される。
以上説明したように本発明は、放射線照射で生ずるソ
ース・ドレイン及びトランジスタ間のリーク電流の経路
を遮断するので、放射線耐量が大幅に向上した信頼性の
高い電界効果トランジスタが得られる効果がある。
ース・ドレイン及びトランジスタ間のリーク電流の経路
を遮断するので、放射線耐量が大幅に向上した信頼性の
高い電界効果トランジスタが得られる効果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例の平面図,A−
Ａ′線断面図、Ｂ−Ｂ′線断面図、Ｃ−Ｃ′線断面図及
びＤ−Ｄ′断面図、第２図（ａ）〜（ｃ）は従来の電界
効果トランジスタの一例の平面図、Ａ−Ａ′線断面図及
びＢ−Ｂ′線断面図である。 １……フィールド酸化膜、２……ゲート酸化膜、３……
多結晶シリコンゲート電極、４……n+型ソース・ドレイ
ン領域、６……ｐ型シリコン基板、７……p+型拡散領
域、９……n-型ソース・ドレイン領域。
Ａ′線断面図、Ｂ−Ｂ′線断面図、Ｃ−Ｃ′線断面図及
びＤ−Ｄ′断面図、第２図（ａ）〜（ｃ）は従来の電界
効果トランジスタの一例の平面図、Ａ−Ａ′線断面図及
びＢ−Ｂ′線断面図である。 １……フィールド酸化膜、２……ゲート酸化膜、３……
多結晶シリコンゲート電極、４……n+型ソース・ドレイ
ン領域、６……ｐ型シリコン基板、７……p+型拡散領
域、９……n-型ソース・ドレイン領域。
Claims (1)
- 【請求項１】一導電型の半導体基板の一主面上に形成さ
れたフィールド絶縁膜に囲まれて形成されたゲート絶縁
膜の表面のゲート電極と、該ゲート電極を挟んで前記半
導体基板上層部に逆導電型のソース・ドレンイン領域を
有する電界効果トランジスタにおいて、前記ソース・ド
レイン領域に隣接する前記ゲート電極の下層を除く全外
周部に逆導電型の低濃度ソース・ドレイン領域と、該低
濃度ソース・ドレイン領域に隣接して外周を囲み前記ゲ
ート電極の下層を除く前記ゲート絶縁膜の下の前記半導
体基板に一導電型の高濃度拡散領域とを設けることを特
徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25870488A JP2684712B2 (ja) | 1988-10-13 | 1988-10-13 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25870488A JP2684712B2 (ja) | 1988-10-13 | 1988-10-13 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105470A JPH02105470A (ja) | 1990-04-18 |
| JP2684712B2 true JP2684712B2 (ja) | 1997-12-03 |
Family
ID=17323942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25870488A Expired - Lifetime JP2684712B2 (ja) | 1988-10-13 | 1988-10-13 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2684712B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333076B1 (en) | 1999-07-28 | 2001-12-25 | Armstrong World Industries, Inc. | Composition and method for manufacturing a surface covering product having a controlled gloss surface coated wearlayer |
| EP1072659B1 (en) | 1999-07-28 | 2004-10-13 | Armstrong World Industries, Inc. | Composition and process for providing a gloss controlled, abrasion resistant coating on surface covering products |
-
1988
- 1988-10-13 JP JP25870488A patent/JP2684712B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02105470A (ja) | 1990-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0304811B1 (en) | Mos transistor | |
| JPH08130308A (ja) | 半導体装置 | |
| JP2864576B2 (ja) | 半導体装置 | |
| US6399989B1 (en) | Radiation hardened silicon-on-insulator (SOI) transistor having a body contact | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPH06349852A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| US6716728B2 (en) | Radiation hardened silicon-on-insulator (SOI) transistor having a body contact | |
| US5962898A (en) | Field-effect transistor | |
| JPS627153A (ja) | 半導体メモリ | |
| JP2676769B2 (ja) | 半導体装置 | |
| JPS61164265A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JPH07106571A (ja) | 半導体装置 | |
| JP2826024B2 (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| WO1990005995A1 (en) | Semiconductor device | |
| JPS60144963A (ja) | Ｍｉｓ型半導体集積回路 | |
| JPH02285679A (ja) | 電力用半導体素子 | |
| JPS5858747A (ja) | Ｍｏｓ型半導体集積回路 | |
| KR900002887B1 (ko) | 반도체 기억장치 | |
| JP3119914B2 (ja) | 半導体装置 | |
| JP3433134B2 (ja) | 半導体装置 | |
| JPH0724260B2 (ja) | 電界効果トランジスタを有する半導体装置 | |
| JPS6019667B2 (ja) | 集積回路半導体装置 | |
| JPS62230042A (ja) | 半導体集積回路装置 |