JP2864576B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2864576B2 JP2864576B2 JP1290499A JP29049989A JP2864576B2 JP 2864576 B2 JP2864576 B2 JP 2864576B2 JP 1290499 A JP1290499 A JP 1290499A JP 29049989 A JP29049989 A JP 29049989A JP 2864576 B2 JP2864576 B2 JP 2864576B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistance element
- conductor
- resistor
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000004020 conductor Substances 0.000 claims description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 description 40
- 229910052782 aluminium Inorganic materials 0.000 description 36
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 36
- 230000000694 effects Effects 0.000 description 26
- 239000000463 material Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 9
- 230000005672 electromagnetic field Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BTYUGHWCEFRRRF-UHFFFAOYSA-N [As].[K] Chemical class [As].[K] BTYUGHWCEFRRRF-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に於ける高精度な抵抗素子の構造
に関する。
に関する。
従来、多結晶シリコンで抵抗素子、特に高抵抗素子を
半導体基板上に形成した構造図を第３図に示す。半導体
基板３の上に酸化膜である絶縁膜９をはさみ多結晶シリ
コン２が形成され、コンタクト５、７を介してアルミニ
ウム電極線４、６と接続されている。そして多結晶シリ
コン２の上部には絶縁膜10があり、その上部はアルミニ
ウム配線による信号線又は何も信号線がなく酸化保護膜
があるのみであった。
半導体基板上に形成した構造図を第３図に示す。半導体
基板３の上に酸化膜である絶縁膜９をはさみ多結晶シリ
コン２が形成され、コンタクト５、７を介してアルミニ
ウム電極線４、６と接続されている。そして多結晶シリ
コン２の上部には絶縁膜10があり、その上部はアルミニ
ウム配線による信号線又は何も信号線がなく酸化保護膜
があるのみであった。
さらに、従来低濃度の拡散層又はイオン打ち込みによ
る拡散層で形成される抵抗素子を半導体基板上に形成し
た構造図を第４図に示す。半導体基板13の表面部に形成
された拡散抵抗12はコンタクト15、17を介してアルミニ
ウム電極線14、16と接続されている。そして拡散抵抗の
上部には酸化膜である絶縁膜があり、その上部は多結晶
シリコンやアルミニウムによる他の信号配線が、又は何
も信号配線がなく酸化保護膜があるのみであった。
る拡散層で形成される抵抗素子を半導体基板上に形成し
た構造図を第４図に示す。半導体基板13の表面部に形成
された拡散抵抗12はコンタクト15、17を介してアルミニ
ウム電極線14、16と接続されている。そして拡散抵抗の
上部には酸化膜である絶縁膜があり、その上部は多結晶
シリコンやアルミニウムによる他の信号配線が、又は何
も信号配線がなく酸化保護膜があるのみであった。
しかし、第４図に示す従来の構造では、抵抗素子の拡
散面と酸化膜の界面に蓄積した電荷や抵抗素子上を通過
する信号配線からの電界のために抵抗素子表面に空乏層
を生ずる。この空乏層は抵抗素子の抵抗値を上昇させる
方向に働く。この空乏層の厚みが抵抗素子の拡散の深さ
に対して無視できない水準になると、抵抗素子の値を大
きく変動させることになる。イオン打ち込みで形成され
る１μ以下の拡散深さでシート抵抗６〜9KΩ／□以上の
抵抗素子では、この現象が顕著で、抵抗値が数％から数
10％変動することがあった。
散面と酸化膜の界面に蓄積した電荷や抵抗素子上を通過
する信号配線からの電界のために抵抗素子表面に空乏層
を生ずる。この空乏層は抵抗素子の抵抗値を上昇させる
方向に働く。この空乏層の厚みが抵抗素子の拡散の深さ
に対して無視できない水準になると、抵抗素子の値を大
きく変動させることになる。イオン打ち込みで形成され
る１μ以下の拡散深さでシート抵抗６〜9KΩ／□以上の
抵抗素子では、この現象が顕著で、抵抗値が数％から数
10％変動することがあった。
また同様に、第３図に示すような構造に高抵抗多結晶
シリコンを使用した場合、酸化膜で保護されているだけ
のため、不純物イオンが多結晶シリコン上に侵入した場
合、その電界により、多結晶シリコンの抵抗値が大きく
変動することがあった。
シリコンを使用した場合、酸化膜で保護されているだけ
のため、不純物イオンが多結晶シリコン上に侵入した場
合、その電界により、多結晶シリコンの抵抗値が大きく
変動することがあった。
又半導体素子は特性上、光に対してエネルギー準位が
変化する為、半導体装置に可視光、赤外線、紫外線等が
照射されると、抵抗値が変化してしまうという問題点も
有していた。
変化する為、半導体装置に可視光、赤外線、紫外線等が
照射されると、抵抗値が変化してしまうという問題点も
有していた。
本発明の半導体装置は、半導体基板上方に設けられた
多結晶シリコンからなる抵抗素子と、前記抵抗素子上に
設置されている絶縁膜と、前記絶縁膜を介して前記抵抗
素子の少なくとも上方に設置され、電源に対して一定の
電位に保たれている低抵抗導体と、を有し、前記低抵抗
導体の一部が、前記抵抗素子と同一の層で形成されかつ
前記抵抗素子の側面に設置されていることを特徴とす
る。
多結晶シリコンからなる抵抗素子と、前記抵抗素子上に
設置されている絶縁膜と、前記絶縁膜を介して前記抵抗
素子の少なくとも上方に設置され、電源に対して一定の
電位に保たれている低抵抗導体と、を有し、前記低抵抗
導体の一部が、前記抵抗素子と同一の層で形成されかつ
前記抵抗素子の側面に設置されていることを特徴とす
る。
また、本発明の別の半導体装置は、半導体基板中に設
けられた抵抗素子と、前記抵抗素子上に設置されている
絶縁膜と、前記絶縁膜を介して前記抵抗素子の少なくと
も上方に設置され、電源に対して一定の電位に保たれて
いる低抵抗導体と、を有し、前記低抵抗導体が、前記抵
抗素子の下部にも設置されていることを特徴とする。
けられた抵抗素子と、前記抵抗素子上に設置されている
絶縁膜と、前記絶縁膜を介して前記抵抗素子の少なくと
も上方に設置され、電源に対して一定の電位に保たれて
いる低抵抗導体と、を有し、前記低抵抗導体が、前記抵
抗素子の下部にも設置されていることを特徴とする。
本発明の上記構成によれば、低濃度拡散あるいはイオ
ン打込みで構成される抵抗、又は高抵抗多結晶シリコン
の少なくとも上方を一定電位に接続された抵抗素子より
低抵抗の導体で抵抗素子の平面面積の半分以上を覆うこ
とにより、抵抗値の変動の原因となる、不純物イオンや
近接信号線からの電磁界を遮断するので、低濃度拡散の
抵抗、多結晶シリコンが抵抗値を安定に保つことができ
るのである。
ン打込みで構成される抵抗、又は高抵抗多結晶シリコン
の少なくとも上方を一定電位に接続された抵抗素子より
低抵抗の導体で抵抗素子の平面面積の半分以上を覆うこ
とにより、抵抗値の変動の原因となる、不純物イオンや
近接信号線からの電磁界を遮断するので、低濃度拡散の
抵抗、多結晶シリコンが抵抗値を安定に保つことができ
るのである。
又、光が照射されることによる抵抗値の変動も防止す
ることができる。
ることができる。
本発明を説明するにあたり、いくつかの参考例を第１
図、第２図、第５図、第６図、第８図、第９図、第10
図、第11図、第12図、第13図、図15、図16を用いて説明
する。第１図は基本構成となる多結晶シリコンによる抵
抗素子の構造図である。２は多結晶シリコンを用いた抵
抗素子で、その両端はコンタクト５、７を経由して電極
４、６へ引き出されている。電極４、６の材料はアルミ
ニウムである。そして多結晶シリコン２の上部に酸化膜
をはさみ、低抵抗導体１を形成し、一定電位（低電源電
位VSS8、又は高電源電位VDD、その中間電位でもよい）
を与えておく。尚、本発明に於ける酸化膜とは絶縁膜を
意図する。
図、第２図、第５図、第６図、第８図、第９図、第10
図、第11図、第12図、第13図、図15、図16を用いて説明
する。第１図は基本構成となる多結晶シリコンによる抵
抗素子の構造図である。２は多結晶シリコンを用いた抵
抗素子で、その両端はコンタクト５、７を経由して電極
４、６へ引き出されている。電極４、６の材料はアルミ
ニウムである。そして多結晶シリコン２の上部に酸化膜
をはさみ、低抵抗導体１を形成し、一定電位（低電源電
位VSS8、又は高電源電位VDD、その中間電位でもよい）
を与えておく。尚、本発明に於ける酸化膜とは絶縁膜を
意図する。
この様な構造の抵抗素子は次の様な利点がある。まず
低抵抗導体１の上部に配置される信号線、及び外界から
のノイズが抵抗素子へ飛び込むのを防止することができ
る。つまり抵抗素子の周囲に存在する浮遊容量、浮遊イ
ンダクタンス等から伝わる電気・磁気ノイズは、低抵抗
導体の静電しゃへい効果により取り除かれる。よって抵
抗素子は、半導体装置の動作中でもノイズにより電流−
電圧特性（即ち抵抗値）が変化することなく、安定した
精度の高い素子として使われる。
低抵抗導体１の上部に配置される信号線、及び外界から
のノイズが抵抗素子へ飛び込むのを防止することができ
る。つまり抵抗素子の周囲に存在する浮遊容量、浮遊イ
ンダクタンス等から伝わる電気・磁気ノイズは、低抵抗
導体の静電しゃへい効果により取り除かれる。よって抵
抗素子は、半導体装置の動作中でもノイズにより電流−
電圧特性（即ち抵抗値）が変化することなく、安定した
精度の高い素子として使われる。
次に、製造工程中及び完成後に抵抗素子へ外部から入
り込む＋イオン、−イオンの侵入を防止することができ
る。つまり低抵抗導体の電位より＋側に帯電しているイ
オンは反発させ抵抗素子から遠ざけ、一側に帯電してい
るイオンは低抵抗導体へ引きよせる。すると、半導体装
置の電源をいれている間は、抵抗素子近傍のイオン分布
は一定となり、外部イオンによる電界影響を防ぐことが
できる。
り込む＋イオン、−イオンの侵入を防止することができ
る。つまり低抵抗導体の電位より＋側に帯電しているイ
オンは反発させ抵抗素子から遠ざけ、一側に帯電してい
るイオンは低抵抗導体へ引きよせる。すると、半導体装
置の電源をいれている間は、抵抗素子近傍のイオン分布
は一定となり、外部イオンによる電界影響を防ぐことが
できる。
よって経年変化により抵抗値が変動することを防止す
ることが可能となる。
ることが可能となる。
さらに低抵抗導体は、外部から抵抗素子へ照射される
光を遮断することが可能である。高抵抗多結晶シリコン
抵抗は半導体である為、可視光、赤外線、紫外線等の光
エネルギーにより、電子エネルギーが遷移し、結果的に
抵抗素子としての特性が変化してしまう。そこで低抵抗
導体という物理的保護材で覆うことにより上記の様な問
題点はなくなり安定した抵抗素子となる。
光を遮断することが可能である。高抵抗多結晶シリコン
抵抗は半導体である為、可視光、赤外線、紫外線等の光
エネルギーにより、電子エネルギーが遷移し、結果的に
抵抗素子としての特性が変化してしまう。そこで低抵抗
導体という物理的保護材で覆うことにより上記の様な問
題点はなくなり安定した抵抗素子となる。
以上、外界からの影響で抵抗素子特性が変動すること
を防止する利点をあげてきたが、反対に抵抗素子自体か
ら発生するノイズ、電界・磁界を周囲へおよぼさないと
いう利点もある。とくに高速で動作する回路の場合、抵
抗素子を流れる電荷も急激に変動する為、熱雑音も大き
くなり、この抵抗素子から放出される不要輻射は無視で
きなくなり、この様は場合、有効である。
を防止する利点をあげてきたが、反対に抵抗素子自体か
ら発生するノイズ、電界・磁界を周囲へおよぼさないと
いう利点もある。とくに高速で動作する回路の場合、抵
抗素子を流れる電荷も急激に変動する為、熱雑音も大き
くなり、この抵抗素子から放出される不要輻射は無視で
きなくなり、この様は場合、有効である。
抵抗の材料としては、Ｐ型多結晶シリコン、Ｎ型多結
晶シリコンの他にイオン打ち込みしないか、イオン打ち
込み量を少なくした高抵抗の多結晶シリコン（ハイレジ
と呼ぶ）、又はシリコンに限らず他の半導体、及び半導
体−金属化合物においても、本発明は同じ効果を持つ。
晶シリコンの他にイオン打ち込みしないか、イオン打ち
込み量を少なくした高抵抗の多結晶シリコン（ハイレジ
と呼ぶ）、又はシリコンに限らず他の半導体、及び半導
体−金属化合物においても、本発明は同じ効果を持つ。
低抵抗導体の材質としては、アルミニウム・タングス
テン・モリブデンはどの金属が一般的であるが、多結晶
シリコンでも効果はある。さらにカリウムひ素系の化合
物・超電導材料でも可能である。
テン・モリブデンはどの金属が一般的であるが、多結晶
シリコンでも効果はある。さらにカリウムひ素系の化合
物・超電導材料でも可能である。
本発明は構造が簡単である為、応用範囲が極めて広
い。その中から抵抗素子の構造に関する応用例に焦点を
絞り、実施例および参考例をあげてゆく。
い。その中から抵抗素子の構造に関する応用例に焦点を
絞り、実施例および参考例をあげてゆく。
第５図は半導体基板表面に形成された選択的酸化膜
（以下LOCOSと呼ぶ）上に多結晶シリコン抵抗を形成し
た参考例である。基板55上にLOCOS53を形成し、その上
に酸化膜52を介して多結晶シリコン抵抗50を形成する。
さらに酸化膜56をはさみアルミニウムの導体51で抵抗50
を覆い、アルミニウム導体51には電源VSS54を接続して
おく。LOCOSの上部に抵抗素子を形成することの利点
は、LOCOS膜が厚い為、多結晶シリコンの真下に寄生ト
ランジスタができにくい、基板との距離が遠くなる為、
抵抗素子と基板の間の浮遊容量が少なくなる。抵抗直下
のピンホールによるリークが防止しやすい等があげられ
る。第５図は低抵抗導体で覆うことにより、抵抗素子と
しての安定性、高精度性、信頼性がさらに高まる。
（以下LOCOSと呼ぶ）上に多結晶シリコン抵抗を形成し
た参考例である。基板55上にLOCOS53を形成し、その上
に酸化膜52を介して多結晶シリコン抵抗50を形成する。
さらに酸化膜56をはさみアルミニウムの導体51で抵抗50
を覆い、アルミニウム導体51には電源VSS54を接続して
おく。LOCOSの上部に抵抗素子を形成することの利点
は、LOCOS膜が厚い為、多結晶シリコンの真下に寄生ト
ランジスタができにくい、基板との距離が遠くなる為、
抵抗素子と基板の間の浮遊容量が少なくなる。抵抗直下
のピンホールによるリークが防止しやすい等があげられ
る。第５図は低抵抗導体で覆うことにより、抵抗素子と
しての安定性、高精度性、信頼性がさらに高まる。
第６図はLOCOSの直下に高濃度拡散領域を設けた参考
例の図である。トランジスタの耐圧を上げる為にLOCOS
の下に高濃度拡散領域（ストッパー）を設ける。第６図
はＰチャンネル領域などで、濃いN+ストッパー65を設
け、基板66よりVDD電位を与える。LOSOS64の上に多結晶
シリコン抵抗60を形成し、その上部をアルミニウム導体
61で覆い、その電位をVDD67とする。この構成にすると
抵抗60はVDDに保たれるアルミニウム導体61とN+ストッ
パー65によって上下からシールドされる。よって抵抗素
子としての特性も安定しかつトランジスタの耐圧も上が
るという二重の効果がある。Ｎチャンネル領域では、LO
COS下のP-ウェルにP+ストッパーを設け、このP+ストッ
パー及びアルミニウム導体にVSSを与えれば全く同じ効
果が得られる。
例の図である。トランジスタの耐圧を上げる為にLOCOS
の下に高濃度拡散領域（ストッパー）を設ける。第６図
はＰチャンネル領域などで、濃いN+ストッパー65を設
け、基板66よりVDD電位を与える。LOSOS64の上に多結晶
シリコン抵抗60を形成し、その上部をアルミニウム導体
61で覆い、その電位をVDD67とする。この構成にすると
抵抗60はVDDに保たれるアルミニウム導体61とN+ストッ
パー65によって上下からシールドされる。よって抵抗素
子としての特性も安定しかつトランジスタの耐圧も上が
るという二重の効果がある。Ｎチャンネル領域では、LO
COS下のP-ウェルにP+ストッパーを設け、このP+ストッ
パー及びアルミニウム導体にVSSを与えれば全く同じ効
果が得られる。
第７図（ａ）は、抵抗と同じ材料で抵抗周辺をシール
ドした実施例の平面図で、第７図（ｂ）はＡ−Ｂ線の断
面図である。本発明のシールド効果をより高めるには、
抵抗素子と同じ高さ（層）にもシールド材を形成するこ
とが望ましい。そこで、多結晶シリコン抵抗素子70の周
囲に多結晶シリコン77を配置し、それらを全て覆うVSS
に接続されたアルミニウム導体75を形成し、アルミニウ
ム導体75と多結晶シリコン77はできる限りコンタクト7
6、78を設ける。こうすることにより多結晶シリコン77
の抵抗値は下がり、低抵抗導体に対してシールド効果を
発揮する。図中73、74は、コンタクト71、72を介して多
結晶シリコン70に接続され、かつアルミニウム導体75と
同層で形成されるアルミニウム電極である。
ドした実施例の平面図で、第７図（ｂ）はＡ−Ｂ線の断
面図である。本発明のシールド効果をより高めるには、
抵抗素子と同じ高さ（層）にもシールド材を形成するこ
とが望ましい。そこで、多結晶シリコン抵抗素子70の周
囲に多結晶シリコン77を配置し、それらを全て覆うVSS
に接続されたアルミニウム導体75を形成し、アルミニウ
ム導体75と多結晶シリコン77はできる限りコンタクト7
6、78を設ける。こうすることにより多結晶シリコン77
の抵抗値は下がり、低抵抗導体に対してシールド効果を
発揮する。図中73、74は、コンタクト71、72を介して多
結晶シリコン70に接続され、かつアルミニウム導体75と
同層で形成されるアルミニウム電極である。
第８図は抵抗素子の下層にシールド層を形成した参考
例である。半導体基板83の上に酸化膜86をはさみ、導体
82を形成し、電位をVSS85とする。この導体82は通常第
１多結晶シリコンが用いられる。そして酸化膜をはさ
み、第２多結晶シリコンによる抵抗素子80が形成され、
さらに酸化膜をはさみ、VSS84へ電位をとられたアルミ
ニウム導体81が抵抗素子80の上部を覆う。この構造にす
れば、抵抗素子80をその上下層からシールドする為、安
定した抵抗素子が得られるという効果は高い。ここで第
１多結晶シリコンはアルミニウムより高抵抗であるため
第１多結晶シリコンとVSS電源を接続する為のコンタク
トを多くとる程、前記効果が大きくなることはいうまで
もない。特に導体が多結晶シリコンの場合、抵抗素子を
挾んで対向する多結晶シリコンの両端部の２個所に少な
くとも電源コンタクトを配置する等して、多結晶シリコ
ン導体の各部分の電位をできるだけ均一にするようにす
れば、抵抗素子に対する効果はより一層向上する。
例である。半導体基板83の上に酸化膜86をはさみ、導体
82を形成し、電位をVSS85とする。この導体82は通常第
１多結晶シリコンが用いられる。そして酸化膜をはさ
み、第２多結晶シリコンによる抵抗素子80が形成され、
さらに酸化膜をはさみ、VSS84へ電位をとられたアルミ
ニウム導体81が抵抗素子80の上部を覆う。この構造にす
れば、抵抗素子80をその上下層からシールドする為、安
定した抵抗素子が得られるという効果は高い。ここで第
１多結晶シリコンはアルミニウムより高抵抗であるため
第１多結晶シリコンとVSS電源を接続する為のコンタク
トを多くとる程、前記効果が大きくなることはいうまで
もない。特に導体が多結晶シリコンの場合、抵抗素子を
挾んで対向する多結晶シリコンの両端部の２個所に少な
くとも電源コンタクトを配置する等して、多結晶シリコ
ン導体の各部分の電位をできるだけ均一にするようにす
れば、抵抗素子に対する効果はより一層向上する。
第９図（ａ）は第１図の構造に於いて、低抵抗導体の
電位をVDD90にとった抵抗素子の構造図である。シール
ド効果という点からするとVSSでもVDDでも変わりない。
電位をVDD90にとった抵抗素子の構造図である。シール
ド効果という点からするとVSSでもVDDでも変わりない。
第９図（ｂ）は同じく低抵抗導体への印加電位をトラ
ンジスタの出力電圧から取り出してVDD、VSSの中間電位
とする場合の一例図である。MOSトランジスタ91、92、9
3、94のトランジスタ駆動能力を各々βP1、βP2、
βN1、βN2、トランジスタしきい値を各々VTP1、VTP2、
VTN1、VTN2とすると信号96の電位は となる。よって出力電圧は、VDDを基準とすると、 VOUT＝V2 シールド効果を上げるためには、中間電位の出力イン
ピーダンスを低くする必要があるので、第９図（ｂ）で
は、V2電位のボルテージフォロアとして差動対を利用
し、出力97を得ている。
ンジスタの出力電圧から取り出してVDD、VSSの中間電位
とする場合の一例図である。MOSトランジスタ91、92、9
3、94のトランジスタ駆動能力を各々βP1、βP2、
βN1、βN2、トランジスタしきい値を各々VTP1、VTP2、
VTN1、VTN2とすると信号96の電位は となる。よって出力電圧は、VDDを基準とすると、 VOUT＝V2 シールド効果を上げるためには、中間電位の出力イン
ピーダンスを低くする必要があるので、第９図（ｂ）で
は、V2電位のボルテージフォロアとして差動対を利用
し、出力97を得ている。
さらにシールドされる抵抗素子の温度特性に合わせ
て、シールド導体の電位を変化させてやれば、シールド
抵抗素子を変動させる原因の一つである空乏層の効果を
補償することができる。例えば第９図（ｂ）において、
トランジスタ94のゲート入力を直接ボルテージフォロア
の＋端子に入力すれば、Ｐ型のシールドされる抵抗素子
の空乏層効果を補償することができる。
て、シールド導体の電位を変化させてやれば、シールド
抵抗素子を変動させる原因の一つである空乏層の効果を
補償することができる。例えば第９図（ｂ）において、
トランジスタ94のゲート入力を直接ボルテージフォロア
の＋端子に入力すれば、Ｐ型のシールドされる抵抗素子
の空乏層効果を補償することができる。
第10図は中間タップ付抵抗素子の応用回路図である。
抵抗を２分割して、その中間点からの出力オペアンプ10
7を通して取り出す回路で、正確に２分割された抵抗素
子へ低抵抗導体を適用した参考例を示している。
抵抗を２分割して、その中間点からの出力オペアンプ10
7を通して取り出す回路で、正確に２分割された抵抗素
子へ低抵抗導体を適用した参考例を示している。
VDD100とVSS105にコンタクト102、104を介して接続さ
れた多結晶シリコン抵抗101には、その構造上の中間点
にコンタクト103が設けられ、コンタクトから取り出す
信号106の電位はVDD/2になるようにしてある。この多結
晶シリコン抵抗101の上部をVSSへ接続されたアルミニウ
ム導体109で覆うことにより、抵抗値が周囲のノイズや
電磁界からシールドされ、部分的に抵抗値が変動してし
まうのを防止する。よって出力V0108には正確にVDD/2が
出力される。
れた多結晶シリコン抵抗101には、その構造上の中間点
にコンタクト103が設けられ、コンタクトから取り出す
信号106の電位はVDD/2になるようにしてある。この多結
晶シリコン抵抗101の上部をVSSへ接続されたアルミニウ
ム導体109で覆うことにより、抵抗値が周囲のノイズや
電磁界からシールドされ、部分的に抵抗値が変動してし
まうのを防止する。よって出力V0108には正確にVDD/2が
出力される。
第11図は第10図と目的は同じで、２本の抵抗素子を用
いる場合の応用回路図である。VDD110とVSS111の間に直
列接続された２本の多結晶シリコン抵抗114と115があ
り、その２本をつなぐ信号116はオペアンプ117へ入力さ
れ、信号116の電位がそのまま出力電圧V0118となって出
力される。
いる場合の応用回路図である。VDD110とVSS111の間に直
列接続された２本の多結晶シリコン抵抗114と115があ
り、その２本をつなぐ信号116はオペアンプ117へ入力さ
れ、信号116の電位がそのまま出力電圧V0118となって出
力される。
とする為には、抵抗115と116の構造を全く同じにしてお
き、かつ周囲からのノイズ、電磁界による影響を防ぐ
為、抵抗115と116の上層アルミニウム導体113と112で覆
い、同一の電位111を与えておく。こうすることによりV
0には安定した電圧が出力される。
き、かつ周囲からのノイズ、電磁界による影響を防ぐ
為、抵抗115と116の上層アルミニウム導体113と112で覆
い、同一の電位111を与えておく。こうすることによりV
0には安定した電圧が出力される。
この構成による抵抗分割は極めて応用範囲が広く、３
本、４本を直列接続しておけば、VDD/3、VDD/4も簡単に
得られる。
本、４本を直列接続しておけば、VDD/3、VDD/4も簡単に
得られる。
又、スタンダードセル方式による半導体集積装置内の
レイアウト時、予め抵抗素子とそれを覆うアルミニウム
等の導体を１つのセルとして登録しておけば、簡単に自
動配置、配線処理が可能である。
レイアウト時、予め抵抗素子とそれを覆うアルミニウム
等の導体を１つのセルとして登録しておけば、簡単に自
動配置、配線処理が可能である。
以上、多結晶ポリシリコン抵抗を用いた本発明の構造
では、１層のアルミニウム配線の場合を例にあげて来た
が、もちろん２層、３層配線の半導体装置でも応用でき
る。
では、１層のアルミニウム配線の場合を例にあげて来た
が、もちろん２層、３層配線の半導体装置でも応用でき
る。
第12図はアルミ２層以上の参考例である。基板121の
上に酸化膜122をはさみ多結晶シリコン抵抗120があり、
電極124、125を通して抵抗素子として動作する。電極12
4、125は第１アルミニウム配線層である。さらに酸化膜
123、126をはさんで、第２アルミニウム配線層127があ
り、多結晶シリコン抵抗120の上部を覆っており、かつV
SS電位を与えられている。この場合、抵抗素子120とシ
ールド材127の距離が、アルミニウム１層配線の時より
離れる為、多少シールドの効果は減るが、抵抗素子のコ
ンタクトをさけてシールド材のパターン設計をしなくて
済むので、その分、設計は容易となる。
上に酸化膜122をはさみ多結晶シリコン抵抗120があり、
電極124、125を通して抵抗素子として動作する。電極12
4、125は第１アルミニウム配線層である。さらに酸化膜
123、126をはさんで、第２アルミニウム配線層127があ
り、多結晶シリコン抵抗120の上部を覆っており、かつV
SS電位を与えられている。この場合、抵抗素子120とシ
ールド材127の距離が、アルミニウム１層配線の時より
離れる為、多少シールドの効果は減るが、抵抗素子のコ
ンタクトをさけてシールド材のパターン設計をしなくて
済むので、その分、設計は容易となる。
これまでの実施例は多結晶シリコンを抵抗素材として
使う場合であったが、半導体基板に埋め込まれた拡散抵
抗の場合でも、本発明のシールド効果により抵抗の安定
化という技術は応用できる。
使う場合であったが、半導体基板に埋め込まれた拡散抵
抗の場合でも、本発明のシールド効果により抵抗の安定
化という技術は応用できる。
第２図は抵抗素子を拡散抵抗へ応用した時の基本構造
を示す参考例である。拡散抵抗12の両端にコンタクト1
5、17を設け、アルミニウム配線14、16を電極とする。
そして拡散抵抗の上部を酸化膜をはさんでアルミニウム
導体11で覆い、VSS電位18を与えておく、この構造によ
りアルミニウム導体11はシールド材となり、外界からの
電磁波ノイズや光、イオン、よごれを電気的かつ物理的
に遮蔽するので、拡散抵抗の安定化、高精度化の効果が
ある。
を示す参考例である。拡散抵抗12の両端にコンタクト1
5、17を設け、アルミニウム配線14、16を電極とする。
そして拡散抵抗の上部を酸化膜をはさんでアルミニウム
導体11で覆い、VSS電位18を与えておく、この構造によ
りアルミニウム導体11はシールド材となり、外界からの
電磁波ノイズや光、イオン、よごれを電気的かつ物理的
に遮蔽するので、拡散抵抗の安定化、高精度化の効果が
ある。
拡散抵抗の材質としてはN-基板中に形成するP-ウェル
抵抗、P-基板中に形成するウェル抵抗などの低濃度拡散
抵抗や、イオン打ち込みで形成するP+抵抗、N+抵抗など
の高濃度拡散抵抗などに本発明は適用できる。
抵抗、P-基板中に形成するウェル抵抗などの低濃度拡散
抵抗や、イオン打ち込みで形成するP+抵抗、N+抵抗など
の高濃度拡散抵抗などに本発明は適用できる。
又低抵抗導体の材質としては、アルミニウムや多結晶
シリコンの他、金属−半導体化合物、超電導物質などが
適用できる。
シリコンの他、金属−半導体化合物、超電導物質などが
適用できる。
拡散抵抗とシールド材料の組み合わせも多くのものが
可能で、その中から抵抗の構造に焦点を絞り実施例をあ
げてゆく。
可能で、その中から抵抗の構造に焦点を絞り実施例をあ
げてゆく。
第13図は拡散抵抗の周囲を同じ拡散材料で覆った場合
の参考例である。第13図（ａ）は平面図、第13図（ｂ）
はＡ−Ｂ線の断面図である。拡散抵抗130が半導体基板1
39の浅い部分形成されており、その周囲（横方向）に同
じ拡散材料137を形成し、拡散抵抗130の上部を酸化膜を
はさんで覆うアルミニウム導体135は拡散材料137とコン
タクと136、138を介して接続され、さらに電源VSSへ電
位を与えられる。この構造により周囲のトランジスタの
ソース・ドレイン・又は拡散抵抗からの電磁界ノイズを
遮蔽する効果が高まる。図中133、134は拡散抵抗130へ
コンタクト131、132を介して接続される135と同じ層の
アルミニウム電極線である。
の参考例である。第13図（ａ）は平面図、第13図（ｂ）
はＡ−Ｂ線の断面図である。拡散抵抗130が半導体基板1
39の浅い部分形成されており、その周囲（横方向）に同
じ拡散材料137を形成し、拡散抵抗130の上部を酸化膜を
はさんで覆うアルミニウム導体135は拡散材料137とコン
タクと136、138を介して接続され、さらに電源VSSへ電
位を与えられる。この構造により周囲のトランジスタの
ソース・ドレイン・又は拡散抵抗からの電磁界ノイズを
遮蔽する効果が高まる。図中133、134は拡散抵抗130へ
コンタクト131、132を介して接続される135と同じ層の
アルミニウム電極線である。
第14図は拡散抵抗の下層部にシールド導体を形成した
場合の構造図である。P-基板143にN+埋め込み層142があ
り、144、145は高不純物濃度のＮ型エピタキシャル層
で、コンタクト146によりVDDへ電位をとられている。14
0はP+拡散抵抗で、酸化膜147をはさみ、その上部がアル
ミニウム導体141で覆われており、アルミ導体141の電位
もVDDとなっている。この構造の拡散抵抗素子は、上下
・左右からシールドされる為、抵抗としての安定性、精
度が極めて高い。
場合の構造図である。P-基板143にN+埋め込み層142があ
り、144、145は高不純物濃度のＮ型エピタキシャル層
で、コンタクト146によりVDDへ電位をとられている。14
0はP+拡散抵抗で、酸化膜147をはさみ、その上部がアル
ミニウム導体141で覆われており、アルミ導体141の電位
もVDDとなっている。この構造の拡散抵抗素子は、上下
・左右からシールドされる為、抵抗としての安定性、精
度が極めて高い。
この様に第14図の実施例では抵抗素子の横方向及び下
方向に対するシールド効果がある為、半導体集積装置に
光やα線が照射された時に発生する電流路近くのトラン
ジスタのスイッチングによる基板電流の影響を防ぐとい
う大きな効果も有している。
方向に対するシールド効果がある為、半導体集積装置に
光やα線が照射された時に発生する電流路近くのトラン
ジスタのスイッチングによる基板電流の影響を防ぐとい
う大きな効果も有している。
第15図（ａ）は拡散抵抗の周囲をストッパーで囲んだ
参考例の平面図で、第15図（ｂ）はそのＡ−Ｂ線の断面
図である。N-基板で形成したP-ウェル159表面に作られ
たＮ型拡散抵抗150の周囲にP+ストッパー157を形成し、
コンタクト156、158によりアルミニウム導体155からVSS
電位を与える。この構造によれば、周囲からの電極ノイ
ズをシールドして防止する他、ラッチアップ防止効果も
ある。
参考例の平面図で、第15図（ｂ）はそのＡ−Ｂ線の断面
図である。N-基板で形成したP-ウェル159表面に作られ
たＮ型拡散抵抗150の周囲にP+ストッパー157を形成し、
コンタクト156、158によりアルミニウム導体155からVSS
電位を与える。この構造によれば、周囲からの電極ノイ
ズをシールドして防止する他、ラッチアップ防止効果も
ある。
この反転型半導体の場合、N-基板の上にＰ型拡散抵抗
を形成し、その周囲をN+ストッパーで囲い、N+ストッパ
ー及び拡散抵抗２のアルミニウム導体にはVDDを与える
ことにより、やはり電磁ノイズシールド及びラッチアッ
プ防止という効果がある。尚、図中、153、154はアルミ
ニウム導体と同層のアルミニウム電極線であり、コンタ
クト151、152を介して抵抗150に接続される。
を形成し、その周囲をN+ストッパーで囲い、N+ストッパ
ー及び拡散抵抗２のアルミニウム導体にはVDDを与える
ことにより、やはり電磁ノイズシールド及びラッチアッ
プ防止という効果がある。尚、図中、153、154はアルミ
ニウム導体と同層のアルミニウム電極線であり、コンタ
クト151、152を介して抵抗150に接続される。
これまで述べて来た拡散抵抗の周囲を一定電位を与え
られた導体で覆うということによる静電遮蔽効果は、多
結晶シリコン抵抗の場合と同様前記一定電位の電源とし
て、VSS、VDD、又はその中間電位でもかまわない。
られた導体で覆うということによる静電遮蔽効果は、多
結晶シリコン抵抗の場合と同様前記一定電位の電源とし
て、VSS、VDD、又はその中間電位でもかまわない。
また、拡散抵抗に中間タップを設け、１本の拡散抵抗
素子を分圧して使用する場合も、その周囲を一定電位に
接続された導体で覆うことにより、抵抗素子の安定性が
高まるという効果がある。
素子を分圧して使用する場合も、その周囲を一定電位に
接続された導体で覆うことにより、抵抗素子の安定性が
高まるという効果がある。
第16図は、シールド抵抗が高周波回路のディレイライ
ンとして使えることを示す参考例の等価回路である。抵
抗160〜163の周囲は一定電位の導体で囲んであるので、
コンデンサ164〜167は常に安定な容量値を得ることがで
き、またシールドされているので、抵抗値の安定性も良
い。信号はVi側の抵抗端子から入力し、出力にVOUT側の
抵抗端子から取り出す。
ンとして使えることを示す参考例の等価回路である。抵
抗160〜163の周囲は一定電位の導体で囲んであるので、
コンデンサ164〜167は常に安定な容量値を得ることがで
き、またシールドされているので、抵抗値の安定性も良
い。信号はVi側の抵抗端子から入力し、出力にVOUT側の
抵抗端子から取り出す。
以上述べてきた様に、本発明はその応用範囲が極めて
広い。
広い。
回路技術の中で最も基本的な受動素子である抵抗素子
の精度を上げるということは、あらゆる電子回路の中で
使われる。特に抵抗の絶対値の精度が必要な発振回路、
A/D変換回路、センサー回路、及び複数の抵抗素子の相
対的な値（抵抗比）の精度が必要なD/A変換回路、電圧
検出回路、発振停止検出回路、さらに高抵抗としてでき
る限りリーク電流を抑止が必要なスタチックRAM、EPRO
M、E2PROMなどの電子デバイスを半導体集積装置上に形
成する場合、本発明は極めて利用しやすいものである。
の精度を上げるということは、あらゆる電子回路の中で
使われる。特に抵抗の絶対値の精度が必要な発振回路、
A/D変換回路、センサー回路、及び複数の抵抗素子の相
対的な値（抵抗比）の精度が必要なD/A変換回路、電圧
検出回路、発振停止検出回路、さらに高抵抗としてでき
る限りリーク電流を抑止が必要なスタチックRAM、EPRO
M、E2PROMなどの電子デバイスを半導体集積装置上に形
成する場合、本発明は極めて利用しやすいものである。
さらに本発明の抵抗素子をシールド導体で覆うという
技術は、容量、トランジスタ、等の周囲をシールド導体
で覆うということにも応用可能で、容量、トランジスタ
の安定性を上げることができる。
技術は、容量、トランジスタ、等の周囲をシールド導体
で覆うということにも応用可能で、容量、トランジスタ
の安定性を上げることができる。
本発明は、既存の製造工程を用いて、抵抗素子の周辺
構造パターンを少し付加するだけという簡単な構成で、
抵抗素子としての安定性、精度が向上する為、その応用
範囲が極めて広い。
構造パターンを少し付加するだけという簡単な構成で、
抵抗素子としての安定性、精度が向上する為、その応用
範囲が極めて広い。
抵抗素子の安定性、精度が向上するとは、抵抗素子と
しての絶対値、あるいは複数の抵抗素子を用いた時の相
対抵抗比に関して、周囲の電磁界ノイズの影響を受けに
くくなるということである。
しての絶対値、あるいは複数の抵抗素子を用いた時の相
対抵抗比に関して、周囲の電磁界ノイズの影響を受けに
くくなるということである。
また抵抗素子の表面（一般には酸化膜）電位がフロー
ティングにならない様にする為、イオン等の影響を受け
にくくなり、抵抗値の経年変動を防止できる。
ティングにならない様にする為、イオン等の影響を受け
にくくなり、抵抗値の経年変動を防止できる。
さらに光により抵抗素子特性が変動することが防止で
きる。
きる。
そして抵抗素子自体から発生する電磁界ノイズを軽減
することができる。
することができる。
また低濃度拡散により精度の良い高抵抗素子が実現で
きる為、必要面積が少なくなり、結果的に半導体集積装
置を高集積化できる。
きる為、必要面積が少なくなり、結果的に半導体集積装
置を高集積化できる。
第１図は参考例の多結晶シリコンによる抵抗素子の構造
図。 第２図は参考例の拡散抵抗素子の構造図。 第３図は従来の多結晶シリコンによる抵抗素子の構造
図。 第４図は従来の拡散抵抗素子の構造図。 第５図はLOCOS上に形成した参考例の多結晶シリコン抵
抗の構造図。 第６図はLOCOS下にストッパーを設けた時の参考例の多
結晶シリコン抵抗の構造図。 第７図（ａ）は、周辺を抵抗素子と同じ材料で囲んだ本
発明の多結晶シリコン抵抗の平面図、第７図（ｂ）はそ
の断面図。 第８図は抵抗素子の上下層を導体で覆った参考例の多結
晶シリコン抵抗の構造図。 第９図（ａ）は抵抗素子を覆う導体の電位をVDDにし
た、参考例の多結晶シリコン抵抗の構造図、第９図
（ｂ）は導体の電位をトランジスタの出力とした時の一
回路例を示す図。 第10図は中間タップで出力電圧を抵抗分割する時の参考
例の抵抗素子の応用回路図。 第11図は、複数の抵抗素子で出力電圧を抵抗分割する時
の参考例の抵抗素子の応用回路図。 第12図は二層金属配線による参考例の多結晶ポリシリコ
ン抵抗の断面図。 第13図（ａ）周辺を抵抗と同じ材料で覆った参考例の拡
散抵抗の平面図、第13図（ｂ）はその断面図。 第14図は抵抗の上下層をシールド導体で覆った本発明の
拡散抵抗素子の断面図。 第15図（ａ）は周辺をストッパーで囲った参考例の拡散
抵抗素子の平面図、第15図（ｂ）はその断面図。 第16図はシールド導体で覆われた参考例の抵抗素子を高
周波回路のディレイラインとして使用した場合の等価回
路図。 １、11……低抵抗導体 ２……多結晶シリコン抵抗 ３、13……半導体基板 ４、６……抵抗の電極 ５、７……抵抗のコンタクト ８……VSS電位 ２……拡散抵抗 53……LOCOS 65……ストッパー
図。 第２図は参考例の拡散抵抗素子の構造図。 第３図は従来の多結晶シリコンによる抵抗素子の構造
図。 第４図は従来の拡散抵抗素子の構造図。 第５図はLOCOS上に形成した参考例の多結晶シリコン抵
抗の構造図。 第６図はLOCOS下にストッパーを設けた時の参考例の多
結晶シリコン抵抗の構造図。 第７図（ａ）は、周辺を抵抗素子と同じ材料で囲んだ本
発明の多結晶シリコン抵抗の平面図、第７図（ｂ）はそ
の断面図。 第８図は抵抗素子の上下層を導体で覆った参考例の多結
晶シリコン抵抗の構造図。 第９図（ａ）は抵抗素子を覆う導体の電位をVDDにし
た、参考例の多結晶シリコン抵抗の構造図、第９図
（ｂ）は導体の電位をトランジスタの出力とした時の一
回路例を示す図。 第10図は中間タップで出力電圧を抵抗分割する時の参考
例の抵抗素子の応用回路図。 第11図は、複数の抵抗素子で出力電圧を抵抗分割する時
の参考例の抵抗素子の応用回路図。 第12図は二層金属配線による参考例の多結晶ポリシリコ
ン抵抗の断面図。 第13図（ａ）周辺を抵抗と同じ材料で覆った参考例の拡
散抵抗の平面図、第13図（ｂ）はその断面図。 第14図は抵抗の上下層をシールド導体で覆った本発明の
拡散抵抗素子の断面図。 第15図（ａ）は周辺をストッパーで囲った参考例の拡散
抵抗素子の平面図、第15図（ｂ）はその断面図。 第16図はシールド導体で覆われた参考例の抵抗素子を高
周波回路のディレイラインとして使用した場合の等価回
路図。 １、11……低抵抗導体 ２……多結晶シリコン抵抗 ３、13……半導体基板 ４、６……抵抗の電極 ５、７……抵抗のコンタクト ８……VSS電位 ２……拡散抵抗 53……LOCOS 65……ストッパー
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−221658（ＪＰ，Ａ) 特開 昭58−70566（ＪＰ，Ａ) 特開 昭59−18670（ＪＰ，Ａ) 特開 昭55−123157（ＪＰ，Ａ) 実開 昭60−137451（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822
Claims (2)
- 【請求項１】半導体基板上方に設けられた多結晶シリコ
ンからなる抵抗素子と、 前記抵抗素子上に設置されている絶縁膜と、 前記絶縁膜を介して前記抵抗素子の少なくとも上方に設
置され、電源に対して一定の電位に保たれている低抵抗
導体と、を有し、 前記低抵抗導体の一部が、前記抵抗素子と同一の層で形
成されかつ前記抵抗素子の側面に設置されていることを
特徴とする半導体装置。 - 【請求項２】半導体基板中に設けられた抵抗素子と、 前記抵抗素子上に設置されている絶縁膜と、 前記絶縁膜を介して前記抵抗素子の少なくとも上方に設
置され、電源に対して一定の電位に保たれている低抵抗
導体と、を有し、 前記低抵抗導体が、前記抵抗素子の下部にも設置されて
いることを特徴とする半導体装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9301741A GB2262187A (en) | 1988-11-22 | 1989-11-21 | Semiconductor resistors |
| PCT/JP1989/001180 WO1990005995A1 (en) | 1988-11-22 | 1989-11-21 | Semiconductor device |
| GB9015141A GB2232530B (en) | 1988-11-22 | 1989-11-21 | A high precision semiconductor resistor device |
| KR1019900701560A KR900702572A (ko) | 1988-11-22 | 1990-07-20 | 반도체 장치 |
| US07/965,545 US5428242A (en) | 1988-11-22 | 1992-10-23 | Semiconductor devices with shielding for resistance elements |
| GB9301742A GB2262188B (en) | 1988-11-22 | 1993-01-29 | A high precision semiconductor resistor device |
| HK120897A HK120897A (en) | 1988-11-22 | 1997-06-26 | A high precision semiconductor resistor device |
| HK105997A HK105997A (en) | 1988-11-22 | 1997-06-26 | A high precision semiconductor resistor device |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29508388 | 1988-11-22 | ||
| JP63-295083 | 1988-11-22 | ||
| JP8109489 | 1989-03-31 | ||
| JP1-81094 | 1989-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0316164A JPH0316164A (ja) | 1991-01-24 |
| JP2864576B2 true JP2864576B2 (ja) | 1999-03-03 |
Family
ID=26422135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1290499A Expired - Lifetime JP2864576B2 (ja) | 1988-11-22 | 1989-11-08 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2864576B2 (ja) |
| KR (1) | KR900702572A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101234454B1 (ko) * | 2005-03-23 | 2013-02-18 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163429A (ja) * | 1996-11-29 | 1998-06-19 | Mitsubishi Electric Corp | 半導体装置 |
| US7439146B1 (en) * | 2000-08-30 | 2008-10-21 | Agere Systems Inc. | Field plated resistor with enhanced routing area thereover |
| JP2003273231A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体集積回路のシールド構造 |
| JP2004273685A (ja) * | 2003-03-07 | 2004-09-30 | Taiyo Yuden Co Ltd | 高周波モジュール |
| JP4723827B2 (ja) * | 2004-08-04 | 2011-07-13 | セイコーインスツル株式会社 | 抵抗回路 |
| JP2007085901A (ja) * | 2005-09-22 | 2007-04-05 | Yazaki Corp | 分圧回路 |
| WO2016056212A1 (ja) * | 2014-10-07 | 2016-04-14 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP6519417B2 (ja) * | 2014-10-07 | 2019-05-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
1989
- 1989-11-08 JP JP1290499A patent/JP2864576B2/ja not_active Expired - Lifetime
-
1990
- 1990-07-20 KR KR1019900701560A patent/KR900702572A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101234454B1 (ko) * | 2005-03-23 | 2013-02-18 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316164A (ja) | 1991-01-24 |
| KR900702572A (ko) | 1990-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0304811B1 (en) | Mos transistor | |
| US5726481A (en) | Power semiconductor device having a temperature sensor | |
| EP0110331B1 (en) | A mos transistor | |
| US6570234B1 (en) | Radiation resistant integrated circuit design | |
| US4908682A (en) | Power MOSFET having a current sensing element of high accuracy | |
| US5428242A (en) | Semiconductor devices with shielding for resistance elements | |
| US4631562A (en) | Zener diode structure | |
| US4733285A (en) | Semiconductor device with input and/or output protective circuit | |
| JP2864576B2 (ja) | 半導体装置 | |
| EP0253105A1 (en) | Integrated circuit with improved protective device | |
| KR860000159B1 (ko) | 반도체 메모리 | |
| US4990984A (en) | Semiconductor device having protective element | |
| US6489658B2 (en) | MOS-transistor for a photo cell | |
| US5260594A (en) | Semiconductor device reducing internal noises and integrated circuit employing the same | |
| US6274422B1 (en) | Method for manufacturing a semiconductor device | |
| US6320229B1 (en) | Semiconductor device | |
| KR900002886B1 (ko) | 반도체 기억장치 | |
| US5122855A (en) | Semiconductor device with latch-up prevention structure | |
| US5466959A (en) | Semiconductor device for influencing the breakdown voltage of transistors | |
| US4894692A (en) | MESFET with alpha particle protection | |
| WO1990005995A1 (en) | Semiconductor device | |
| US5160990A (en) | MIS-FET with small chip area and high strength against static electricity | |
| US5962898A (en) | Field-effect transistor | |
| JP3259395B2 (ja) | 半導体集積回路 | |
| JP2684712B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |