JPS5858747A - Mos型半導体集積回路 - Google Patents
Mos型半導体集積回路Info
- Publication number
- JPS5858747A JPS5858747A JP15778081A JP15778081A JPS5858747A JP S5858747 A JPS5858747 A JP S5858747A JP 15778081 A JP15778081 A JP 15778081A JP 15778081 A JP15778081 A JP 15778081A JP S5858747 A JPS5858747 A JP S5858747A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- silicon substrate
- transistor
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はMO3型半導体集積回路に関し、寄生MO8)
ランジスタの発生を防ぐことのできるMOSトランジス
タの構造を提供するものである。
ランジスタの発生を防ぐことのできるMOSトランジス
タの構造を提供するものである。
Mo8)ランジスタを回路素子として用いて構成される
MO8型半導体集積回路では、作り込まれたMoSトラ
ンジスタ間に寄生MoSトランジスタの発生する場合が
ある。
MO8型半導体集積回路では、作り込まれたMoSトラ
ンジスタ間に寄生MoSトランジスタの発生する場合が
ある。
第り図は、かかる寄生MO8)ランジスタが発根、2,
3は第1のMOSトランジスタのドレインならびにソー
ス領域、4,6は第2のMOSトランジスタのドレイン
ならびにソース領域、6゜7はゲート酸化膜、8゛、9
はゲート電極、10はフィールド酸化膜、そして、11
.12,13および14は電極である。ところで、図示
するように、電極13が第1のMOSトランジスタと第
2のMo8 )ランジスタとの間に位置するフィールド
酸化繰上にまで延びていると、この電極13に電圧が印
加された場合、に、このフィールド;酸化膜の直下のシ
リコン基板部分15をチャンネルとする寄生MOSトラ
ンジスタが発生するところとなる。
3は第1のMOSトランジスタのドレインならびにソー
ス領域、4,6は第2のMOSトランジスタのドレイン
ならびにソース領域、6゜7はゲート酸化膜、8゛、9
はゲート電極、10はフィールド酸化膜、そして、11
.12,13および14は電極である。ところで、図示
するように、電極13が第1のMOSトランジスタと第
2のMo8 )ランジスタとの間に位置するフィールド
酸化繰上にまで延びていると、この電極13に電圧が印
加された場合、に、このフィールド;酸化膜の直下のシ
リコン基板部分15をチャンネルとする寄生MOSトラ
ンジスタが発生するところとなる。
この寄生MOSトランジスタの発生を防ぐため、3−2
従来はシリコン基板部分15にシリコン基板と同一導電
型の不純物を拡散して高不純物濃度層を形成すること、
あるいは、シリコン基板部分16の ・上のフィールド
酸化膜の厚みを十分に厚くし、電極13の電圧の影響が
シリコン基板部分15に及ばないようにすることなどの
対策が講じられていた。
型の不純物を拡散して高不純物濃度層を形成すること、
あるいは、シリコン基板部分16の ・上のフィールド
酸化膜の厚みを十分に厚くし、電極13の電圧の影響が
シリコン基板部分15に及ばないようにすることなどの
対策が講じられていた。
本発明は、これらの対策の1つに新たに加えることので
きる構造を提供するものであり、その特徴は、寄生MO
8)う/ジスタのゲート電極として作用する電極とこの
直下のシリコン基板部分との間に、少くとも1点で半導
体基板に電気的に繋り、かつ所定の固定電圧が印加され
る半導体層もしくは半導体層かちなる固定電位電極を配
設したところにある。
きる構造を提供するものであり、その特徴は、寄生MO
8)う/ジスタのゲート電極として作用する電極とこの
直下のシリコン基板部分との間に、少くとも1点で半導
体基板に電気的に繋り、かつ所定の固定電圧が印加され
る半導体層もしくは半導体層かちなる固定電位電極を配
設したところにある。
第2図は本発明を適用して構成した本発明の一実施例の
MO8型半導体集積回路の要部の断面構造を例示する図
であり、第1図と向一部分には同一番号を付す。図示す
るように、シリコン基板部分15の上に位置するフィー
ルド酸化膜中に固定電位電極16が設けられ、その1部
16′がシリコン基板へ繋がっている点で第1図で示し
た従来のものと相違している。このような構造とするな
らば、もはや電極13の影響がシリコン基板部分16に
及ぶことはなく、この九め寄生MO3)ランジスタの発
生が阻止される。なお、固定電位電極16の幅e1には
特に制限が存在するものではなく、シリコン基板部分1
50幅g2と同等であってもよい。また、図示する幅よ
りさらに狭いものであってもよい。
MO8型半導体集積回路の要部の断面構造を例示する図
であり、第1図と向一部分には同一番号を付す。図示す
るように、シリコン基板部分15の上に位置するフィー
ルド酸化膜中に固定電位電極16が設けられ、その1部
16′がシリコン基板へ繋がっている点で第1図で示し
た従来のものと相違している。このような構造とするな
らば、もはや電極13の影響がシリコン基板部分16に
及ぶことはなく、この九め寄生MO3)ランジスタの発
生が阻止される。なお、固定電位電極16の幅e1には
特に制限が存在するものではなく、シリコン基板部分1
50幅g2と同等であってもよい。また、図示する幅よ
りさらに狭いものであってもよい。
以上説明した本発明の効果確認のため、e2を8μm1
固定電位電極15と電極3およびシリコン基板部分15
との間の二酸化シリコン膜の厚みを600’O入および
300八とした本発明の構造と、固定電位電極をなくし
、電極13の直下の二酸化シリコン膜の厚みを6300
八としかつりを8″°とした従来の構造を比抵抗”6′
・cm (7) tjN型7リコン基板を出
発材料として用いて得、電極に負の電圧を印加し、何ボ
ルトで寄生MOSトランジスタが生じるかを検討した。
固定電位電極15と電極3およびシリコン基板部分15
との間の二酸化シリコン膜の厚みを600’O入および
300八とした本発明の構造と、固定電位電極をなくし
、電極13の直下の二酸化シリコン膜の厚みを6300
八としかつりを8″°とした従来の構造を比抵抗”6′
・cm (7) tjN型7リコン基板を出
発材料として用いて得、電極に負の電圧を印加し、何ボ
ルトで寄生MOSトランジスタが生じるかを検討した。
本発明のものでは約50Vの負電圧印加で寄生MO8)
ランジスタが発生する。のに対して、従来構造では約s
oVの負電圧印加で寄生MO8トランジスタが発生し両
者間に明瞭な差異のあることが確認された。
ランジスタが発生する。のに対して、従来構造では約s
oVの負電圧印加で寄生MO8トランジスタが発生し両
者間に明瞭な差異のあることが確認された。
以上説明したところから−明らかなように、本発明のM
O8型半導体集積回路では、寄生MO3,)ランジスタ
の発生が効果的に防止され、誤動作などの不都合が排除
できる。なお、−上記の説明はN型シリコン基板を出発
材料とする場合を例に行ったが、P型シリコン基板を用
いる場合にも本発明が適用可能であることは言うまでも
ない。
O8型半導体集積回路では、寄生MO3,)ランジスタ
の発生が効果的に防止され、誤動作などの不都合が排除
できる。なお、−上記の説明はN型シリコン基板を出発
材料とする場合を例に行ったが、P型シリコン基板を用
いる場合にも本発明が適用可能であることは言うまでも
ない。
第1図はMO8型半導体集積回路で2個のトランジスタ
が近接した部分の従来構造を示す断面図、第2図は本発
明の一実施例にかかるMO3型半導体集積回路の構−造
を示す断面図である。 −1・・・・・・シリコ
ン基板、214・・・・・・ドレイン領域、3,6・・
・・・・ソース電極、6,7・・・・・・ゲート酸化膜
、8 、9 、、、、、ゲート電極、10・・・・・・
・・・フィールド酸化膜、15・・・・・・分離用のシ
リコン基板部分、16・・・・・・固定−位電極、16
′・・・・・・シリコ/基板部分へ繋がる固定電位電極
部分。
が近接した部分の従来構造を示す断面図、第2図は本発
明の一実施例にかかるMO3型半導体集積回路の構−造
を示す断面図である。 −1・・・・・・シリコ
ン基板、214・・・・・・ドレイン領域、3,6・・
・・・・ソース電極、6,7・・・・・・ゲート酸化膜
、8 、9 、、、、、ゲート電極、10・・・・・・
・・・フィールド酸化膜、15・・・・・・分離用のシ
リコン基板部分、16・・・・・・固定−位電極、16
′・・・・・・シリコ/基板部分へ繋がる固定電位電極
部分。
Claims (1)
- 半導体基板の所定域に第1のMo8)ランジスタが作り
込まれ、同第1のMOSトランジスタに近接して前記基
板に第2のMOS)ランジスタが作り込まれ、前記間M
O8)ランジスタ間に位置する分離用半導体基板領域部
分上を覆う絶縁膜の上側に所定の電圧が印加される配線
層が形成きれた構造部分を有し、前記配線層と絶縁膜と
の間に、少なくとも1点で前記半導体基板につながりさ
らに所定の固定電圧が印加される導体層もしくは半導体
層を配置したことを特徴とするMO8型半導体集積回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15778081A JPS5858747A (ja) | 1981-10-02 | 1981-10-02 | Mos型半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15778081A JPS5858747A (ja) | 1981-10-02 | 1981-10-02 | Mos型半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5858747A true JPS5858747A (ja) | 1983-04-07 |
Family
ID=15657128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15778081A Pending JPS5858747A (ja) | 1981-10-02 | 1981-10-02 | Mos型半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5858747A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6045038A (ja) * | 1983-08-23 | 1985-03-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
JPS62239574A (ja) * | 1986-04-11 | 1987-10-20 | Nec Corp | 読み出し専用記憶装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50131778A (ja) * | 1974-04-05 | 1975-10-18 |
-
1981
- 1981-10-02 JP JP15778081A patent/JPS5858747A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50131778A (ja) * | 1974-04-05 | 1975-10-18 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6045038A (ja) * | 1983-08-23 | 1985-03-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
JPS62239574A (ja) * | 1986-04-11 | 1987-10-20 | Nec Corp | 読み出し専用記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6237545B2 (ja) | ||
JP2609619B2 (ja) | 半導体装置 | |
JP2800702B2 (ja) | 半導体装置 | |
JPS63266882A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
JP2825038B2 (ja) | 半導体装置 | |
JP3402043B2 (ja) | 電界効果トランジスタ | |
JPS5858747A (ja) | Mos型半導体集積回路 | |
JPS6123669B2 (ja) | ||
JPS62274778A (ja) | 半導体装置 | |
JP3143102B2 (ja) | Mis型トランジスタ | |
JP2598446B2 (ja) | Mis−fet | |
JP2684712B2 (ja) | 電界効果トランジスタ | |
JP4577948B2 (ja) | オフセットゲート型電界効果トランジスタ | |
JPH0424877B2 (ja) | ||
JP3130645B2 (ja) | 高耐圧mosトランジスタ | |
JP2973450B2 (ja) | 半導体装置 | |
JPH02102575A (ja) | 半導体装置 | |
JP3361382B2 (ja) | トランジスタ | |
JPS5837989B2 (ja) | 電界効果半導体装置 | |
JP2821135B2 (ja) | 半導体集積回路装置 | |
JP3233002B2 (ja) | 電界効果トランジスタ | |
JPS63215077A (ja) | Mosトランジスタ | |
JPS6199365A (ja) | 半導体集積回路装置 | |
JPH03290950A (ja) | 半導体装置 | |
JPS6410941B2 (ja) |