JP2676769B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2676769B2 JP2676769B2 JP63054670A JP5467088A JP2676769B2 JP 2676769 B2 JP2676769 B2 JP 2676769B2 JP 63054670 A JP63054670 A JP 63054670A JP 5467088 A JP5467088 A JP 5467088A JP 2676769 B2 JP2676769 B2 JP 2676769B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- transistor
- gate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置分野に利用される。
本発明は、MOS型半導体装置に関し、特に、絶縁ゲー
ト型電界効果トランジスタ（以下、MOSトランジスタと
いう。）を有する半導体装置で、その耐放射線性を改善
した半導体装置に関する。
ト型電界効果トランジスタ（以下、MOSトランジスタと
いう。）を有する半導体装置で、その耐放射線性を改善
した半導体装置に関する。
本発明は、Ｎチャネル型のMOSトランジスタを有する
半導体装置において、 前記MOSトランジスタのソース領域、ゲート領域およ
びドレイン領域から構成されるトランジスタ領域の周囲
に接して、高濃度のＰ型不純物領域を設けることによ
り、 放射線照射によるソース・ドレイン領域間のリーク電
流をなくし、耐放射線性を向上させたものである。
半導体装置において、 前記MOSトランジスタのソース領域、ゲート領域およ
びドレイン領域から構成されるトランジスタ領域の周囲
に接して、高濃度のＰ型不純物領域を設けることによ
り、 放射線照射によるソース・ドレイン領域間のリーク電
流をなくし、耐放射線性を向上させたものである。
近年、半導体集積回路は、宇宙空間および原子炉の周
辺などで使用される機会が増加している。このような環
境下で用いられる半導体集積回路は種々の放射線損傷を
受け、短時間のうちに特性変動を生じ、集積回路の機能
が著しく低下するか、あるいは最悪の場合にはその機能
が完全に消失することになる。MOSトランジスタの特性
変動としてシリコン酸化膜の正電荷の蓄積が知られてお
り、その量はシリコン酸化膜の厚さの２乗あるいは３乗
に比例して増大する。
辺などで使用される機会が増加している。このような環
境下で用いられる半導体集積回路は種々の放射線損傷を
受け、短時間のうちに特性変動を生じ、集積回路の機能
が著しく低下するか、あるいは最悪の場合にはその機能
が完全に消失することになる。MOSトランジスタの特性
変動としてシリコン酸化膜の正電荷の蓄積が知られてお
り、その量はシリコン酸化膜の厚さの２乗あるいは３乗
に比例して増大する。
最近、シリコンゲートMOSトランジスタではトランジ
スタ間の分離法として、フィールド酸化膜と呼ばれる厚
い酸化膜による分離が主流であるが、しきい値電圧の確
保および配線容量の低減のためその厚さはゲート酸化膜
の数十倍になる。そのため、MOSトランジスタが電離放
射線中にされされるとフィールド酸化膜が帯電し、フィ
ールド酸化膜下部の基板が反転し分離効果がなくなる。
スタ間の分離法として、フィールド酸化膜と呼ばれる厚
い酸化膜による分離が主流であるが、しきい値電圧の確
保および配線容量の低減のためその厚さはゲート酸化膜
の数十倍になる。そのため、MOSトランジスタが電離放
射線中にされされるとフィールド酸化膜が帯電し、フィ
ールド酸化膜下部の基板が反転し分離効果がなくなる。
このとき、MOSトランジスタ間のリーク電流l1とトラ
ンジスタ内部のソース・ドレイン間のリーク電流l2とが
問題となる。リーク電流l1に関しては、トランジスタ周
辺に高濃度の分離拡散領域を形成し、フィールド酸化膜
の反転層を遮断する方法が一般的である。また、リーク
電流l2に関しては、ソースとドレイン間のリークパスを
遮断するため、ソースとドレイン間を通したトランジス
タ領域の両端部に高濃度P+型領域を設けて対策を講じて
いた。しかし、放射線量が1Mrad（Si）に達するともは
や完全にはリーク電流を抑えることができなくなる。以
下にこの点について図面を参照して詳細に説明する。
ンジスタ内部のソース・ドレイン間のリーク電流l2とが
問題となる。リーク電流l1に関しては、トランジスタ周
辺に高濃度の分離拡散領域を形成し、フィールド酸化膜
の反転層を遮断する方法が一般的である。また、リーク
電流l2に関しては、ソースとドレイン間のリークパスを
遮断するため、ソースとドレイン間を通したトランジス
タ領域の両端部に高濃度P+型領域を設けて対策を講じて
いた。しかし、放射線量が1Mrad（Si）に達するともは
や完全にはリーク電流を抑えることができなくなる。以
下にこの点について図面を参照して詳細に説明する。
第２図（ａ）は、従来のＮチャネルMOSトランジスタ
の平面図であり、同図（ｂ）および（ｃ）はそれぞれ同
図（ａ）のx1−ｘ′１およびx2−ｘ′２に沿った断面図
である。また、同図（ｄ）および（ｅ）はそれぞれ同図
（ａ）のy1−ｙ′１およびy2−ｙ′２に沿った断面図で
ある。
の平面図であり、同図（ｂ）および（ｃ）はそれぞれ同
図（ａ）のx1−ｘ′１およびx2−ｘ′２に沿った断面図
である。また、同図（ｄ）および（ｅ）はそれぞれ同図
（ａ）のy1−ｙ′１およびy2−ｙ′２に沿った断面図で
ある。
本従来例のＮチャネル型のMOSトランジスタは、N+型
ソース領域４、N+型ドレイン領域５、ゲート領域3a、ゲ
ート酸化膜２および多結晶シリコンからなるゲート電極
３より構成され、周囲はフィールド酸化膜１により分離
されている。前述したように、放射線を受けた場合のリ
ーク電流l2を抑えるために、ソースとドレインを通した
トランジスタ領域の両端部に高濃度P+型領域７が設けら
れている。
ソース領域４、N+型ドレイン領域５、ゲート領域3a、ゲ
ート酸化膜２および多結晶シリコンからなるゲート電極
３より構成され、周囲はフィールド酸化膜１により分離
されている。前述したように、放射線を受けた場合のリ
ーク電流l2を抑えるために、ソースとドレインを通した
トランジスタ領域の両端部に高濃度P+型領域７が設けら
れている。
このようなMOSトランジスタが放射線下にさらされる
と、前述のようにフィールド酸化膜１中に正電荷が帯電
し、フィールド酸化膜１の下部のＰ型シリコン基板６も
Ｎ型に反転する。このとき、例えば、第２図（ｂ）、
（ｃ）、（ｄ）および（ｅ）に示すようなN+型反転領域
８が形成されるが、高濃度P+型領域７が存在するために
N+型反転領域８は遮断され、第２図（ａ）に示すリーク
パスはほぼ完全に抑えられる。
と、前述のようにフィールド酸化膜１中に正電荷が帯電
し、フィールド酸化膜１の下部のＰ型シリコン基板６も
Ｎ型に反転する。このとき、例えば、第２図（ｂ）、
（ｃ）、（ｄ）および（ｅ）に示すようなN+型反転領域
８が形成されるが、高濃度P+型領域７が存在するために
N+型反転領域８は遮断され、第２図（ａ）に示すリーク
パスはほぼ完全に抑えられる。
しかし、放射線両が増大し、1Mrad（Si）程度に達す
ると、第２図（ｄ）および（ｅ）に示すN+型反転領域８
の形成によるリークパスがもはや無視できなくなり、
リーク電流l2が増加しトランジスタの電気的特性が著し
く損なわれる欠点があった。
ると、第２図（ｄ）および（ｅ）に示すN+型反転領域８
の形成によるリークパスがもはや無視できなくなり、
リーク電流l2が増加しトランジスタの電気的特性が著し
く損なわれる欠点があった。
本発明の目的は、前記の欠点を除去することにより、
1Mrad（Si）程度の強力な放射線に対しても充分に耐え
得るＮチャネルMOSトランジスタを有する半導体装置を
提供することにある。
1Mrad（Si）程度の強力な放射線に対しても充分に耐え
得るＮチャネルMOSトランジスタを有する半導体装置を
提供することにある。
本発明は、Ｐ型半導体領域の表面に形成されたソース
領域、ゲート領域およびドレイン領域を有するＮチャネ
ル型の絶縁ゲート型電界効果トランジスタと、この絶縁
ゲート型電界効果トランジスタを取り囲んでＰ型半導体
領域の表面に形成されたフィールド絶縁膜とを備えた半
導体装置において、フィールド絶縁膜で囲まれた領域内
でソース領域、ゲート領域およびドレイン領域から構成
されるトランジスタ領域の周囲を連続的に取り囲んでこ
のトランジスタ領域に接し、かつゲート領域に沿って設
けられトランジスタ領域から外部に引き出されるゲート
電極と交差して形成された高濃度のＰ型不純物領域を備
えたことを特徴とする。
領域、ゲート領域およびドレイン領域を有するＮチャネ
ル型の絶縁ゲート型電界効果トランジスタと、この絶縁
ゲート型電界効果トランジスタを取り囲んでＰ型半導体
領域の表面に形成されたフィールド絶縁膜とを備えた半
導体装置において、フィールド絶縁膜で囲まれた領域内
でソース領域、ゲート領域およびドレイン領域から構成
されるトランジスタ領域の周囲を連続的に取り囲んでこ
のトランジスタ領域に接し、かつゲート領域に沿って設
けられトランジスタ領域から外部に引き出されるゲート
電極と交差して形成された高濃度のＰ型不純物領域を備
えたことを特徴とする。
高濃度P+型領域がトランジスタ領域の周囲すべてに、
それに接して設けられている。
それに接して設けられている。
従って、たとえ強い放射線照射よって、フィールド酸
化膜の下に強いN+型反転領域が形成されたとしても、前
記高濃度P+型領域によりリークパスおよびリークパス
は完全に遮断されて、リーク電流をなくすことが可能
となる。
化膜の下に強いN+型反転領域が形成されたとしても、前
記高濃度P+型領域によりリークパスおよびリークパス
は完全に遮断されて、リーク電流をなくすことが可能
となる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）は、本発明の一実施例を示すＮチャネル
型のMOSトランジスタの平面図である。同図（ｂ）およ
び（ｃ）はそれぞれ同図（ａ）のx1−ｘ′１およびx2−
ｘ′２に沿った断面図である。また、同図（ｄ）および
（ｅ）はそれぞれ同図（ａ）のy1−ｙ′１およびy2−
ｙ′２に沿った断面図である。
型のMOSトランジスタの平面図である。同図（ｂ）およ
び（ｃ）はそれぞれ同図（ａ）のx1−ｘ′１およびx2−
ｘ′２に沿った断面図である。また、同図（ｄ）および
（ｅ）はそれぞれ同図（ａ）のy1−ｙ′１およびy2−
ｙ′２に沿った断面図である。
本実施例のＮチャネル型のMOSトランジスタは、Ｐ型
シリコン基板６の一主面に設けられた、N+型ソース拡散
領域４、N+ドレイン拡散領域５、ゲート領域3a、ゲート
酸化膜２および多結晶シリコンからなるゲート電極３よ
り構成され、周囲は不純物濃度が１×1017cm-3程度の高
濃度P+型領域7aとフィールド酸化膜１とにより分離され
ている。
シリコン基板６の一主面に設けられた、N+型ソース拡散
領域４、N+ドレイン拡散領域５、ゲート領域3a、ゲート
酸化膜２および多結晶シリコンからなるゲート電極３よ
り構成され、周囲は不純物濃度が１×1017cm-3程度の高
濃度P+型領域7aとフィールド酸化膜１とにより分離され
ている。
本実施例によれば、放射線下にさらされて、フィール
ド酸化膜１中に正電荷が蓄積し、その下部のＰ型シリコ
ン基板６がＮ型に反転しN+型反転領域８が形成されて
も、前記リーク電流l2のリークパスおよびは高濃度
P+型領域7aによって完全に遮断されるため、放射線量が
高くてもトランジスタ特性が損なわれることはない。
ド酸化膜１中に正電荷が蓄積し、その下部のＰ型シリコ
ン基板６がＮ型に反転しN+型反転領域８が形成されて
も、前記リーク電流l2のリークパスおよびは高濃度
P+型領域7aによって完全に遮断されるため、放射線量が
高くてもトランジスタ特性が損なわれることはない。
本発明の特徴は、第１図（ａ）〜（ｄ）に示すよう
に、高濃度P+型領域7aをトランジスタ領域の周囲を連続
的に取り囲んでこのトランジスタ領域に接して設け、ゲ
ート電極３がトランジスタ領域から外部に引き出される
部分では、高濃度P+型領域7aをゲート電極３と交差させ
ていることにある。
に、高濃度P+型領域7aをトランジスタ領域の周囲を連続
的に取り囲んでこのトランジスタ領域に接して設け、ゲ
ート電極３がトランジスタ領域から外部に引き出される
部分では、高濃度P+型領域7aをゲート電極３と交差させ
ていることにある。
以上説明したように、本発明は、放射線量が高くと
も、リークパスが高濃度P+型領域により完全に遮断さ
れ、リーク電流は発生せず、放射線耐量が大幅に向上す
る効果がある。
も、リークパスが高濃度P+型領域により完全に遮断さ
れ、リーク電流は発生せず、放射線耐量が大幅に向上す
る効果がある。
また、本発明によれば、フィールド酸化膜の形成方法
になんら特別の考慮を払うことなく耐放射線性の向上が
可能となり、信頼性の高いＮチャネル型のMOSトランジ
スタを含む半導体装置を提供でき、その効果は大であ
る。
になんら特別の考慮を払うことなく耐放射線性の向上が
可能となり、信頼性の高いＮチャネル型のMOSトランジ
スタを含む半導体装置を提供でき、その効果は大であ
る。
第１図（ａ）は本発明の一実施例のＮチャネル型のMOS
トランジスタの平面図、第１図（ｂ）および（ｃ）はそ
れぞれ第１図（ａ）のx1−ｘ′１およびx2−ｘ′２に沿
った断面図、第１図（ｄ）および（ｅ）はそれぞれ第１
図（ａ）のy1−ｙ′１およびy2−ｙ′２に沿った断面
図。 第２図（ａ）は従来例のＮチャネル型のMOSトランジス
タの平面図、第２図（ｂ）および（ｃ）はそれぞれ第２
図（ａ）のx1−ｘ′１およびx2−ｘ′２に沿った断面
図、第２図（ｄ）および（ｅ）はそれぞれ第２図（ａ）
のy1−ｙ′１およびy2−ｙ′２に沿った断面図。 １……フィールド酸化膜、２……ゲート酸化膜、３……
ゲート電極、3a……ゲート領域、４……N+型ソース領
域、５……N+型ドレイン領域、６……Ｐ型シリコン基
板、７、7a……高濃度P+型領域、８……N+型反転領域、
、……リークパス。
トランジスタの平面図、第１図（ｂ）および（ｃ）はそ
れぞれ第１図（ａ）のx1−ｘ′１およびx2−ｘ′２に沿
った断面図、第１図（ｄ）および（ｅ）はそれぞれ第１
図（ａ）のy1−ｙ′１およびy2−ｙ′２に沿った断面
図。 第２図（ａ）は従来例のＮチャネル型のMOSトランジス
タの平面図、第２図（ｂ）および（ｃ）はそれぞれ第２
図（ａ）のx1−ｘ′１およびx2−ｘ′２に沿った断面
図、第２図（ｄ）および（ｅ）はそれぞれ第２図（ａ）
のy1−ｙ′１およびy2−ｙ′２に沿った断面図。 １……フィールド酸化膜、２……ゲート酸化膜、３……
ゲート電極、3a……ゲート領域、４……N+型ソース領
域、５……N+型ドレイン領域、６……Ｐ型シリコン基
板、７、7a……高濃度P+型領域、８……N+型反転領域、
、……リークパス。
Claims (1)
- 【請求項１】Ｐ型半導体領域（６）の表面に形成された
ソース領域（４）、ゲート領域（3a）およびドレイン領
域（５）を有するＮチャネル型の絶縁ゲート型電界効果
トランジスタと、この絶縁ゲート型電界効果トランジス
タを取り囲んで前記Ｐ型半導体領域（６）の表面に形成
されたフィールド絶縁膜とを備えた半導体装置におい
て、 前記フィールド絶縁膜で囲まれた領域内で前記ソース領
域、ゲート領域およびドレイン領域から構成されるトラ
ンジスタ領域の周囲を連続的に取り囲んでこのトランジ
スタ領域に接し、かつ前記ゲート領域に沿って設けられ
前記トランジスタ領域から外部に引き出されるゲート電
極（３）と交差して形成された高濃度のＰ型不純物領域
（7a）を備えた ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63054670A JP2676769B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63054670A JP2676769B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01228174A JPH01228174A (ja) | 1989-09-12 |
| JP2676769B2 true JP2676769B2 (ja) | 1997-11-17 |
Family
ID=12977215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63054670A Expired - Lifetime JP2676769B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2676769B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61232678A (ja) * | 1985-04-09 | 1986-10-16 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPS62250671A (ja) * | 1986-04-24 | 1987-10-31 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS62262462A (ja) * | 1986-05-09 | 1987-11-14 | Agency Of Ind Science & Technol | 半導体装置 |
-
1988
- 1988-03-08 JP JP63054670A patent/JP2676769B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01228174A (ja) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| JP2965783B2 (ja) | 半導体装置およびその製造方法 | |
| JP2800702B2 (ja) | 半導体装置 | |
| US4748489A (en) | Integrated circuit semiconductor device having improved isolation region | |
| JP2005101334A (ja) | 半導体装置およびその製造方法 | |
| JP2814079B2 (ja) | 半導体集積回路とその製造方法 | |
| JPH0265254A (ja) | 半導体装置 | |
| US5122855A (en) | Semiconductor device with latch-up prevention structure | |
| JP2676769B2 (ja) | 半導体装置 | |
| JPS62262462A (ja) | 半導体装置 | |
| JP2596340B2 (ja) | 半導体装置 | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| US5962898A (en) | Field-effect transistor | |
| JPS60206040A (ja) | 半導体集積回路絶縁分離装置 | |
| JP2826024B2 (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP2975083B2 (ja) | 半導体装置 | |
| JPH06151740A (ja) | パワー半導体装置 | |
| JPS6146062A (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
| JPH0783046B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| EP0115035B1 (en) | Semiconductor structure tolerant to ionizing radiation | |
| JPS627710B2 (ja) | ||
| JPS6193641A (ja) | 半導体装置 | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| JPH0462975A (ja) | 半導体装置 | |
| JPH065697A (ja) | 半導体装置 |