JP2593965B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2593965B2 JP2593965B2 JP915791A JP915791A JP2593965B2 JP 2593965 B2 JP2593965 B2 JP 2593965B2 JP 915791 A JP915791 A JP 915791A JP 915791 A JP915791 A JP 915791A JP 2593965 B2 JP2593965 B2 JP 2593965B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pad electrode
- opening
- bonding
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 239000000758 substrate Substances 0.000 claims description 21
- 230000001681 protective effect Effects 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000001272 nitrous oxide Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 101150034533 ATIC gene Proteins 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 etc) Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
- H01L2224/02126—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】この発明は、半導体素子の形成さ
れた半導体基板と外部端子を電気的に接続する技術に関
するものである。
れた半導体基板と外部端子を電気的に接続する技術に関
するものである。
【0002】
【従来の技術】半導体装置では、半導体基板上に素子を
形成した後に、素子間を電気的に接続するために各種配
線が用いられる。
形成した後に、素子間を電気的に接続するために各種配
線が用いられる。
【0003】また、同時に、これら半導体基板上の配線
と、半導体装置やパッケージの外部端子とを電気的に接
続することも必要であり、通常半導体基板上に形成され
た配線から引き出されたパッド電極と外部端子とを、ワ
イヤ・ボンディング法により接続するという方法が用い
られる。
と、半導体装置やパッケージの外部端子とを電気的に接
続することも必要であり、通常半導体基板上に形成され
た配線から引き出されたパッド電極と外部端子とを、ワ
イヤ・ボンディング法により接続するという方法が用い
られる。
【0004】図9は、このような従来の半導体装置の構
造を示す断面図である。素子が形成された半導体チップ
20上にボンディング・パッド電極部21が形成され、
半導体チップ20の主要表面は保護絶縁膜22によって
被覆されている。半導体チップ20を載置するダイパッ
ド部23aは、外部端子部(リード部)23bとでリー
ド・フレーム23を形成する。半導体チップ20上のパ
ッド電極部21と外部端子部(リード部)23bとはボ
ンディング・ワイヤ24によって接続され、チップ20
はモールド樹脂材25によって封止されている。
造を示す断面図である。素子が形成された半導体チップ
20上にボンディング・パッド電極部21が形成され、
半導体チップ20の主要表面は保護絶縁膜22によって
被覆されている。半導体チップ20を載置するダイパッ
ド部23aは、外部端子部(リード部)23bとでリー
ド・フレーム23を形成する。半導体チップ20上のパ
ッド電極部21と外部端子部(リード部)23bとはボ
ンディング・ワイヤ24によって接続され、チップ20
はモールド樹脂材25によって封止されている。
【0005】次に、この半導体チップ20の構造につい
て、図9のA部を拡大したものを、DRAM(Dyna
mic Random Access Memory)
デバイスを例として、説明する。
て、図9のA部を拡大したものを、DRAM(Dyna
mic Random Access Memory)
デバイスを例として、説明する。
【0006】図10は、従来のDRAMデバイスの断面
構造を示す図である。シリコン半導体基板1の表面にD
RAM素子(スタック・セル)2が形成され、DRAM
素子(スタック・セル)2上に第1の絶縁膜3が堆積さ
れ、第1の絶縁膜3上に第1の配線4が形成され、第1
の配線4上に保護絶縁膜としての第2の絶縁膜5が堆積
される。第2の絶縁膜5は図9における保護絶縁膜22
に相当するものである。ボンディング・パッド電極6は
ボンディング・パッド電極開孔部7を介してボンディン
グワイヤ24によって図9の外部端子(リード部)23
bと接続され、モールド樹脂封止材25によって封止さ
れている。
構造を示す図である。シリコン半導体基板1の表面にD
RAM素子(スタック・セル)2が形成され、DRAM
素子(スタック・セル)2上に第1の絶縁膜3が堆積さ
れ、第1の絶縁膜3上に第1の配線4が形成され、第1
の配線4上に保護絶縁膜としての第2の絶縁膜5が堆積
される。第2の絶縁膜5は図9における保護絶縁膜22
に相当するものである。ボンディング・パッド電極6は
ボンディング・パッド電極開孔部7を介してボンディン
グワイヤ24によって図9の外部端子(リード部)23
bと接続され、モールド樹脂封止材25によって封止さ
れている。
【0007】以下、従来の半導体装置の製造フローの例
を、ボンディング・パッド電極部の形成工程、および、
ワイヤ・ボンディング工程を主体として概説する。
を、ボンディング・パッド電極部の形成工程、および、
ワイヤ・ボンディング工程を主体として概説する。
【0008】まず図11に示すようにシリコン半導体基
板1の表面に、素子分離用酸化膜301、トランスファ
ー・ゲート電極302、不純物拡散層303、ワード線
304、記憶ノード305、キャパシタ絶縁膜306、
セル・プレート307から構成されたDRAM素子(ス
タック・セル)2を形成する。
板1の表面に、素子分離用酸化膜301、トランスファ
ー・ゲート電極302、不純物拡散層303、ワード線
304、記憶ノード305、キャパシタ絶縁膜306、
セル・プレート307から構成されたDRAM素子(ス
タック・セル)2を形成する。
【0009】そして図12に示すようにDRAM素子
(スタック・セル)2の形成されたシリコン半導体基板
1上の全面に第1の絶縁膜3を堆積した後、写真製版や
エッチング法を用いて所望の部分にコンタクト孔308
を開孔する。
(スタック・セル)2の形成されたシリコン半導体基板
1上の全面に第1の絶縁膜3を堆積した後、写真製版や
エッチング法を用いて所望の部分にコンタクト孔308
を開孔する。
【0010】次に、ビット線として、第1の配線4であ
るアルミ配線を形成する。最近のサブミクロン・デバイ
スでは、コンタクト部でのアルミとシリコン基板(不
純物拡散層)との異常反応(アロイスパイク)による接
合リークを防止し、アルミ合金膜中のシリコンが固相
エビタキシャル成長によりコンタクト部に析出すること
により発生するコンタクト不良を防止し、アルミ配線
の上層に形成される層間絶縁膜や保護絶縁膜の膜応力に
より配線が断線する“ストレス・マイグレーション”に
対する耐性を高めるなどの理由から、第1層のアルミ配
線4として、窒化チタン(TiN)やチタン・タングス
テン(TiW)などのバリアメタル膜309と、Al−
Si、Al−Si−Cuなどのアルミ合金膜310を組
み合わせた構造の配線が用いられる。
るアルミ配線を形成する。最近のサブミクロン・デバイ
スでは、コンタクト部でのアルミとシリコン基板(不
純物拡散層)との異常反応(アロイスパイク)による接
合リークを防止し、アルミ合金膜中のシリコンが固相
エビタキシャル成長によりコンタクト部に析出すること
により発生するコンタクト不良を防止し、アルミ配線
の上層に形成される層間絶縁膜や保護絶縁膜の膜応力に
より配線が断線する“ストレス・マイグレーション”に
対する耐性を高めるなどの理由から、第1層のアルミ配
線4として、窒化チタン(TiN)やチタン・タングス
テン(TiW)などのバリアメタル膜309と、Al−
Si、Al−Si−Cuなどのアルミ合金膜310を組
み合わせた構造の配線が用いられる。
【0011】なお、これらの膜は、通常、スパッタ法で
堆積され、写真製版やエッチング法を用い、第1のアル
ミ配線4、および、ボンディング・パッド電極部6とし
てパターニングされる。
堆積され、写真製版やエッチング法を用い、第1のアル
ミ配線4、および、ボンディング・パッド電極部6とし
てパターニングされる。
【0012】つぎに、例えば、シラン(SiH4 )と亜
酸化窒素(N2 O)ガスを用い、300〜400℃の膜
堆積温度で、ブラズマを用いた化学気相成長法(CV
D;Chemical Vapor Depositi
on)により、第1の配線4上に、保護絶縁膜5とし
て、シリコン酸化膜を堆積する(図13)。
酸化窒素(N2 O)ガスを用い、300〜400℃の膜
堆積温度で、ブラズマを用いた化学気相成長法(CV
D;Chemical Vapor Depositi
on)により、第1の配線4上に、保護絶縁膜5とし
て、シリコン酸化膜を堆積する(図13)。
【0013】なお、保護絶縁膜5としては、シリコン酸
化膜に比べ、水分等の透過率が小さく、かつ、機械的強
度が高いという特徴を持つシリコン窒化膜やシリコン酸
窒化膜、あるいは、これらを組み合わせた膜も用いられ
る。
化膜に比べ、水分等の透過率が小さく、かつ、機械的強
度が高いという特徴を持つシリコン窒化膜やシリコン酸
窒化膜、あるいは、これらを組み合わせた膜も用いられ
る。
【0014】これらの膜は、上記と同様のプラズマを用
いた化学気相成長法で、シリコン窒化膜の場合、例え
ば、シラン(SiH4 )とアンモニア(NH3 )ガスを
用いて堆積する。また、シリコン酸窒化膜の場合、シラ
ン(SiH4 )とアンモニア(NH3 )と亜酸化窒素
(N2 O)ガスを用いて堆積する。
いた化学気相成長法で、シリコン窒化膜の場合、例え
ば、シラン(SiH4 )とアンモニア(NH3 )ガスを
用いて堆積する。また、シリコン酸窒化膜の場合、シラ
ン(SiH4 )とアンモニア(NH3 )と亜酸化窒素
(N2 O)ガスを用いて堆積する。
【0015】堆積された保護絶縁膜5は、図14に示す
ように写真製版や、エッチング法を用いて開孔され、、
ワイヤ・ボンディングを行うためのボンディング・パッ
ド電極開孔部7を形成する。
ように写真製版や、エッチング法を用いて開孔され、、
ワイヤ・ボンディングを行うためのボンディング・パッ
ド電極開孔部7を形成する。
【0016】素子の形成された半導体基板1はダイシン
グにより半導体チップ20として切り出され、図9に示
されたようにリード・フレーム23のダイパッド部23
aに半田や、導電性樹脂等を用いて接着される。
グにより半導体チップ20として切り出され、図9に示
されたようにリード・フレーム23のダイパッド部23
aに半田や、導電性樹脂等を用いて接着される。
【0017】次に、ボンディング・パッド電極開孔部7
を介してボンディング・パッド電極部6とリード・フレ
ーム23のリード部23bを金線などからなるボンディ
ング・ワイヤ24で接続する(図15)。
を介してボンディング・パッド電極部6とリード・フレ
ーム23のリード部23bを金線などからなるボンディ
ング・ワイヤ24で接続する(図15)。
【0018】なお、ワイヤ・ボンディング法としては、
金線などを、熱圧着、あるいは、熱圧着と超音波を併用
した接着が通常用いられる。
金線などを、熱圧着、あるいは、熱圧着と超音波を併用
した接着が通常用いられる。
【0019】最後に、モールド樹脂25により全体をパ
ッケージする(図16)。
ッケージする(図16)。
【0020】
【発明が解決しようとする課題】従来のモールド樹脂封
止型・半導体装置においては、図17に示すように、ボ
ンディング・パッド電極部6のアルミ膜311が、ワイ
ヤ・ボンディング材24の周囲で、露出している構造と
なっているため、下記のような問題点が生ずる。
止型・半導体装置においては、図17に示すように、ボ
ンディング・パッド電極部6のアルミ膜311が、ワイ
ヤ・ボンディング材24の周囲で、露出している構造と
なっているため、下記のような問題点が生ずる。
【0021】つまり、モールド樹脂25を介して侵入し
てくる水分312などにより、上記の露出している部分
のアルミ膜311が腐食され蝕孔313が生じる。その
ため、ボンディング・パッド電極部6での電気的オープ
ン故障というモードの、信頼性(耐湿性)故障が発生し
やすくなるという問題である。
てくる水分312などにより、上記の露出している部分
のアルミ膜311が腐食され蝕孔313が生じる。その
ため、ボンディング・パッド電極部6での電気的オープ
ン故障というモードの、信頼性(耐湿性)故障が発生し
やすくなるという問題である。
【0022】半導体装置の多機能化に伴い増加する端子
ピン数に対応して、ボンディング・パッド電極部の大き
さは益々小さくなり、高密度・表面実装に対応して、導
体装置のパッケージの厚み(これはほぼモールド樹脂の
厚み)は益々薄くなり、外部から侵入する水分などの影
響を受け易くなるという最近の動向からみて、上記問題
は今後益々大きな問題となってくる。
ピン数に対応して、ボンディング・パッド電極部の大き
さは益々小さくなり、高密度・表面実装に対応して、導
体装置のパッケージの厚み(これはほぼモールド樹脂の
厚み)は益々薄くなり、外部から侵入する水分などの影
響を受け易くなるという最近の動向からみて、上記問題
は今後益々大きな問題となってくる。
【0023】この発明は、上記のような問題点を解決す
るためになされたもので、ボンディング・パッド電極部
6の大きさが小さくても、パッケージの厚みが薄型であ
っても、信頼性(耐湿性)のレベルの高い半導体装置を
得ることを目的としている。
るためになされたもので、ボンディング・パッド電極部
6の大きさが小さくても、パッケージの厚みが薄型であ
っても、信頼性(耐湿性)のレベルの高い半導体装置を
得ることを目的としている。
【0024】
【問題点を解決するための手段】この発明による半導体
装置は、外部端子と接続するためのパッド電極部の開孔
部の近傍の絶縁膜の表面及び側面に弾性をもつ絶縁膜を
設け、弾性を持つ絶縁膜はパッド電極部を開孔部よりも
狭く露呈させる。そしてワイヤ・ボンディングが前記パ
ッド電極の開孔部を覆う。
装置は、外部端子と接続するためのパッド電極部の開孔
部の近傍の絶縁膜の表面及び側面に弾性をもつ絶縁膜を
設け、弾性を持つ絶縁膜はパッド電極部を開孔部よりも
狭く露呈させる。そしてワイヤ・ボンディングが前記パ
ッド電極の開孔部を覆う。
【0025】
【作用】この発明における半導体装置は、配線層上のパ
ッド電極部において、前記パッド電極部の開孔部をワイ
ヤ・ボンディングにより覆うことにより、前記パッド電
極部において前記配線層を露出せず、蝕孔の形成を抑え
る。
ッド電極部において、前記パッド電極部の開孔部をワイ
ヤ・ボンディングにより覆うことにより、前記パッド電
極部において前記配線層を露出せず、蝕孔の形成を抑え
る。
【0026】また前記パッド電極の開孔部の近傍に設け
られた弾性を持つ絶縁膜は、ワイヤ・ボンディング時の
機械的な力を吸収し、前記パッド電極部の近傍でのクラ
ック発生を抑える。
られた弾性を持つ絶縁膜は、ワイヤ・ボンディング時の
機械的な力を吸収し、前記パッド電極部の近傍でのクラ
ック発生を抑える。
【0027】
【実施例】以下、この発明の一実施例を説明する。
【0028】図において、1はシリコン半導体基板、2
はシリコン半導体基板1表面に形成されたDRAM素子
(スタック・セル)、3はDRAM素子(スタック・セ
ル)2上に堆積された第1の絶縁膜、4は第1の絶縁膜
3上に形成された第1の配線、5は第1の配線4上に堆
積された第2の絶縁膜(保護絶縁膜)、6は外部端子
(リード部)23bと接続するためのボンディング・パ
ッド電極部、7はボンディング・パッド電極開孔部、1
0は弾性絶縁膜、11は弾性絶縁膜10の開孔部、24
は第2の絶縁膜5の開孔部11と外部端子(リード部)
23bを接続するためのボンディング・ワイヤ、25は
モールド樹脂封止材、である。
はシリコン半導体基板1表面に形成されたDRAM素子
(スタック・セル)、3はDRAM素子(スタック・セ
ル)2上に堆積された第1の絶縁膜、4は第1の絶縁膜
3上に形成された第1の配線、5は第1の配線4上に堆
積された第2の絶縁膜(保護絶縁膜)、6は外部端子
(リード部)23bと接続するためのボンディング・パ
ッド電極部、7はボンディング・パッド電極開孔部、1
0は弾性絶縁膜、11は弾性絶縁膜10の開孔部、24
は第2の絶縁膜5の開孔部11と外部端子(リード部)
23bを接続するためのボンディング・ワイヤ、25は
モールド樹脂封止材、である。
【0029】図1に示す本発明の一施例の半導体装置の
製造フローの例を、ボンディング・パッド電極部6の形
成工程、および、ワイヤ・ボンディング工程を主体とし
て図2で説明する。
製造フローの例を、ボンディング・パッド電極部6の形
成工程、および、ワイヤ・ボンディング工程を主体とし
て図2で説明する。
【0030】まず図2に示すようにシリコン半導体基板
1の表面に、素子分離用酸化膜301、トランスファー
・ゲート電極302、不純物拡散層303、ワード線3
04、記憶ノード305、キャパシタ絶縁膜306、セ
ル・プレート307から構成されたDRAM素子(スタ
ック・セル)2を形成する。
1の表面に、素子分離用酸化膜301、トランスファー
・ゲート電極302、不純物拡散層303、ワード線3
04、記憶ノード305、キャパシタ絶縁膜306、セ
ル・プレート307から構成されたDRAM素子(スタ
ック・セル)2を形成する。
【0031】そして図3に示すようにDRAM素子(ス
タック・セル)2の形成されたシリコン半導体基板1上
の全面に第1の絶縁膜3を堆積した後、写真製版やエッ
チング法を用いて所望の部分にコンタクト孔308を開
孔する。
タック・セル)2の形成されたシリコン半導体基板1上
の全面に第1の絶縁膜3を堆積した後、写真製版やエッ
チング法を用いて所望の部分にコンタクト孔308を開
孔する。
【0032】次に、ビット線として第1の配線4である
アルミ配線を形成する。従来の場合と同様に窒化チタン
(TiN)やチタン・タングステン(TiW)などのバ
リアメタル膜309と、Al−Si、Al−Si−Cu
などのアルミ合金膜310を組み合わせた構造が用いら
れ、写真製版やエッチング法を用い、第1のアルミ配線
4、および、ボンディング・パッド電極部6としてパタ
ーニングされる。
アルミ配線を形成する。従来の場合と同様に窒化チタン
(TiN)やチタン・タングステン(TiW)などのバ
リアメタル膜309と、Al−Si、Al−Si−Cu
などのアルミ合金膜310を組み合わせた構造が用いら
れ、写真製版やエッチング法を用い、第1のアルミ配線
4、および、ボンディング・パッド電極部6としてパタ
ーニングされる。
【0033】つぎに、例えば、シラン(SiH4 )と亜
酸化窒素(N2 O)ガスを用い、300〜400℃の膜
堆積温度で、ブラズマを用いた化学気相成長法(CV
D;Chemical Vapor Depositi
on)により、第1の配線4上に、保護絶縁膜5とし
て、従来の場合と同様にシリコン酸化膜、シリコン酸化
膜、シリコン窒化膜、シリコン酸窒化膜などを堆積する
(図4)。
酸化窒素(N2 O)ガスを用い、300〜400℃の膜
堆積温度で、ブラズマを用いた化学気相成長法(CV
D;Chemical Vapor Depositi
on)により、第1の配線4上に、保護絶縁膜5とし
て、従来の場合と同様にシリコン酸化膜、シリコン酸化
膜、シリコン窒化膜、シリコン酸窒化膜などを堆積する
(図4)。
【0034】更に写真製版や、エッチング法を用いて、
ワイヤ・ボンディングを行うためのボンディング・パッ
ド電極開孔部7を形成する(図5)。
ワイヤ・ボンディングを行うためのボンディング・パッ
ド電極開孔部7を形成する(図5)。
【0035】ただ、この場合、従来技術と異なり、ボン
ディング・パッド電極開孔部7の大きさを、ボンディン
グ・ワイヤ24のボール径12に比べて小さくなるよう
に設定する。
ディング・パッド電極開孔部7の大きさを、ボンディン
グ・ワイヤ24のボール径12に比べて小さくなるよう
に設定する。
【0036】次いで保護絶縁膜5の表面にポリイミド樹
脂系・絶縁膜やシリコーン樹脂系・絶縁膜などの弾性絶
縁膜10を形成する。
脂系・絶縁膜やシリコーン樹脂系・絶縁膜などの弾性絶
縁膜10を形成する。
【0037】形成法としては、これらの樹脂材料をスピ
ン・コート法により塗布する方法が一般的である。その
後、写真製版やエッチング法を用いて、ボンディング・
パッド電極部6を露呈させ、弾性絶縁膜10の開孔部1
1を形成する(図6)。
ン・コート法により塗布する方法が一般的である。その
後、写真製版やエッチング法を用いて、ボンディング・
パッド電極部6を露呈させ、弾性絶縁膜10の開孔部1
1を形成する(図6)。
【0038】このとき、弾性絶縁膜10の開孔部11
は、保護絶縁膜5の開孔部7よりも、内側になるように
し、ワイヤ・ボンディング時の機械的な力が、保護絶縁
膜に直接加わらないようにする。さもないと図18に示
すように、ボンディング・パッド電極部6であるアルミ
膜上の保護絶縁膜5にワイヤ・ボンディング時に用いら
れる圧着や超音波などの機械的な力314が加わってし
まい、保護絶縁膜5にクラック315が生ずる。
は、保護絶縁膜5の開孔部7よりも、内側になるように
し、ワイヤ・ボンディング時の機械的な力が、保護絶縁
膜に直接加わらないようにする。さもないと図18に示
すように、ボンディング・パッド電極部6であるアルミ
膜上の保護絶縁膜5にワイヤ・ボンディング時に用いら
れる圧着や超音波などの機械的な力314が加わってし
まい、保護絶縁膜5にクラック315が生ずる。
【0039】このクラック315は、外部より侵入して
くる水分312などが、アルミ配線4まで達し、これら
を腐食させ、蝕孔316を形成して断線故障を引き起こ
す原因となるので望ましくない。
くる水分312などが、アルミ配線4まで達し、これら
を腐食させ、蝕孔316を形成して断線故障を引き起こ
す原因となるので望ましくない。
【0040】素子の形成された半導体基板1はダイシン
グにより半導体チップ20として切り出され、従来の場
合と同様にリード・フレーム23のダイパット部23a
に半田や、導電性樹脂等を用いて接着する。
グにより半導体チップ20として切り出され、従来の場
合と同様にリード・フレーム23のダイパット部23a
に半田や、導電性樹脂等を用いて接着する。
【0041】次に、弾性絶縁膜10の開孔部11とリー
ド・フレーム23のリード部23bを金線などからなる
ボンディング・ワイヤ24で接続する(図7)。
ド・フレーム23のリード部23bを金線などからなる
ボンディング・ワイヤ24で接続する(図7)。
【0042】このとき、ワイヤ・ボンディングのボール
径12は、ボンディング・パッド電極・開孔部11より
も大きくなるようにする。
径12は、ボンディング・パッド電極・開孔部11より
も大きくなるようにする。
【0043】このようにしても、上述のように、保護絶
縁膜5の上層に形成されている、弾性絶縁膜10がワイ
ヤ・ボンディング時に加わる機械的な力314が、直
接、保護絶縁膜5に加わるのを防止する作用をするの
で、保護絶縁膜5にクラックが入るようなことはない。
縁膜5の上層に形成されている、弾性絶縁膜10がワイ
ヤ・ボンディング時に加わる機械的な力314が、直
接、保護絶縁膜5に加わるのを防止する作用をするの
で、保護絶縁膜5にクラックが入るようなことはない。
【0044】最後に、モールド樹脂25により全体をパ
ッケージする(図8)。
ッケージする(図8)。
【0045】なお、上記実施例では、ボンディング・パ
ッド電極部6で、弾性を有する絶縁膜10の開孔部11
を、ボンディング・パッド開孔部7よりも、小さくした
場合の例を示したが、これは、ワイヤ・ボンディング時
の機械的な力の影響が、ワイヤ・ボンディング技術側で
低減しうる場合には、図19に示すように、弾性絶縁膜
10の開孔部11と、ボンディング・パッド電極開孔部
7を同時に開孔して、ほぼ、同じ大きさにしても、同様
の効果を奏する。
ッド電極部6で、弾性を有する絶縁膜10の開孔部11
を、ボンディング・パッド開孔部7よりも、小さくした
場合の例を示したが、これは、ワイヤ・ボンディング時
の機械的な力の影響が、ワイヤ・ボンディング技術側で
低減しうる場合には、図19に示すように、弾性絶縁膜
10の開孔部11と、ボンディング・パッド電極開孔部
7を同時に開孔して、ほぼ、同じ大きさにしても、同様
の効果を奏する。
【0046】また、上記実施例では、保護絶縁膜5が、
シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜な
どの単層膜である場合について述べたが、保護絶縁膜
は、例えば、図20に示すように、シリコン酸化膜31
7とシリコン窒化膜318を積層構造としたような、上
記の膜を組み合わせた絶縁膜であっても良い。
シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜な
どの単層膜である場合について述べたが、保護絶縁膜
は、例えば、図20に示すように、シリコン酸化膜31
7とシリコン窒化膜318を積層構造としたような、上
記の膜を組み合わせた絶縁膜であっても良い。
【0047】また、上記実施例では、配線構造が単層
で、かつ、第1の配線がアルミ配線の場合について述べ
たが、図21に示すように、第1の配線319は高融点
金属(W,Mo,Ti,etc)等の他の金属配線、高
融点金属シリサイド(WSi2 ,MoSi2 ,TiSi
2 ,etc)配線、あるいは、多結晶シリコン配線であ
り、その上に、第2層以上のアルミなどの配線320、
321が形成された多層配線構造であっても同様の効果
を奏する。
で、かつ、第1の配線がアルミ配線の場合について述べ
たが、図21に示すように、第1の配線319は高融点
金属(W,Mo,Ti,etc)等の他の金属配線、高
融点金属シリサイド(WSi2 ,MoSi2 ,TiSi
2 ,etc)配線、あるいは、多結晶シリコン配線であ
り、その上に、第2層以上のアルミなどの配線320、
321が形成された多層配線構造であっても同様の効果
を奏する。
【0048】また、上記実施例では、保護絶縁膜5上に
形成される弾性絶縁膜10が、単層膜である場合につい
て述べたが、例えば、図22に示すように、ボンディン
グ・パッド開孔部7を除く半導体チップの主要部分に形
成する弾性絶縁膜322と、ボンディング・パッド近傍
に設ける弾性絶縁膜323が、異なる材質、異なる膜厚
であっても良い。弾性絶縁膜10,322,323の材
料としてはポリイシド樹脂系絶縁膜やシリコーン樹脂系
絶縁膜を用いることができる。
形成される弾性絶縁膜10が、単層膜である場合につい
て述べたが、例えば、図22に示すように、ボンディン
グ・パッド開孔部7を除く半導体チップの主要部分に形
成する弾性絶縁膜322と、ボンディング・パッド近傍
に設ける弾性絶縁膜323が、異なる材質、異なる膜厚
であっても良い。弾性絶縁膜10,322,323の材
料としてはポリイシド樹脂系絶縁膜やシリコーン樹脂系
絶縁膜を用いることができる。
【0049】また、ボンディング・パッド開孔部7は、
小さな開孔部を複数個設けた形にしてもよい。
小さな開孔部を複数個設けた形にしてもよい。
【0050】また、上記実施例では、半導体基板1表面
にDRAM素子2が形成された半導体装置に本発明を適
用した場合を述べたが、他のアルミ配線を有する半導体
装置に適用しても同様の効果を奏する。
にDRAM素子2が形成された半導体装置に本発明を適
用した場合を述べたが、他のアルミ配線を有する半導体
装置に適用しても同様の効果を奏する。
【0051】例えば、半導体基板表面にSRAM(St
atic RandomAccess Memory)
素子を形成したものに、本発明によるボンディング・パ
ッド電極構造を適用した実施例を図23に示す。
atic RandomAccess Memory)
素子を形成したものに、本発明によるボンディング・パ
ッド電極構造を適用した実施例を図23に示す。
【0052】詳細な説明は省略し、その主な構成のみを
述べるにとどめるが、図において、1はシリコン半導体
基板、410はシリコン半導体基板1表面に形成された
SRAM素子〔ダブルウェル・CMOS(Comple
mentary MetalOxide Semi−c
onductor)構造〕、411はP形ウェル領域、
412はN形ウェル領域、413は素子分離用酸化膜、
414はゲート電極、415はN形不純物拡散層、41
6はP形不純物拡散層、417は多結晶シリコン配線、
418はコンタクト孔、3はSRAM素子310上に堆
積された下地絶縁膜、4は下地絶縁膜3上に形成された
第1のアルミ配線、5は第1のアルミ配線4上に堆積さ
れた第2の絶縁(保護絶縁膜)膜、6は外部端子(リー
ド部)23bと接続するためのボンディング・パッド電
極、7はボンディング・パッド部開孔部、10は、弾性
絶縁膜、11は弾性絶縁膜10の開孔部、24は弾性絶
縁膜10の開孔部11と、外部端子(リード部)23b
を接続するためのボンディング・ワイヤ、25は、モー
ルド樹脂・封止材、である。
述べるにとどめるが、図において、1はシリコン半導体
基板、410はシリコン半導体基板1表面に形成された
SRAM素子〔ダブルウェル・CMOS(Comple
mentary MetalOxide Semi−c
onductor)構造〕、411はP形ウェル領域、
412はN形ウェル領域、413は素子分離用酸化膜、
414はゲート電極、415はN形不純物拡散層、41
6はP形不純物拡散層、417は多結晶シリコン配線、
418はコンタクト孔、3はSRAM素子310上に堆
積された下地絶縁膜、4は下地絶縁膜3上に形成された
第1のアルミ配線、5は第1のアルミ配線4上に堆積さ
れた第2の絶縁(保護絶縁膜)膜、6は外部端子(リー
ド部)23bと接続するためのボンディング・パッド電
極、7はボンディング・パッド部開孔部、10は、弾性
絶縁膜、11は弾性絶縁膜10の開孔部、24は弾性絶
縁膜10の開孔部11と、外部端子(リード部)23b
を接続するためのボンディング・ワイヤ、25は、モー
ルド樹脂・封止材、である。
【0053】同様に、半導体基板1表面に形成される素
子は、DRAM素子やSRAM素子以外の他の素子、例
えば、EPROM(Erasable Program
able Read Only Memory)素子、
E2 PROM(Electrical Elasabl
e Pro−gramable ROM)素子、マイク
ロ・コンピューター回路素子、CMOS論理回路素子、
バイポーラ・トランジスター素子等、他の構造の素子で
あってもよい。
子は、DRAM素子やSRAM素子以外の他の素子、例
えば、EPROM(Erasable Program
able Read Only Memory)素子、
E2 PROM(Electrical Elasabl
e Pro−gramable ROM)素子、マイク
ロ・コンピューター回路素子、CMOS論理回路素子、
バイポーラ・トランジスター素子等、他の構造の素子で
あってもよい。
【0054】
【発明の効果】以上に示したように、この発明による半
導体装置は、配線層上のパッド電極部の開孔部の近傍の
絶縁膜の少なくとも最表面に弾性を持つ絶縁膜を設け、
かつワイヤ・ボンディングが前記パッド電極の開孔部を
覆うので、前記パッド電極部において前記配線層は露出
せず、蝕孔の形成が抑えられ、またワイヤ・ボンディン
グ時のクラック発生をも抑え、信頼性のレベルの高い半
導体装置を得ることができる。
導体装置は、配線層上のパッド電極部の開孔部の近傍の
絶縁膜の少なくとも最表面に弾性を持つ絶縁膜を設け、
かつワイヤ・ボンディングが前記パッド電極の開孔部を
覆うので、前記パッド電極部において前記配線層は露出
せず、蝕孔の形成が抑えられ、またワイヤ・ボンディン
グ時のクラック発生をも抑え、信頼性のレベルの高い半
導体装置を得ることができる。
【図1】この発明の第1の実施例を示す断面図である。
【図2】この発明の第1の実施例の製造工程を示す断面
図である。
図である。
【図3】この発明の第1の実施例の製造工程を示す断面
図である。
図である。
【図4】この発明の第1の実施例の製造工程を示す断面
図である。
図である。
【図5】この発明の第1の実施例の製造工程を示す断面
図である。
図である。
【図6】この発明の第1の実施例の製造工程を示す断面
図である。
図である。
【図7】この発明の第1の実施例の製造工程を示す断面
図である。
図である。
【図8】この発明の第1の実施例の製造工程を示す断面
図である。
図である。
【図9】従来の半導体装置の構造を示す断面図である。
【図10】従来のDRAMデバイスの構造を示す断面図
である。
である。
【図11】従来のDRAMデバイスの構造を製造工程順
に示す断面図である。
に示す断面図である。
【図12】従来のDRAMデバイスの構造を製造工程順
に示す断面図である。
に示す断面図である。
【図13】従来のDRAMデバイスの構造を製造工程順
に示す断面図である。
に示す断面図である。
【図14】従来のDRAMデバイスの構造を製造工程順
に示す断面図である。
に示す断面図である。
【図15】従来のDRAMデバイスの構造を製造工程順
に示す断面図である。
に示す断面図である。
【図16】従来のDRAMデバイスの構造を製造工程順
に示す断面図である。
に示す断面図である。
【図17】従来の技術の問題点を示す断面図である。
【図18】従来の技術の問題点を示す断面図である。
【図19】この発明の第2の実施例を示す断面図であ
る。
る。
【図20】この発明の第3の実施例を示す断面図であ
る。
る。
【図21】この発明の第4の実施例を示す断面図であ
る。
る。
【図22】この発明の第5の実施例を示す断面図であ
る。
る。
【図23】この発明の第6の実施例を示す断面図であ
る。
る。
1 シリコン半導体基板 4 配線層 5 第2の絶縁膜(保護絶縁膜) 6 パッド電極部 7 パッド電極開孔部 10 弾性絶縁膜 24 ワイヤ・ボンディング
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−241832(JP,A) 特開 昭52−32263(JP,A) 実開 昭61−199046(JP,U)
Claims (1)
- 【請求項1】半導体基板上に形成された配線層と、外部
端子と接続するために前記配線層上に形成されたパッド
電極部と、前記パッド電極部を露呈させる開孔部を有し
て前記半導体基板の主要部を覆う絶縁膜と、前記パッド
電極部と前記外部端子とをワイヤ・ボンディングにより
接続する構造とを備える半導体装置において、前記開孔
部の近傍の前記絶縁膜の表面及び側面を覆う弾性を持つ
絶縁膜を更に備え、前記弾性を持つ絶縁膜は前記パッド
電極部を前記開孔部よりも狭く露呈させ、前記ワイヤ・
ボンディングが前記開孔部を覆う半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP915791A JP2593965B2 (ja) | 1991-01-29 | 1991-01-29 | 半導体装置 |
KR1019920000819A KR960002092B1 (ko) | 1991-01-29 | 1992-01-21 | 반도체장치 |
DE19924201792 DE4201792C2 (de) | 1991-01-29 | 1992-01-23 | Anschlußelektrodenstruktur und Verfahren zu deren Herstellung |
US08/249,679 US5430329A (en) | 1991-01-29 | 1994-05-26 | Semiconductor device with bonding pad electrode |
US08/416,130 US5525546A (en) | 1991-01-29 | 1995-04-03 | Semiconductor device and method of manufacturing thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP915791A JP2593965B2 (ja) | 1991-01-29 | 1991-01-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04271132A JPH04271132A (ja) | 1992-09-28 |
JP2593965B2 true JP2593965B2 (ja) | 1997-03-26 |
Family
ID=11712788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP915791A Expired - Fee Related JP2593965B2 (ja) | 1991-01-29 | 1991-01-29 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5430329A (ja) |
JP (1) | JP2593965B2 (ja) |
KR (1) | KR960002092B1 (ja) |
DE (1) | DE4201792C2 (ja) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100335591B1 (ko) * | 1992-09-10 | 2002-08-24 | 텍사스 인스트루먼츠 인코포레이티드 | 집적회로디바이스의액티브회로영역상의와이어본딩방법및집적회로디바이스 |
US5825078A (en) * | 1992-09-23 | 1998-10-20 | Dow Corning Corporation | Hermetic protection for integrated circuits |
US5543680A (en) * | 1993-10-20 | 1996-08-06 | Nec Corporation | Field emission type cathode structure for cathode-ray tube |
US5438022A (en) | 1993-12-14 | 1995-08-01 | At&T Global Information Solutions Company | Method for using low dielectric constant material in integrated circuit fabrication |
KR950019817A (ko) * | 1993-12-17 | 1995-07-24 | 이헌조 | 액정모듈의 수분방지용 패드 |
KR100372995B1 (ko) * | 1994-05-24 | 2003-03-31 | 히다치 가세고교 가부시끼가이샤 | 반도체기판위에목적하는패턴의수지막을형성하는방법,반도체칩,반도체패키지,및레지스트상박리액 |
KR100211070B1 (ko) * | 1994-08-19 | 1999-07-15 | 아끼구사 나오유끼 | 반도체 장치 및 그 제조방법 |
US6870272B2 (en) * | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
JPH08162528A (ja) * | 1994-10-03 | 1996-06-21 | Sony Corp | 半導体装置の層間絶縁膜構造 |
US5971253A (en) | 1995-07-31 | 1999-10-26 | Tessera, Inc. | Microelectronic component mounting with deformable shell terminals |
US5871807A (en) * | 1995-08-14 | 1999-02-16 | Micron Display Technology, Inc. | Multiple level printing in a single pass |
US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
KR0182503B1 (ko) * | 1995-12-30 | 1999-04-15 | 김광호 | 와이어 볼 보다 작은 본딩 창을 갖는 반도체 칩과 그 제조 방법 |
JP3526376B2 (ja) | 1996-08-21 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6635514B1 (en) * | 1996-12-12 | 2003-10-21 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
US6251469B1 (en) | 1997-03-19 | 2001-06-26 | International Business Machines, Corporation | Method of rendering a substrate selectively non-wettable chip carrier with enhanced wire bondability |
US5976964A (en) * | 1997-04-22 | 1999-11-02 | Micron Technology, Inc. | Method of improving interconnect of semiconductor device by utilizing a flattened ball bond |
US6093894A (en) | 1997-05-06 | 2000-07-25 | International Business Machines Corporation | Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer |
EP0905495A1 (fr) * | 1997-09-29 | 1999-03-31 | EM Microelectronic-Marin SA | Couche de protection de circuits intégrés, et son procédé de fabrication |
JPH11111753A (ja) * | 1997-10-01 | 1999-04-23 | Mitsubishi Electric Corp | 半導体装置 |
JP3603296B2 (ja) * | 1997-11-11 | 2004-12-22 | ソニー株式会社 | 半導体装置の製造方法 |
US6137155A (en) * | 1997-12-31 | 2000-10-24 | Intel Corporation | Planar guard ring |
TW410392B (en) * | 1998-01-23 | 2000-11-01 | Rohm Co Ltd | Damascene interconnection and semiconductor device |
TW411602B (en) * | 1998-02-07 | 2000-11-11 | Winbond Electronics Corp | Semiconductor manufacturing process and its structure which can prevent bonding pad fall-off due to the plug process |
US5942800A (en) * | 1998-06-22 | 1999-08-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stress buffered bond pad and method of making |
JP2974022B1 (ja) | 1998-10-01 | 1999-11-08 | ヤマハ株式会社 | 半導体装置のボンディングパッド構造 |
US6303977B1 (en) * | 1998-12-03 | 2001-10-16 | Texas Instruments Incorporated | Fully hermetic semiconductor chip, including sealed edge sides |
US6444295B1 (en) * | 1998-12-29 | 2002-09-03 | Industrial Technology Research Institute | Method for improving integrated circuits bonding firmness |
US6297160B1 (en) | 1999-03-12 | 2001-10-02 | Taiwan Semiconductor Manufacturing Company | Application of pure aluminum to prevent pad corrosion |
TW444252B (en) * | 1999-03-19 | 2001-07-01 | Toshiba Corp | Semiconductor apparatus and its fabricating method |
DE19944304C2 (de) * | 1999-09-15 | 2001-09-20 | Infineon Technologies Ag | Strukturierung von Kontaktflächen in Mehrlagen-Metallisierungen von Halbleiterbauelementen |
US6415973B1 (en) * | 2000-07-18 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method of application of copper solution in flip-chip, COB, and micrometal bonding |
GB0018028D0 (en) * | 2000-07-24 | 2000-09-13 | Koninkl Philips Electronics Nv | Semiconductor devices and their manufacture |
US6580107B2 (en) * | 2000-10-10 | 2003-06-17 | Sanyo Electric Co., Ltd. | Compound semiconductor device with depletion layer stop region |
WO2003049184A1 (en) * | 2001-12-07 | 2003-06-12 | Fujitsu Limited | Semiconductor device and method for manufacturing the same |
JP3943416B2 (ja) * | 2002-03-07 | 2007-07-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2003303848A (ja) * | 2002-04-12 | 2003-10-24 | Nec Compound Semiconductor Devices Ltd | 半導体装置 |
JP2004055628A (ja) * | 2002-07-17 | 2004-02-19 | Dainippon Printing Co Ltd | ウエハレベルの半導体装置及びその作製方法 |
US20040102022A1 (en) * | 2002-11-22 | 2004-05-27 | Tongbi Jiang | Methods of fabricating integrated circuitry |
KR100497193B1 (ko) * | 2002-12-17 | 2005-06-28 | 동부아남반도체 주식회사 | 반도체 소자의 본딩 패드와 이의 형성 방법 |
US20040222518A1 (en) * | 2003-02-25 | 2004-11-11 | Tessera, Inc. | Ball grid array with bumps |
US6927156B2 (en) * | 2003-06-18 | 2005-08-09 | Intel Corporation | Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon |
JP3666495B2 (ja) * | 2003-06-27 | 2005-06-29 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
DE10333465B4 (de) * | 2003-07-22 | 2008-07-24 | Infineon Technologies Ag | Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken |
US7919864B2 (en) * | 2003-10-13 | 2011-04-05 | Stmicroelectronics S.A. | Forming of the last metallization level of an integrated circuit |
US20050253245A1 (en) * | 2004-05-12 | 2005-11-17 | Mark Lynch | Package design and method for electrically connecting die to package |
US8552559B2 (en) * | 2004-07-29 | 2013-10-08 | Megica Corporation | Very thick metal interconnection scheme in IC chips |
KR101357765B1 (ko) * | 2005-02-25 | 2014-02-11 | 테세라, 인코포레이티드 | 유연성을 갖는 마이크로 전자회로 조립체 |
JP2006303452A (ja) * | 2005-03-25 | 2006-11-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US8669637B2 (en) * | 2005-10-29 | 2014-03-11 | Stats Chippac Ltd. | Integrated passive device system |
US8158510B2 (en) | 2009-11-19 | 2012-04-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD on molded substrate |
US8409970B2 (en) | 2005-10-29 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of making integrated passive devices |
US8791006B2 (en) * | 2005-10-29 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
US8188590B2 (en) | 2006-03-30 | 2012-05-29 | Stats Chippac Ltd. | Integrated circuit package system with post-passivation interconnection and integration |
KR100729360B1 (ko) * | 2006-04-05 | 2007-06-15 | 삼성전자주식회사 | 반도체 장치의 커패시터 구조체 및 그 제조 방법 |
US8022552B2 (en) | 2006-06-27 | 2011-09-20 | Megica Corporation | Integrated circuit and method for fabricating the same |
US7749886B2 (en) | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
US8193636B2 (en) * | 2007-03-13 | 2012-06-05 | Megica Corporation | Chip assembly with interconnection by metal bump |
JP5034740B2 (ja) * | 2007-07-23 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2009130271A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Corp | 半導体装置とその製造方法 |
WO2011004469A1 (ja) * | 2009-07-08 | 2011-01-13 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
US20120267779A1 (en) * | 2011-04-25 | 2012-10-25 | Mediatek Inc. | Semiconductor package |
US9245828B2 (en) | 2012-07-11 | 2016-01-26 | Mindspeed Technologies, Inc. | High speed signal conditioning package |
MY181531A (en) | 2013-01-18 | 2020-12-25 | Mimos Berhad | Method of fabricating a bond pad in a semiconductor device |
US9433083B2 (en) | 2014-04-04 | 2016-08-30 | Macom Technology Solutions Holdings, Inc. | Edge mount connector arrangement with improved characteristic impedance |
JP2017112225A (ja) * | 2015-12-16 | 2017-06-22 | シャープ株式会社 | 半導体装置 |
US20170352639A1 (en) * | 2016-06-02 | 2017-12-07 | Knowles Electronics, Llc | Method for protecting bond pads from corrosion |
US11024592B2 (en) * | 2019-10-18 | 2021-06-01 | Nanya Technology Corporation | Semiconductor device with spacer over sidewall of bonding pad and method for preparing the same |
US11355460B1 (en) | 2020-12-07 | 2022-06-07 | Infineon Technologies Ag | Molded semiconductor package with high voltage isolation |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5232263A (en) * | 1975-09-05 | 1977-03-11 | Hitachi Ltd | Semiconductor manufacturing process |
JPS56150830A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Semiconductor device |
JPS59172757A (ja) * | 1983-03-22 | 1984-09-29 | Matsushita Electronics Corp | 半導体装置 |
US4845543A (en) * | 1983-09-28 | 1989-07-04 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
JPS61199046U (ja) * | 1985-05-31 | 1986-12-12 | ||
US4723197A (en) * | 1985-12-16 | 1988-02-02 | National Semiconductor Corporation | Bonding pad interconnection structure |
JPS63283040A (ja) * | 1987-05-15 | 1988-11-18 | Toshiba Corp | 半導体装置 |
JPH0727921B2 (ja) * | 1987-07-31 | 1995-03-29 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2527457B2 (ja) * | 1988-02-29 | 1996-08-21 | シャープ株式会社 | 半導体装置の電極構造 |
JPH01241832A (ja) * | 1988-03-23 | 1989-09-26 | Rohm Co Ltd | 電子部品におけるワイヤボンディング構造 |
JPH01308036A (ja) * | 1988-06-07 | 1989-12-12 | Toshiba Corp | ボンデイングパッド及びその製造方法 |
JPH027435A (ja) * | 1988-06-25 | 1990-01-11 | Nec Corp | 金属パンプ電極を有する半導体装置 |
JPH0281743A (ja) * | 1988-09-19 | 1990-03-22 | Stanley Electric Co Ltd | 車両の前照灯制御装置 |
JP2576626B2 (ja) * | 1989-04-24 | 1997-01-29 | 日本電気株式会社 | ボールボンディング用電極を備えた半導体装置 |
JPH02294037A (ja) * | 1989-05-09 | 1990-12-05 | Matsushita Electron Corp | 半導体装置 |
US5293073A (en) * | 1989-06-27 | 1994-03-08 | Kabushiki Kaisha Toshiba | Electrode structure of a semiconductor device which uses a copper wire as a bonding wire |
JPH03184340A (ja) * | 1989-12-13 | 1991-08-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH03184343A (ja) * | 1989-12-13 | 1991-08-12 | Sony Corp | 半導体装置の製造方法 |
-
1991
- 1991-01-29 JP JP915791A patent/JP2593965B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-21 KR KR1019920000819A patent/KR960002092B1/ko not_active IP Right Cessation
- 1992-01-23 DE DE19924201792 patent/DE4201792C2/de not_active Expired - Fee Related
-
1994
- 1994-05-26 US US08/249,679 patent/US5430329A/en not_active Expired - Lifetime
-
1995
- 1995-04-03 US US08/416,130 patent/US5525546A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR960002092B1 (ko) | 1996-02-10 |
KR920015496A (ko) | 1992-08-27 |
US5525546A (en) | 1996-06-11 |
DE4201792C2 (de) | 1996-05-15 |
JPH04271132A (ja) | 1992-09-28 |
US5430329A (en) | 1995-07-04 |
DE4201792A1 (de) | 1992-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2593965B2 (ja) | 半導体装置 | |
US6897570B2 (en) | Semiconductor device and method of manufacturing same | |
US6656828B1 (en) | Method of forming bump electrodes | |
US6864562B1 (en) | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film | |
EP0395072B1 (en) | Bonding pad used in semiconductor device | |
US6756675B1 (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
US6392300B1 (en) | Semiconductor device having an alignment mark formed on the uppermost layer of a multilayer wire | |
US6614091B1 (en) | Semiconductor device having a wire bond pad and method therefor | |
JP3443219B2 (ja) | 半導体集積回路装置およびその製造方法 | |
KR100393140B1 (ko) | 반도체 장치 | |
JP2002198374A (ja) | 半導体装置およびその製造方法 | |
JP3144817B2 (ja) | 半導体装置 | |
US20050250255A1 (en) | Over-passivation process of forming polymer layer over IC chip | |
JP2002532882A (ja) | 集積回路デバイス | |
JP2003100894A (ja) | 集積回路チップ及びマルチチップパッケージ | |
JP2769331B2 (ja) | 半導体集積回路の製造方法 | |
JP2001110813A (ja) | 半導体装置の製造方法 | |
TW536780B (en) | Semiconductor device bonding pad resist to stress and method of fabricating the same | |
JP2002368098A (ja) | フリップチップ型半導体素子及びその製造方法 | |
JP3602024B2 (ja) | 半導体装置及びその製造方法 | |
JP2001015516A (ja) | 半導体装置及びその製造方法 | |
JP2001326242A (ja) | 半導体装置およびその製造方法 | |
JPH08255810A (ja) | 半導体装置及びその製造方法 | |
JP3375460B2 (ja) | 半導体装置 | |
JPH01130545A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |