JPH027435A - 金属パンプ電極を有する半導体装置 - Google Patents
金属パンプ電極を有する半導体装置Info
- Publication number
- JPH027435A JPH027435A JP63157401A JP15740188A JPH027435A JP H027435 A JPH027435 A JP H027435A JP 63157401 A JP63157401 A JP 63157401A JP 15740188 A JP15740188 A JP 15740188A JP H027435 A JPH027435 A JP H027435A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- metal
- metal bump
- bump electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 67
- 239000002184 metal Substances 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000011347 resin Substances 0.000 claims abstract description 54
- 229920005989 resin Polymers 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims description 11
- 230000003139 buffering effect Effects 0.000 claims description 6
- 239000010953 base metal Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 238000004528 spin coating Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05559—Shape in side view non conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は金属バンプ電極を有する半導体装置に関する。
[従来の技術]
第3図は、従来の金属バンプ電極を有する半導体装置の
バンプ電極部の構造例を示す。
バンプ電極部の構造例を示す。
従来、この種の半導体装置では、第3図に示すようにめ
っき法による金属バンプ電極形成時に感光性樹脂上に広
がった金属層36.37の周縁下部にのみ絶縁性樹脂3
8を形成し、M部材としていた。
っき法による金属バンプ電極形成時に感光性樹脂上に広
がった金属層36.37の周縁下部にのみ絶縁性樹脂3
8を形成し、M部材としていた。
その製造方法は次の通りである。半導体基板31にアル
ミニウム膜による端子電極33を形成し、その表面全面
にカバー膜となる絶縁膜32を形成し、この絶縁膜32
における電極33の上方の部分に第1の開口を形成する
。次いで、バリア用金属膜34とめっき用金属膜35を
積層形成する。
ミニウム膜による端子電極33を形成し、その表面全面
にカバー膜となる絶縁膜32を形成し、この絶縁膜32
における電極33の上方の部分に第1の開口を形成する
。次いで、バリア用金属膜34とめっき用金属膜35を
積層形成する。
その後、全面に感光性樹脂を付着させた後、この感光性
樹脂における電極33の上方の部分に前記第1の開口よ
り大きい第2の開口を形成し、複数金属膜35上にめっ
き法により選択的に第1の金属層36を形成した後、更
に、第2の金属層37をめっき形成して金属バンプ電極
を得る。そして、前記感光性樹脂を全面除去した後、前
記金属バンプ電極をマスクとして、複数金属膜34.3
5の不要部分を除去する。次に、前記金属バンプ電極を
含む全面に絶縁性樹脂38を付着形成し、その後、感光
性樹脂をパターン形成し、この感光性樹脂をマスクとし
て絶縁性樹脂38を金属バンプ電極上の部分のみ選択的
に除去する。最後に前記感光性樹脂を全面除去して、第
3図に示す構造の半導体装置を得る。
樹脂における電極33の上方の部分に前記第1の開口よ
り大きい第2の開口を形成し、複数金属膜35上にめっ
き法により選択的に第1の金属層36を形成した後、更
に、第2の金属層37をめっき形成して金属バンプ電極
を得る。そして、前記感光性樹脂を全面除去した後、前
記金属バンプ電極をマスクとして、複数金属膜34.3
5の不要部分を除去する。次に、前記金属バンプ電極を
含む全面に絶縁性樹脂38を付着形成し、その後、感光
性樹脂をパターン形成し、この感光性樹脂をマスクとし
て絶縁性樹脂38を金属バンプ電極上の部分のみ選択的
に除去する。最後に前記感光性樹脂を全面除去して、第
3図に示す構造の半導体装置を得る。
[発明が解決しようとする課題]
上述したように従来の半導体装置では、緩衝材としての
絶縁性樹脂38は、金属バンプ電極の横方向への広がり
部分を含む周縁部のみに存在している。従って、この絶
縁性樹脂38は十分な緩衝効果を有しないため、外部リ
ードとの接続に伴う圧力荷重が緩和されずに直接基板へ
印加されてしまうという問題点がある。このため、基板
にクラックが生じたり、基板内部に欠陥が生じて素子特
性に影響を与えたり、外部リードとの接続が十分でなく
、金属バンプ電極の強度及び電気的特性の劣化を招く等
の種々の欠点を有していた。また、めっき工程後に絶縁
性樹脂を形成することは、表面の凹凸が大きいため膜厚
が不均一となり、形成が極めて困難であるという欠点も
有している。
絶縁性樹脂38は、金属バンプ電極の横方向への広がり
部分を含む周縁部のみに存在している。従って、この絶
縁性樹脂38は十分な緩衝効果を有しないため、外部リ
ードとの接続に伴う圧力荷重が緩和されずに直接基板へ
印加されてしまうという問題点がある。このため、基板
にクラックが生じたり、基板内部に欠陥が生じて素子特
性に影響を与えたり、外部リードとの接続が十分でなく
、金属バンプ電極の強度及び電気的特性の劣化を招く等
の種々の欠点を有していた。また、めっき工程後に絶縁
性樹脂を形成することは、表面の凹凸が大きいため膜厚
が不均一となり、形成が極めて困難であるという欠点も
有している。
本発明はかかる問題点に鑑みてなされたものであって、
外部リード接続に伴う圧力荷重に対する緩衝効果を十分
なものとすることかで1き、上述したような欠点を解消
した金属バンプ電極を有する半導体装置を提供すること
を目的とする。
外部リード接続に伴う圧力荷重に対する緩衝効果を十分
なものとすることかで1き、上述したような欠点を解消
した金属バンプ電極を有する半導体装置を提供すること
を目的とする。
[課題を解決するための手段]
本発明に係る金属バンプ電極を有する半導体装置は、所
望の素子が形成された半導体基板上に金属バンプ電極が
形成された半導体装置において、前記金属バンプ電極と
下地金属との間に、緩衝用絶縁性樹脂が配設されており
、このlWI用絶縁性樹脂には、前記金属バンプ電極と
下地金属とを接触させる複数の開口が形成されているこ
とを特徴とする。
望の素子が形成された半導体基板上に金属バンプ電極が
形成された半導体装置において、前記金属バンプ電極と
下地金属との間に、緩衝用絶縁性樹脂が配設されており
、このlWI用絶縁性樹脂には、前記金属バンプ電極と
下地金属とを接触させる複数の開口が形成されているこ
とを特徴とする。
[作用]
本発明によれば、緩衝用絶縁性樹脂が金属バンプ電極の
下方にも、この金属バンプ電極と下地金属との接触をと
る領域を除いて形成されているから、金属バンプ電極の
中央部又はその近傍にまで緩衝用絶縁性樹脂が配設され
る。このため、金属バンプ電極への外部リード接続の際
の圧力荷重に対して高い緩衝効果が得られる。
下方にも、この金属バンプ電極と下地金属との接触をと
る領域を除いて形成されているから、金属バンプ電極の
中央部又はその近傍にまで緩衝用絶縁性樹脂が配設され
る。このため、金属バンプ電極への外部リード接続の際
の圧力荷重に対して高い緩衝効果が得られる。
[実施例]
次に、本発明の実施例について添付の図面を参照して具
体的に説明する。
体的に説明する。
第1図(a)、(b)は本発明の実施例を示す夫々平面
図及び縦断面図であり、第2図(a)乃至(d)はその
製造方法を工程順に示す縦断面図である。
図及び縦断面図であり、第2図(a)乃至(d)はその
製造方法を工程順に示す縦断面図である。
製造工程に従って説明すると、半導体素子を形成した半
導体基板11上に、先ず、アルミニウム層による端子電
極12を形成する。これは、全面にアルミニウム層を蒸
着法又はスパッタ法により約1μmの厚さで形成した後
、このアルミニウム層全面に感光性樹脂を形成し、半導
体基板11に形成した半導体素子に接続するためのパッ
ド電極領域のみを残して前記アルミニウム層を選択的に
エツチングすることにより得られる。
導体基板11上に、先ず、アルミニウム層による端子電
極12を形成する。これは、全面にアルミニウム層を蒸
着法又はスパッタ法により約1μmの厚さで形成した後
、このアルミニウム層全面に感光性樹脂を形成し、半導
体基板11に形成した半導体素子に接続するためのパッ
ド電極領域のみを残して前記アルミニウム層を選択的に
エツチングすることにより得られる。
その後、感光性樹脂を除去し、端子電極12を含む全面
にカバー膜となる絶縁膜13としてcVD窒化膜又はプ
ラズマCVD窒化膜を形成する。
にカバー膜となる絶縁膜13としてcVD窒化膜又はプ
ラズマCVD窒化膜を形成する。
次に、感光性樹脂を使用して選択的に絶縁膜13を除去
し、端子電極12の上方に第1の開口19を形成する[
第2図(a)参照]。
し、端子電極12の上方に第1の開口19を形成する[
第2図(a)参照]。
その後、端子電極12及び絶縁膜13上に複数の金属膜
14.15をスパッタ法により積層形成する。例えば、
第1の金属膜14は1000人のTi膜、第2の金属膜
15は1000人のcu膜であり、夫々バリア層及びめ
っき用電極となる。
14.15をスパッタ法により積層形成する。例えば、
第1の金属膜14は1000人のTi膜、第2の金属膜
15は1000人のcu膜であり、夫々バリア層及びめ
っき用電極となる。
次に、複数金属膜14.15上に緩衝材となる絶縁性樹
脂16としてポリイミドを、例えば、約3乃至4μmの
厚さでスピンコードにょ°り付着形成する。その後、絶
縁性樹脂16の全面にネガ型の第1の感光性樹脂21を
PEPによりパターン形成する[第2図(b)参照]。
脂16としてポリイミドを、例えば、約3乃至4μmの
厚さでスピンコードにょ°り付着形成する。その後、絶
縁性樹脂16の全面にネガ型の第1の感光性樹脂21を
PEPによりパターン形成する[第2図(b)参照]。
そして、この感光性樹脂21をマスクにして、端子電極
12の上方における将来金属バンプを形成する領域の内
部に、将来のめっき工程において被覆される程度の絶縁
性樹脂16を残して、ヒドラジン等を使用したウェット
エツチングにより選択的に絶縁性樹脂16を除去し、め
っき用金属膜15を露出させる。これにより、絶縁性樹
脂16には、第1図(a)に破線で示すように複数のコ
ンタクト開口部20が形成される。
12の上方における将来金属バンプを形成する領域の内
部に、将来のめっき工程において被覆される程度の絶縁
性樹脂16を残して、ヒドラジン等を使用したウェット
エツチングにより選択的に絶縁性樹脂16を除去し、め
っき用金属膜15を露出させる。これにより、絶縁性樹
脂16には、第1図(a)に破線で示すように複数のコ
ンタクト開口部20が形成される。
次いで、金属膜15上にめっき法により、例えば、約1
8μmの厚さのCu層からなる第1の金属層17を形成
する。更に、第1の金属層17の全面にめっき法により
、例えば、Au層からなる第2の金属層18を形成し、
金属バンプ電極とする[第2図(C)参照]。
8μmの厚さのCu層からなる第1の金属層17を形成
する。更に、第1の金属層17の全面にめっき法により
、例えば、Au層からなる第2の金属層18を形成し、
金属バンプ電極とする[第2図(C)参照]。
次に、第2のネガ型の感光性樹脂(図示せず)を使用し
て金属バンプ電極17.18の底部及び周縁部のみに選
択的に絶縁性樹脂16を残し、他の部分の絶縁性樹脂1
6をヒドラジン等を使用してウェットエツチングにより
全面除去する。
て金属バンプ電極17.18の底部及び周縁部のみに選
択的に絶縁性樹脂16を残し、他の部分の絶縁性樹脂1
6をヒドラジン等を使用してウェットエツチングにより
全面除去する。
その後、金属バンプ電極を構成する第1及び第2の金属
層17.18並びにその周縁部の絶縁性樹脂16をマス
クとして、複数金属Jl!15.14を順次選択的にエ
ツチング除去する[第2図(d)参照]。この金属膜1
4.15がT i / Cuの場合は、専用のエツチン
グ液で簡単にエツチング除去することができる。
層17.18並びにその周縁部の絶縁性樹脂16をマス
クとして、複数金属Jl!15.14を順次選択的にエ
ツチング除去する[第2図(d)参照]。この金属膜1
4.15がT i / Cuの場合は、専用のエツチン
グ液で簡単にエツチング除去することができる。
以上により、金属バンプ電極を有する半導体装置が得ら
れる。この実施例によれば、MWR用の絶縁性樹脂16
は、金属バンプ電極下に複数の開口部20を有するパタ
ーンで形成されており、このMftft用絶縁性樹脂1
6は金属バンプ電極下の中央部にも配置される。従って
、従来のように金属パッド電極の周縁のみに絶縁性樹脂
を配置する構造に比して、優れた緩衝作用が得られる。
れる。この実施例によれば、MWR用の絶縁性樹脂16
は、金属バンプ電極下に複数の開口部20を有するパタ
ーンで形成されており、このMftft用絶縁性樹脂1
6は金属バンプ電極下の中央部にも配置される。従って
、従来のように金属パッド電極の周縁のみに絶縁性樹脂
を配置する構造に比して、優れた緩衝作用が得られる。
なお、本発明は上記実施例に限定されず、例えば、金属
バンプ電極を形成する金属層17.18の材料を変更す
ることが可能である。また、金属バンプの底部に緩衝材
として形成する絶縁性樹脂16の形状及び材料も種々変
更することが可能である。
バンプ電極を形成する金属層17.18の材料を変更す
ることが可能である。また、金属バンプの底部に緩衝材
として形成する絶縁性樹脂16の形状及び材料も種々変
更することが可能である。
[発明の効果]
以上説明したように、本発明によれば金属バンプ電極の
周縁部だけでなく、金属バンプ電極とその下方の下地金
属との間にまで絶縁性樹脂を配設することにより、外部
リードとの接続に伴う圧力荷重の緩衝効果を増大するこ
とができる。従って、基板へ伝達される圧力荷重を十分
に緩和することができ、基板におけるクラック及び欠陥
の発生を回避することができ、良好な素子特性を得るこ
とができる。また、金属バンプ電極自体の強度及び電気
的特性の劣化も防止することができる。
周縁部だけでなく、金属バンプ電極とその下方の下地金
属との間にまで絶縁性樹脂を配設することにより、外部
リードとの接続に伴う圧力荷重の緩衝効果を増大するこ
とができる。従って、基板へ伝達される圧力荷重を十分
に緩和することができ、基板におけるクラック及び欠陥
の発生を回避することができ、良好な素子特性を得るこ
とができる。また、金属バンプ電極自体の強度及び電気
的特性の劣化も防止することができる。
更に、緩衝材としての絶縁性樹脂の形成はめっき工程の
前に行うことになるため、これを再現性よく安定して形
成することができるという効果もある。
前に行うことになるため、これを再現性よく安定して形
成することができるという効果もある。
第1図(a)、(b)は本発明の実施例に係る半導体装
置を示し、第1図(a)はその平面図、第1図(b)は
第1図(a>のB−B線による断面図、第2図(a)乃
至(d)は本実施例の半導体装置を製造する方法を工程
順に示す縦断面図、第3図は従来の半導体装置の構造を
示す縦断面図である。 11;半導体基板、12;端子電極、13;絶縁膜、1
4;第1金属膜、15;第2金属膜、16;緩衝用絶縁
性樹脂、17;第1金属層、18;第2金属層、19,
20.開口部、21;感光性樹脂
置を示し、第1図(a)はその平面図、第1図(b)は
第1図(a>のB−B線による断面図、第2図(a)乃
至(d)は本実施例の半導体装置を製造する方法を工程
順に示す縦断面図、第3図は従来の半導体装置の構造を
示す縦断面図である。 11;半導体基板、12;端子電極、13;絶縁膜、1
4;第1金属膜、15;第2金属膜、16;緩衝用絶縁
性樹脂、17;第1金属層、18;第2金属層、19,
20.開口部、21;感光性樹脂
Claims (1)
- (1)所望の素子が形成された半導体基板上に金属バン
プ電極が形成された半導体装置において前記金属バンプ
電極と下地金属との間に、緩衝用絶縁性樹脂が配設され
ており、この緩衝用絶縁性樹脂には、前記金属バンプ電
極と下地金属とを接触させる複数の開口が形成されてい
ることを特徴とする金属バンプ電極を有する半導体装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63157401A JPH027435A (ja) | 1988-06-25 | 1988-06-25 | 金属パンプ電極を有する半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63157401A JPH027435A (ja) | 1988-06-25 | 1988-06-25 | 金属パンプ電極を有する半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH027435A true JPH027435A (ja) | 1990-01-11 |
Family
ID=15648828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63157401A Pending JPH027435A (ja) | 1988-06-25 | 1988-06-25 | 金属パンプ電極を有する半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH027435A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02177540A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | 半導体装置 |
JPH02220442A (ja) * | 1989-02-21 | 1990-09-03 | Fuji Electric Co Ltd | 半導体装置の保護膜補強構造 |
DE4201792A1 (de) * | 1991-01-29 | 1992-08-06 | Mitsubishi Electric Corp | Halbleitereinrichtung und verfahren zu deren herstellung |
US7166920B2 (en) | 2004-04-16 | 2007-01-23 | Seiko Epson Corporation | Electronic component, mounted structure, electro-optical device, and electronic device |
-
1988
- 1988-06-25 JP JP63157401A patent/JPH027435A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02177540A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | 半導体装置 |
JPH02220442A (ja) * | 1989-02-21 | 1990-09-03 | Fuji Electric Co Ltd | 半導体装置の保護膜補強構造 |
DE4201792A1 (de) * | 1991-01-29 | 1992-08-06 | Mitsubishi Electric Corp | Halbleitereinrichtung und verfahren zu deren herstellung |
US5430329A (en) * | 1991-01-29 | 1995-07-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with bonding pad electrode |
DE4201792C2 (de) * | 1991-01-29 | 1996-05-15 | Mitsubishi Electric Corp | Anschlußelektrodenstruktur und Verfahren zu deren Herstellung |
US5525546A (en) * | 1991-01-29 | 1996-06-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing thereof |
US7166920B2 (en) | 2004-04-16 | 2007-01-23 | Seiko Epson Corporation | Electronic component, mounted structure, electro-optical device, and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5403777A (en) | Semiconductor bond pad structure and method | |
JPH027435A (ja) | 金属パンプ電極を有する半導体装置 | |
US7112881B2 (en) | Semiconductor device | |
JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JPS60262443A (ja) | 多層配線の形成方法 | |
JPS62155537A (ja) | 半導体装置の製造方法 | |
JPS6336548A (ja) | 半導体装置及びその製造方法 | |
JPH0485829A (ja) | 半導体装置及びその製造方法 | |
JPS621249A (ja) | 半導体装置 | |
JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
JPH02207531A (ja) | 半導体装置の製造方法 | |
JPH11297733A (ja) | 半導体装置 | |
TW202318480A (zh) | 半導體裝置及其製造方法 | |
JPS58122751A (ja) | 半導体装置 | |
JPH0917792A (ja) | 半導体装置の製造方法 | |
JPH05343408A (ja) | Tab用半導体チップ | |
JPS62281356A (ja) | 半導体装置の製造方法 | |
JPS58110055A (ja) | 半導体装置 | |
JPH0529375A (ja) | 半導体装置 | |
JPS6130418B2 (ja) | ||
JPH04279031A (ja) | 半導体装置の製造方法 | |
JPH02106935A (ja) | バンプを有する半導体装置 | |
JPH0319344A (ja) | 半導体装置の製造方法 | |
JPH0395931A (ja) | 半導体装置及びその製造方法 |